JP4665422B2 - 撮像装置 - Google Patents

Description

本発明は、自然画像の撮影機能に加えて各種情報を示す光信号の検出を行う機能を具備した撮像装置に関する。

近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの撮像デバイスが安価で容易に入手可能となり、カムコーダ、デジタルスチルカメラ、携帯電話、パーソナルコンピュータなど、多くの家電やＩＴ機器にカメラが搭載されるようになって来た。特に、ＣＭＯＳイメージセンサでは、一般のＭＯＳデバイスとの製造上の整合性のよさから、イメージセンシング部以外のシステム部も同一チップに搭載することも可能であり、信号処理部、ＡＤＣなどを混載することも行われている。
また、さらには、イメージセンサ上で、アナログ、もしくはデジタルで何らかの演算処理を実行することにより、センサとして、単に画像を取得するのみでなく、何らかの機能を付加した例もある（例えば、特許文献１参照）。

以下、このイメージセンサについて説明する。
図９はＣＭＯＳイメージセンサの構成を示すブロック図である。
このイメージセンサは、通常の画像（ここでは自然画像という）と画像中の被写体の３次元距離情報を取得できるセンサの例であり、２次元配列された複数の画素（ピクセル）によって光を受光する画素アレイ部１０と、この画素アレイ部１０から読み出される画素信号をＩ−Ｖ（電流−電圧）変換処理するＩ−Ｖ変換回路部１２と、画像信号に含まれる画素間のばらつきを除去するＣＤＳ（相関二重サンプリング）回路部１４と、画素アレイ部１０によって検出された画素信号を保持するアナログメモリアレイ部１６、画素アレイ部１０による検出信号をアナログメモリアレイ部１６に出力するカレントミラー部１８と、アナログメモリアレイ部１６のメモリ値を比較して比較結果（差分値）をラッチするコンパレータ／ラッチ部２０と、画素アレイ部１０のスキャン動作を制御するピクセルＶスキャナ２２及びピクセルＨスキャナ２４と、アナログメモリアレイ部１６のスキャン動作を制御するメモリＶスキャナ２６及びメモリＨスキャナ２８などを有して構成される。

図１０は図９に示す各回路の接続構成を示すブロック図であり、図１１は図１０に示す画素アレイ部１０のスイッチ動作を示すブロック図である。また、図１２は図９に示す画素アレイ部１０の各画素の構成を示す回路図である。
図１０において、画素アレイ部１０には、Ｙｅ、Ｃｙ、Ｇ、Ｍｇの各色に対応する４つの画素３０を示しており、アナログメモリアレイ部１６には、高速フレーム走査による４フレーム分のメモリセル３２を示している。そして、画素アレイ部１０の各画素３０からの信号は、画素アレイ部１０を上下に走る垂直信号線３４により読み出される。この垂直信号線３４には上下にスイッチＳ１１、Ｓ１２が設けられ、画素信号の読み出し動作にあわせてオン、オフされる。また、アナログメモリアレイ部１６とコンパレータ／ラッチ部２０との間にもスイッチＳ１３が設けられ、メモリ信号の読み出し動作にあわせてオン、オフされる。
また、図１２に示すように、本例のイメージセンサは１画素に５つのＭＯＳトランジスタを設けたものであり、光電変換素子としてのフォトダイオードＰＤと、このフォトダイオードＰＤで生成された信号電荷をフローティングディフュージョン部ＦＤに転送する転送トランジスタＴ１１と、このフローティングディフュージョン部ＦＤに転送された信号電荷に基づいて電圧信号または電流信号を出力する増幅トランジスタＴ１２と、リセット信号（ＲＳＴ）に基づいてフローティングディフュージョン部ＦＤを電源電位にリセットするリセットトランジスタＴ１３と、カラム（列）選択信号（ＣＧｍ）と転送信号（ＴＸ）に基づいて転送トランジスタＴ１１のオンオフタイミングを制御する転送制御トランジスタＴ１４と、画素選択信号（ＳＥＬ）に基づいて増幅トランジスタＴ１２の出力タイミングを制御する選択トランジスタＴ１５とを有する。

通常の画像情報を読み出す時には、通常のイメージセンサと同様に、画素アレイ部１０の各画素からの信号を垂直信号線３４によって上方に読み出す。そして、ピクセルＶスキャナ２２、ピクセルＨスキャナ２４により各行、各列を順次選択し、１画素毎にＩ−Ｖ変換回路１２、ＣＤＳ回路１４にて信号を処理し、増幅後、アナログ画像信号として素子チップの外部に読み出される。
一方、３次元距離情報の検出時は、画素アレイ部１０の各画素からの信号を垂直信号線３４によって下方に読み出し、例えば、１４ｋｆｐｓ程度の高速なフレーム走査を行い、時間的に連続する４フレーム間での差分演算を実行することにより、被写体に投光される赤外スリット光の被写体にあたった反射光を検出する。
ここで、イメージセンサの受光部において、図１１に示すように、各画素上にはカラーフィルタが配置されており、ＲＧＢＧの原色系、もしくはＣＭＹＧの補色系が使用される。なお、ここでは３次元計測時の赤外光を透過させる必要があることから、近赤外の透過率の高いＣＭＹＧの補色系フィルタを例示している。また、ＣＭＹＧの各フィルタの赤外透過率の違いをキャンセルするために、３次元計測時にはＣＭＹＧに対応する４画素を１単位（ＲＯＵ）として混合読み出しが行われる。アナログメモリアレイ部１６は各ＲＯＵ毎に４フレーム分のメモリセル（Ｆ１〜Ｆ４）３２が設定されており、それぞれ連続する４フレームの信号を保持する。各画素からの信号は下方に読み出され、カレントミラーを介して、一旦、信号情報をアナログメモリセル３２に保持し、その後、時間的に前後の２フレームずつの混合信号の差分演算を下方のコンパレータにより実行し、その結果をバイナリデータとしてラッチする。赤外光の通過を検出したＲＯＵは、そのタイミングで、差分演算実行結果が、０データから１データに反転し、そのデータがセンサ外部へ出力される。
この通過タイミングを元に、３次元計測システムでは、画素毎に対応する被写体までの距離計測が可能となる。

また、同様のイメージセンサを利用して、ＬＥＤの点滅（光強度変化）パターンをコード化した信号によるデータの通信が可能となる。
これは、例えば図１３に示すように、カメラ１の視野内に存在するＬＥＤ光源（ＬＥＤビームコントローラ）２を点滅させ、その点滅パターンをコード化することにより、ＩＤデータなどを送信する。センサは、上述した３次元計測と同様な制御により、４フレーム間の差分演算を実行する。そして、各ＲＯＵがＬＥＤの光の変化点を検出し、そのデータをセンサの外部に出力する。外部システムはそのタイミングからＬＥＤ点滅パターンをデコードする。これにより、点滅を検出した画素とその受信データが分かり、画像中の被写体の同定、ＩＤ情報と画像の重ね合わせナビゲーションシステム、動き認識などが可能となる。
特開２００３−１６９２５１号公報

しかしながら、上記従来のイメージセンサでは、画像情報の取得と、３次元計測用の赤外スリット計測、もしくは、ＬＥＤ光の点滅検出が可能となるが、このイメージセンサでは、これら複数の機能を実行する際の受光を同じ画素で行い、また、信号読み出し線も共通であるため、画像信号の出力と、３次元計測もしくはＬＥＤ光の点滅検出が同時にできないという問題がある。
このため、例えば画像の撮像機能と光変化検出機能とを最短で１フレームごとに切り替えて行うことにより、見かけ上、同時にデータを出力しているような構成にしているものもある。
しかし、このような１フレーム毎の交互の出力は、特に、画像情報を扱う場合において、フレームが１フレームおきとなってしまうため、使用者側からみると使いづらいものとなる。例えば、通常のイメージセンサを用いて連続したフレームを扱うことを前提として設計されたシステムにおいて、イメージセンサを、上述の２機能交互出力型のイメージセンサに置き換えて、画像情報だけでなく、３次元計測やＩＤデータ通信などの機能を付加しようとした場合、画像情報の互換性がないために、画像情報の制御の部分においても、システムの再構築が必要となる。
また、ＬＥＤの点滅検出においては、高速に動く物体に設置されたＬＥＤによるＩＤ情報を得ようとした場合、１フレーム（ビデオフレーム）おきとなってしまうので、タイムラグが生じ、物体追尾などが、十分にできなくなる可能性がある。
そこで本発明は、画像の撮像機能に加えて他の機能を有する構成において、これらの出力を信号品質の低下を招いたり、システムの再構築を要することなく、同時に得ることが可能な撮像装置を提供することを目的とする。

上述の目的を達成するため、本発明の撮像装置は、第一の基本色光を透過する第一フィルタと、第一フィルタに覆われ、第一垂直信号線、第一画素選択線、第一転送線及び第一リセット線によって制御されて第一の基本色光の輝度を検出する第一画素と、第二の基本色光を透過する第二フィルタと、第一画素に隣接し、第二フィルタに覆われ、第二垂直信号線、第一画素選択線、第一転送線及び第一リセット線によって制御されて第二の基本色光の輝度を検出する第二画素と、第三の基本色光を透過する第三フィルタと、第一画素及び第二画素に隣接し、第三フィルタに覆われ、第二画素選択線、第二転送線及び第二リセット線によって制御されて第三の基本色光の輝度を検出する第三画素と、第一画素、第二画素及び第三画素に隣接し、第三垂直信号線、第三画素選択線、第三転送線及び第三リセット線によって制御されて赤外線の輝度を検出する第四画素と、第一垂直信号線、第二垂直信号線及び第三垂直信号線よりなる垂直信号線群と、垂直信号線群にそれぞれ接続されて第一の周期でオン・オフ制御される第一スイッチ群と、第一スイッチ群にそれぞれ接続されるＣＤＳ回路群と、垂直信号線群にそれぞれ接続されて第一の周期より短い第二の周期でオン・オフ制御される第二スイッチ群と、第二スイッチ群にそれぞれ接続されるカレントミラー回路群と、カレントミラー回路群の出力信号をそれぞれ記憶するアナログメモリアレイ部と、アナログメモリアレイ部に接続されるコンパレータと、コンパレータに接続されるラッチ回路とを具備する。

本発明の撮像装置によれば、読み出す画素の画素アレイ部内における位置に応じて異なるフレームレートでの読み出しを行うことにより、自然画像を取得するための画素と、その他の検出信号を取得するための画素とを区別し、自然画像の読み出しフレームレートと、その他の検出信号の読み出しフレームレートとを変えることにより、自然画像についてはフレームレートを低下させることなく高品質の画像を得るができ、その他の検出信号についても、自然画像の撮像とは分離して同時に取得でき、簡易な構成で３次元計測やＬＥＤ光の点滅検出といった種々の検出を行うことが可能となる。
また、本発明の撮像装置によれば、信号処理する画素の画素アレイ部内における位置に応じて異なる信号処理を行うことにより、自然画像を取得するための画素と、その他の検出信号を取得するための画素とを区別し、自然画像の信号処理と、その他の検出信号の信号処理とを変えることにより、自然画像とその他の検出信号とについて、それぞれ最適な信号処理を行うことができ、高品質の自然画像の取得と同時に簡易な構成で３次元計測やＬＥＤ光の点滅検出といった種々の検出を行うことが可能となる。

本発明の実施の形態による撮像装置は、ＣＭＯＳイメージセンサの画素アレイ部内で、通常の画像を取得する画素と、３次元計測もしくはＩＤ認識用の画素を区別して設定し、それらを異なるフレームレートで読み出すとともに、異なる信号処理回路にて処理することにより、通常の撮像画像（自然画像）と、３次元情報やＩＤ情報の同時取得を行なうようにした。
また、フレームレートや信号処理回路は、カラーフィルタの１組のマトリクスを構成する画素内の色成分の対応に応じて変えるようにし、カラーフィルタは、カラーフィルタが存在しない画素、もしくは、波長選択性のないフィルタを用いた画素を含むマトリクス配列構成を有し、カラーフィルタが存在しない画素、もしくは、波長選択性のないフィルタを用いた画素とカラーフィルタを備えた画素に応じて異なるフレームレートや異なる信号処理回路を選択するものとする。
さらに、良好な形態として、異なるフレームレートや信号処理回路を用いる画素は、異なる制御線にて制御され、異なる信号線によって読み出される。
また、異なるフレームレートで読み出され、異なる信号処理回路で処理される画素が画素アレイ部内の異なる領域に存在する画素としてもよい。

そして、本実施の形態の撮像装置は、例えば、自然画像を取得するための画素と赤外光の検出を行うための画素とを区別し、互いに異なるフレームレートや信号処理回路を用いる。また、自然画像を取得するための画素と光切断法におけるプローブ光の反射光の検出を行うための画素とを互いに異なるフレームレートや信号処理回路を用いて同時に取得したり、あるいは、自然画像を取得するための画素と光強度変化（点滅）によって情報を伝達する光信号の検出を行うための画素とを互いに異なるフレームレートや信号処理回路を用いて同時に取得する。さらには、光強度変化によって情報を伝達する複数種類の光信号の検出を行うための画素を互いに異なるフレームレートや信号処理回路で同時に取得する。
また、自然画像の読み出しは、画素アレイ部からの複数の出力信号線を通して並列に行なうカラム並列方式を用いてもよいし、画素アレイ部の画素毎に逐次読み出しを行なう画素逐次方式を用いることも可能である。

図１は本発明の実施例によるイメージセンサにおける各回路の接続構成を示すブロック図である。また、図２は図１に示すイメージセンサの各画素の構成例を示す回路図である。
図１において、図９〜図１２に示した従来例では、画像信号の処理は画素毎に逐次行なう方式であったが、本実施例では、列（カラム）毎にＣＤＳ回路を設け、回路毎にノイズキャンセルを行った信号を水平信号線より順次出力する形態を例に説明する。
また、本実施例では、画素アレイ部の配列数、及びアナログメモリアレイ部の配列数は従来例（図９）と同様であり、画素アレイ部の配列数が３２０ｘ２４０、アナログメモリアレイ部の配列数が１６０ｘ１２０ｘ４フレームであるとする。
さらに、本実施例では従来例に対し、カラーフィルタの配列を変えている。すなわち、従来例では補色フィルタ（ＣＹＭＧ）のモザイク配列パターンを前提としていたが、本実施例では原色フィルタ（ＲＧＢ）を用いる。
なお、通常、原色フィルタではベイヤーパターンと呼ばれる、ＲＧＢＧパターンとして、２ｘ２マトリックス内にＧを２箇所で用いたものが用いられる（図１（Ｂ））。それに対して本実施例では、その２つのＧの内のひとつをＷ（White）の画素とする。ここで、Ｗの画素とはフィルタを設定しないことを意味し、全ての波長領域の光が透過可能となる。そして、この画素を、３次元計測の場合には投光した赤外の反射光を受光するための画素、またＩＤ認識の場合にはＬＥＤ点滅を受光する画素として設定する。本実施例では、このＷ画素をこれら光変化検出用の画素とし、通常の画像は他のＲＧＢ画素から検出することで、Ｗ画素とＲＧＢ画素の機能的役割を区別することにより、両データの同時出力を可能とする。

以下、図１及び図２に基づいて本実施例の構成を説明する。なお、イメージセンサ全体の基本的な構成は図９に示したものと同様であるものとする。
まず、図１において、画素アレイ部１００の各画素１０１には、Ｒ、Ｇｒ、Ｂ、Ｇｂのカラーフィルタがベイヤー配列パターンで設けられており、各画素列に沿って上下に設けられた垂直信号線１０２の上端側には、それぞれスイッチＳ１を介してＣＤＳ回路１０３が設けられ、各ＣＤＳ回路１０３は、さらに水平出力線１０４及びＨスキャナ１０５に接続されている。
一方、垂直信号線１０２の下端は、スイッチＳ２を介してカレントミラー回路１０６に接続され、カレントミラー回路１０６の出力は、４フレーム分のメモリセル（Ｆ１〜Ｆ４）１０７に接続され、各メモリセル１０７はコンパレータ１０８及びラッチ回路１０９に接続されている。なお、ラッチ回路１０９の出力は、スイッチＳ５を介して検出データ出力線１１０に接続されている。

また、図２において、本例のイメージセンサは１画素に４つのＭＯＳトランジスタを設けたものであり、光電変換素子としてのフォトダイオードＰＤと、このフォトダイオードＰＤで生成された信号電荷を転送信号（ＴＸ）に基づいてフローティングディフュージョン部ＦＤに転送する転送トランジスタＴ１と、このフローティングディフュージョン部ＦＤに転送された信号電荷に基づいて電圧信号または電流信号を出力する増幅トランジスタＴ２と、リセット信号（ＲＳＴ）に基づいてフローティングディフュージョン部ＦＤを電源電位にリセットするリセットトランジスタＴ３と、画素選択信号（ＳＥＬ）に基づいて増幅トランジスタＴ２の出力タイミングを制御する選択トランジスタＴ５とを有する。
なお、通常のＣＭＯＳイメージセンサでは、垂直信号線（ＣＯＬ）、画素選択線（ＳＥＬ）、転送線（ＴＸ）、リセット線（ＲＳＴ）はカラム毎、ロウ毎に１本ずつの設定であるが、本実施例では、Ｗの画素のみ専用の選択線（ＳＥＬ＿Ｗ）、転送線（ＴＸ＿Ｗ）、リセット線（ＲＳＴ＿Ｗ）を有する。また、垂直信号線についても、ＲＧＢＷのそれぞれの画素ごとに専用の信号線（ＣＯＬ０〜ＣＯＬ３）を有する。これらの垂直信号線に読み出された信号は、それぞれカラム毎にＣＤＳ処理された後、ＷＢ行、ＲＧ行ごとに別々の水平信号線（Ｈｓｉｇ＿ＷＢ、Ｈｓｉｇ＿ＲＧ）にスイッチを介して転送される。

次に、本実施例の動作を説明する。
図３及び図４は本実施例の動作を示すタイミングチャートであり、図３はＲＧＢ画素の制御を示し、図４はＷ画素の制御を示している。すなわち、図３は通常の画像出力時の動作に相当するものであり、図４は３次元計測、ＩＤ認識の動作に相当する。なお、図３及び図４において、ビデオフレーム周期１／３０ｓｅｃは同一時間帯を示しているものとする。また、ＣＯＬ０、ＣＯＬ２、ＣＯＬ３の各信号は互いに異なる信号であるが、図中では１本の線で表している。
図３において、ＲＧＢの読み出しのために、まず、セレクト線（ＳＥＬ０、ＳＥＬ１）が選択され、それぞれのリセット信号線（ＲＳＴ０、ＲＳＴ１）へのパルス印加により、それぞれの画素のフローティングディフュージョン部ＦＤがリセットされ、その後、それぞれの転送パルス（ＴＸ０、ＴＸ１）により、フォトダイオードＰＤからの電荷がフローティングディフュージョン部ＦＤに転送され、その電荷量に応じた信号が、それぞれの信号線（ＣＯＬ０、ＣＯＬ２、ＣＯＬ３）に読み出される。この信号は図１に示す通り、カラム毎にＣＤＳ回路でノイズ除去が行なわれ、Ｈスキャナにより、カラム毎に順に信号が信号線に読み出される。ここで、画素アレイ部の行数を従来例の図９と同様に２４０行とすると、ＲＧＢＷのマトリックス（ＲＯＵ）の行数は半分の１２０となり、１Ｈ（ＲＯＵ１行分）の読み出し時間を２７８μｓｅｃとすると、１／３０ｓｅｃで１フレームの読み出しが可能となる。また、読み出しをさらに高速に行ない、１フレーム内の残った時間をブランキング期間として設定することも可能である。

一方、この１ビデオフレームの期間に相当する、Ｗ画素の読み出しオペレーションを図４に示している。Ｗ画素の読み出しはＲＧＢ画素の読み出しよりも高速に行なわれ、１ビデオフレーム期間１／３０ｓｅｃの間にセンサ内で７１μｓｅｃにて1フレーム分の読み出しが行なわれる。これはフレームレート換算で１４ｋｆｐｓに相当する。つまり、この１フレーム期間で全Ｗラインの読み出しが行なわれ、この時の１Ｈ期間（ＲＯＵ１行分）は１４０ｎｓｅｃとなる。この１Ｈ期間内での読み出し動作はＲＧＢ画素と同様で、リセット線（ＲＳＴ＿Ｗ０）によるリセット動作後、転送線（ＴＸ＿Ｗ０）による転送動作により、信号線（ＣＯＬ１）に信号の読み出しが行なわれる。信号線（ＣＯＬ１）に読み出された信号は、図１に示す通り、下方に読み出され、カレントミラー、アナログメモリを介して、従来例と同様にフレーム間差分演算処理が実行される。
以上により、図３に示す動作によるＲＧＢ画素からの画像信号の読み出しと、図４に示す動作によるＷ画素からの３次元計測、ＩＤ認識のための光変化検出は、同じビデオフレーム期間にて、異なるフレームレートにて同時に行なわれるため、これら異なる２つの情報の同時取得が可能となる。

なお、以上の動作において、ＲＧＢ画素の読み出し信号は上方に読み出されるのみであり、Ｗ画素の読み出し信号は下方のカレントミラーに読み出されるのみであるが、動作モードによっては、例えば画像のみを読み出す場合などは、Ｗ画素もＲＧＢ画素と同様なタイミングで読み出して輝度信号として利用することも可能である。また、一方、ＩＤ計測のみを行なう場合などはＲＧＢ画素の信号線の下方にもカレントミラー、アナログメモリ、コンパレータを設定したり、もしくは従来例のように１つのＲＯＵでカレントミラー以下の回路を共有するなどにより、ＲＧＢ画素をＩＤ計測に利用したりすることが可能である。これらの動作を可能とするために、図３お呼び図４ではそれぞれのカラム線（ＣＯＬ）の上下にスイッチＳ１、Ｓ２を設けて適宜切り替えるようにしている。

また、以上の例は原色のカラーフィルタＲＧＢを前提としたが、従来例のように補色フィルタを用いることも可能である。
図５はこの場合のイメージセンサにおける各回路の接続構成を示すブロック図である。図１との相違はフィルタの色配置だけであり、図５の例では、通常のフィルタで使用されるＭｇ（マゼンタ）をＷ画素に置き換えている。なお、その他は図１と同様であるので説明は省略する。
また、上記実施例では従来例と異なり、画像読み出しをカラム並列で行なう場合を示したが、上記説明の通り、画像出力とＩＤ認識用のＷ画素の読み出しは独立して行なえるので、画像読み出しのアーキテクチャはカラム並列方式に限定する必要はない。よって、例えば、従来例に示したような画素ごとに逐次読み出す方式を用いることも可能である。または、Window機能といった特定の画素エリアのみを読み出すといった変則的な読み出し方式を画像出力時に行なうことも可能である。

また、本発明では必ずしもＷ画素のようなフィルタなしの画素を用いる必要はなく、図６に示すような、通常のＲＧＢＧのマトリックスフィルタを用いることも可能である。この場合、例えば２つあるＧ画素の内の１つをＩＤ認識用の画素として用いる。ただし、この場合、Ｇ画素は緑色の光しか透過しないため、ＩＤ表示用のＬＥＤとしては緑色のものを用いる必要があり、使用するＬＥＤに制約が生ずる。また、これはＧの画素を用いる必要はなく、他のカラーフィルタの画素を同様に用いてもよく、さらには、ＩＤ認識用に赤外光のみを通すような特殊なフィルタを用いることも可能である。
また、図２ではＲＧＢＷそれぞれについて信号線（ＣＯＬ０〜ＣＯＬ３）を用意したが、図７に示すように、信号線（ＣＯＬ３）を無くし、ＧとＢの信号線を共有化することも可能である。ただしし、この時のオペレーションは図３に示したようにＷＢ行とＲＧ行を同時に読み出すのではなく、１行ずつに順番に読み出すこととなる。この時、図１に示すようなＷＢ行画像データ出力ラインとＲＧ行画像データ出力ラインを区別する必要はなくなるが、１フレーム期間の読み出し行数は上記実施例の倍となり、同じフレームレートであれば、速い読み出しが必要となる。

またさらにこれらのさらなる変形例として、２ｘ２マトリックス中の１つの画素をＩＤ認識用に割り当てるのではなく、多くの画素グループのうちの１画素もしくは１部を割り当てる、画素アレイ中の特定の領域をＩＤ認識に割り当てる、なども可能となる。これは、図８に示すように、２ｘ２マトリックス中の画素それぞれにＳＥＬ、ＲＳＴ、ＴＸ、ＣＯＬの各信号線を設定すれば、マトリックス中の任意の画素をＩＤ認識用に設定することができ、また適宜切り替えることも可能となる。

本発明の実施例１に係るイメージセンサの接続構成の例を示すブロック図である。 図１に示すイメージセンサの画素内の構成を示す回路図である。 図１に示すイメージセンサの画像読み出し動作を示すタイミングチャートである。 図１に示すイメージセンサのＷ画素信号読み出し動作を示すタイミングチャートである。 図１に示すイメージセンサの接続構成の変形例を示すブロック図である。 図１に示すイメージセンサのカラーフィルタ配列の他の例を示す説明図である。 図１に示すイメージセンサのカラーフィルタ配列のさらに他の例を示す説明図である。 図１に示すイメージセンサの画素配線の他の例を示す説明図である。 従来のイメージセンサの全体構成を示すブロック図である。 図９に示すイメージセンサの接続構成の例を示すブロック図である。 図９に示すイメージセンサのカラーフィルタの配列を示すブロック図である。 図９に示すイメージセンサの画素内の構成を示す回路図である。 従来のイメージセンサを応用したＩＤ認識カメラシステムを示す説明図である。

符号の説明

１００……画素アレイ部、１０１……画素、１０２……垂直信号線、１０３……ＣＤＳ回路、１０４……水平出力線、１０５……Ｈスキャナ、１０６……カレントミラー回路、１０７……メモリセル、１０８……コンパレータ、１０９……ラッチ回路、１１０……検出データ出力線。

Claims (1)

1. 第一の基本色光を透過する第一フィルタと、
   前記第一フィルタに覆われ、第一垂直信号線、第一画素選択線、第一転送線及び第一リセット線によって制御されて前記第一の基本色光の輝度を検出する第一画素と、
   第二の基本色光を透過する第二フィルタと、
   前記第一画素に隣接し、前記第二フィルタに覆われ、第二垂直信号線、前記第一画素選択線、前記第一転送線及び前記第一リセット線によって制御されて前記第二の基本色光の輝度を検出する第二画素と、
   第三の基本色光を透過する第三フィルタと、
   前記第一画素及び前記第二画素に隣接し、前記第三フィルタに覆われ、第二画素選択線、第二転送線及び第二リセット線によって制御されて前記第三の基本色光の輝度を検出する第三画素と、
   前記第一画素、前記第二画素及び前記第三画素に隣接し、第三垂直信号線、第三画素選択線、第三転送線及び第三リセット線によって制御されて赤外線の輝度を検出する第四画素と、
   前記第一垂直信号線、前記第二垂直信号線及び前記第三垂直信号線よりなる垂直信号線群と、
   前記垂直信号線群にそれぞれ接続されて第一の周期でオン・オフ制御される第一スイッチ群と、
   前記第一スイッチ群にそれぞれ接続されるＣＤＳ回路群と、
   前記垂直信号線群にそれぞれ接続されて前記第一の周期より短い第二の周期でオン・オフ制御される第二スイッチ群と、
   前記第二スイッチ群にそれぞれ接続されるカレントミラー回路群と、
   前記カレントミラー回路群の出力信号をそれぞれ記憶するアナログメモリアレイ部と、
   前記アナログメモリアレイ部に接続されるコンパレータと、
   前記コンパレータに接続されるラッチ回路と
   を具備する撮像装置。

Images