JP4650656B2

JP4650656B2 - 薄膜半導体装置の製造方法および表示装置の製造方法

Info

Publication number: JP4650656B2
Application number: JP2001219304A
Authority: JP
Inventors: 秀信寺島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-07-19
Filing date: 2001-07-19
Publication date: 2011-03-16
Anticipated expiration: 2021-07-19
Also published as: JP2003031588A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に薄膜トランジスタを設けてなる薄膜半導体装置の製造方法および薄膜トランジスタに有機ＥＬ素子を接続させてなる表示装置の製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（thin film transistor）を用いた駆動回路を有する表示装置においては、画像表示の高精彩化が進展の進展に伴い、駆動回路を構成する薄膜トランジスタのさらなる微細化が要求されている。
【０００３】
ところで、薄膜トランジスタを備えた薄膜半導体装置においては、薄膜トランジスタのシリコン薄膜層に接続させるプラグ材料として、加工が容易であり、かつシリコンとの安定したコンタクトが実現できることを理由として、アルミニウム合金系の材料が用いられてきた。しかし、アルミニウムとシリコンとの反応性が非常に高いため、プラグ形成の際には、コンタクト部分に幅広のＡｌ−Ｓｉ反応層が形成されることになる。このため、形成されるＡｌ−Ｓｉ反応層の幅よりもシリコン薄膜層におけるソース・ドレイン幅が広くなるように、薄膜トランジスタを設計する必要があり、これが薄膜トランジスタの微細化を制限する要因になっていた。
【０００４】
また、接続孔の底部に露出させたシリコン薄膜層表面の自然酸化膜の制御も困難であり、自然酸化膜が厚い部分ではコンタクト抵抗が大きく、一方、自然酸化膜が薄い部分では過剰なＡｌ−Ｓｉ反応が発生することになる。このため、コンタクト抵抗を一定の値にすることが著しく困難であった。
【０００５】
そこで、チタンやチタン系合金などのチタン系材料や、これらのチタン系材料の窒化物をバリアメタルとして用いることで、シリコン薄膜層内へのアルミニウムの拡散およびＡｌ−Ｓｉ反応層の拡大を防止する技術が提案され、実施されている。
【０００６】
【発明が解決しようとする課題】
ところが、バリアメタルとしてチタン系材料を用いた場合には、チタン自体が水素を著しく吸蔵する物質である。このため、シリコン薄膜層中の水素がチタン系合金からなるバリアメタルに吸収されてシリコン薄膜層中の水素が消失し、薄膜トランジスタの電流（Ｉｄｓ）特性を著しく劣化させると行った問題が発生する。
【０００７】
特に、有機ＥＬ素子の駆動回路に薄膜トランジスタを用いた表示装置においては、発光素子である有機ＥＬ素子が電流駆動であるため、薄膜トランジスタのＩｄｓが劣化すると、有機ＥＬ素子の輝度が低下し、安定した表示を行うことができなくなる。
【０００８】
また、バリアメタルとしてチタン系材料の窒化物を用いる場合には、先ず、チタン系材料膜を形成し、このチタン系材料膜を窒素ガス雰囲気中において熱処理することによって窒化させている。ところが、この熱処理の際には、チタン系材料膜の窒化とともに、シリコン薄膜層中の水素がチタン系材料膜に吸収されてしまう。このため、チタン系材料をバリアメタルとして用いる場合と同様の問題が生じる。
【０００９】
これを防止する方法として、反応性スパッタのような成膜方法によってチタン系材料の窒化物を直接成膜する方法もあるが、このような方法では均一な膜質の窒化物膜を得ることは著しく困難である。
【００１０】
そこで、本発明は、安定した特性の薄膜トランジスタを得ることが可能な薄膜半導体装置の製造方法、およびこの方法を適用することで安定した表示が可能な有機ＥＬ素子を有する表示装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するための本発明の薄膜半導体装置の製造方法は、次のように行うことを特徴としている。先ず、基板上に形成された薄膜トランジスタを覆う絶縁膜に、当該薄膜トランジスタのシリコン薄膜層に達成する接続孔を形成し、当該接続孔の内壁を覆う状態で前記絶縁膜上にチタン系材料膜を成膜する。その後、窒素ガス雰囲気中において熱処理を施すことによって、チタン系材料膜を表面側から窒化させて窒化膜を形成する。そして、特にこの際、窒素ガス雰囲気中に水素ガスを添加する。以上の後、窒化膜上に配線材料膜を成膜する。
【００１２】
また本発明は、上述した工程を行い、さらに配線材料および窒化膜さらにはチタン系材料膜をパターニングしてなる配線に接続させて、有機ＥＬ素子を形成する表示装置の製造方法でもある。
【００１３】
以上のような製造方法によれば、窒素ガス雰囲気中における熱処理によってチタン系材料膜を窒化させる際に、窒素ガス雰囲気中に水素ガスを添加することにより、熱処理雰囲気中からチタン系材料膜に対して水素が供給される。このため、この熱処理の際に、シリコン薄膜層からチタン系材料膜への水素の吸い上げを抑えることができる。したがって、チタン系材料膜を窒化させたバリアメタルを備えた薄膜半導体装置において、薄膜トランジスタのシリコン薄膜層中における水素濃度が確保され、薄膜トランジスタのＩｄｓ特性が良好に保たれる。
【００１４】
【発明の実施の形態】
以下、本発明の製造方法を適用した実施の形態を、図面に基づいてその工程順に詳細に説明する。尚、以下の実施形態においては、薄膜半導体装置の製造方法を説明し、これに引き続いて表示装置の製造方法を説明する。
【００１５】
先ず、図１（１）に示すように、石英ガラス、透明性結晶化ガラス等の絶縁性を有する基板１上に、第１絶縁膜２を介してシリコン薄膜層３を形成する。この際、先ず、高密度プラズマＣＶＤ法等の低温プロセスにより、第１絶縁膜２上にポリシリコン膜またはアモルファスシリコン膜等のシリコン薄膜を、４０ｎｍ程度の膜厚で形成する。次いで、このシリコン薄膜上に、リソグラフィー法によってレジストパターンを形成し、このレジストパターンをマスクに用いたエッチングによってシリコン薄膜をパターニングする。これによって、所望の形状のシリコン薄膜３を得る。尚、このシリコン薄膜層３は、アモルファスシリコンやポリシリコンからなるものに限定されることはなく、公知の方法によって形成される単結晶シリコン膜であっても良い。また、以降の工程におけるパターニングは、例えば上述したレジストパターンをマスクに用いたエッチングによることとする。
【００１６】
次に、プラズマＣＶＤ法などにより、窒化シリコン膜と酸化シリコン膜とを順次積層し、これによってシリコン薄膜層３を覆う状態で、第１絶縁膜２上に第２絶縁膜４を形成する。この第２絶縁膜４は、薄膜トランジスタのゲート絶縁膜となる。
【００１７】
その後、第２絶縁膜４上に、シリコン薄膜層３に積層させる状態で、ゲート電極５を形成する。この際、例えば、モリブデン／タンタル（Ｍｏ／Ｔａ）合金等の金属材料からなる導電膜を、厚さ３００から４００ｎｍ程度にスパッタ成膜し、この導電膜をパターニングすることによって、ゲート電極５を形成する。
【００１８】
その後、このゲート電極５を覆う状態で、第２絶縁膜４上に第３絶縁膜７を形成する。次いで、第３絶縁膜７および第２絶縁膜４に、ゲート電極５脇のシリコン薄膜層３部分をそれぞれ露出させる状態で、接続孔８を形成する。
【００１９】
次に、イオン注入法などの接続孔８からの不純物拡散によって、接続孔８の底部のシリコン膜膜層３にソース・ドレイン領域３ａを形成する。これにより、基板１上に、トップゲート型の薄膜トランジスタ６が形成される。尚、この接続孔８を形成した状態においては、接続孔８の底面を構成するシリコン薄膜層３のソース・ドレイン領域３ａ表面に自然酸化膜９が形成された状態となる。
【００２０】
以上の後、図１（２）に示すように、接続孔８の内壁を凹状態で、チタン系材料膜１１を形成する。このチタン系材料膜１１は、チタンや、チタンに対して他の金属を添加してなるチタン系合金からなり、ここではチタン膜からなることとする。このチタン系材料膜１１の成膜は、膜厚および膜質の面内均一性に優れたスパッタ法によって行われることとする。また、このチタン系材料膜１１の膜厚は、バリアメタルとして必要とされる耐熱性、バリアメタルとしての加工性、およびここで必要とされる薄膜トランジスタ６のトランジスタ特性によって適宜選択されるが、ここでは一例として５０ｎｍに設定されることとする。
【００２１】
そして次の図２（１）を用いて説明する工程が、本発明に特有の工程となる。
すなわち、ここでは、前述の工程で形成したチタン系材料膜１１に対して、窒素ガス（Ｎ₂）雰囲気中において熱処理を施す。この際、窒素ガス雰囲気に対して水素ガス（Ｈ₂）を添加して熱処理を行うこととする。そして、チタン系材料膜１１の表面層を窒化させて窒化膜１２を形成する。またこの熱処理によって、接続孔８の底部においては、チタン系材料膜１１とその下層のシリコン薄膜層３とを反応させ、チタン系材料膜１１の下層部分をシリサイド化させてシリサイド膜１３を形成する。
【００２２】
上記熱処理においては、水素ガスの濃度が３atms％〜５atms％の範囲になるように、窒素ガス雰囲気中に水素ガスを添加する。この際、例えば、基板１が配置された熱処理炉内の窒素ガス雰囲気中に、上記濃度範囲で水素ガスが添加されるように、熱処理炉内の窒素ガスおよび水素ガスの供給量を調整しながら熱処理を行うこととする。
【００２３】
また、熱処理を施す際には、窒素ガス雰囲気を２５℃／分よりも速い昇温速度で熱処理温度に昇温する。このような昇温速度の範囲で窒素ガス雰囲気の急速加熱を行うことによって、シリコン薄膜層３からチタン系材料膜１１への水素の吸蔵速度よりも、チタン系材料膜１１のシリサイド化速度が速くなるように熱処理を進める。またこの際、基板１への熱処理の影響を考慮した場合、昇温速度を８０℃／分以下とすることが好ましい。さらに、この際の熱処理温度は、２５０℃〜４２０℃の範囲、好ましくは３５０℃付近に設定されることとする。熱処理温度を２５０℃以上とすることで、チタン系材料膜１１におけるチタンの窒化を十分に進めることが可能になる。また、熱処理温度を４２０℃以下とすることで、薄膜トランジスタ６の特性および基板１への影響を排除した熱処理を行うことができる。
【００２４】
また、所定の熱処理温度に達してからの熱処理時間は、チタン系材料膜１１の膜厚と熱処理温度とによって適宜選択されることとする。この際、接続孔８の底部に位置するチタン系材料膜１１部分において、その上層を窒化させて窒化膜１２を形成する一方その下層をシリサイド化してシリサイド膜１３を形成し、この部分にチタン系材料膜１１部分が残らない程度に十分な熱処理時間が設定されることが好ましい。このような一例として、成膜されたチタン系材料膜１１の膜厚が５０ｎｍであり、熱処理温度を３５０℃に設定した場合には、熱処理時間は６０分に設定される。
【００２５】
以上のようにしてチタン系材料膜１１の熱処理を行い、その上層に窒化膜１２を形成した後、図２（２）に示すように、このチタン系材料膜１１の表面層に形成された窒化膜１２を介して薄膜トランジスタ６のソース・ドレイン領域３ａに接続された配線１５を形成する。この配線１５は、例えば、窒化膜１２上にアルミニウム膜を成膜し、このアルミニウム膜と窒化膜１２および窒化チタン系材料膜１１とをパターニングすることによって形成される。
【００２６】
以上によって、薄膜トランジスタ６とこれに接続させた配線１５を形成して薄膜半導体装置を得る。
【００２７】
この薄膜半導体装置は、例えば表示装置の駆動回路として用いられる。図３には、このような薄膜半導体装置で構成された駆動回路を有する表示装置の断面図を示す。この表示装置は、有機ＥＬ素子を発光素子として用いたものである。この表示装置の製造は、以上説明した薄膜半導体装置の製造工程に引き続き、次のような工程を行う。
【００２８】
先ず、上述の図１および図２を用いて説明した工程によって薄膜半導体装置を形成した後、この基板１上に平坦化絶縁膜３１を形成し、この平坦化絶縁膜３１に、配線１５に達する接続孔３２を形成する。
【００２９】
その後、平坦化絶縁膜３１上に、接続孔３２を介して配線１５に接続された下部電極３３を陽極（または陰極）として形成する。尚、ここで形成する表示装置が基板１側から表示光を取り出す透過型である場合には、この下部電極３３は透明材料によって形成されることとする。
【００３０】
次に、この下部電極３３の周縁を覆う絶縁膜３４をパターン形成する。また、この絶縁膜３４上には、ここでの図示を省略した補助配線をパターン形成しても良い。
【００３１】
その後、絶縁膜３４から露出した下部電極３３上に、下部電極３３の露出面を完全に覆う状態で有機ＥＬ層３６をパターン形成する。この有機ＥＬ層３６は、少なくとも有機発光層を含む複数の有機層からなり、基板１の上方に配置したマスク（図示省略）上からの蒸着によって、絶縁膜３４の開口部に形成される。
【００３２】
以上の後、有機ＥＬ層３６および絶縁膜３４を覆う状態で、また補助電極を形成した場合にはこの補助電極に接続させた状態で、ベタ膜状の上部電極３７を陰極として成膜する。尚、下部電極３３が陰極として形成されている場合には、この上部電極３７は陽極として形成されることとする。さらに、ここで形成する表示装置が基板１と反対側から表示光を取り出す上面発光型である場合には、この上部電極３７は透明材料によって形成されることとする。
【００３３】
以上のようにして、陽極（下部電極３３）と陰極（上部電極３７）との間に有機ＥＬ層３６を挟持してなる有機ＥＬ素子３８を、薄膜トランジスタ６が形成された基板１上に形成する。そして、この有機ＥＬ素子３８を覆う状態で、上部電極３７上に封止層３９を形成し、薄膜トランジスタ６に接続された有機ＥＬ素子３８を有する表示装置を完成させる。
【００３４】
以上説明した製造方法によれば、図２（１）を用いて説明した窒素ガス雰囲気中における熱処理によってチタン系材料膜１１を窒化させる際に、窒素ガス雰囲気中に水素ガスを添加することにより、熱処理雰囲気中からチタン系材料膜１１に対して水素が供給される。このため、この熱処理の際に、シリコン薄膜層３からチタン系材料膜１１への水素の吸い上げを抑えることができる。したがって、薄膜トランジスタ６のシリコン薄膜層３中における水素濃度が確保され、薄膜トランジスタ６の電流特性（Ｉｄｓ特性）が良好に保たれる。
【００３５】
この結果、バリアメタルとして窒化膜を設けることで、シリコン薄膜層３と配線１５のアルミニウムとの反応を抑えて微細化を達成し、かつシリコン薄膜層３と配線１５との間の安定したコンタクト抵抗を確保しつつも、Ｉｄｓ特性に優れた薄膜トランジスタを有する薄膜半導体装置を得ることとが可能になる。
【００３６】
図４は、窒化膜１２を形成する工程における水素ガスの添加量と、形成された薄膜トランジスタのＩｄｓとの関係を示すグラフである。尚、ここでは、水素ガスが添加された窒素ガス雰囲気を、急速加熱（昇温速度を５０℃／分）した場合と、徐々に加熱（昇温速度を２℃／分）した場合とに関して、水素ガスの添加量とＩｄｓとの関係を示した。また、Ｉｄｓは、バリアメタルを設けずに形成した薄膜トランジスタのＩｄｓに対する相対比として示した。
【００３７】
このグラフに示すように、水素添加量が３atms％〜５atms％の範囲では、窒素ガス雰囲気の昇温速度によらず、バリアメタルなしの薄膜トランジスタの５割〜１０割程度にＩｄｓを保たれることが確認された。また、この水素添加量の範囲では、窒素ガス雰囲気の昇温速度が高い方が、Ｉｄｓが高い薄膜トランジスタが得られることが確認された。
【００３８】
また、引き続き図３を用いて説明したように、薄膜トランジスタ６に接続させる状態で有機ＥＬ素子３８を形成することで、この有機ＥＬ素子３８はＩｄｓが高い値に保たれた薄膜トランジスタ６によって電流駆動されることになり、Ｉｄｓの劣化による輝度の低下を防止することができる。
【００３９】
この結果、ある程度の輝度を確保しつつも、上述したように薄膜トランジスタの微細化によって画素サイズの微細化を達成でき、高精細な表示が可能な表示装置を得ることができる。
【００４０】
尚、上述した実施形態においては、薄膜トランジスタがトップゲート型である場合を説明した。しかし、本発明の薄膜半導体装置の製造方法および表示装置の製造方法は、薄膜トランジスタがボトムゲート型である場合にも同様に適用可能であり、同様の効果を得ることができる。
【００４１】
【発明の効果】
以上説明したように、本発明の薄膜半導体装置の製造方法によれば、薄膜トランジスタを構成するシリコン薄膜層上のチタン系材料膜を窒化させて窒化膜を形成する際に、窒素ガス雰囲気中に水素ガスを添加する構成をとしたことで、チタン系材料膜へのシリコン薄膜層からの水素の吸蔵を防止して、シリコン薄膜層中における水素濃度を確保し、薄膜トランジスタの電流特性（Ｉｄｓ特性）を良好に保つことができる。この結果、チタン系材料膜を窒化させた窒化膜をバリアメタルとして備えつつも、Ｉｄｓ特性に優れた薄膜トランジスタを有する薄膜半導体装置を得ることとが可能になる。この半導体装置は、バリアメタルとして窒化膜が設けられたものであるため、シリコン薄膜層とこれに接続される配線材料（アルミニウム）との反応が抑えられて微細化を達成することができ、かつ配線とシリコン薄膜層との安定したコンタクト抵抗を確保することができる。
【００４２】
また本発明の表示装置の製造方法によれば、上述のようにして形成されたＩｄｓ特性に優れた薄膜トランジスタに対して、有機ＥＬ素子を接続させることで、薄膜トランジスタのＩｄｓの劣化による有機ＥＬ素子の輝度の低下を防止することができる。この結果、ある程度の輝度を確保しつつも、薄膜トランジスタの微細化によって画素サイズの微細化を達成でき、高精細な表示が可能な表示装置を得ることができる。
【図面の簡単な説明】
【図１】実施形態における薄膜半導体装置の製造を示す断面工程図（その１）である。
【図２】実施形態における薄膜半導体装置の製造を示す断面工程図（その２）である。
【図３】実施形態における薄膜半導体装置を備えた表示装置の製造を説明するための断面図である。
【図４】熱処理における水素ガスの添加量と薄膜トランジスタのＩｄｓとの関係を示すグラフである。
【符号の説明】
１…基板、３…シリコン薄膜層、４…第２絶縁膜、６…薄膜トランジスタ、７…第３絶縁膜、８…接続孔、１１…チタン系材料膜、１２…窒化膜、１５…配線、３８…有機ＥＬ素子

Claims

基板上に形成された薄膜トランジスタを覆う絶縁膜に、当該薄膜トランジスタのシリコン薄膜層に達成する接続孔を形成し、当該接続孔の内壁を覆う状態で前記絶縁膜上にチタン系材料膜を成膜する工程と、
窒素ガス雰囲気中において熱処理を施すことによって、前記チタン系材料膜を表面側から窒化させて窒化膜を形成する工程と、
前記窒化膜上に配線材料膜を成膜する工程とを行う薄膜半導体装置の製造方法において、
前記窒化膜を形成する工程では、前記窒素ガス雰囲気中に水素ガスを添加する
ことを特徴とする薄膜半導体装置の製造方法。
請求項１記載の薄膜半導体装置の製造方法において、
前記熱処理を施す際の窒素ガス雰囲気中には、前記水素ガスが３atms％〜５atms％の割合で添加される
ことを特徴とする薄膜半導体装置の製造方法。
請求項１記載の薄膜半導体装置の製造方法において、
前記熱処理を施す際には、前記窒素ガス雰囲気を２５℃／分よりも速い昇温速度で所定の熱処理温度に昇温する
ことを特徴とする薄膜半導体装置の製造方法。
請求項１記載の薄膜半導体装置の製造方法において、
前記熱処理は、前記窒素ガス雰囲気を２５０℃〜４２０℃の熱処理温度に昇温して行われる
ことを特徴とする薄膜半導体装置の製造方法。
基板上に形成された薄膜トランジスタを覆う絶縁膜に、当該薄膜トランジスタのシリコン薄膜層に達成する接続孔を形成し、当該接続孔の内壁を覆う状態で前記絶縁膜上にチタン系材料膜を成膜する工程と、
窒素ガス雰囲気中において熱処理を施すことによって、前記チタン系材料膜を表面側から窒化させて窒化膜を形成する工程と、
前記窒化膜上に配線材料膜を成膜する工程と、
前記配線材料およびチタン系材料膜をパターニングしてなる配線に接続させて有機ＥＬ素子を形成する工程とを行う表示装置の製造方法において、
前記窒化膜を形成する工程では、前記窒素ガス雰囲気中に水素ガスを添加する
ことを特徴とする表示装置の製造方法。