JP4649455B2 - Microstrip transmission line, impedance matching circuit and semiconductor circuit - Google Patents
Microstrip transmission line, impedance matching circuit and semiconductor circuit Download PDFInfo
- Publication number
- JP4649455B2 JP4649455B2 JP2007247483A JP2007247483A JP4649455B2 JP 4649455 B2 JP4649455 B2 JP 4649455B2 JP 2007247483 A JP2007247483 A JP 2007247483A JP 2007247483 A JP2007247483 A JP 2007247483A JP 4649455 B2 JP4649455 B2 JP 4649455B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- region
- ground
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Waveguides (AREA)
Description
本発明は、例えば高周波信号を伝送するのに用いて好適のマイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路に関する。 The present invention relates to a microstrip transmission line, an impedance matching circuit, and a semiconductor circuit suitable for use in transmitting a high-frequency signal, for example.
ＣＭＯＳ技術において、マイクロ波、ミリ波などの高周波信号を伝送する高周波回路を作製する場合、インピーダンス設計された配線を形成することが必要となる。
例えば図６に示すように、容量性のシリコン基板（Ｓｉ基板）１００を絶縁体として利用し、シリコン基板１００の表面に信号線（signal）１０１を形成し、裏面にグランド（GND）１０２を形成して、マイクロストリップ構造の伝送線路（マイクロストリップ線路）を作製すると、電力損失が大きく、高周波信号を伝送するのに用いるのは不可能である。
In CMOS technology, when a high-frequency circuit that transmits a high-frequency signal such as a microwave or a millimeter wave is manufactured, it is necessary to form a wiring with impedance design.
For example, as shown in FIG. 6, a capacitive silicon substrate (Si substrate) 100 is used as an insulator, a signal line (signal) 101 is formed on the surface of the silicon substrate 100, and a ground (GND) 102 is formed on the back surface. If a transmission line (microstrip line) having a microstrip structure is produced, power loss is large and it cannot be used for transmitting a high-frequency signal.
そこで、例えば図７に示すように、シリコン基板１００上に、グランド配線層（GND）１０３、層間絶縁膜１０４、信号配線層（signal）１０５を順に形成して、複数の配線層を利用したマイクロストリップ線路を構成するのが一般的である（例えば非特許文献１参照）。
ところで、信号線を高周波信号（ＲＦ信号）が伝播する際にグランド（グラウンド）には逆方向に還流信号が伝播する（還流電流が流れる）ことになる。
このため、グランドの配線抵抗が高周波信号を伝送する際の損失を発生させる原因となっている。
本発明は、このような課題に鑑み創案されたもので、高周波信号を伝送する際のグランドの配線抵抗による損失を低減することができるようにした、マイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路を提供することを目的とする。
By the way, when a high-frequency signal (RF signal) propagates through the signal line, a return signal propagates in the reverse direction (a return current flows) to the ground.
For this reason, the ground wiring resistance causes a loss when transmitting a high-frequency signal.
The present invention was devised in view of such problems, and a microstrip transmission line, impedance matching circuit, and semiconductor circuit capable of reducing a loss due to ground wiring resistance when transmitting a high-frequency signal. The purpose is to provide.
このため、本発明のマイクロストリップ伝送線路は、グランドパターンを有するグランド配線層と、グランド配線層の上方に設けられた、信号線を有する信号配線層とを備え、グランドパターンは、信号伝播方向に沿う第１の配線と、平面視において第１の配線に交差する第２の配線とを含み、信号線に対向する領域の第１の配線の配線密度が、信号線に対向する領域以外の領域の第１の配線の配線密度よりも高くなるように設けられ、信号線に対向する領域の第２の配線の配線密度が、信号線に対向する領域以外の領域の第２の配線の配線密度よりも低くなるように設けられていることを要件とする。
本発明のインピーダンス整合回路は、上記のマイクロストリップ伝送線路を備えることを要件とする。
Therefore, the microstrip transmission line of the present invention includes a ground wiring layer having a ground pattern, and a signal wiring layer having a signal line provided above the ground wiring layer , and the ground pattern extends in the signal propagation direction. The first wiring along the first wiring along the second wiring intersecting the first wiring in plan view, and the wiring density of the first wiring in the region facing the signal line is a region other than the region facing the signal line The wiring density of the second wiring in the region other than the region facing the signal line is set so that the wiring density of the second wiring in the region facing the signal line is higher than the wiring density of the first wiring. it is a requirement has been found provided to be lower than.
The impedance matching circuit of the present invention is required to include the above-described microstrip transmission line.
本発明の半導体回路は、上記のインピーダンス整合回路と、インピーダンス整合回路に接続された増幅素子とを備えることを要件とする。 A semiconductor circuit of the present invention is required to include the above-described impedance matching circuit and an amplifying element connected to the impedance matching circuit.
したがって、本発明のマイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路によれば、高周波信号を伝送する際のグランドの配線抵抗による損失を低減することができるという利点がある。 Therefore, according to the microstrip transmission line, the impedance matching circuit, and the semiconductor circuit of the present invention, there is an advantage that loss due to ground wiring resistance when transmitting a high-frequency signal can be reduced.
以下、図面により、本発明の実施の形態にかかるマイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路について、図１〜図５を参照しながら説明する。
本実施形態にかかるマイクロストリップ伝送線路は、マイクロ波帯以上（マイクロ波からミリ波帯以上）の高周波信号を伝送するための伝送線路（高周波信号伝送線路）であって、複数の配線層［２層以上ある多層の接続配線（金属配線）］を利用したマイクロストリップ線路である。
Hereinafter, a microstrip transmission line, an impedance matching circuit, and a semiconductor circuit according to embodiments of the present invention will be described with reference to FIGS.
The microstrip transmission line according to this embodiment is a transmission line (high-frequency signal transmission line) for transmitting a high-frequency signal in the microwave band or higher (from microwave to millimeter wave band or higher), and includes a plurality of wiring layers [2 This is a microstrip line using a multi-layered connection wiring (metal wiring) having more than one layer.
本マイクロストリップ伝送線路は、例えば図２に示すように、シリコン基板（Ｓｉ基板；シリコン系材料からなる基板を含む）１上に、グランドパターン（グランドメタルパターン）２Ａを有するグランド配線層（グランド；ＧＮＤ）２、層間絶縁膜３、信号線（信号配線）４Ａを有する信号配線層４を順に形成した構造になっている。つまり、最下層にあたる第１層目の配線層を、シリコン基板の表面を覆うグランド（グラウンド）配線層２とし、最上層にあたる第２層目の配線層を、信号配線層４として用いるようにし、信号配線層４とグランド配線層２との間に層間絶縁膜３を設けて、マイクロストリップ構造を構成している。 For example, as shown in FIG. 2, the microstrip transmission line has a ground wiring layer (ground; ground) having a ground pattern (ground metal pattern) 2A on a silicon substrate (Si substrate; including a substrate made of a silicon-based material) 1. GND) 2, interlayer insulating film 3, and signal wiring layer 4 having a signal line (signal wiring) 4 A are formed in this order. That is, the first wiring layer corresponding to the lowermost layer is used as the ground wiring layer 2 covering the surface of the silicon substrate, and the second wiring layer corresponding to the uppermost layer is used as the signal wiring layer 4. An interlayer insulating film 3 is provided between the signal wiring layer 4 and the ground wiring layer 2 to constitute a microstrip structure.
ところで、このように、シリコン基板１上に複数の配線層２，４を用いたマイクロストリップ伝送線路５を形成する場合、近年の多層配線作製技術（ＣＭＯＳ配線技術）を用いて作製されるＳｉ回路［シリコン系材料からなる基板（シリコン基板）上に作製される回路］と同様に、配線の平坦化のために（即ち、均一な厚さの配線層を形成するために）、製造プロセス上の制約がある。つまり、配線の平坦化のための製造プロセス上の制約として、ある一定範囲のエリア内（一定の面積内；例えば１００ミクロン角）において、ある一定範囲内の配線被覆率（例えば２０％から８０％の範囲など）を満たす必要があるという制約（配線作製プロセスにおける配線密度上の制約）がある。 By the way, when the microstrip transmission line 5 using the plurality of wiring layers 2 and 4 is formed on the silicon substrate 1 as described above, a Si circuit manufactured using a recent multilayer wiring manufacturing technology (CMOS wiring technology). Similar to [Circuit fabricated on a substrate made of a silicon-based material (silicon substrate)], in order to flatten the wiring (that is, to form a wiring layer having a uniform thickness) There are limitations. That is, as a restriction on the manufacturing process for flattening the wiring, the wiring coverage within a certain range (for example, 20% to 80%) within a certain range of the area (within a certain area; for example, 100 micron square). There is a restriction (a restriction on a wiring density in a wiring manufacturing process) that it is necessary to satisfy the above.
このような製造プロセス上の制約があるため、各配線層２，４の配線被覆率を、チップの面内において、ある一定の範囲内に収める必要がある。このため、最下層のグランド配線層２を、切れ目や抜きのない平面形状の配線層として形成することができない。
そこで、図３に示すように、グランドパターンとして、一定の配線密度のメッシュパターンを有するように、グランド配線層を形成することになる。
Due to such restrictions on the manufacturing process, it is necessary to keep the wiring coverage of each of the wiring layers 2 and 4 within a certain range in the plane of the chip. For this reason, the lowermost ground wiring layer 2 cannot be formed as a planar wiring layer having no breaks or voids.
Therefore, as shown in FIG. 3, the ground wiring layer is formed so as to have a mesh pattern having a constant wiring density as the ground pattern.
しかしながら、高周波信号を伝送するマイクロストリップ伝送線路では、信号線を高周波信号（ＲＦ信号）が伝播する際にグランドには逆方向に還流信号が伝播する（還流電流が流れる）ことになるため、グランドの配線抵抗が高周波信号を伝送する際の損失（信号損失）を発生させることになる。
特に、図３に示すように、グランドパターンを、一定の配線密度を有するメッシュ構造にする場合、メッシュ構造を構成する配線の幅とギャップの幅とが同じであり、信号伝播方向に沿ってストリップライン状に形成される信号線の直下に形成されるグランド配線は信号線の半分程度の面積（密度）しか存在しないため、このグランド配線の配線抵抗が高周波信号を伝送する際の損失を発生させることになる。
However, in a microstrip transmission line that transmits a high-frequency signal, when a high-frequency signal (RF signal) propagates through the signal line, a return signal propagates in the reverse direction (a return current flows). This wiring resistance generates a loss (signal loss) when transmitting a high-frequency signal.
In particular, as shown in FIG. 3, when the ground pattern has a mesh structure having a constant wiring density, the width of the wiring constituting the mesh structure is the same as the width of the gap, and the strip is formed along the signal propagation direction. Since the ground wiring formed immediately below the signal line formed in a line form has only about half the area (density) of the signal line, the wiring resistance of the ground wiring generates a loss when transmitting a high-frequency signal. It will be.
そこで、本マイクロストリップ伝送線路５では、図１に示すように、グランド配線層２のグランドパターン２Ａは、信号線４Ａに対向する領域の配線密度が、信号線４Ａに対向する領域以外の領域の配線密度よりも高くなるように構成されている。
本実施形態では、図１に示すように、グランド配線層２のグランドパターン２Ａは、信号伝播方向に沿う縦配線２ａと、縦配線２ａに直交する横配線２ｂとによって構成されるメッシュパターン２ｃになっており、信号線４Ａに対向する領域の縦配線２ａの配線密度が信号線４Ａに対向する領域以外の領域よりも高くなるように構成されている。
Therefore, in the present microstrip transmission line 5, as shown in FIG. 1, the ground pattern 2A of the ground wiring layer 2 has a wiring density in a region other than the region facing the signal line 4A. It is configured to be higher than the wiring density.
In the present embodiment, as shown in FIG. 1, the ground pattern 2A of the ground wiring layer 2 is a mesh pattern 2c composed of a vertical wiring 2a along the signal propagation direction and a horizontal wiring 2b orthogonal to the vertical wiring 2a. Thus, the wiring density of the vertical wiring 2a in the region facing the signal line 4A is configured to be higher than the region other than the region facing the signal line 4A.
ここで、信号線４Ａに対向する領域とは、信号線４Ａを高周波信号が伝播する際に還流信号（高周波還流信号；ＲＦ還流信号）が伝播する領域（還流電流が流れる領域）である。
ここでは、図１に示すように、信号線４Ａに対向する領域は、信号線４Ａの直下の領域と、信号線４Ａの直下の領域に隣接する両側の領域とを含み、両側の領域が、それぞれ、信号配線層４とグランド配線層２との間の距離（ｈ；図２参照）の３倍程度の幅を有するものとして構成される。つまり、高密度グランド領域は、図１に示すように、信号線４Ａの直下の領域（幅Ｗ）を含み、この領域の両側へ、信号配線層４とグランド配線層２との間の距離（ｈ）の３倍程度の幅（３ｈ）だけ広がっており、全体の幅がＷ＋６ｈになっている。なお、信号線４Ａに対向する領域は、これに限られるものではなく、信号線４Ａの直下の領域のみであっても良いし、信号線４Ａの直下の領域から両側へ所定の幅だけ広がった領域であっても良いし、信号線４Ａの直下の領域の一部の領域であっても良い。
Here, the region facing the signal line 4A is a region (a region in which a reflux current flows) in which a return signal (high-frequency return signal; RF return signal) propagates when a high-frequency signal propagates through the signal line 4A.
Here, as shown in FIG. 1, the region facing the signal line 4A includes a region immediately below the signal line 4A and regions on both sides adjacent to the region immediately below the signal line 4A. Each of them is configured to have a width of about three times the distance (h; see FIG. 2) between the signal wiring layer 4 and the ground wiring layer 2. That is, as shown in FIG. 1, the high-density ground region includes a region (width W) immediately below the signal line 4 </ b> A, and a distance (between the signal wiring layer 4 and the ground wiring layer 2) on both sides of this region. The width is expanded by about 3 times (h), and the total width is W + 6h. Note that the region facing the signal line 4A is not limited to this, and may be only the region immediately below the signal line 4A, or may extend from the region immediately below the signal line 4A to both sides by a predetermined width. It may be a region, or may be a partial region immediately below the signal line 4A.
ところで、上述のように、配線の平坦化のための製造プロセス上の制約を満たす必要があるため、グランドパターン２Ａは、所定の面積内において所定の配線被覆率を満たすように形成されている。つまり、信号線４Ａに対向する領域において信号伝播方向に沿う縦配線２ａが信号伝播方向に直交する方向に高密度になるようにする一方、信号線４Ａに対向する領域以外の領域において縦配線２ａ及び縦配線２ａに直交する（縦配線２ａに対して垂直方向に延びる）横配線２ｂが低密度になるようにして、所定の面積内（ここでは、図１中、点線で囲まれた領域）において、配線密度が所定の範囲内となり、所定の配線被覆率を満たすようにしている。 Incidentally, as described above, since it is necessary to satisfy the restrictions on the manufacturing process for planarizing the wiring, the ground pattern 2A is formed so as to satisfy a predetermined wiring coverage within a predetermined area. That is, in the region facing the signal line 4A, the vertical wiring 2a along the signal propagation direction is made dense in the direction orthogonal to the signal propagation direction, while in the region other than the region facing the signal line 4A. In addition, the horizontal wiring 2b orthogonal to the vertical wiring 2a (extending in the direction perpendicular to the vertical wiring 2a) has a low density so that it is within a predetermined area (here, a region surrounded by a dotted line in FIG. 1). The wiring density is within a predetermined range so that a predetermined wiring coverage is satisfied.
ここでは、信号線４Ａに対向する領域において、グランドパターン２Ａを構成する配線と配線との間のギャップは、配線プロセス作製上の制約で決まっている最小寸法の幅になるようにしている。また、グランドパターン２Ａを構成する配線の幅も同様に、配線プロセス作製上の制約で決められている最大寸法の幅になるようにしている。
この場合、グランドパターン２Ａが、信号線４Ａに対向する領域において、信号伝播方向に沿って長いスリットを有するものとなってしまうと、予期しない発振が生じたり、不要モードが立ったり、うず電流が流れたりするなど、高周波信号の伝送が不安定になる。
Here, in the region facing the signal line 4A, the gap between the wirings constituting the ground pattern 2A is set to the minimum width determined by restrictions on the wiring process fabrication. Similarly, the width of the wiring that constitutes the ground pattern 2A is set to the width of the maximum dimension determined by the restrictions on the manufacturing of the wiring process.
In this case, if the ground pattern 2A has a long slit along the signal propagation direction in the region facing the signal line 4A, an unexpected oscillation occurs, an unnecessary mode is established, or an eddy current is generated. The transmission of high-frequency signals becomes unstable, such as flowing.
そこで、本実施形態では、図１に示すように、信号線４Ａに対向する領域に設けられる複数の縦配線２ａが信号伝播方向に直交する方向（信号伝播方向に対して垂直な方向）で相互に接続されるように、横配線２ｂが、信号線４Ａに対向する領域において、信号波長（高周波信号波長）の１／１０以下の間隔で設けられている。このように、縦配線相互間を部分的に横方向に接続することによって、信号伝播方向に沿って形成されるスリットの長さが信号波長の１／１０以下の長さになるようにして、高周波信号を伝送するためのマイクロストリップ伝送線路５のグランド２に要求される安定性を確保している。 Therefore, in the present embodiment, as shown in FIG. 1, the plurality of vertical wirings 2a provided in the region facing the signal line 4A are mutually in a direction perpendicular to the signal propagation direction (a direction perpendicular to the signal propagation direction). The horizontal wiring 2b is provided at an interval of 1/10 or less of the signal wavelength (high frequency signal wavelength) in the region facing the signal line 4A. Thus, by connecting the vertical wirings partially in the horizontal direction, the length of the slit formed along the signal propagation direction is 1/10 or less of the signal wavelength, The stability required for the ground 2 of the microstrip transmission line 5 for transmitting a high-frequency signal is ensured.
したがって、本実施形態にかかるマイクロストリップ伝送線路によれば、グランドパターン２Ａが上述のようにレイアウトされているため、配線の平坦化のための製造プロセス上の制約（配線作製プロセスにおける配線密度上の制約）を満たしながら、高周波信号を伝送する際のグランド２の配線抵抗による損失（信号損失）を低減することができるという利点がある。つまり、Ｓｉ回路製造技術によって生じる配線構造（レイアウト）の制約を満たしつつ、グランドパターン２Ａのレイアウトを改善することによって、還流信号がグランド２を伝播する際に生じる抵抗損失を抑制し、その結果、高周波信号（ＲＦ信号）の伝達における抵抗損失を低減することができるという利点がある。 Therefore, according to the microstrip transmission line according to the present embodiment, since the ground pattern 2A is laid out as described above, restrictions on the manufacturing process for wiring planarization (on the wiring density in the wiring manufacturing process) There is an advantage that loss (signal loss) due to wiring resistance of the ground 2 when transmitting a high-frequency signal can be reduced while satisfying (Restriction). That is, the resistance loss caused when the return signal propagates through the ground 2 is suppressed by improving the layout of the ground pattern 2A while satisfying the restrictions on the wiring structure (layout) caused by the Si circuit manufacturing technology. There is an advantage that resistance loss in transmission of a high-frequency signal (RF signal) can be reduced.
ここで、図４は、上述のように構成されるグランドパターン２Ａを有する本構造のマイクロストリップ伝送線路（図１参照）における損失（配線損失）、及び、一定の配線密度を有するメッシュ構造のグランドパターンを有するマイクロストリップ伝送線路（図３参照）における損失（配線損失）を調べた実験結果を示している。
なお、図４中、実線Ａが本構造のマイクロストリップ伝送線路（図１参照）における損失を示しており、点線Ｂが一定の配線密度を有するメッシュ構造のマイクロストリップ伝送線路（図３参照）における損失を示している。
Here, FIG. 4 shows a loss (wiring loss) in the microstrip transmission line (see FIG. 1) of the present structure having the ground pattern 2A configured as described above, and a mesh-structured ground having a constant wiring density. The experimental result which investigated the loss (wiring loss) in the microstrip transmission line (refer FIG. 3) which has a pattern is shown.
In FIG. 4, a solid line A indicates a loss in the microstrip transmission line (see FIG. 1) of the present structure, and a dotted line B in the microstrip transmission line (see FIG. 3) of a mesh structure having a constant wiring density. Shows loss.
図４に示すように、本構造のマイクロストリップ伝送線路（図１参照）は、一定の配線密度を有するメッシュ構造のマイクロストリップ伝送線路（図３参照）と比較して、約２０％も損失を低減できることが実証された。
ところで、上述のように構成されるマイクロストリップ伝送線路５は、例えばレーダや無線通信機などのマイクロ波帯以上の高周波信号（ＲＦ信号）を用いるシステムに組み込まれ、例えば図５に示すように、高周波信号を処理又は伝達（伝送）する半導体回路［高周波回路；集積回路（ＩＣ）；チップ］６に備えられる。
As shown in FIG. 4, the microstrip transmission line of this structure (see FIG. 1) loses about 20% as compared with the microstrip transmission line of mesh structure (see FIG. 3) having a constant wiring density. It has been demonstrated that it can be reduced.
By the way, the microstrip transmission line 5 configured as described above is incorporated in a system using a high frequency signal (RF signal) of a microwave band or higher such as a radar or a radio communication device, for example, as shown in FIG. A semiconductor circuit [high frequency circuit; integrated circuit (IC); chip] 6 for processing or transmitting (transmitting) a high frequency signal is provided.
つまり、半導体回路６は、半導体基板上に作製された回路（例えばシリコン又はシリコン系材料からなるシリコン基板上に作製された回路；シリコン回路）であって、例えば図５に示すように、複数の増幅素子（例えばトランジスタ）７と、これらの増幅素子７に接続された複数のインピーダンス整合回路８とを備えるものとして構成される。そして、上述のように構成されるマイクロストリップ伝送線路５は、このような半導体回路６において、回路構成要素として含まれるインピーダンス整合回路８を構成する配線として用いられる。 In other words, the semiconductor circuit 6 is a circuit manufactured on a semiconductor substrate (for example, a circuit manufactured on a silicon substrate made of silicon or a silicon-based material; a silicon circuit). For example, as shown in FIG. The amplifying elements (for example, transistors) 7 and a plurality of impedance matching circuits 8 connected to the amplifying elements 7 are configured. The microstrip transmission line 5 configured as described above is used in such a semiconductor circuit 6 as a wiring constituting the impedance matching circuit 8 included as a circuit component.
このように、本実施形態にかかるインピーダンス整合回路８は、上述のように構成されるマイクロストリップ伝送線路５と、キャパシタ９とを備える。また、本実施形態にかかる半導体回路６は、本インピーダンス整合回路８と、このインピーダンス整合回路８に接続された増幅素子７とを備える。
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
Thus, the impedance matching circuit 8 according to the present embodiment includes the microstrip transmission line 5 and the capacitor 9 configured as described above. The semiconductor circuit 6 according to the present embodiment includes the present impedance matching circuit 8 and an amplifying element 7 connected to the impedance matching circuit 8.
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
例えば、上述の実施形態では、グランド配線層２のグランドパターン２Ａを、縦配線２ａと横配線２ｂとからなるメッシュパターン２ｃとして構成しているが、これに限られるものではなく、少なくとも、信号線に対向する領域の配線密度が、信号線に対向する領域以外の領域の配線密度よりも高くなるように、グランド配線層のグランドパターンが構成されていれば良い。 For example, in the above-described embodiment, the ground pattern 2A of the ground wiring layer 2 is configured as the mesh pattern 2c including the vertical wiring 2a and the horizontal wiring 2b. However, the present invention is not limited to this, and at least the signal line It is only necessary that the ground pattern of the ground wiring layer is configured so that the wiring density in the region facing the wiring line is higher than the wiring density in the region other than the region facing the signal line.
１ シリコン基板（Ｓｉ基板）
２ グランド配線層（グランド）
２Ａ グランドパターン
２ａ 縦配線
２ｂ 横配線
２ｃ メッシュパターン
３ 層間絶縁膜
４ 信号配線層
４Ａ 信号線（信号配線）
５ マイクロストリップ伝送線路
６ 半導体回路（シリコン回路；高周波回路）
７ 増幅素子
８ インピーダンス整合回路
９ キャパシタ
1 Silicon substrate (Si substrate)
2 Ground wiring layer (Ground)
2A Ground pattern 2a Vertical wiring 2b Horizontal wiring 2c Mesh pattern 3 Interlayer insulating film 4 Signal wiring layer 4A Signal line (signal wiring)
5 Microstrip transmission line 6 Semiconductor circuit (silicon circuit; high-frequency circuit)
7 Amplifier 8 Impedance matching circuit 9 Capacitor
Claims (8)
前記グランド配線層の上方に設けられた、信号線を有する信号配線層とを備え、
前記グランドパターンは、信号伝播方向に沿う第１の配線と、平面視において前記第１の配線に交差する第２の配線とを含み、
前記信号線に対向する領域の前記第１の配線の配線密度が、前記信号線に対向する領域以外の領域の前記第１の配線の配線密度よりも高くなるように設けられ、
前記信号線に対向する領域の前記第２の配線の配線密度が、前記信号線に対向する領域以外の領域の前記第２の配線の配線密度よりも低くなるように設けられていることを特徴とするマイクロストリップ伝送線路。 A ground wiring layer having a ground pattern ;
A signal wiring layer having a signal line provided above the ground wiring layer ;
The ground pattern includes a first wiring along the signal propagation direction, and a second wiring intersecting the first wiring in a plan view,
A wiring density of the first wiring in a region facing the signal line is provided to be higher than a wiring density of the first wiring in a region other than the region facing the signal line;
The wiring density of the second wiring region opposed to the signal lines are provided, et al to be lower than a wiring density of the second wiring region other than the region facing the signal line A featured microstrip transmission line.
前記両側の領域は、それぞれ、前記信号線と前記グランドとの間の距離の３倍程度の幅を有することを特徴とする、請求項１〜４のいずれか１項に記載のマイクロストリップ伝送線路。 The region facing the signal line includes a region immediately below the signal line, and regions on both sides adjacent to the region immediately below the signal line,
Wherein both sides of the region, respectively, and having a 3 times the width of the distance between the ground and the signal line, a microstrip transmission line according to any one of claims 1 to 4 .
前記信号配線層と前記グランド配線層との間に設けられた層間絶縁膜とを備え、
前記シリコン基板上に、前記グランド配線層、前記層間絶縁膜、前記信号配線層の順に形成されていることを特徴とする、請求項１〜５のいずれか１項に記載のマイクロストリップ伝送線路。 A silicon substrate;
An interlayer insulating film provided between the signal wiring layer and the ground wiring layer;
On the silicon substrate, the ground wiring layer, the interlayer insulating film, characterized in that it is formed in the order of the signal wiring layer, a microstrip transmission line according to any one of claims 1-5.
前記インピーダンス整合回路に接続された増幅素子とを備えることを特徴とする半導体回路。 The impedance matching circuit according to claim 7 ,
A semiconductor circuit comprising an amplifying element connected to the impedance matching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007247483A JP4649455B2 (en) | 2007-09-25 | 2007-09-25 | Microstrip transmission line, impedance matching circuit and semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007247483A JP4649455B2 (en) | 2007-09-25 | 2007-09-25 | Microstrip transmission line, impedance matching circuit and semiconductor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009081534A JP2009081534A (en) | 2009-04-16 |
| JP4649455B2 true JP4649455B2 (en) | 2011-03-09 |
Family
ID=40655988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007247483A Expired - Fee Related JP4649455B2 (en) | 2007-09-25 | 2007-09-25 | Microstrip transmission line, impedance matching circuit and semiconductor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4649455B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011065342A (en) | 2009-09-16 | 2011-03-31 | Toshiba Corp | Interconnection design method and program |
| JP6365283B2 (en) * | 2014-12-11 | 2018-08-01 | 富士通株式会社 | Semiconductor chip and high frequency module |
| CN117594966A (en) * | 2024-01-18 | 2024-02-23 | 之江实验室 | Serdes differential line structure with low loss and high robustness and electronic equipment |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267913A (en) * | 1992-03-17 | 1993-10-15 | Shinko Electric Ind Co Ltd | Signal line for high frequency electronic parts |
| JP2002299440A (en) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | High-frequency semiconductor device |
-
2007
- 2007-09-25 JP JP2007247483A patent/JP4649455B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267913A (en) * | 1992-03-17 | 1993-10-15 | Shinko Electric Ind Co Ltd | Signal line for high frequency electronic parts |
| JP2002299440A (en) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | High-frequency semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009081534A (en) | 2009-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626476B2 (en) | Multi-metal coplanar waveguide | |
| CN101404281B (en) | On-Chip Inductor with TSV Fencing with Improved Q | |
| KR101573959B1 (en) | Multilayer wiring board | |
| CN101266964B (en) | Semiconductor device with high-frequency interconnection | |
| US8395234B2 (en) | Semiconductor device | |
| EP2973773B1 (en) | Circuits for and methods of implementing a gain stage in an integrated circuit comprising two inductors of different diameters | |
| JP5393675B2 (en) | Slow wave transmission line | |
| JP4916300B2 (en) | Multilayer wiring board | |
| JP2015061258A (en) | Ebg structure, semiconductor device, and circuit board | |
| TWI656694B (en) | Radio frequency device | |
| US6940386B2 (en) | Multi-layer symmetric inductor | |
| JP4649455B2 (en) | Microstrip transmission line, impedance matching circuit and semiconductor circuit | |
| TW201503482A (en) | Electronic circuit and electronic device | |
| JP2006074014A (en) | Multilayer printed board, and method for controlling impedance of microstrip line | |
| JP5519328B2 (en) | High-frequency transmission line substrate | |
| JP4834937B2 (en) | Multi-layer wiring board for high-frequency circuits | |
| KR100904594B1 (en) | Inductor for semiconductor device and manufacturing method thereof | |
| JP2012084723A (en) | Semiconductor device | |
| JP2006042098A (en) | High frequency wiring board | |
| JP4660738B2 (en) | Printed wiring board and electronic device | |
| JP2009224567A (en) | Structure, printed circuit board | |
| TWI533500B (en) | Transmission-line structure and electronic device using the same | |
| US8589832B2 (en) | On chip shielding structure for integrated circuits or devices on a substrate and method of shielding | |
| JP2005236033A (en) | Semiconductor device | |
| JP2011055302A (en) | High frequency transmission line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4649455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |