JP4641000B2 - 受光アンプ回路および光ピックアップ - Google Patents

Description

本発明は、光ディスク再生／記録のために用いられる光ピックアップ装置に搭載される受光アンプ素子ＩＣ（ＯＰＩＣ：登録商標）に内蔵される受光アンプ回路に関し、特に光ディスクから反射した信号光を受光する受光アンプ素子の受光アンプ回路に関するものである。

光ディスクを再生／記録する光ディスク装置は、再生／記録のためのレーザ光を光ディスクに照射したり、光ディスクからの反射光を受光したりする光ピックアップを備えている。光ピックアップには、上記の反射光を受光したり、レーザ光源から出射されたレーザ光をモニタして、電気信号に変換する受光素子と、変換された電気信号を増幅する受光アンプ回路とが設けられている。

近年、ＣＤ−ＲＯＭ，ＤＶＤ−ＲＯＭなどの再生専用の光ディスクに加えて、ＣＤ−Ｒ／ＲＷ、ＤＶＤ−Ｒ／ＲＷなどの書き込み可能な光ディスクが用いられるようになり、光ディスク装置では、書き込み時には再生時に比べて大きな光量がディスクに照射されるので、書き込み／再生における光入力レベルの差が大きくなっている。また、光ディスクの種類による光ディスクごとの反射率の違いにも対応する必要がある。

そこで、受光アンプ回路に、切り替えにより選択可能な複数の帰還回路を設け、アンプゲインを変化させる受光アンプ回路が提案されている（例えば、特許文献１及び特許文献２参照）。

図３４は、従来の受光アンプ回路９１を示している。受光アンプ回路９１は、特許文献１の受光アンプ回路における差動増幅器の正入力端子に、オフセット電圧補正回路Ｃｄ１〜Ｃｄｎが設けられた受光アンプ回路であり、さらにスイッチ手段として各帰還回路Ｃ１〜Ｃｎにトランジスタ（バイポーラトランジスタ）ＳＷ１〜ＳＷｎを設け、トランジスタＳＷ１〜ＳＷｎの導通／非導通によってスイッチング制御する構成となっている。

受光アンプ回路９１では、光信号を受光する受光素子（フォトダイオード）ＰＤ１が差動増幅器Ａｍｐ１の負入力端子に接続されており、光ディスクからの戻り光の光信号は受光素子ＰＤ１で電流ＩＰＤ１に変換される。差動増幅器Ａｍｐ１の負入力端子−出力端子間には、トランジスタＳＷ１〜ＳＷｎ（ＰＮＰ型トランジスタ）と帰還抵抗ＦＢ１〜ＦＢｎとを備えた複数の帰還回路Ｃ１〜Ｃｎが並列に接続されている。トランジスタＳＷ１〜ＳＷｎのベース端子には電流源ＣＳ１〜ＣＳｎが接続されており、電流ＩＳＷ１〜ＩＳＷｎをＯＮ／ＯＦＦさせる事で、トランジスタＳＷ１〜ＳＷｎの飽和／非飽和、即ち導通／非導通の制御を行う。

帰還抵抗ＦＢ１〜ＦＢｎはそれぞれ異なったインピーダンスを持ち、電流ＩＰＤ１の大きさに合わせて帰還回路Ｃ１〜Ｃｎが選択される。帰還回路Ｃ１〜Ｃｎの選択はトランジスタＳＷ１〜ＳＷｎの導通／非導通の制御によって行われ、例えば、受光素子ＰＤ１からの電流ＩＰＤ１が大きくなる書き込み時は、ゲインの低い帰還回路が選択され、電流ＩＰＤ１が小さい再生時は、ゲインの高い帰還回路が選択される。

またオフセット電圧（無入力時出力電圧と基準電圧との差）を低減するために、差動増幅器Ａｍｐ１の正入力端子には、基準電圧源ＶＳ１が接続されており、差動増幅器Ａｍｐ１の正入力端子と基準電圧源ＶＳ１との間には、トランジスタＳＷｄ１〜ＳＷｄｎと抵抗ＦＢｄ１〜ＦＢｄｎとを備えた複数のオフセット電圧補正回路Ｃｄ１〜Ｃｄｎが並列に接続されている。トランジスタＳＷｄ１〜ＳＷｄｎのベース端子にはそれぞれ電流源ＣＳｄ１〜ＣＳｄｎが接続されており、電流ＩＳＷｄ１〜ＩＳＷｄｎをＯＮ／ＯＦＦさせる事で、トランジスタＳＷｄ１〜ＳＷｄｎの飽和／非飽和、即ち導通／非導通の制御を行う。

抵抗ＦＢｄ１〜ＦＢｄｎもそれぞれ異なったインピーダンスを持ち、抵抗ＦＢｄ１と帰還抵抗ＦＢ１の抵抗値は互いに等しく、抵抗ＦＢｄｋ（ｋ＝２〜ｎ）と帰還抵抗ＦＢｋ（ｋ＝２〜ｎ）の抵抗値もそれぞれ互いに等しい。また、上記帰還回路Ｃ１が選択されると、オフセット電圧補正回路Ｃｄ１が選択され、同様に帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されるとオフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）が選択される。このように帰還回路Ｃ１〜Ｃｎの選択に合わせて、それぞれオフセット電圧補正回路Ｃｄ１〜Ｃｄｎの選択が行われることにより、オフセット電圧を低減している。

図３５は従来の他の受光アンプ回路９２を示している。受光アンプ回路９２は、特許文献２に開示の受光アンプ回路において、スイッチ回路の代わりに各帰還回路Ｃ１〜Ｃｎにトランジスタを設け、トランジスタの導通／非導通によってスイッチング制御する構成である。

受光アンプ回路９２は、増幅器Ａｍｐ２とダミー増幅器Ａｍｐｄとからなる初段増幅回路、および差動増幅器Ａｍｐ３からなる後段増幅回路で構成されている。増幅器Ａｍｐ２からの出力は、差動増幅器Ａｍｐ３の非反転端子に入力され、ダミー増幅器Ａｍｐｄからの出力電圧と比較増幅されて出力される。

増幅器Ａｍｐ２の入力端子には、光信号を電流ＩＰＤ１に変換する受光素子ＰＤ１が接続されるとともに、帰還抵抗ＦＢ１〜ＦＢｎとトランジスタＳＷ１〜ＳＷｎを備えた複数の帰還回路Ｃ１〜Ｃｎが並列に設けられている。トランジスタＳＷ１〜ＳＷｎのベース端子には電流源ＣＳ１〜ＣＳｎが接続されており、電流ＩＳＷ１〜ＩＳＷｎをＯＮ／ＯＦＦさせる事で、トランジスタＳＷ１〜ＳＷｎの導通／非導通の制御を行う。帰還抵抗ＦＢ１〜ＦＢｎはそれぞれ異なったインピーダンスを持ち、電流ＩＰＤ１の大きさに合わせて帰還回路Ｃ１〜Ｃｎが選択される。例えば、受光素子ＰＤ１からの電流ＩＰＤ１が大きくなる書き込み時は、インピーダンスの低い帰還抵抗が選択され、電流ＩＰＤ１が小さい再生時は、インピーダンスの高い帰還抵抗が選択される。

またダミー増幅器Ａｍｐｄにも、抵抗ＦＢｄ１〜ＦＢｄｎとトランジスタＳＷｄ１〜ＳＷｄｎを備えた複数のオフセット電圧補正回路Ｃｄ１〜Ｃｄｎが並列に設けられている。トランジスタＳＷｄ１〜ＳＷｄｎのベース端子には電流源ＣＳｄ１〜ＣＳｄｎが接続されており、電流ＩＳＷｄ１〜ＩＳＷｄｎをＯＮ／ＯＦＦさせる事で、トランジスタＳＷｄ１〜ＳＷｄｎの導通／非導通の制御を行う。帰還抵抗ＦＢ１〜ＦＢｎもそれぞれ異なったインピーダンスを持ち、増幅器Ａｍｐ２の帰還抵抗の選択に合わせて、ダミー増幅器Ａｍｐｄのオフセット電圧補正回路Ｃｄ１〜Ｃｄｎが選択される。

差動増幅器Ａｍｐ３の２つの入力側には、それぞれ入力抵抗Ｒ１が設けられるとともに、差動増幅器Ａｍｐ３の帰還回路には抵抗Ｒ２が設けられている。また差動増幅器Ａｍｐ３の正入力端子と抵抗Ｒ１との間にも抵抗Ｒ２が接続されており、該抵抗Ｒ２はさらに基準電圧源ＶＳ２に接続されている。これにより差動増幅器Ａｍｐ３のゲインは、Ｒ２／Ｒ１で固定される。

上記２つの受光アンプ回路９１および９２の構成により、光ピックアップ装置は光入力の大きい高速書き込みモードに対応しつつ、低反射ディスクに対しても良好な再生特性を得ることができる。
特開２００３−２３４６２３号公報（平成１５年８月２２日公開） 特開２００３−１８７４８４号公報（平成１５年７月４日公開）

しかしながら、上記従来の構成では、帰還回路選択のためにトランジスタを用いているので、受光素子からの入力電流と受光アンプ回路の出力電圧とが直線性を有さず、出力信号に誤差を生じてしまうという問題がある。

具体的には図３４において、電流ＩＳＷ１がＯＮ、即ちトランジスタＳＷ１が導通して帰還抵抗ＦＢ１を備える帰還回路Ｃ１のみが選択されている時、Ｒｆ１を帰還抵抗ＦＢ１の抵抗値，ＺＳＷ１をトランジスタＳＷ１のインピーダンスとして、出力電圧Ｖｏ１は、
Vo1＝IPD1×(Rf1＋ZSW1) …（１）
となる。ここで帰還抵抗値Ｒｆ１は電流ＩＰＤ１によらず一定である。

一方、インピーダンスＺＳＷ１は以下のように求められる。一般にトランジスタの飽和時コレクタ−エミッタ間電圧Ｖｃｅ（ｓａｔ）は、
Vce(sat)＝VT×ln((αF・(1−αR)・IC＋IS(1−αF・αR)＋αF・IB)／
(αR・(αF−1)・IC＋IS(1−αF・αR)＋αF・αR・IB))
＝VT×ln(((1−αR)・IC＋IB)／(αR・IB)) …（２）
となる。ここで、上式における各パラメータは、
ＩＳ：逆動作時飽和電流＜ＩＢ,ＩＣ
ＩＢ：ベース電流
ＩＣ：コレクタ電流
ＩＥ：エミッタ電流
ＶＴ：熱電圧
αＦ：ベース接地での順方向電流増幅率（≒１）
αＲ：ベース接地での逆方向電流増幅率
β：順方向動作時電流利得(ＩＣ／ＩＢ)
ｒＥ：エミッタ抵抗
ｒＣ：コレクタ抵抗
であり、αＲ，β，ｒＥ，ｒＣはトランジスタの固有値(定数)である。ＩＢ一定とすれば、飽和トランジスタのコレクタ−エミッタ間抵抗ＲｏｎはＩＣに対するＶＣＥ（ｓａｔ）の変化で表せるので、ＶＣＥ（ｓａｔ）即ち式（２）をコレクタ電流ＩＣで偏微分すると以下のようになる。
Ron＝σVce(sat)/σIC
＝VT×(1−αR)／(IB＋(1−αR)・IC) …（３）
式（１）のＺＳＷ１はトランジスタＳＷ１のコレクタ−エミッタ間抵抗、即ち式（３）に相当するので、ＩＢ＝ＩＳＷ１，ＩＣ＝ＩＰＤ１とし、差動増幅器の入力電流は十分小さいとして無視して、
ZSW1＝VT×(1−αR)／(ISW1＋(1−αR)・IPD1) …（４）
となり、インピーダンスＺＳＷ１は受光素子ＰＤ１からの電流ＩＰＤ１の大きさによって変化することが分かる。

式（４）より式（１）で示される出力電圧Ｖｏ１は、
Vo1＝IPD1×（Rf1＋ZSW1）
＝IPD1×（Rf1＋VT×(1−αR)／(ISW1＋(1−αR)・IPD1)) …(５)
となり、受光アンプ回路のゲインをＲａとすると、
Ra＝Vo1／IPD1
＝ZFB1＋ZSW1
＝Rf1＋VT×(1−αR)／(ISW1＋(1−αR)・IPD1) …(６)
となる。

ここで、ＩＰＤ１が０〜最大値の範囲で変化した場合の、インピーダンスＺＳＷ１の変化量をΔＺＳＷ１とすると、ゲインＲａの変化量ΔＲａは、帰還抵抗値Ｒｆ１が電流ＩＰＤ１に関わらず変化しないため、
ΔRa＝ΔZSW1 …(７)
となり、
ゲインＲａの変化率ΔＲａ／Ｒａは、
ΔRa／Ra＝ΔZSW1／Ra
＝ΔZSW1／(Rf1＋ZSW1) …(８)
となる。

特に昨今では、光ディスクの記録速度向上に伴うレーザ出射光の増大により受光素子からの電流ＩＰＤ１が大きくなるため、受光アンプ回路の出力飽和防止を目的に帰還抵抗値Ｒｆ１を小さくしている。それに伴い、ゲインの変化量が同一でもゲインの変化率が増大することとなる。

すなわち、図３６（ａ）に示すように、帰還抵抗値Ｒｆ１が大きい場合はゲインＲａの変化率は小さく、受光素子ＰＤ１からの電流に対する出力電圧の誤差も小さかったが、図３６（ｂ）に示すように、帰還抵抗値Ｒｆ１が小さい場合はゲインＲａの変化率が大きくなり、受光素子ＰＤ１からの電流に対する出力電圧の誤差が増大する。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、帰還回路選択のためのスイッチング素子としてバイポーラトランジスタを用いることによりチップ面積、製造コストを抑えた受光アンプ回路において、上記出力電圧の誤差の少ない受光アンプ回路を実現することにある。

本発明に係る受光アンプ回路は、上記課題を解決するために、受光素子と、受光素子で発生する電流を電圧に変換して増幅する増幅器と、第１抵抗と帰還回路をＯＮ／ＯＦＦする第１トランジスタとが直列接続された複数の帰還回路と、上記帰還回路の個々に対して上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路とを備え、上記受光素子は上記増幅器の第１入力端子に接続され、上記複数の帰還回路は、上記受光素子と上記第１入力端子との接続点と、上記増幅器の出力端子との間に並列接続され、上記第１抵抗のインピーダンスは、互いに異なっており、上記オフセット電圧補正回路は、上記増幅器の第２入力端子と基準電圧源との間に並列接続されている受光アンプ回路において、上記第１トランジスタに流す第１バイアス電流を発生する第１バイアス電流源を備え、上記バイアス電流源は、上記受光素子および上記複数の帰還回路に接続され、導通している第１トランジスタには、上記受光素子で発生する電流と上記第１バイアス電流とを加算した電流が流れることを特徴としている。

上記の構成によれば、第１トランジスタがＰＮＰ型トランジスタである場合、第１トランジスタのコレクタ端子に流れる電流がバイアス電流分増加し、第１トランジスタがＮＰＮ型トランジスタである場合、第１トランジスタのエミッタ端子に流れる電流がバイアス電流分増加するため、受光素子の検出信号の変化に対する帰還回路のゲインの変化が少なくなる。よって従来の受光アンプ回路に比べて誤差の少ない出力電圧を得ることができるという効果を奏する。

本発明に係る受光アンプ回路では、上記第１バイアス電流源は、上記受光素子と上記増幅器との接続点を介して上記第１バイアス電流を流してもよい。

上記の構成によれば、帰還回路が選択されるのに伴って、第１トランジスタに第１バイアス電流を自動的に流すことができる。

本発明に係る受光アンプ回路では、上記バイアス電流源を１つだけ備え、該第１バイアス電流源は、上記受光素子と上記接続点を介して上記第１バイアス電流を流すことを特徴としている。

上記の構成によれば、第１抵抗にもバイアス電流が流れるので受光アンプ回路のダイナミックレンジは減少するが、第１バイアス電流源を受光アンプ回路に１つだけ設けるだけで済むので、製造コストを抑えることができるという効果を奏する。

本発明に係る受光アンプ回路では、上記第１バイアス電流源を上記帰還回路と個々に対応して備え、上記第１トランジスタが導通している時のみ該第１トランジスタが接続されている上記第１バイアス電流源を動作させる動作制御回路を備えていることを特徴としている。

上記の構成によれば、第１バイアス電流源を複数設ける必要があるものの、帰還回路の選択にあわせてバイアス電流値を切り替えることができるという効果を奏する。

本発明に係る受光アンプ回路では、上記第１バイアス電流源を上記帰還回路と個々に対応して備え、上記第１バイアス電流源は、上記各帰還回路における上記第１抵抗と上記第１トランジスタとの間に接続されていることを特徴としている。

上記の構成によれば、第１バイアス電流源を複数設ける必要があるものの、第１抵抗には第１バイアス電流は流れないので、第１バイアス電流源が受光素子と増幅器との接続点を介して上記第１バイアス電流を流す構成に比べ、ダイナミックレンジの減少を抑えることができるという効果を奏する。

本発明に係る受光アンプ回路では、上記第１トランジスタが導通している時のみ該第１トランジスタが接続されている上記第１バイアス電流源を動作させる動作制御回路を備えていることを特徴としている。

上記の構成によれば、動作制御回路が第１トランジスタが導通しているときのみ、対応する第１バイアス電流源を動作させるので、帰還回路の選択にあわせてバイアス電流値を自動的に切り替えることができるという効果を奏する。

本発明に係る受光アンプ回路では、上記動作制御回路は、定電流を発生する定電流源と、該定電流を流すダイオード接続された第２トランジスタと、該第２トランジスタとベースが共通接続されており、上記第１トランジスタをＯＮ／ＯＦＦする第３トランジスタとを含み上記第１バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第４トランジスタであることを特徴としている。

上記の構成によれば、第３トランジスタのベースと第４トランジスタのベースとが、第２トランジスタのベースに共通に接続されているため、第１トランジスタをＯＮ／ＯＦＦする第３トランジスタと第１バイアス電流源である第４トランジスタとが連動する。したがって、帰還回路の選択に伴って、対応するバイアス電流源を簡単な構成で切り替えることができるという効果を奏する。

本発明に係る受光アンプ回路では、さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であることがさらに好ましい。

上記の構成によれば、オフセット電圧補正回路を設けることで無信号時における出力電圧を抑えることができ、ダイナミックレンジの減少を抑制することができる。また、第１抵抗とそれに対応する第２抵抗の抵抗値が互いに等しく、同時に流される第１バイアス電流と第２バイアス電流とが互いに電流値が等しいので、オフセット電圧をさらに抑制することができるという効果を奏する。

本発明に係る受光アンプ回路では、上記オフセット電圧補正回路は、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であることを特徴としている。

上記の構成によれば、オフセット電圧補正回路の選択に伴って、第５トランジスタに第２バイアス電流を自動的に流すことができるという効果を奏する。

本発明に係る受光アンプ回路では、さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であり、上記第２バイアス電流源を１つ設け、該第２バイアス電流源が上記第２入力端子に接続され、上記第２バイアス電流源と上記第２入力端子との接続点を介して上記第２バイアス電流を流すことがさらに好ましい。

上記の構成によれば、第１バイアス電流源と第２バイアス電流源がそれぞれ１つだけ設けるだけで済むので、製造コストを抑えることができるという効果を奏する。

本発明に係る受光アンプ回路では、さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であり、上記第２バイアス電流源は、上記オフセット電圧補正回路と個々に対応して設けられており、上記第２入力端子に接続され、上記第２バイアス電流源と上記第２入力端子との接続点を介して上記第２バイアス電流を流し、上記動作制御回路は、上記第５トランジスタが導通している時のみ該第５トランジスタが接続されている上記第２バイアス電流源をさらに動作させ、定電流を発生する定電流源と、該定電流を流すダイオード接続された第２トランジスタと、該第２トランジスタとベースが共通接続されており、上記第１トランジスタをＯＮ／ＯＦＦする第３トランジスタと、上記第５トランジスタをＯＮ／ＯＦＦする第６トランジスタとを含み、上記第１バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第４トランジスタであり、上記第２バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第７トランジスタであることがさらに好ましい。

上記の構成によれば、第１トランジスタをＯＮ／ＯＦＦする第３トランジスタのベース、第１バイアス電流源である第４トランジスタのベース、第５トランジスタをＯＮ／ＯＦＦする第６トランジスタのベースおよび第２バイアス電流源である第７トランジスタのベースが、第２トランジスタのベースに共通に接続されている。よって、各トランジスタのＯＮ／ＯＦＦが連動していることにより、帰還回路の選択にあわせて、対応するオフセット電圧補正回路、第１バイアス電流および第２バイアス電流を切り替えることができるという効果を奏する。

本発明に係る受光アンプ回路では、さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であり、上記第２バイアス電流源は、上記オフセット電圧補正回路と個々に対応して設けられており、上記各オフセット電圧補正回路における上記第２抵抗と上記第５トランジスタとの間に接続されていてもよい。

上記の構成によれば、第１バイアス電流が帰還抵抗と第１トランジスタのコレクタ端子との間に帰還回路ごとに設けられている場合に、好適に無信号時における出力電圧を抑えることができる。また、第１バイアス電流源および第２バイアス電流源を複数設ける必要があるものの、第１抵抗には第１バイアス電流は流れないので、ダイナミックレンジの減少は少ないという効果を奏する。

本発明に係る受光アンプ回路では、さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であり、上記第２バイアス電流源は、上記オフセット電圧補正回路と個々に対応して設けられており、上記各オフセット電圧補正回路における上記第２抵抗と上記第５トランジスタとの間に接続され、上記動作制御回路は、上記第５トランジスタが導通している時のみ該第５トランジスタが接続されている上記第２バイアス電流源をさらに動作させ、定電流を発生する定電流源と、該定電流を流すダイオード接続された第２トランジスタと、該第２トランジスタとベースが共通接続されており、上記第１トランジスタをＯＮ／ＯＦＦする第３トランジスタと、上記第５トランジスタをＯＮ／ＯＦＦする第６トランジスタとを含み、上記第１バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第４トランジスタであり、上記第２バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第７トランジスタであることがさらに好ましい。

上記の構成によれば、第１トランジスタをＯＮ／ＯＦＦする第３トランジスタのベース、第１バイアス電流源である第４トランジスタのベース、第５トランジスタをＯＮ／ＯＦＦする第６トランジスタのベースおよび第２バイアス電流源である第７トランジスタのベースが、第２トランジスタのベースに共通に接続されている。よって、各トランジスタのＯＮ／ＯＦＦが連動していることにより、帰還回路の選択にあわせて、対応するオフセット電圧補正回路、第１バイアス電流および第２バイアス電流を切り替えることができるという効果を奏する。

本発明に係る受光アンプ回路では、受光アンプ回路に設けられている全てのトランジスタの特性が同一であり、上記帰還回路における上記各第１バイアス電流源の接続点と出力端子との間のインピーダンスを第１帰還回路インピーダンスとして、該第１帰還回路インピーダンスと上記第１バイアス電流との積が、上記受光アンプ回路に設けられているトランジスタの飽和時コレクタ−エミッタ間電圧より大きいことがさらに好ましい。

上記の構成によれば、第３トランジスタのコレクタ−エミッタ間電圧が、トランジスタの飽和時コレクタ−エミッタ間電圧より高いため、増幅器内に上記第３トランジスタのコレクタ−エミッタ間電圧の確保のためのトランジスタを設ける必要がないという効果を奏する。

本発明に係る受光アンプ回路では、上記第１バイアス電流と上記第１帰還回路インピーダンスとの積が、上記受光アンプ回路に設けられているトランジスタのベース−エミッタ間電圧より小さいことがさらに好ましい。

上記の構成によれば、受光アンプ回路の無信号時出力電圧がバイアス電流を供給しない従来の受光アンプ回路の無信号時出力電圧よりも低いので、従来の受光アンプ回路よりも広いダイナミックレンジを確保できるという効果を奏する。

本発明に係る受光アンプ回路では、上記第１バイアス電流を上記帰還回路のＯＮ／ＯＦＦに応じてＯＮ／ＯＦＦさせ、各帰還回路における上記第１抵抗と第１トランジスタとのインピーダンスの和を第２帰還回路インピーダンスとして、選択された帰還回路の第２帰還回路インピーダンスが小さいほど、電流値の大きな第１バイアス電流源が選択され、選択された帰還回路の第２帰還回路インピーダンスが大きいほど、電流値の小さい第１バイアス電流源が選択されることがさらに好ましい。

上記の構成によれば、帰還回路のインピーダンスが大きい場合、ゲインの変化率は小さくなることから、バイアス電流を少なくすることができ、消費電力を抑制することができる。また、帰還回路のインピーダンスが小さいほど、ゲインの変化率は大きくなることから、バイアス電流を増やすことにより、ゲインの変化率を抑えることができるという効果を奏する。

本発明に係る受光アンプ回路では、上記第１バイアス電流は、上記受光素子からの電流の最大値と上記第２帰還回路インピーダンスとの積と、上記受光素子からの電流が無い時における上記増幅器の出力電圧との和が、上記増幅器の最大許容出力電圧よりも小さくなるように設定されていることがさらに好ましい。

上記の構成によれば、受光素子から供給される電流が最大の場合であっても、出力電圧が受光アンプ回路の最大許容出力電圧を超えることがないので、出力信号のひずみが発生しないという効果を奏する。

本発明に係る光ピックアップは、上記受光アンプ回路を備えていることを特徴とする。

上記の構成によれば、レーザの反射光に対して誤差の少ない出力電圧が検出できる光ピックアップを実現することができる。

本発明に係る受光アンプ回路は、以上のように、受光素子と、受光素子で発生する電流を電圧に変換して増幅する増幅器と、第１抵抗と帰還回路をＯＮ／ＯＦＦする第１トランジスタとが直列接続された複数の帰還回路と、上記帰還回路の個々に対して上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路とを備え、上記受光素子は上記増幅器の第１入力端子に接続され、上記複数の帰還回路は、上記受光素子と上記第１入力端子との接続点と、上記増幅器の出力端子との間に並列接続され、上記第１抵抗のインピーダンスは、互いに異なっており、上記オフセット電圧補正回路は、上記増幅器の第２入力端子と基準電圧源との間に並列接続されている受光アンプ回路において、上記第１トランジスタに流す第１バイアス電流を発生する第１バイアス電流源を備え、上記バイアス電流源は、上記受光素子および上記複数の帰還回路に接続され、導通している第１トランジスタには、上記受光素子で発生する電流と上記第１バイアス電流とを加算した電流が流れる構成である。

これにより、第１トランジスタに流れる電流がバイアス電流分増加するため、受光素子の検出信号の変化に対する帰還回路のゲインの変化が少なくなる。よって従来の受光アンプ回路に比べて誤差の少ない出力電圧を得ることができるという効果を奏する。

〔実施の形態１〕
本発明の一実施形態について図１ないし図１９に基づいて説明すると以下の通りである。

図１は本実施の形態に係る受光アンプ回路１の構成を示している。

受光アンプ回路１は、図３４に示す従来の受光アンプ回路９１にバイアス電流源ＣＳＢ１ａを加えた構成となっている。バイアス電流源ＣＳＢ１ａは、受光素子ＰＤ１および各帰還抵抗ＦＢ１〜ＦＢｎに接続されており、バイアス電流ＩＢＩＡＳ１ａを発生する。

例えば、電流源ＣＳ１のみがＯＮでトランジスタＳＷ１のみが導通している場合、帰還抵抗ＦＢ１を流れるトランジスタＳＷ１のコレクタ電流はＩＰＤ１＋ＩＢＩＡＳ１ａとなる。すなわち、受光アンプ回路１は、受光アンプ回路９１に比べ、トランジスタＳＷ１のコレクタ電流をバイアス電流ＩＢＩＡＳ１ａだけ増加させる。

ここで受光素子ＰＤ１からの電流が０〜ＩＰＤ１maxの範囲で変化すると仮定する。このとき、受光アンプ回路９１においてはトランジスタＳＷ１のコレクタ電流も０〜ＩＰＤ１maxの範囲で変化するので、電流ゲインの変化量ΔＲａは式（４）および式（７）より、
ΔRa＝ΔZSW1
＝VT×(1−αR)／(ISW1＋(1−αR)・0)−
VT×(1−αR)／(ISW1＋(1−αR)・IPD1max)
＝VT×(1−αR)・(1／ISW1−1/(ISW1＋(1−αR)・IPD1max)
＝VT×(1−αR) ² ・IPD1max ／(ISW1・(ISW1＋(1−αR)・IPD1max)) …(９)
となる。

一方、本実施形態の構成では、受光素子ＰＤ１からの電流ＩＰＤ１が０〜ＩＰＤ１maxの範囲で変化すると、トランジスタＳＷ１のコレクタ電流はＩＢＩＡＳ１ａ〜ＩＢＩＡＳ１ａ＋ＩＰＤ１maxの範囲で変化するので、ゲインの変化量ΔＲａは式（４）および式（７）より、
ΔRa＝ΔZSW1
＝VT×(1−αR)／(ISW1＋(1−αR)・IBIAS1a)−
VT×(1−αR)／(ISW1＋(1−αR)・(IBIAS1a＋IPD1max))
＝VT×(1−αR)・(1／ISW1−1/(ISW1＋(1−αR)・IPD1max))
＝VT×(1−αR) ² ・IPD1max／
((ISW1＋(1−αR)・IBIAS1a)・(ISW1＋(1−αR)・(IBIAS1a＋IPD1max)))
…(１０)
となる。

ここで式（９）と式（１０）とを比較すると、分子は等しいが分母は式（１０）のほうが大きいため、式（１０）のほうが式（９）よりも小さい。よって、受光素子ＰＤ１からの電流ＩＰＤ１の変化量に対し、受光アンプ回路１の構成のほうがゲインの変化量は少なくなる。

すなわち図３に示すように、トランジスタのインピーダンスはコレクタ電流が大きいほど変化量が少なくなるので、コレクタ電流をバイアス電流ＩＢＩＡＳ１ａで増大させることにより、受光素子ＰＤ１からの電流ＩＰＤ１の変化に対してトランジスタのインピーダンスの変化が少なくなる。

よって、本実施形態の構成のほうが従来の構成よりもゲインの変化量は少なく、受光素子ＰＤ１からの電流ＩＰＤ１に対する出力電圧Ｖｏ１の誤差が改善される。

なお、上記の場合トランジスタＳＷ１はＰＮＰ型トランジスタであるが、トランジスタＳＷ１がＮＰＮ型トランジスタの場合は、バイアス電流ＩＢＩＡＳ１ａはトランジスタＩＳＷ１のエミッタ電流を増加させ、式（１０）と同様の結果が得られる。

また図２は、本実施形態に係る受光アンプ回路２の構成を示している。

受光アンプ回路２は、図３５に示す従来の受光アンプ回路９２にバイアス電流源ＣＳＢ１ａを加えた構成となっている。バイアス電流源ＣＳＢ１ａは、受光素子ＰＤ１および各帰還抵抗ＦＢ１〜ＦＢｎに接続されており、バイアス電流ＩＢＩＡＳ１ａを発生する。

受光アンプ回路２においても受光アンプ回路１と同様、例えば、電流源ＣＳ１のみがＯＮでトランジスタＳＷ１のみが導通している場合、帰還抵抗ＦＢ１を流れるトランジスタＳＷ１のコレクタ電流はＩＰＤ１＋ＩＢＩＡＳ１ａとなる。すなわち、受光アンプ回路２は、受光アンプ回路９２に比べ、トランジスタＳＷ１のコレクタ電流をバイアス電流ＩＢＩＡＳ１ａだけ増加させる。

受光素子ＰＤ１からの電流ＩＰＤ１の変化に対する、帰還回路のゲインの変化量についても受光アンプ回路１と同様、式（９）（１０）が成り立ち、受光アンプ回路２のほうが、受光アンプ回路９２の場合よりもゲインの変化量が少なくなる。

なお、受光アンプ回路１においては帰還回路Ｃ１が選択されるとオフセット電圧補正回路Ｃｄ１が選択され、同様に、帰還回路Ｃｎが選択されるとオフセット電圧補正回路Ｃｄｎが選択されるようになっている。すなわち、帰還回路Ｃ１〜Ｃｎの選択に合わせて、それぞれオフセット電圧補正回路Ｃｄ１〜Ｃｄｎの選択が行われることにより、オフセット電圧を低減している。

図４は、受光アンプ回路１における帰還回路選択に伴うオフセット電圧補正回路の切替手段の具体的な回路構成例を示している。

帰還回路Ｃ１のトランジスタＳＷ１のベースにはトランジスタＱＳＷ１のコレクタが接続され、トランジスタＱＳＷ１のエミッタは接地されている。オフセット電圧補正回路Ｃｄ１においては、トランジスタＳＷｄ１のベースにはトランジスタＱＳＷｄ１のコレクタが接続され、トランジスタＱＳＷｄ１のエミッタは接地されている。トランジスタＱＳＷ１のベースとトランジスタＱＳＷｄ１のベースはともに、トランジスタＱＣＭ１ａのベースとコレクタに共通に接続されており、トランジスタＱＣＭ１ａのエミッタは接地されている。トランジスタＱＣＭ１ａのベースとコレクタは電流源ＣＳＣＭ１ａとトランジスタＳＷＣＭ１ａのコレクタに接続されている。電流源ＣＳＣＭ１ａは定電流ＩＣＭ１ａを発生し、トランジスタＳＷＣＭ１ａのベースは電源ＶＳ３ａに接続されており、トランジスタＳＷＣＭ１ａのエミッタは接地されている。

上記の構成においては、トランジスタＳＷＣＭ１ａのＯＦＦ／ＯＮにより、トランジスタＱＣＭ１ａがＯＮ／ＯＦＦし、トランジスタＱＳＷ１およびトランジスタＱＳＷｄ１がＯＮ／ＯＦＦする。トランジスタＱＣＭ１ａがＯＮすることによって、定電流ＩＳＷ１および定電流ＩＳＷｄ１が発生し、トランジスタＳＷ１・トランジスタＳＷｄ１も連動してＯＮ／ＯＦＦする。ここで電流源ＣＳＣＭ１ａ、トランジスタＱＣＭ１ａ、トランジスタＱＳＷ１およびトランジスタＱＳＷｄ１がカレントミラー回路を構成していることから、定電流ＩＳＷ１および定電流ＩＳＷｄ１は互いに等しくなる。

次に、帰還回路の選択に応じてバイアス電流が切り替わり、さらに受光素子からの電流の変化に応じてバイアス電流を変化させる構成を図５および６に示す。

図５は本実施形態に係る受光アンプ回路３の構成を示している。

式（１０）より、バイアス電流ＩＢＩＡＳ１ａが大きいほどゲインの変化量が少なくなる。よって帰還抵抗値Ｒｆｎが小さい場合、すなわちインピーダンスの小さい帰還回路が選択された場合には、式（８）におけるゲインの変化率を抑えるために、バイアス電流調整回路９は、バイアス電流ＩＢＩＡＳ１ａを大きくすることが望ましい。

逆に、帰還抵抗値Ｒｆｎが大きい場合、すなわちインピーダンスの大きい帰還回路が選択された場合は、式（８）よりゲインの変化量が大きくてもゲインの変化率はあまり影響を受けないので、バイアス電流調整回路はバイアス電流ＩＢＩＡＳ１ａを少なくしてもよい。これにより消費電力を抑えることができる。

そこで受光アンプ回路３では、受光アンプ回路１の構成において、単一のバイアス電流源ＣＳＢ１ａの代わりに複数のバイアス電流源ＣＳＢ１ａ〜ＣＳＢｎａが受光素子ＰＤ１および各帰還抵抗ＦＢ１〜ＦＢｎに並列に接続されており、それぞれバイアス電流ＩＢＩＡＳ１ａ〜ＩＢＩＡＳｎａを発生する。バイアス電流ＩＢＩＡＳ１ａ〜ＩＢＩＡＳｎａの大きさはそれぞれ異なっており、帰還回路Ｃ１〜Ｃｎの選択に合わせてバイアス電流源ＣＳＢ１ａ〜ＣＳＢｎａが選択される構成となっている。

すなわち、電流源ＣＳ１のみがＯＮでトランジスタＳＷ１のみが導通している場合、それに伴いバイアス電流源ＣＳＢ１ａのみが選択され、トランジスタＳＷ１のコレクタ電流をバイアス電流ＩＢＩＡＳ１ａだけ増加させる。同様に、電流源ＣＳｋ（ｋ＝２〜ｎ）のみがＯＮでトランジスタＳＷｋ（ｋ＝２〜ｎ）のみが導通している場合、それに伴いバイアス電流源ＣＳＢｋａ（ｋ＝２〜ｎ）のみが選択され、トランジスタＳＷｋ（ｋ＝２〜ｎ）のコレクタ電流をバイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）だけ増加させる。

このとき、バイアス電流ＩＢＩＡＳｎａの大きさは、選択される帰還回路Ｃｎの帰還抵抗ＦＢｎの抵抗値と反比例の関係にある。例えば、帰還抵抗ＦＢ１〜ＦＢｎの帰還抵抗値Ｒｆ１〜Ｒｆｎの順で抵抗値が大きくなるとすると、それに対応するバイアス電流ＩＢＩＡＳ１ａ〜ＩＢＩＡＳｎａはその順で電流値が小さくなる。

さらに受光アンプ回路３には、出力電圧検出回路８（電流検出回路）およびバイアス電流調整回路９が設けられている。

出力電圧検出回路８は、出力端子に接続されており、出力電圧Ｖｏ１を検出することにより間接的に電流ＩＰＤ１の電流値を検出する。

バイアス電流調整回路９は、バイアス電流ＩＢＩＡＳ１ａ〜ＩＢＩＡＳｎａの大きさを調整する回路であり、バイアス電流ＩＢＩＡＳ１ａを例にとると、以下のようにバイアス電流ＩＢＩＡＳ１ａを調整する。

まず、バイアス電流調整回路９は受光素子ＰＤ１からの電流ＩＰＤ１の増加／減少に伴って、出力電圧検出回路８で検出された出力電圧Ｖｏ１が増加／減少すると、それに応じて、バイアス電流ＩＢＩＡＳ１ａを減少／増加させる働きを持つ。

バイアス電流調整回路９は、さらに電流ＩＰＤ１とバイアス電流ＩＢＩＡＳ１ａの和を一定に保つ働きを持つ。このようにバイアス電流ＩＢＩＡＳ１ａを調整すると、トランジスタＳＷ１〜ＳＷｎのコレクタ電流が一定となり、トランジスタＳＷ１〜ＳＷｎのインピーダンスが変化しない。したがって、電流ＩＰＤ１に対する出力電圧Ｖｏ１の関係がより直線的になる。

またバイアス電流調整回路９は、出力電圧Ｖｏ１が受光アンプ回路３の最大出力電圧（Ｖｏ１max）を超えないように調整する働きを持つ。すなわち、バイアス電流調整回路９は以下のようにバイアス電流値を調整する。

例えばトランジスタＳＷ１のみがＯＮであって、あらかじめ受光素子ＰＤ１からの電流の最大値（ＩＰＤ１max）が分かっている場合は、オフセット電流をＶｏｄとして、
Volmax＞（IPD1max×(Rf1＋ZSW1)＋IBIAS1×(Rf1＋ZSW1)＋Vod …（１１）
となる。ここでIBIAS1×(Rf1＋ZSW1)＋Vodは、受光素子ＰＤ１からの信号が無い時（以下「無信号時」という）の受光アンプ回路１の出力電圧Ｖｏ１に相当する。無信号時における受光アンプ回路３の出力電圧Ｖｏ１をＶｏ１minとすると、
Volmax−Volmin＞IPD1max×(Rf1＋ZSW1) …（１２）
を満足すれば、出力波形がＶｏ１maxを超えることはなく、ダイナミックレンジの減少による出力信号のひずみは発生しない。このように、バイアス電流調整回路９は、出力電圧検出回路８による出力電圧Ｖｏ１の検出値に基づき、式（１２）を満たすようにバイアス電流を調整する。

図６は、本実施形態に係る受光アンプ回路４の構成を示している。受光アンプ回路４は受光アンプ回路２の構成において、単一のバイアス電流源ＣＳＢ１ａの代わりに複数のバイアス電流源ＣＳＢ１ａ〜ＣＳＢｎａが受光素子ＰＤ１および各帰還抵抗ＦＢ１〜ＦＢｎに並列に接続されており、それぞれバイアス電流ＩＢＩＡＳ１ａ〜ＩＢＩＡＳｎａを発生する。バイアス電流ＩＢＩＡＳ１ａ〜ＩＢＩＡＳｎａの大きさはそれぞれ異なっており、帰還回路Ｃ１〜Ｃｎの選択に合わせてバイアス電流源が選択される構成となっている。また受光アンプ回路３と同様、受光アンプ回路４にも、出力電圧検出回路８およびバイアス電流調整回路９が設けられている。

受光アンプ回路４において、帰還回路選択に伴うバイアス電流の切替、および出力電圧検出回路８およびバイアス電流調整回路９の働きは、受光アンプ回路３の場合と略同様である。

次に、帰還回路選択に伴うバイアス電流の切替手段、出力電圧検出回路８およびバイアス電流調整回路９の具体的な回路構成について図７〜図９を用いて説明する。

図７は、受光アンプ回路３における、帰還回路選択に伴うバイアス電流の切替手段の具体的な回路構成を示している。ここでは、トランジスタＳＷ１のみが導通し、バイアス電流ＩＢＩＡＳ１ａのみが選択されている場合を例にとって説明する。

回路Ａは、帰還回路選択に伴うバイアス電流の切替手段の具体的構成を示しており、受光素子ＰＤ１のカソードにトランジスタＱＢＩＡＳ１ａのコレクタが接続され、トランジスタＱＢＩＡＳ１ａのベースはトランジスタＱＣＭ１ａのベースに接続されている。また、トランジスタＱＢＩＡＳ１ａのエミッタは接地されている。

トランジスタＱＣＭ１ａのベースとコレクタは互いに接続され、トランジスタＱＣＭ１ａのエミッタは接地されている。またトランジスタＱＣＭ１ａのコレクタは、電流源ＣＳＣＭ１ａとトランジスタＳＷＣＭ１ａのコレクタに接続されており、トランジスタＳＷＣＭ１ａのエミッタは接地され、ベースは電源ＶＳ３ａに接続されている。電流源ＣＳＣＭ１ａは定電流ＩＣＭ１ａを発生させ、電流源ＣＳＣＭ１ａ、トランジスタＱＣＭ１ａおよびトランジスタＱＢＩＡＳ１ａがカレントミラー回路を構成することにより、バイアス電流ＩＢＩＡＳ１ａを発生する。

また、トランジスタＱＳＷ１のベースも、トランジスタＱＢＩＡＳ１ａのベースと共通にトランジスタＱＣＭ１ａのベースに接続されている。これによりトランジスタＳＷＣＭ１ａのＯＦＦ／ＯＮに伴って、トランジスタＱＣＭ１ａがＯＮ／ＯＦＦし、トランジスタＱＢＩＡＳ１ａとトランジスタＱＳＷ１が連動してＯＮ／ＯＦＦする。これにより、帰還抵抗ＦＢ１を含む帰還回路Ｃ１が選択されると、それに伴ってバイアス電流ＩＢＩＡＳ１ａが選択されることとなる。

図７では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）とバイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）についても、回路Ａが接続されており、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されると、それに伴ってバイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）がそれぞれ選択されるようになっている。

図８は、バイアス電流源が１つだけ設けられた受光アンプ回路１において、トランジスタＳＷ１のみが導通し、出力電圧検出回路８およびバイアス電流調整回路９をさらに加えた回路構成を示している。

回路Ｂは、出力電圧検出回路８およびバイアス電流調整回路９の具体的構成を示しており、トランジスタＱＢＩＡＳ１ａ・ＱＢ１ａ・ＱＢ１ａｂ・ＱＢ１ａｃと、抵抗ＲＢ１ａとを有している。この回路において、前述のトランジスタＱＢＩＡＳ１ａのベースが、トランジスタＱＢ１ａａのベースに接続されており、トランジスタＱＢＩＡＳ１ａのエミッタは接地されている。また、トランジスタＱＢ１ａａのベースとコレクタは互いに接続されている。トランジスタＱＢ１ａａのエミッタは接地されており、トランジスタＱＢ１ａａのコレクタは、トランジスタＱＢ１ａｂのコレクタに接続されている。トランジスタＱＢ１ａｂのエミッタは電源Ｖｃｃに接続されており、トランジスタＱＢ１ａｂのベースはトランジスタＱＢ１ａｃのベースに接続されている。トランジスタＱＢ１ａｃのベースとコレクタは互いに接続されており、トランジスタＱＢ１ａｃのエミッタはトランジスタＱＢ１ａｂのエミッタと同様、電源Ｖｃｃに接続されている。トランジスタＱＢ１ａｃのコレクタは、抵抗ＲＢ１ａの一端と接続されており、抵抗ＲＢ１ａの他端は出力端子Ｖｏ１およびトランジスタＳＷ１のエミッタに接続されている。上記回路において、抵抗ＲＢ１ａが出力電圧検出回路８を構成し、トランジスタＱＢ１ａａ〜ＱＢ１ａｄがバイアス電流調整回路９を構成している。

上記構成では、抵抗ＲＢ１ａにおいて出力電圧Ｖｏ１を検出する。トランジスタＱＢ１ａｃとトランジスタＱＢ１ａｂ、トランジスタＱＢ１ａａとトランジスタＳＷＢ１ａがそれぞれカレントミラー回路を構成していることから、バイアス電流ＩＢＩＡＳ１ａの大きさは、抵抗ＲＢ１ａの抵抗値をＺＲＢ１ｂ、トランジスタＱＢ１ａｃのベース−エミッタ間電圧をＶｂｅＱＢ１ａｃとすると、以下のようになる。

IBIAS1a＝(Vcc−Vo1-VbeQB1ac)／ZRB1ａ …（１３）
これにより出力電圧Ｖｏ１の増加／減少に伴い、バイアス電流ＩＢＩＡＳ１ａは減少／増加することになる。

さらに図９は、受光アンプ回路３において、バイアス電流の調整と共に帰還回路選択に伴うバイアス電流の切替も同時に実現させる構成を示している。ここでは、トランジスタＳＷ１のみが導通し、バイアス電流ＩＢＩＡＳ１ａのみが選択されている場合を例にとって説明する。

回路Ｃでは、トランジスタＱＢＩＡＳ１ａのベースが、トランジスタＱＢ１ａａのベースに接続されており、トランジスタＱＢＩＡＳ１ａのエミッタは接地されている。トランジスタＱＳＷ１のベースもトランジスタＱＢＩＡＳ１ａのベースと共通で、トランジスタＱＢ１ａａのベースに接続されており、トランジスタＱＳＷ１のコレクタはトランジスタＳＷ１のベースに接続され、トランジスタＱＳＷ１のエミッタは接地されている。また、トランジスタＱＢ１ａａのベースとコレクタは互いに接続されている。トランジスタＱＢ１ａａのエミッタは接地されており、トランジスタＱＢ１ａａのコレクタは、トランジスタＱＢ１ａｄのコレクタとトランジスタＱＢ１ａｂのコレクタに接続されている。トランジスタＱＢ１ａｄのベースは電源ＶＳ４ａに接続され、トランジスタＱＢ１ａｄのエミッタは接地されている。トランジスタＱＢ１ａｂのエミッタは電源Ｖｃｃに接続されており、トランジスタＱＢ１ａｂのベースはトランジスタＱＢ１ａｃのベースに接続されている。トランジスタＱＢ１ａｃのベースとコレクタは互いに接続されており、トランジスタＱＢ１ａｃのエミッタはトランジスタＱＢ１ａｂのエミッタと同様、電源Ｖｃｃに接続されている。トランジスタＱＢ１ａｃのコレクタは、抵抗ＲＢ１ａの一端と接続されており、抵抗ＲＢ１ｂの他端は出力端子Ｖｏ１および各帰還回路Ｃ１〜ＣｎのトランジスタＳＷ１〜ＳＷｎのエミッタに接続されている。

これにより、バイアス電流ＩＢＩＡＳ１ａの大きさは、上記式（１３）を満たし、出力電圧Ｖｏ１の増加／減少に伴い、バイアス電流ＩＢＩＡＳ１ａは減少／増加することになる。

また、トランジスタＱＢ１ａｄのＯＦＦ／ＯＮに伴ってトランジスタＱＢ１ａａがＯＮ／ＯＦＦし、トランジスタＱＢＩＡＳ１ａとトランジスタＱＳＷ１のＯＮ／ＯＦＦが連動することにより、帰還回路Ｃ１の選択に伴ってバイアス電流ＩＢＩＡＳ１ａが選択される。

なお図９では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）とバイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）についても、抵抗ＲＢｋａ（ｋ＝２〜ｎ）等を含む回路Ｃと同様の回路が接続されており、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されると、それに伴ってバイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）が選択されるようになっている。

図１０は、本実施形態に係る受光アンプ回路５の構成を示しており、受光アンプ回路５は、受光アンプ回路１のオフセット電圧補正回路Ｃｄ１〜Ｃｄｎにバイアス電流源ＣＳＢ１ｄａを接続した構成である。

バイアス電流源ＣＳＢ１ｄａは、差動増幅器Ａｍｐ１の正入力端子に接続されており、バイアス電流ＩＢＩＡＳ１ｄａを発生する。これにより選択されたオフセット電圧補正回路ＣｄｎにおけるトランジスタＳＷｄｎのコレクタ電流は、バイアス電流ＩＢＩＡＳｎｄａ分だけ増加する。

図１１は、本実施形態に係る受光アンプ回路６の構成を示しており、受光アンプ回路６は、受光アンプ回路２のオフセット電圧補正回路Ｃｄ１〜Ｃｄｎにバイアス電流源ＣＳＢ１ｄａを接続した構成である。バイアス電流源ＣＳＢ１ｄａはダミー増幅器Ａｍｐｄの入力端子に接続されており、バイアス電流ＩＢＩＡＳ１ｄａを発生する。これにより選択されたオフセット電圧補正回路ＣｄｎにおけるトランジスタＳＷｄｎのコレクタ電流は、バイアス電流ＩＢＩＡＳｎｄａ分だけ増加する。

ここで、バイアス電流ＩＢＩＡＳ１ａとバイアス電流ＩＢＩＡＳ１ｄａとの関係について以下に説明する。

図１２は、受光アンプ回路５において帰還回路Ｃ１とオフセット電圧補正回路Ｃｄ１が選択されている場合の構成を示しており、簡略化のため選択されていない帰還回路およびオフセット電圧補正回路は図示していない。また、無信号時であり受光素子ＰＤ１からの電流ＩＰＤ１＝０とする。

ここで、差動増幅器Ａｍｐ１の正入力端子と基準電圧源ＶＳ１との電位差をＶＦＢｄ１ａ、受光素子ＰＤ１と出力端子Ｖｏ１との電位差をＶＦＢ１ａ、差動増幅器Ａｍｐ１の正入力端子への電流をＩｂ２ａ、差動増幅器Ａｍｐ１の負入力端子への電流をＩｂ１ａ、差動増幅器Ａｍｐ１の正入力端子と負入力端子との電位差をＶｏｆｆＡａとすると、差動増幅器のオフセット電圧Ｖｏｄは以下のようになる。

Vod＝Vo1−VS1
＝VS1−VFBd1a−VoffAa＋VFB1a−VS1
＝VFB1a−VFBd1a−VoffAa …（１４）
バイアス電流源ＣＳＢ１ａ，及びバイアス電流源ＣＳＢ１ｄａが接続されている場合、ＶｏｆｆＡａ＝0とすると
Vod＝VFB1a−VFBd1a−VoffAa
≒((ZFB1＋ZSW1)×(Ib1a＋IBIAS1a))−((ZFBd1＋ZSWd1)×(Ib2a＋IBIAS1da))
…（１５）
ここでZFB1＝ZFBd1，ZSW1＝ZSWd1であり、更にIb1a＝Ib2a＝0とすると、
Vod＝((ZFB1＋ZSW1)×(IBIAS1a−IBIAS1da) …（１６）
となる。このとき、
IBIAS1a＝IBIAS1da …（１７）
が成り立てば、Vod＝0となり、オフセット電圧Ｖｏｄを最小にすることができる。

同様にその他の帰還回路およびオフセット電圧補正回路が選択された場合も、
IBIASka＝IBIASkda(k=2〜n) …（１８）
が成り立てば、オフセット電圧Ｖｏｄを最小にすることができる。

したがって、帰還回路に接続されるバイアス電流源と、それに対応して選択されるオフセット電圧補正回路に接続されるバイアス電流源とが発生するそれぞれのバイアス電流の大きさは互いに等しい。

図１３は、本実施形態に係る受光アンプ回路７の構成を示している。受光アンプ回路７における差動増幅器Ａｍｐ１の帰還回路は、図５の受光アンプ回路３と同様であり、さらにオフセット電圧補正回路Ｃｄ１〜Ｃｄｎにもそれぞれバイアス電流源ＣＳＢ１ｄａ〜ＣＳＢｎｄａを設けた構成である。

すなわち、複数のバイアス電流源ＣＳＢ１ｄａ〜ＣＳＢｎｄａが差動増幅器Ａｍｐ１の正入力端子に並列に接続されており、それぞれバイアス電流ＩＢＩＡＳ１ｄａ〜ＩＢＩＡＳｎｄａを発生する。ここで、オフセット電圧補正回路Ｃｄ１〜Ｃｄｎとバイアス電流源ＣＳＢ１ｄａ〜ＣＳＢｎｄａは個々に連動している。すなわち、オフセット電圧補正回路Ｃｄ１が選択されるとバイアス電流源ＣＳＢ１ｄａが選択され、同様にオフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）が選択されるとバイアス電流源ＣＳＢｋｄａ（ｋ＝２〜ｎ）が選択される。

受光アンプ回路３の場合と同様に、バイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）の大きさは、選択される帰還回路Ｃｋ（ｋ＝２〜ｎ）の帰還抵抗ＦＢｋ（ｋ＝２〜ｎ）の抵抗値と反比例の関係にある。また式（１７）および（１８）に示すようにＩＢＩＡＳ１ａ〜ＩＢＩＡＳｎａとＩＢＩＡＳ１ｄａ〜ＩＢＩＡＳｎｄａについて、ＩＢＩＡＳ１ａとＩＢＩＡＳ１ｄａは等しく、以下同様にＩＢＩＡＳｋａ（ｋ＝２〜ｎ）とＩＢＩＡＳｋｄａ（ｋ＝２〜ｎ）も等しい。

また受光アンプ回路７には、出力電圧検出回路８およびバイアス電流調整回路９が設けられている。出力電圧検出回路８およびバイアス電流調整回路９は式（１１）および（１２）に示すように、バイアス電流ＩＢＩＡＳ１ａ〜ＩＢＩＡＳｎａおよびバイアス電流ＩＢＩＡＳ１ｄａ〜ＩＢＩＡＳｎｄａの大きさを調整する。

図１４は、受光アンプ回路７において、オフセット電圧補正回路Ｃｄ１とバイアス電流源ＣＳＢ１ｄａとを連動させるための具体的回路構成を示している。図１４に示すように、受光アンプ回路７は、図７の受光アンプ回路３に、バイアス電流源ＣＳＢ１ｄａ、トランジスタＱＢＩＡＳｄ１ａおよびトランジスタＱＳＷｄ１をさらに備えた構成である。トランジスタＱＢＩＡＳｄ１ａおよびトランジスタＱＳＷｄ１のゲートはともに、トランジスタＱＣＭ１のゲートおよびコレクタと共通に接続されている。また、トランジスタＱＢＩＡＳｄ１ａのコレクタは差動増幅器Ａｍｐ１の正入力端子に接続され、ＱＢＩＡＳｄ１ａのエミッタは接地されている。トランジスタＱＳＷ１ｄａのコレクタはトランジスタＳＷｄ１のベースに接続され、トランジスタＱＳＷ１ｄａのエミッタは接地されている。

これにより、トランジスタＱＢＩＡＳｄ１ａおよびトランジスタＱＳＷ１ｄａのＯＮ／ＯＦＦは連動し、同様にトランジスタＱＢＩＡＳ１ａおよびトランジスタＱＳＷ１のＯＮ／ＯＦＦも連動する。したがって、帰還回路Ｃ１が選択されると、オフセット電圧補正回路Ｃｄ１、バイアス電流ＩＢＩＡＳ１ａおよびバイアス電流ＩＢＩＡＳ１ｄａが選択される。また、電流源ＣＳＣＭ１ａ、トランジスタＱＢＩＡＳ１ａおよびトランジスタＱＢＩＡＳｄ１ａがカレントミラー回路を構成していることによりバイアス電流ＩＢＩＡＳ１ａとバイアス電流ＩＢＩＡＳ１ｄａは互いに等しくなる。

なお図１４では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）についても同様に、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されると、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）、バイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）およびバイアス電流ＩＢＩＡＳｋｄａ（ｋ＝２〜ｎ）が選択されるようになっている。また、バイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）とバイアス電流ＩＢＩＡＳｋｄａ（ｋ＝２〜ｎ）は互いに等しくなる。

図１５は、受光アンプ回路７において、トランジスタＳＷ１のみが導通し、バイアス電流ＩＢＩＡＳ１ａのみが選択されている場合であって、出力電圧検出回路８およびバイアス電流調整回路９をさらに加えた回路構成を示している。

回路Ｄは、出力電圧検出回路８およびバイアス電流調整回路９の具体的構成を示しており、図８の回路ＢにさらにトランジスタＱＢＩＡＳ１ｄａを加えた構成である。トランジスタＱＢＩＡＳ１ｄａのベースはトランジスタＱＢＩＡＳ１ａのベースとともに、トランジスタＱＢ１ａａのベースとコレクタに共通に接続されている。トランジスタＱＢＩＡＳ１ｄａのコレクタは差動増幅器Ａｍｐ１の正入力端子に接続され、トランジスタＱＢＩＡＳ１ｄａのエミッタは接地されている。トランジスタＳＷＢｄ１、トランジスタＳＷＢ１ａおよびトランジスタＱＢ１ａａはカレントミラー回路を構成している。これにより、バイアス電流ＩＢＩＡＳ１ａとバイアス電流ＩＢＩＡＳ１ｄａは互いに等しくなり、トランジスタＳＷＢｄ１およびトランジスタＳＷＢ１ａのＯＮ／ＯＦＦは連動する。

トランジスタＱＢ１ａｂ、トランジスタＱＢ１ａｃ、抵抗ＲＢ１ａおよび電源Ｖｃｃの構成は図８と略同様であるので説明は省略する。

さらに図１６は、バイアス電流の調整と共に、帰還回路選択に伴うバイアス電流の切替も同時に実現させる構成を示している。

回路Ｅは、図９における回路Ｃに、さらにトランジスタＱＢＩＡＳ１ｄａおよびトランジスタＱＳＷｄ１を加えた構成である。トランジスタＱＢＩＡＳ１ｄａのコレクタは差動増幅器Ａｍｐ１の正入力端子に接続され、トランジスタＱＢＩＡＳ１ｄａのエミッタは接地されている。トランジスタＱＳＷｄ１のコレクタはトランジスタＳＷｄ１のベースに接続され、トランジスタＱＳＷｄ１のエミッタは接地されている。トランジスタＱＳＷｄ１のベース、トランジスタＱＢＩＡＳ１ｄａのベース、トランジスタＱＢＩＡＳ１ａのベース、トランジスタＱＳＷ１のベースは、それぞれ共通にトランジスタＱＢ１ａａのベースに接続されている。

これにより、バイアス電流ＩＢＩＡＳ１ａは上記式（１３）を満たし、バイアス電流ＩＢＩＡＳ１ａとバイアス電流ＩＢＩＡＳ１ｄａは上記式（１７）を満たす。さらに、トランジスタＱＳＷ１とトランジスタＱＢＩＡＳ１ａのＯＮ／ＯＦＦおよびトランジスタＱＳＷｄ１とトランジスタＱＢＩＡＳ１ｄａのＯＮ／ＯＦＦが連動し、帰還抵抗Ｃ１の選択に伴って，オフセット電圧補正回路Ｃｄ１、バイアス電流ＩＢＩＡＳ１ａおよびバイアス電流ＩＢＩＡＳ１ｄａが選択される。また、トランジスタＱＢ１ａａ、トランジスタＱＢＩＡＳ１ａおよびトランジスタＱＢＩＡＳ１ｄａがカレントミラー回路を構成していることにより、バイアス電流ＩＢＩＡＳ１ａとバイアス電流ＩＢＩＡＳ１ｄａは互いに等しくなる。

なお図１６では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）、トランジスタＱＢＩＡＳｋａ（ｋ＝２〜ｎ）およびトランジスタＱＢＩＡＳｄｋａ（ｋ＝２〜ｎ）についても同様に、抵抗ＲＢｋａ（ｋ＝２〜ｎ）等を含む回路Ｅと同様の回路が接続されており、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されると、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）、バイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）およびバイアス電流ＩＢＩＡＳｋｄａ（ｋ＝２〜ｎ）が選択されるようになっている。また、バイアス電流ＩＢＩＡＳｋａ（ｋ＝２〜ｎ）とバイアス電流ＩＢＩＡＳｋｄａ（ｋ＝２〜ｎ）は互いに等しくなる。

図１７は、図７における受光アンプ回路３において、差動増幅器Ａｍｐ１の具体的構成を示した回路図である。差動増幅器Ａｍｐ１はエミッタ接地増幅回路ＣＣ１（以下「増幅回路ＣＣ１」）とコレクタ接地増幅回路ＣＣ２（以下「増幅回路ＣＣ２」）とを有している。増幅回路ＣＣ１はトランジスタＱ１および電流源Ｉ１、増幅回路ＣＣ２はトランジスタＱ２および電流源Ｉ２を有している。増幅回路ＣＣ１の入力であるトランジスタＱ１のベースには受光素子ＰＤ１が接続され、増幅回路ＣＣ１の出力であるトランジスタＱ１のコレクタには増幅回路ＣＣ２の入力であるトランジスタＱ２のベースが接続されている。増幅回路ＣＣ２の出力であるトランジスタＱ２のエミッタは受光アンプ回路３の出力に相当する。

またトランジスタＱ１のベースと受光アンプ回路３の出力との間には、トランジスタＳＷ１〜ＳＷｎの導通／非導通により選択される帰還抵抗ＦＢ１〜ＦＢｎが並列に接続されており、例えばトランジスタＳＷ１と帰還抵抗ＦＢ１とが接続された帰還回路Ｃ１においては、カレントミラー回路ＣＭ１ａを含む電流源回路が設けられている。

ここで、図１７の受光アンプ回路３が動作するためには、各電流源回路におけるカレントミラー回路ＣＭ１ａ〜ＣＭｎａのトランジスタＱＳＷ１〜ＱＳＷｎのコレクタ−エミッタ間電圧が、トランジスタの飽和時コレクタ−エミッタ間電圧Ｖｃｅ（ｓａｔ）より高くなければならない。例えばＱＳＷ１のコレクタ−エミッタ間電圧をＶｃｅＱＳＷ１とすると、
VceQSW1＝VbeQ1＋((IPD1＋Ib1＋IBIAS1a)×Rf1)＋((IPD1＋Ib1＋IBIAS1)×ZSW1)−VbeSW1
…（１９）
となる。ここで、VbeQ1、VbeSW1はそれぞれトランジスタＱ１、ＳＷ１のベース−エミッタ間電圧、Ib1はトランジスタＱ１のベース電流である。

IPD1＝０の時、VceQSW1は最小となるので、各トランジスタの特性が同一として、VbeQ1＝VbeSW1、Ib1が微小としてIb1＝0と近似すると、VceQSW1の最小値VceQSW1minは、式（１９）より、
VceQSW1min＝IBIAS1×(Rf1＋ZSW1) …（２０）
となる。ここで、VceQSW1minがトランジスタの飽和時コレクタ−エミッタ間電圧Ｖｃｅ（ｓａｔ）より高ければ受光アンプ回路が動作するので、
IBIAS1×(Rf1＋ZSW1)＞Vce(sat) …（２１）
を満たせば、受光アンプ回路は動作する。

他の帰還回路が選択された場合についても同様に、
IBIASk×(Rfk＋ZSWk)＞Vce(sat)(k=2〜n) …（２２）
すなわち、バイアス電流値と帰還回路選択スイッチであるトランジスタＳＷｋ（ｋ＝２〜ｎ）のインピーダンスとの積が、トランジスタの飽和時コレクタ−エミッタ間電圧より大きければよい。

式（２１）を満たさない場合、すなわち、
IBIAS1×(Rf1＋ZSW1)≦Vce(sat) …（２３）
の場合は、図１８に示すように、図１７の構成に加えて、トランジスタＱ１のエミッタに新たにトランジスタＱ３を設けることによって、トランジスタＱＳＷｎのコレクタ−エミッタ間電圧がトランジスタの飽和時コレクタ−エミッタ間電圧より大きくなるようにする必要がある。トランジスタＱ３はベースとコレクタとが接続されることによってダイオードとして機能する。

この場合、トランジスタＱＳＷ１のコレクタ−エミッタ間電圧は、
VceQSW1＝VbeQ3+VbeQ1＋((IPD1＋Ib1＋IBIAS1a)×Rf1)＋((IPD1＋Ib1＋IBIAS1)×ZSW1) −VbeSW1 …（２４）
であり、トランジスタＱＳＷ１のコレクタ−エミッタ間電圧の最小値は、式（２０）の場合と同様、IPD1＝０、Vbe1＝VbeSW1、Ib1＝０として
VceQSW1min＝VbeQ3＋(IBIAS1×(Rf1＋ZSW1)) …（２５）
となる。

よって、図１８の構成においては、
VbeQ3＋(IBIAS1×(Rf1＋ZSW1))＞Vce(sat) …（２６）
を満たせば、受光アンプ回路は動作することになる。

なお図１９はバイアス電流を供給しない比較例の構成を示しており、図１８の構成からバイアス電流ＩＢＩＡＳ１ａ〜ＩＢＩＡＳｎａ、スイッチングのためのトランジスタＱＢＩＡＳ１〜ＱＢＩＡＳｎを除いている。この場合の、トランジスタＱＳＷ１のコレクタ−エミッタ間電圧は、
VceQSW1＝Vbe3＋Vbe1＋((IPD1＋Ib1)×Rf1)＋((IPD1＋Ib1)×ZSW1)−VbeSW1…（２７）
であり、ＱＳＷ１のコレクタ−エミッタ間電圧の最小値は、IPD1＝０、Vbe1＝VbeSW1、Ib1＝０として
VceQSW1min＝VbeQ3 …（２８）
となる。なお、図１９の構成においては、
VbeQ3＞Vce(sat) …（２９）
を満たさなければ受光アンプ回路は動作しないので、トランジスタＱ３によりトランジスタＱＳＷ１のコレクタ−エミッタ間電圧を確保していることになる。

また、図１８の受光アンプ回路および図１９の受光アンプ回路の無信号時の出力電圧をそれぞれVOLmin18、VOLmin19とすると、
VOLmin18＝Vbe1＋(IBIAS1×(Rf1＋ZSW1)) …（３０）
VOLmin19＝Vbe1+Vbe3 …（３１）
となる。

ここで、本実施の形態の受光アンプ回路のダイナミックレンジを従来の受光アンプ回路のダイナミックレンジよりも広く確保するためには、VOLmin18＜VOLmin19となればいいので、
IBIAS1×(Rf1＋ZSW1)＜Vbe3 …（３２）
を満たせばよい。すなわち、バイアス電流と帰還回路のインピーダンスとの積が、トランジスタのベース−エミッタ間電圧より低くなるようにバイアス電流を調整すればよい。

〔実施の形態２〕
本発明の他の実施形態について図２０ないし図３２に基づいて説明すれば以下の通りである。

図２０は本実施の形態に係る受光アンプ回路１１の構成を示している。

受光アンプ回路１１は、図３４に示す従来の受光アンプ回路９１にバイアス電流源ＣＳＢ１ｂ〜ＣＳＢｎｂを加えた構成となっており、バイアス電流源ＣＳＢ１ｂ〜ＣＳＢｎｂはそれぞれバイアス電流ＩＢＩＡＳ１ｂ〜ＩＢＩＡＳｎｂを発生する。バイアス電流源ＣＳＢ１ｂ〜ＣＳＢｎｂは、帰還回路Ｃ１〜Ｃｎごとに、帰還抵抗ＦＢ１〜ＦＢｎとトランジスタＳＷ１〜ＳＷｎとの間に接続されている。すなわち、バイアス電流源ＣＳＢ１ｂは帰還抵抗ＦＢ１とトランジスタＳＷ１との間に、バイアス電流源ＣＳＢｋｂ（ｋ＝２〜ｎ）は帰還抵抗ＦＢｋ（ｋ＝２〜ｎ）とトランジスタＳＷｋ（ｋ＝２〜ｎ）との間に、というように帰還回路Ｃ１〜Ｃｎごとに接続されている。

ここで実施の形態２と実施の形態１との違いを説明する。実施の形態１においては、バイアス電流ＩＢＩＡＳ１ａは帰還抵抗ＦＢ１〜ＦＢｎにも流れるため、帰還抵抗ＦＢ１〜ＦＢｎでの電圧上昇により受光アンプ回路１のダイナミックレンジが減少することになる。すなわち、図１でトランジスタＳＷ１のみがＯＮの時を例にとると、無信号時の受光アンプ回路の出力電圧Volminは、オフセット電圧をＶｏｄとして、
Volmin＝Vod＋(IBIAS×(ZFB1＋ZSW1)) …（３３)
となり、（ＩＢＩＡＳ×（ＺＦＢ１＋ＺＳＷ１））だけ、Volminが上昇してダイナミックレンジが減少する。

一方実施の形態２においては、バイアス電流源ＩＢＩＡＳ１ｂは、帰還抵抗ＦＢ１とトランジスタＳＷ１との間に接続されている。したがって、帰還抵抗ＦＢ１にはバイアス電流ＩＢＩＡＳ１ｂは流れないため、無信号時は帰還抵抗ＦＢ１における電圧上昇は発生せず、実施の形態１の構成と比較して、ダイナミックレンジの減少が抑制される。

すなわち、図２０でトランジスタＳＷ１のみがＯＮの時を例にとると、無信号時の出力電圧Volminは、
Volmin＝Vod＋(IBIAS×ZSW1) …（３４)
となり、式（３３）と比較すると、実施の形態２における構成のほうが無信号時の出力電圧は小さい。

また、バイアス電流源ＣＳＢ１ｂ〜ＣＳＢｎｂはそれぞれ、帰還回路Ｃ１〜Ｃｎの選択に伴って選択される。例えば、トランジスタＳＷ１のみが導通し帰還回路Ｃ１が選択されている場合、バイアス電流源ＣＳＢ１ｂが選択され、同様に、トランジスタＳＷｋ（ｋ＝２〜ｎ）のみが導通し帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されている場合、バイアス電流源ＣＳＢｋｂ（ｋ＝２〜ｎ）が選択される。

さらに、受光アンプ回路１１では、出力電圧検出回路１８（電流検出回路）およびバイアス電流調整回路１９が設けられている。出力電圧検出回路１８は、出力端子に接続されており、出力電圧Ｖｏ１を検出することにより間接的に電流ＩＰＤ１の電流値を検出する。

バイアス電流調整回路１９は、バイアス電流ＩＢＩＡＳ１ｂ〜ＩＢＩＡＳｎｂの大きさを調整する回路であり、バイアス電流ＩＢＩＡＳ１ｂを例にとると、以下のようにバイアス電流ＩＢＩＡＳ１ｂを調整する。

まず、バイアス電流調整回路１９は受光素子ＰＤ１からの電流ＩＰＤ１の増加／減少に伴って、出力電圧検出回路８で検出された出力電圧Ｖｏ１が増加／減少すると、それに応じて、バイアス電流ＩＢＩＡＳ１ｂを減少／増加させる働きを持つ。

バイアス電流調整回路１９は、さらに電流ＩＰＤ１とバイアス電流ＩＢＩＡＳ１ｂの和を一定に保つ働きを持つ。このようにバイアス電流ＩＢＩＡＳ１ｂを調整すると、トランジスタＳＷ１〜ＳＷｎのコレクタ電流が一定となり、トランジスタＳＷ１〜ＳＷｎのインピーダンスが変化しない。したがって、電流ＩＰＤ１に対する出力電圧の関係がより直線的になる。

またバイアス電流調整回路１９は、出力電圧Ｖｏ１が受光アンプ回路１１の最大出力電圧（Ｖｏ１max）を超えないように調整する働きを持つ。すなわち、バイアス電流調整回路１９は以下のようにバイアス電流値を調整する。

例えばトランジスタＳＷ１のみがＯＮであって、あらかじめ受光素子ＰＤ１からの電流の最大値（ＩＰＤ１max）が分かっている場合は、オフセット電流をＶｏｄとして、
Volmax＞（IPD1max×(Rf1＋ZSW1)＋IBIAS1×ZSW1＋Vod …（３５）
となる。ここでIBIAS1×ZSW1＋Vodは、受光素子ＰＤ１からの信号が無い時（以下「無信号時」という）の受光アンプ回路１１の出力電圧Ｖｏ１に相当する。無信号時における受光アンプ回路１１の出力電圧Ｖｏ１をＶｏ１minとすると、
Volmax−Volmin＞IPD1max×(Rf1＋ZSW1) …（３６）
を満足すれば、出力波形がＶｏ１maxを超えることはなく、ダイナミックレンジの減少による出力信号のひずみは発生しない。このように、バイアス電流調整回路１９は、出力電圧検出回路１８による出力電圧Ｖｏ１の検出値に基づき、式（３６）を満たすようにバイアス電流を調整する。

また、図２１に示す受光アンプ回路１２は、図３５に示す従来の受光アンプ回路９２にバイアス電流源ＣＳＢ１ｂ〜ＣＳＢｎｂを加えた構成であり、バイアス電流源ＣＳＢ１ｂ〜ＣＳＢｎｂは、それぞれバイアス電流ＩＢＩＡＳ１ｂ〜ＩＢＩＡＳｎｂを発生する。バイアス電流源ＣＳＢ１ｂ〜ＣＳＢｎｂは、帰還回路Ｃ１〜Ｃｎごとに、帰還抵抗ＦＢ１〜ＦＢｎとトランジスタＳＷ１〜ＳＷｎとの間に接続されている。すなわち、バイアス電流源ＣＳＢ１ｂは帰還抵抗ＦＢ１とトランジスタＳＷ１との間に、バイアス電流源ＣＳＢｋｂ（ｋ＝２〜ｎ）は帰還抵抗ＦＢｋ（ｋ＝２〜ｎ）とトランジスタＳＷｋ（ｋ＝２〜ｎ）との間に、というように帰還回路Ｃ１〜Ｃｎごとに接続されている。

この場合も、例えばトランジスタＳＷ１のみ導通しているとして、バイアス電流ＩＢＩＡＳ１ｂはトランジスタＳＷ１のコレクタには流れるが、帰還抵抗ＦＢ１には流れない。よって受光アンプ回路１２における無信号時の出力電圧は、図２に示す受光アンプ回路２の場合に比べ、ダイナミックレンジの減少が抑制される。

また、バイアス電流源ＣＳＢ１ｂ〜ＣＳＢｎｂはそれぞれ、帰還回路Ｃ１〜Ｃｎの選択に伴って選択される。例えば、トランジスタＳＷ１のみが導通し帰還回路Ｃ１が選択されている場合、バイアス電流源ＣＳＢ１ｂが選択され、同様に、トランジスタＳＷｋ（ｋ＝２〜ｎ）のみが導通し帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されている場合、バイアス電流源ＣＳＢｋｂ（ｋ＝２〜ｎ）が選択される。

さらに、受光アンプ回路１２においても、出力電圧検出回路１８およびバイアス電流調整回路１９が設けられている。バイアス電流調整回路１９は、バイアス電流ＩＢＩＡＳ１ｂの大きさを調整する回路であり、上記式（３５）および（３６）のようにバイアス電流ＩＢＩＡＳ１ｂを調整する。

次に、帰還回路選択に伴うバイアス電流の切替手段、出力電圧検出回路１８およびバイアス電流調整回路１９の具体的な回路構成について図２２〜図２４を用いて説明する。

図２２は、受光アンプ回路１１において、トランジスタＳＷ１のみが導通し、バイアス電流ＩＢＩＡＳ１ａのみが選択されている場合であって、帰還回路選択に伴うバイアス電流の切替手段をさらに加えた回路構成を示している。

回路Ｆは、帰還回路選択に伴うバイアス電流の切替手段の具体的構成を示しており、帰還抵抗ＦＢ１とトランジスタＳＷ１のコレクタとの間にトランジスタＱＢＩＡＳ１ｂのコレクタが接続され、トランジスタＱＢＩＡＳ１ｂのベースはトランジスタＱＣＭ１ｂのベースに接続されている。また、トランジスタＱＢＩＡＳ１ｂのエミッタは接地されている。

トランジスタＱＣＭ１ｂのベースとコレクタは互いに接続され、トランジスタＱＣＭ１ｂのエミッタは接地されている。またトランジスタＱＣＭ１ｂのコレクタは、電流源ＣＳＣＭ１ｂとトランジスタＳＷＣＭ１ｂのコレクタに接続されており、トランジスタＳＷＣＭ１ｂのエミッタは接地され、ベースは電源ＶＳ３ｂに接続されている。電流源ＣＳＣＭ１ｂは定電流ＩＣＭ１ｂを発生させ、電流源ＣＳＣＭ１ｂ・トランジスタＱＣＭ１ｂ・トランジスタＱＢＩＡＳ１ｂとでカレントミラー回路を構成することにより、バイアス電流ＩＢＩＡＳ１ｂを発生する。

また、トランジスタＱＳＷ１のベースも、トランジスタＱＢＩＡＳ１ｂのベースと共通にトランジスタＱＣＭ１ｂのベースに接続されている。これによりトランジスタＳＷＣＭ１ａのＯＦＦ／ＯＮに伴って、トランジスタＱＣＭ１ｂがＯＮ／ＯＦＦし、トランジスタＱＢＩＡＳ１ｂとトランジスタＱＳＷ１が連動してＯＮ／ＯＦＦする。これにより、帰還回路Ｃ１が選択されると、それに伴ってバイアス電流ＩＢＩＡＳ１ｂが選択されることとなる。

図２２では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）についても、回路Ｆと同様の回路が接続されており、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されると、それに伴ってバイアス電流ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）が選択されるようになっている。

図２３は、受光アンプ回路１２において、トランジスタＳＷ１のみが導通し、バイアス電流ＩＢＩＡＳ１ａのみが選択されている場合であって、帰還回路選択に伴うバイアス電流の切替手段をさらに加えた構成である。

回路Ｇは、帰還回路選択に伴うバイアス電流の切替手段の具体的構成を示しており、帰還抵抗ＦＢ１とトランジスタＳＷ１のコレクタとの間にトランジスタＱＢＩＡＳ１ｂのコレクタが接続され、トランジスタＱＢＩＡＳ１ｂのベースはトランジスタＱＣＭ１ｂのベースに接続されている。また、トランジスタＱＢＩＡＳ１ｂのエミッタは接地されている。

トランジスタＱＣＭ１ｂのベースとコレクタは互いに接続され、トランジスタＱＣＭ１ｂのエミッタは接地されている。またトランジスタＱＣＭ１ｂのコレクタは、電流源ＣＳＣＭ１ｂとトランジスタＳＷＣＭ１ｂのコレクタに接続されており、トランジスタＳＷＣＭ１ｂのエミッタは接地され、ベースは電源ＶＳ３ｂに接続されている。電流源ＣＳＣＭ１ｂは定電流ＩＣＭ１ｂを発生させ、電流源ＣＳＣＭ１ｂ・トランジスタＱＣＭ１ｂ・トランジスタＱＢＩＡＳ１ｂとでカレントミラー回路を構成することにより、バイアス電流ＩＢＩＡＳ１ｂを発生する。

また、トランジスタＱＳＷ１のベースも、トランジスタＱＢＩＡＳ１ｂのベースと共通にトランジスタＱＣＭ１ｂのベースに接続されている。これによりトランジスタＳＷＣＭ１ｂのＯＦＦ／ＯＮに伴って、トランジスタＱＣＭ１ｂがＯＮ／ＯＦＦし、トランジスタＱＢＩＡＳ１ｂとトランジスタＱＳＷ１が連動してＯＮ／ＯＦＦする。これにより、帰還回路Ｃ１が選択されると、それに伴ってバイアス電流ＩＢＩＡＳ１ｂが選択されることとなる。

図２３では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）についても、回路Ｇと同様の回路が接続されており、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されると、それに伴ってバイアス電流ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）が選択されるようになっている。

図２４は、受光アンプ回路１１において、トランジスタＳＷ１のみが導通し、バイアス電流ＩＢＩＡＳ１ｂのみが選択されている場合であって、出力電圧検出回路１８およびバイアス電流調整回路１９をさらに加えた回路構成を示している。さらに、帰還回路選択に伴うバイアス電流の切替も同時に実現させる構成となっている。

回路Ｈは、出力電圧検出回路１８、バイアス電流調整回路１９および帰還回路選択に伴うバイアス電流の切替手段の具体的構成を示している。前述のトランジスタＱＢＩＡＳ１ｂのベースが、トランジスタＱＳＷ１のベースと共通にトランジスタＱＢ１ｂａのベースに接続されており、トランジスタＱＢＩＡＳ１ｂのエミッタは接地されている。トランジスタＱＳＷ１のコレクタはトランジスタＳＷ１のベースに接続され、トランジスタＱＳＷ１のエミッタは接地されている。また、トランジスタＱＢ１ｂａのベースとコレクタは互いに接続されている。トランジスタＱＢ１ｂａのエミッタは接地されており、トランジスタＱＢ１ｂａのコレクタは、トランジスタＱＢ１ｂｄのコレクタとトランジスタＱＢ１ｂｂのコレクタに接続されている。トランジスタＱＢ１ｂｄのベースは電源ＶＳ４ｂに接続され、トランジスタＱＢ１ｂｄのエミッタは接地されている。トランジスタＱＢ１ｂｂのエミッタは電源Ｖｃｃに接続されており、トランジスタＱＢ１ｂｂのベースはトランジスタＱＢ１ｂｃのベースに接続されている。トランジスタＱＢ１ｂｃのベースとコレクタは互いに接続されており、トランジスタＱＢ１ｂｃのエミッタはトランジスタＱＢ１ｂｂのエミッタと同様、電源Ｖｃｃに接続されている。トランジスタＱＢ１ｂｃのコレクタは、抵抗ＲＢ１ｂの一端と接続されており、抵抗ＲＢ１ｂの他端は出力端子Ｖｏ１および各帰還回路Ｃ１〜ＣｎのトランジスタＳＷ１〜ＳＷｎのエミッタに接続されている。上記回路において、抵抗ＲＢ１ｂが出力電圧検出回路１８を構成し、トランジスタＱＢ１ｂａ〜ＱＢ１ａｄがバイアス電流調整回路１９を構成している。

上記構成では、抵抗ＲＢ１ｂにおいて出力電圧Ｖｏ１を検出する。トランジスタＱＢ１ｂｃとトランジスタＱＢ１ｂｂ、トランジスタＱＢ１ｂａとトランジスタＱＢＩＡＳ１ｂがそれぞれカレントミラー回路を構成していることから、バイアス電流ＩＢＩＡＳ１ｂの大きさは、抵抗ＲＢ１ｂの抵抗値をＺＲＢ１ｂ、トランジスタＱＢ１ｂｃのベース−エミッタ間電圧をＶｂｅＱＢ１ｂｃとすると、以下のようになる。

IBIAS1b＝(Vcc−Vo1−VbeQB1bc)/ZRB1b …（３７）
これにより出力電圧Ｖｏ１の増加／減少に伴い、バイアス電流ＩＢＩＡＳ１ｂは減少／増加することになる。

さらに抵抗ＲＢ１ｂの抵抗値ＺＲＢ１ｂと、抵抗ＦＢ１の抵抗値Ｒｆ１が等しい場合、トランジスタＳＷ１のコレクタ電流ＩＰＤ１＋ＩＢＩＡＳ１ｂは、以下のようになる。

式（３７）より
IBIAS1b＝(Vcc−Vo1−VbeQB1bc)/ZRB1b
＝(Vcc−VbeQB1bc−((IPD1×(Rf1＋ZSW1))＋(IBIAS1b×ZSW1)))/ZRB1b …（３８）
整理すると、
(1＋(ZSW1/ZRB1b))×IBIAS1b＝((ZRB1b＋ZSW1)/ZRB1b)×IBIAS1b
＝(Vcc−VbeQB1bc−(IPD1×(Rf1＋ZSW1)))/ZRB1b…（３９）
よって、
IBIAS1b＝((Vcc−VbeQB1bc−(IPD1×(Rf1＋ZSW1)))/ZRB1b)×(ZRB1b/(ZRB1b+ZSW1))
＝(Vcc−VbeQB1bc−(IPD1×(Rf1＋ZSW1)))/(ZRB1ｂ＋ZSW1) …（４０）
よってトランジスタＳＷ１のコレクタ電流ＩＰＤ１＋ＩＢＩＡＳ１ｂは、
IPD1＋IBIAS1b＝IPD1＋((Vcc−VbeQB1bc−(IPD1×(Rf1＋ZSW1)))/(ZRB1ｂ＋ZSW1))
＝(IPD1×(ZRB1ｂ＋ZSW1)−IPD1×(Rf1＋ZSW1)＋Vcc−VbeQB1bc)/(ZRB1ｂ＋ZSW1)
＝(IPD1×(ZRB1ｂ−Rf1))/(ZRB1ｂ＋ZSW1)＋(Vcc−VbeQB1bc)/(ZRB1ｂ＋ZSW1)
…（４１）
ここで両辺をＩＰＤ１で微分すると、
d(IPD1＋IBIAS1b)/dIPD1＝(ZRB1ｂ−Rf1)/(ZRB1ｂ＋ZSW1) …（４２）
上記より、ＺＲＢ１ｂ＝Ｒｆ１であれば、
d(IPD1＋IBIAS1b)/dIPD1＝0 …（４３）
よって、
IPD1＋IBIAS1b＝const. …（４４）
すなわち、トランジスタＳＷ１のコレクタ電流ＩＰＤ１＋ＩＢＩＡＳ１ｂは、電流ＩＰＤ１によらず一定となり、電流ＩＰＤ１が変化してもトランジスタＳＷ１のインピーダンスは変化しない。よって、帰還回路のゲインが変化せず、より正確な出力電圧を検出することができる。

さらに、トランジスタＱＢＩＡＳ１ｂとトランジスタＱＳＷ１のＯＮ／ＯＦＦが連動し、帰還回路Ｃ１の選択に伴ってバイアス電流ＩＢＩＡＳ１ｂが選択される。

なお図２４では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）についても同様に、抵抗ＲＢｋｂ（ｋ＝２〜ｎ）等を含む回路Ｈと同様の回路が接続されており、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されるとバイアス電流ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）が選択されるようになっている。

同様にＺＲＢｋｂ＝Ｒｆｋ（ｋ＝２〜ｎ）であれば、
IPD1＋IBIASkb＝const.（ｋ＝２〜ｎ） …（４５）
が成立する。よって、トランジスタＳＷｎ（ｋ＝２〜ｎ）のコレクタ電流ＩＰＤ１＋ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）は、電流ＩＰＤ１によらず一定となり、電流ＩＰＤ１が変化してもトランジスタＳＷｎ（ｋ＝２〜ｎ）のインピーダンスは変化しない。

図２５は、本実施形態に係る受光アンプ回路１３の構成を示しており、受光アンプ回路１３は、受光アンプ回路１１のオフセット電圧補正回路Ｃｄ１〜Ｃｄｎにバイアス電流源ＣＳＢ１ｄｂ〜ＣＳＢｎｄｂを接続した構成である。バイアス電流源ＣＳＢ１ｄｂは、オフセット電圧補正回路Ｃｄ１の抵抗ＦＢｄ１とトランジスタＳＷｄ１のコレクタとの間に接続されており、バイアス電流ＩＢＩＡＳ１ｄｂを発生する。同様に、バイアス電流源ＣＳＢｋｄｂ（ｋ＝２〜ｎ）は、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）の抵抗ＦＢｄｋ（ｋ＝２〜ｎ）とトランジスタＳＷｄｋ（ｋ＝２〜ｎ）のコレクタとの間に接続されており、バイアス電流源ＣＳＢｋｄａ（ｋ＝２〜ｎ）はバイアス電流ＩＢＩＡＳｋｄａ（ｋ＝２〜ｎ）を発生する。これにより選択されたオフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）におけるトランジスタＳＷｄｋ（ｋ＝２〜ｎ）のコレクタ電流は、バイアス電流ＩＢＩＡＳｋｄｂ（ｋ＝２〜ｎ）分だけ増加し、オフセット電圧Ｖｏｄが低減される。

図２６は、本実施形態に係る受光アンプ回路１４の構成を示しており、受光アンプ回路１４は、受光アンプ回路１２のオフセット電圧補正回路Ｃｄ１〜Ｃｄｎにバイアス電流源ＣＳＢ１ｄｂ〜ＣＳＢ１ｄｂを接続した構成である。バイアス電流源ＣＳＢ１ｄｂは、オフセット電圧補正回路Ｃｄ１の抵抗ＦＢｄ１とトランジスタＳＷｄ１のコレクタとの間に接続されており、バイアス電流ＩＢＩＡＳ１ｄａを発生する。同様に、バイアス電流源ＣＳＢｋｄｂ（ｋ＝２〜ｎ）は、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）の抵抗ＦＢｄｋ（ｋ＝２〜ｎ）とトランジスタＳＷｄｋ（ｋ＝２〜ｎ）のコレクタとの間に接続されており、バイアス電流源ＣＳＢｋ（ｋ＝２〜ｎ）ｄａはバイアス電流ＩＢＩＡＳｋｄａ（ｋ＝２〜ｎ）を発生する。これにより選択されたオフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）におけるトランジスタＳＷｄｋ（ｋ＝２〜ｎ）のコレクタ電流は、バイアス電流ＩＢＩＡＳｋｄｂ（ｋ＝２〜ｎ）分だけ増加し、オフセット電圧Ｖｏｄが低減される。

ここで、バイアス電流ＩＢＩＡＳ１ｂとバイアス電流ＩＢＩＡＳ１ｄｂとの関係について以下に説明する。

図２７は、受光アンプ回路１３において帰還回路Ｃ１とオフセット電圧補正回路Ｃｄ１が選択されている場合の構成を示しており、簡略化のため選択されていない帰還回路およびオフセット電圧補正回路は図示していない。また、無信号時であり受光素子ＰＤ１からの電流ＩＰＤ１＝０とする。

ここで、差動増幅器Ａｍｐ１の正入力端子と基準電圧源ＶＳ１との電位差をＶＦＢｄ１ｂ、受光素子ＰＤ１と出力端子Ｖｏ１との電位差をＶＦＢ１ｂ、差動増幅器Ａｍｐ１の正入力端子への電流をＩｂ２ｂ、差動増幅器Ａｍｐ１の負入力端子への電流をＩｂ１ｂ、差動増幅器Ａｍｐ１の正入力端子と負入力端子との電位差をＶｏｆｆＡｂとすると、差動増幅器のオフセット電圧Ｖｏｄは以下のようになる。

Vod＝Vo1−VS1
＝VS1−VFBd1b−VoffAb＋VFB1b−VS1
＝VFB1b−VFBd1b−VoffAb …（４６)
バイアス電流源ＣＳＢ１ｂ，及びバイアス電流源ＣＳＢ１ｄｂが接続されている場合、ＶｏｆｆＡｂ＝0とすると
Vod＝VFB1b−VFBd1b−VoffAb
≒(ZFB1×Ib1b)+((ZSW1×(Ib1b+IBIAS1b))-((ZFBd1×Ib2b)+((ZSWd1×(Ib2b+IBIAS1b)))
…（４７)
ここでZFB1＝ZFBd1，ZSW1＝ZSWd1であり、更にIb1b＝Ib2b＝0とすると、
Vod＝((ZSW1×IBIAS1b)-(ZSWd1×IBIAS1b)
＝ZSW1×(IBIAS1b-IBIAS1b) …（４８)
となる。このとき、
IBIAS1b＝IBIAS1db …（４９)
が成り立てば、Vod＝0となり、オフセット電圧Ｖｏｄを最小にすることができる。

同様にその他の帰還回路およびオフセット電圧補正回路が選択された場合も、
IBIASkb＝IBIASkdb(k=2〜n) …（５０）
が成り立てば、オフセット電圧Ｖｏｄを最小にすることができる。

したがって、帰還回路に接続されるバイアス電流源と、それに対応して選択されるオフセット電圧補正回路に接続されるバイアス電流源とが発生するそれぞれのバイアス電流の大きさは互いに等しい。

図２８は、受光アンプ回路１３において、オフセット電圧補正回路Ｃｄ１とバイアス電流源ＣＳＢ１ｄｂとを連動させるための具体的回路構成を示している。回路Ｉは、図２２の回路Ｆに、トランジスタＱＢＩＡＳｄ１ｂおよびトランジスタＱＳＷｄ１をさらに備えた構成である。トランジスタＱＢＩＡＳｄ１ｂおよびトランジスタＱＳＷ１ｄのベースはともに、トランジスタＱＣＭ１のベースと共通に接続されている。またトランジスタＱＢＩＡＳｄ１ｂのコレクタは、オフセット電圧補正回路Ｃｄ１の抵抗ＦＢｄ１とトランジスタＳＷｄ１のコレクタとの間に接続され、トランジスタＱＢＩＡＳｄ１ｂのエミッタは接地されている。トランジスタＱＳＷｄ１のコレクタはトランジスタＳＷｄ１のベースに接続され、トランジスタＱＳＷ１ｄのエミッタは接地されている。

これにより、トランジスタＱＢＩＡＳｄ１ｂおよびトランジスタＱＳＷｄ１のＯＮ／ＯＦＦは連動し、同様にトランジスタＱＢＩＡＳ１ｂおよびトランジスタＱＳＷ１のＯＮ／ＯＦＦも連動する。電流源ＣＳＣＭ１ｂ、トランジスタＱＢＩＡＳ１ｂ、トランジスタＱＳＷ１、トランジスタＱＢＩＡＳｄ１ｂおよびトランジスタＱＳＷｄ１がカレントミラー回路を構成していることによりバイアス電流ＩＢＩＡＳ１ｂとバイアス電流ＩＢＩＡＳ１ｄｂは互いに等しくなる。

なお図２８では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）についても同様に、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されると、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）、バイアス電流ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）およびバイアス電流ＩＢＩＡＳｋｄｂ（ｋ＝２〜ｎ）が選択されるようになっている。また、バイアス電流ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）とバイアス電流ＩＢＩＡＳｋｄｂ（ｋ＝２〜ｎ）は互いに等しくなる。

図２９は、受光アンプ回路１４において、オフセット電圧補正回路Ｃｄ１とバイアス電流源ＣＳＢ１ｄｂとを連動させるための具体的回路構成を示している。回路Ｊは、図２４の回路Ｈに、トランジスタＱＢＩＡＳｄ１ｂおよびトランジスタＱＳＷｄ１をさらに備えた構成であり、トランジスタＱＢＩＡＳｄ１ｂおよびトランジスタＱＳＷ１ｄのベースはともに、トランジスタＱＣＭ１のベースと共通に接続されている。またトランジスタＱＢＩＡＳｄ１ｂのコレクタは、オフセット電圧補正回路Ｃｄ１の抵抗ＦＢｄ１とトランジスタＳＷｄ１のコレクタとの間に接続され、トランジスタＱＢＩＡＳｄ１ｂのエミッタは接地されている。トランジスタＱＳＷ１ｄのコレクタはトランジスタＳＷｄ１のベースに接続され、トランジスタＱＳＷｄ１のエミッタは接地されている。

これにより、トランジスタＱＢＩＡＳｄ１ｂおよびトランジスタＱＳＷｄ１のＯＮ／ＯＦＦは連動し、同様にトランジスタＱＢＩＡＳ１ｂおよびトランジスタＱＳＷ１のＯＮ／ＯＦＦも連動する。電流源ＣＳＣＭ１ｂ、トランジスタＱＢＩＡＳ１ｂ、トランジスタＱＳＷ１、トランジスタＱＢＩＡＳｄ１ｂおよびトランジスタＱＳＷｄ１がカレントミラー回路を構成していることによりバイアス電流ＩＢＩＡＳ１ｂとバイアス電流ＩＢＩＡＳ１ｄｂは互いに等しくなる。

なお図２９では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）についても同様に、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されると、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）、バイアス電流ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）およびバイアス電流ＩＢＩＡＳｋｄｂ（ｋ＝２〜ｎ）が選択されるようになっている。また、バイアス電流ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）とバイアス電流ＩＢＩＡＳｋｄｂ（ｋ＝２〜ｎ）は互いに等しくなる。

図３０はバイアス電流の調整と共に、帰還回路選択に伴うバイアス電流の切替も同時に実現させる構成を示している。回路Ｋは、図２４における回路Ｈに、さらにトランジスタＱＢＩＡＳｄ１ｂおよびトランジスタＱＳＷｄ１を加えた構成である。トランジスタＱＢＩＡＳｄ１ｂのコレクタは、オフセット電圧補正回路Ｃｄ１の抵抗ＦＢｄ１とトランジスタＳＷｄ１のコレクタとの間に接続され、トランジスタＱＢＩＡＳｄ１ｂのエミッタは接地されている。

トランジスタＱＳＷｄ１のコレクタはトランジスタＳＷｄ１のベースに接続され、トランジスタＱＳＷｄ１のエミッタは接地されている。トランジスタＱＢＩＡＳｄ１ｂのベースとトランジスタＱＳＷｄ１のベースは、トランジスタＱＢＩＡＳ１ｂのベースとトランジスタＱＳＷ１のベースとともに、トランジスタＱＢ１ｂａのベースに共通に接続されている。

これにより、バイアス電流ＩＢＩＡＳ１ｂは上記式（３７）を満たし、バイアス電流ＩＢＩＡＳ１ｂとバイアス電流ＩＢＩＡＳ１ｄｂとは上記式（４９）を満たす。さらに、トランジスタＱＳＷ１とトランジスタＱＢＩＡＳ１ｂのＯＮ／ＯＦＦおよびトランジスタＱＳＷｄ１とトランジスタＱＢＩＡＳｄ１ｂのＯＮ／ＯＦＦが連動し、抵抗ＲＢ１を含む帰還回路Ｃ１の選択に伴ってバイアス電流ＩＢＩＡＳ１ｂが選択されるとともに、抵抗ＦＢｄ１を含むオフセット電圧補正回路Ｃｄ１の選択に伴ってバイアス電流ＩＢＩＡＳ１ｄｂが選択される。

また、抵抗ＲＢ１ｂの抵抗値ＺＲＢ１ｂと帰還抵抗ＦＢ１の抵抗値Ｒｆ１とが等しい場合、トランジスタＳＷ１のコレクタ電流ＩＰＤ１＋ＩＢＩＡＳ１ｂは上記式（４４）を満たし、電流ＩＰＤ１が変化してもトランジスタＳＷ１のインピーダンスは変化しない。よって、帰還回路のゲインが変化せず、より正確な出力電圧を検出することができる。

なお図３０では省略されているが、帰還回路Ｃｋ（ｋ＝２〜ｎ）、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）についても同様に、抵抗ＲＢｋｂ（ｋ＝２〜ｎ）等を含む回路Ｅと同様の回路が接続されており、帰還回路Ｃｋ（ｋ＝２〜ｎ）が選択されると、オフセット電圧補正回路Ｃｄｋ（ｋ＝２〜ｎ）、バイアス電流ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）およびバイアス電流ＩＢＩＡＳｋｄｂ（ｋ＝２〜ｎ）が選択されるようになっている。

また式（５０）から、バイアス電流ＩＢＩＡＳｋｂ（ｋ＝２〜ｎ）とバイアス電流ＩＢＩＡＳｋｄｂ（ｋ＝２〜ｎ）は互いに等しくなり、さらに抵抗ＲＢｋｂ（ｋ＝２〜ｎ）の抵抗値ＺＲＢｋｂ（ｋ＝２〜ｎ）と帰還抵抗ＦＢｋ（ｋ＝２〜ｎ）の抵抗値Ｒｆｋ（ｋ＝２〜ｎ）とが等しい場合、トランジスタＳＷｋ（ｋ＝２〜ｎ）のコレクタ電流ＩＰＤ１＋ＩＢＩＡＳｋｂは（ｋ＝２〜ｎ）は上記式（４５）を満たす。

図３１は、図２４の受光アンプ回路１１において、差動増幅器Ａｍｐ１の具体的構成を示した回路図である。差動増幅器Ａｍｐ１はエミッタ接地増幅回路ＣＣ１（以下「増幅回路ＣＣ１」）とコレクタ接地増幅回路ＣＣ２（以下「増幅回路ＣＣ２」）とを有している。増幅回路ＣＣ１はトランジスタＱ１および電流源Ｉ１、増幅回路ＣＣ２はトランジスタＱ２および電流源Ｉ２を有している。増幅回路ＣＣ１の入力であるトランジスタＱ１のベースには受光素子ＰＤ１のカソードが接続され、増幅回路ＣＣ１の出力であるトランジスタＱ１のコレクタには増幅回路ＣＣ２の入力であるトランジスタＱ２のベースが接続されている。増幅回路ＣＣ２の出力であるトランジスタＱ２のエミッタは受光アンプ回路１１の出力に相当する。

またトランジスタＱ１のベースと受光アンプ回路１１の出力との間には、トランジスタＳＷ１〜ＳＷｎの導通／非導通により選択される帰還抵抗ＦＢ１〜ＦＢｎが並列に接続されており、例えばトランジスタＳＷ１と帰還抵抗ＦＢ１とが接続された帰還回路においては、カレントミラー回路ＣＭ１ｂを含む電流源回路が設けられている。

ここで、図３１の受光アンプ回路が動作するためには、各電流源回路におけるカレントミラー回路ＣＭ１ｂ〜ＣＭｎｂのトランジスタＱＳＷ１〜ＱＳＷｎのコレクタ−エミッタ間電圧が、トランジスタの飽和時コレクタ−エミッタ間電圧Ｖｃｅ（ｓａｔ）より高くなければならない。例えばＱＳＷ１のコレクタ−エミッタ間電圧をＶｃｅＱＳＷ１とすると、
VceQSW1＝VbeQ1＋((IPD1＋Ib1)×Rf1)＋((IPD1＋Ib1＋IBIAS1)×ZSW1)−VbeSW1
…（５１）
となる。ここで、VbeQ1、VbeSW1はそれぞれトランジスタＱ１、ＳＷ１のベース−エミッタ間電圧、Ib1はトランジスタＱ１のベース電流である。

IPD1＝０の時、VceQSW1は最小となるので、各トランジスタの特性が同一として、VbeQ1＝VbeSW1、Ib1が微小としてIb1＝0と近似すると、VceQSW1の最小値VceQSW1minは、式（１５）より、
VceQSW1min＝IBIAS1×ZSW1 …（５２）
となる。ここで、VceQSW1minがトランジスタの飽和時コレクタ−エミッタ間電圧Ｖｃｅ（ｓａｔ）より高ければ受光アンプ回路が動作するので、
IBIAS1×ZSW1＞Vce(sat) …（５３）
を満たせば、受光アンプ回路は動作する。

他の帰還回路が選択された場合についても同様に、
IBIASk×ZSWk＞Vce(sat)(k=2〜n) …（５４）
すなわち、バイアス電流値と帰還回路選択スイッチであるトランジスタＳＷｋ（ｋ＝２〜ｎ）のインピーダンスとの積が、トランジスタの飽和時コレクタ−エミッタ間電圧より大きければよい。

式（５３）を満たさない場合、すなわち、
IBIASk×ZSWk≦Vce(sat)(k=2〜n) …（５５）
の場合は、図３２に示すように、図３１の構成に加えて、トランジスタＱ１のエミッタに新たにトランジスタＱ３を設けることによって、トランジスタＱＳＷｋ（ｋ＝２〜ｎ）のコレクタ−エミッタ間電圧がトランジスタの飽和時コレクタ−エミッタ間電圧より大きくなるようにする必要がある。トランジスタＱ３はベースとコレクタとが接続されることによってダイオードとして機能する。

この場合、トランジスタＱＳＷ１のコレクタ−エミッタ間電圧は、
VceQSW1＝VbeQ3+VbeQ1＋((IPD1＋Ib1)×Rf1)＋((IPD1＋Ib1＋IBIAS1)×ZSW1)−VbeSW1
…（５６）
であり、トランジスタＱＳＷ１のコレクタ−エミッタ間電圧の最小値は、式（１５）の場合と同様、IPD1＝０、Vbe1＝VbeSW1、Ib1＝０として
VceQSW1min＝VbeQ3+(IBIAS1×ZSW1) …（５７）
となる。

よって、図３２の構成においては、
VbeQ3+(IBIAS1×ZSW1)＞Vce(sat) …（５８）
を満たせば、受光アンプ回路は動作することになる。

また、図３１の受光アンプ回路の無信号時の出力電圧をVOLmin31とすると、
VOLmin31＝Vbe1＋(IBIAS1×ZSWn) …（５９）
となる。

ここで、本実施の形態の受光アンプ回路のダイナミックレンジを比較例の受光アンプ回路のダイナミックレンジよりも広く確保するためには、図１９の受光アンプ回路の無信号時の出力電圧をVOLmin19とすると、VOLmin31＜VOLmin19となればいいので、式（３１）から、
IBIAS1×ZSWn＜Vbe3 …（６０）
を満たせばよい。すなわち、バイアス電流と帰還回路のインピーダンスとの積が、トランジスタのベース−エミッタ間電圧より低くなるようにバイアス電流を調整すればよい。

〔実施の形態３〕
本発明の他の実施形態について図３３に基づいて説明すれば以下の通りである。なお、本実施形態においても、前述の実施の形態１および２における構成要素と同等の機能を有する構成要素については同一の符号を付記し、その説明を省略する。

図３３は、本実施の形態に係る光ピックアップ１０１の構成を示している。

図３３に示すように、本光ピックアップ１０１は、レーザダイオード１１１、レーザパワーモニタ用受光ＩＣ１１２，１１３、信号用受光ＩＣ１１４、コリメータレンズ１１５、スポットレンズ１１６、ビームスプリッタ１１７、コリメータレンズ１１８および対物レンズ１１９を備えている。

レーザ光源としてのレーザダイオード１１１は、ＣＤ用の７８０ｎｍのレーザビームとＤＶＤ用の６５０ｎｍのレーザビームの２種類のレーザビームを発する。レーザダイオード１１１に供給される駆動電流は、図示しないレーザドライバにより生成される。

レーザパワーモニタ用受光ＩＣ１１２，１１３は、前述の実施の実施の形態１または２の受光アンプ回路１〜７および受光アンプ回路１１〜１４のいずれかを内蔵しており、受光面に受光素子（フォトダイオード）ＰＤ１を配している。レーザパワーモニタ用受光ＩＣ１１２，１１３は、レーザダイオード１１１から出射されるレーザビームの一部を受光して、検出信号として電気信号に変換するためのＩＣであり、いずれか一方があればよい。また、レーザパワーモニタ用受光ＩＣの位置は、レーザビームを検出に必要な量を受けることができる位置であれば、図示された位置に限定されない。

上記のように構成される光ピックアップ１０１においては、レーザダイオード１１１から出射されたレーザビームは、コリメータレンズ１１５によって平行光束に変換され、ビームスプリッタ１１７により偏向する。ビームスプリッタ１１７からのレーザビームは、さらにコリメータレンズ１１８を経て、対物レンズ１１９によって光ディスク１２０に集束される。光ディスク１２０から反射したレーザビームは、対物レンズ１１９およびコリメータレンズ１１８を経て、ビームスプリッタ１１７を透過した後、スポットレンズ１１６によって信号用受光ＩＣ１１４に集束される。信号用受光ＩＣ１１４では、レーザビームが電気信号に変換され、この電気信号からＲＦ信号、トラッキングエラー信号などが生成される。

一方、レーザパワーモニタ用受光ＩＣ１１２，１１３は、レーザダイオード１１１から出射されたレーザビームを受け、内蔵する受光アンプ回路１〜７および受光アンプ回路１１〜１４のいずれかの受光アンプ回路によって、レーザビームを出力電圧Ｖｏ１（検出信号）として検出する。この検出信号は、図示しないレーザドライバに与えられる。レーザドライバは、レーザパワーモニタ用受光ＩＣ１１２，１１３からの検出信号をモニタしながら、レーザビームのパワーが所定値になるようにレーザダイオードの駆動電流を制御する。

このように、光ピックアップ１０１においては、レーザパワーモニタ用受光ＩＣ１１２，１１３が受光アンプ回路１〜７および受光アンプ回路１１〜１４のいずれかを内蔵していることにより、レーザパワーモニタ用受光ＩＣが受けたレーザビームに対する検出信号がレーザビームの強さに対して誤差が少ないので、レーザパワーの制御を高精度に行うことができる。

なお、本実施の形態では、レーザパワーモニタ用受光ＩＣ１１２，１１３が受光アンプ回路１〜７および受光アンプ回路１１〜１４のいずれかを内蔵することについて説明したが、信号用受光ＩＣ１１４が受光アンプ回路１〜７および受光アンプ回路１１〜１４のいずれかを内蔵していてもよい。

本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明に係る受光アンプ回路は、受光素子からの入力信号に対して誤差の少ない正確な電流電圧変換が可能な光ディスク装置に好適に適用できる。

本発明の実施形態を示すものであり、受光アンプ回路１の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路２の電気的構成を示す回路図である。 受光アンプ回路のゲインと帰還回路に設けられたトランジスタのコレクタ電流との関係を示すグラフである。 本発明の実施形態を示すものであり、受光アンプ回路１の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路３の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路４の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路３の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路３の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路５の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路６の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路５の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路７の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路７の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路７の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路７の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路３の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路３の電気的構成を示す回路図である。 本発明に対する比較例に係る受光アンプ回路の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１１の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１２の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１１の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１２の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１１の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１３の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１４の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１３の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１３の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１４の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１３の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１１の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、受光アンプ回路１１の電気的構成を示す回路図である。 本発明の実施形態を示すものであり、光ピックアップ１０１の電気的構成を示す回路図である。 従来技術を示すものであり、受光アンプ回路９１の電気的構成を示す回路図である。 従来技術を示すものであり、受光アンプ回路９２の電気的構成を示す回路図である。 受光アンプ回路のゲインと帰還回路に設けられたトランジスタのコレクタ電流との関係を示すグラフである。

符号の説明

１〜６、１１〜１４ 受光アンプ回路
８，１８ 出力電圧検出回路（電流検出回路）
９，１９ バイアス電流調整回路
１０１ 光ピックアップ
１１１ レーザダイオード（レーザ光源）
１１２、１１３ レーザパワーモニタ用受光ＩＣ
１１４ 信号用受光ＩＣ
Ａｍｐ１、３ 差動増幅器
Ａｍｐ２ 増幅器
Ａｍｐｄ ダミー増幅器
Ｃ１〜Ｃｎ 帰還回路
Ｃｄ１〜Ｃｄｎ オフセット電圧補正回路
ＣＭ１ａ カレントミラー回路
ＣＭ１ｂ カレントミラー回路
ＦＢ１〜ＦＢｎ 帰還抵抗（第１抵抗）
ＦＢｄ１〜ＦＢｄｎ 抵抗（第２抵抗）
CSB1a〜CSBna バイアス電流源（第１バイアス電流源）
CSB1da〜CSBnda バイアス電流源（第２バイアス電流源）
CSB1b〜CSBnb バイアス電流源（第１バイアス電流源）
CSB1da〜CSBnda バイアス電流源（第２バイアス電流源）
IBIAS1a〜IBIASna バイアス電流（第１バイアス電流）
IBIAS1da〜IBIASnda バイアス電流（第２バイアス電流）
IBIAS1b〜IBIASnb バイアス電流（第１バイアス電流）
IBIAS1db〜IBIASndb バイアス電流（第２バイアス電流）
ＰＤ１ 受光素子（フォトダイオード）
SW1〜SWn トランジスタ（第１トランジスタ）
QCM1a〜QCMna トランジスタ（第２トランジスタ）
QCM1b〜QCMnb トランジスタ（第２トランジスタ）
QSW1〜QSWn トランジスタ（第３トランジスタ）
QBIAS1a〜QBIASna トランジスタ（第４トランジスタ）
QBIAS1b〜QBIASnb トランジスタ（第４トランジスタ）
SWd1〜SWdn トランジスタ（第５トランジスタ）
QSWd1〜QSWdn トランジスタ（第６トランジスタ）
QBIAS1da〜QBIASnda トランジスタ（第７トランジスタ）
QBIAS1db〜QBIASndb トランジスタ（第７トランジスタ）

Claims (18)

1. 受光素子と、受光素子で発生する電流を電圧に変換して増幅する増幅器と、第１抵抗と帰還回路をＯＮ／ＯＦＦする第１トランジスタとが直列接続された複数の帰還回路と、上記帰還回路の個々に対して上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路とを備え、
   上記受光素子は上記増幅器の第１入力端子に接続され、
   上記複数の帰還回路は、上記受光素子と上記第１入力端子との接続点と、上記増幅器の出力端子との間に並列接続され、
   上記第１抵抗のインピーダンスは、互いに異なっており、
   上記オフセット電圧補正回路は、上記増幅器の第２入力端子と基準電圧源との間に並列接続されている受光アンプ回路において、
   上記第１トランジスタに流す第１バイアス電流を発生する第１バイアス電流源を備え、
   上記バイアス電流源は、上記受光素子および上記複数の帰還回路に接続され、
   導通している第１トランジスタには、上記受光素子で発生する電流と上記第１バイアス電流とを加算した電流が流れることを特徴とする受光アンプ回路。
2. 上記第１バイアス電流源は、上記受光素子と上記増幅器との接続点を介して上記第１バイアス電流を流すことを特徴とする請求項１に記載の受光アンプ回路。
3. 上記バイアス電流源を１つだけ備え、該第１バイアス電流源は、上記受光素子と上記接続点を介して上記第１バイアス電流を流すことを特徴とする請求項２に記載の受光アンプ回路。
4. 上記第１バイアス電流源を上記帰還回路と個々に対応して備え、上記第１トランジスタが導通している時のみ該第１トランジスタが接続されている上記第１バイアス電流源を動作させる動作制御回路を備えていることを特徴とする請求項２に記載の受光アンプ回路。
5. 上記第１バイアス電流源を上記帰還回路と個々に対応して備え、上記第１バイアス電流源は、上記各帰還回路における上記第１抵抗と上記第１トランジスタとの間に接続されていることを特徴とする請求項１に記載の受光アンプ回路。
6. 上記第１トランジスタが導通している時のみ該第１トランジスタが接続されている上記第１バイアス電流源を動作させる動作制御回路を備えていることを特徴とする請求項５に記載の受光アンプ回路。
7. 上記動作制御回路は、定電流を発生する定電流源と、該定電流を流すダイオード接続された第２トランジスタと、該第２トランジスタとベースが共通接続されており、上記第１トランジスタをＯＮ／ＯＦＦする第３トランジスタとを含み
   上記第１バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第４トランジスタであることを特徴とする請求項４または６に記載の受光アンプ回路。
8. 上記オフセット電圧補正回路は、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、
   同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、
   上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であることを特徴とする請求項１に記載の受光アンプ回路。
9. さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、
   上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、
   同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、
   上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であり、
   上記第２バイアス電流源は上記第２入力端子に接続され、上記第２バイアス電流源と上記第２入力端子との接続点を介して上記第２バイアス電流を流すことを特徴とする請求項２に記載の受光アンプ回路。
10. さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、
    上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、
    同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、
    上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であり、
    上記第２バイアス電流源を１つ設け、該第２バイアス電流源が上記第２入力端子に接続され、上記第２バイアス電流源と上記第２入力端子との接続点を介して上記第２バイアス電流を流すことを特徴とする請求項３に記載の受光アンプ回路。
11. さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、
    上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、
    同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、
    上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であり、
    上記第２バイアス電流源は、上記オフセット電圧補正回路と個々に対応して設けられており、上記第２入力端子に接続され、上記第２バイアス電流源と上記第２入力端子との接続点を介して上記第２バイアス電流を流し、
    上記動作制御回路は、上記第５トランジスタが導通している時のみ該第５トランジスタが接続されている上記第２バイアス電流源をさらに動作させ、
    定電流を発生する定電流源と、該定電流を流すダイオード接続された第２トランジスタと、該第２トランジスタとベースが共通接続されており、上記第１トランジスタをＯＮ／ＯＦＦする第３トランジスタと、上記第５トランジスタをＯＮ／ＯＦＦする第６トランジスタとを含み、
    上記第１バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第４トランジスタであり、
    上記第２バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第７トランジスタであることを特徴とする請求項４に記載の受光アンプ回路。
12. さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、
    上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、
    同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、
    上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であり、
    上記第２バイアス電流源は、上記オフセット電圧補正回路と個々に対応して設けられており、上記各オフセット電圧補正回路における上記第２抵抗と上記第５トランジスタとの間に接続されていることを特徴とする請求項５に記載の受光アンプ回路。
13. さらに上記受光素子からの電流が無い時における出力電圧を補正するための複数のオフセット電圧補正回路を上記帰還回路の個々に対して備え、
    上記オフセット電圧補正回路は上記増幅器の第２入力端子と基準電圧源との間に並列接続されており、第２抵抗と、該第２抵抗と直列に接続されてオフセット電圧補正回路をＯＮ／ＯＦＦする第５トランジスタと、上記第５トランジスタに流す第２バイアス電流を発生する第２バイアス電流源とを備え、
    同時に流される上記第１バイアス電流と第２バイアス電流とは互いに電流値が等しく、
    上記帰還回路とオフセット電圧補正回路は対応するもの同士がそれぞれ１つずつ選択され、選択された帰還回路における第１抵抗と選択されたオフセット電圧補正回路における第２抵抗とは、互いに抵抗値が同一であり、
    上記第２バイアス電流源は、上記オフセット電圧補正回路と個々に対応して設けられており、上記各オフセット電圧補正回路における上記第２抵抗と上記第５トランジスタとの間に接続され、
    上記動作制御回路は、上記第５トランジスタが導通している時のみ該第５トランジスタが接続されている上記第２バイアス電流源をさらに動作させ、
    定電流を発生する定電流源と、該定電流を流すダイオード接続された第２トランジスタと、該第２トランジスタとベースが共通接続されており、上記第１トランジスタをＯＮ／ＯＦＦする第３トランジスタと、上記第５トランジスタをＯＮ／ＯＦＦする第６トランジスタとを含み、
    上記第１バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第４トランジスタであり、
    上記第２バイアス電流源は、上記第２トランジスタとカレントミラー回路を構成する第７トランジスタであることを特徴とする請求項６に記載の受光アンプ回路。
14. 上記帰還回路における上記各第１バイアス電流源の接続点と出力端子との間のインピーダンスを第１帰還回路インピーダンスとして、
    該第１帰還回路インピーダンスと上記第１バイアス電流との積が、上記受光アンプ回路に設けられているトランジスタの飽和時コレクタ−エミッタ間電圧より大きいことを特徴とする請求項７または１１または１３に記載の受光アンプ回路。
15. 上記第１バイアス電流と上記第１帰還回路インピーダンスとの積が、上記受光アンプ回路に設けられているトランジスタのベース−エミッタ間電圧より小さいことを特徴とする請求項１４に記載の受光アンプ回路。
16. 上記第１バイアス電流を上記帰還回路のＯＮ／ＯＦＦに応じてＯＮ／ＯＦＦさせ、各帰還回路における上記第１抵抗と第１トランジスタとのインピーダンスの和を第２帰還回路インピーダンスとして、
    選択された帰還回路の第２帰還回路インピーダンスが小さいほど、電流値の大きな第１バイアス電流源が選択され、選択された帰還回路の第２帰還回路インピーダンスが大きいほど、電流値の小さい第１バイアス電流源が選択されることを特徴とする請求項４ないし９および１１ないし１５のいずれか１項に記載の受光アンプ回路。
17. 上記第１バイアス電流は、上記受光素子からの電流の最大値と上記第２帰還回路インピーダンスとの積と、上記受光素子からの電流が無い時における上記増幅器の出力電圧との和が、上記増幅器の最大許容出力電圧よりも小さくなるように設定されていることを特徴とする請求項１６に記載の受光アンプ回路。
18. 請求項１ないし１７のいずれか１項に記載の受光アンプ回路を備えていることを特徴とする光ピックアップ。

Images