JP4637472B2 - Method for manufacturing light emitting device - Google Patents
Method for manufacturing light emitting device Download PDFInfo
- Publication number
- JP4637472B2 JP4637472B2 JP2003385724A JP2003385724A JP4637472B2 JP 4637472 B2 JP4637472 B2 JP 4637472B2 JP 2003385724 A JP2003385724 A JP 2003385724A JP 2003385724 A JP2003385724 A JP 2003385724A JP 4637472 B2 JP4637472 B2 JP 4637472B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- semiconductor film
- light
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、電流を発光素子に供給するための手段と発光素子とを、複数の各画素に有する発光装置及び発光装置の作製方法に関する。 The present invention relates to a light-emitting device having a means for supplying current to a light-emitting element and the light-emitting element in each of a plurality of pixels, and a method for manufacturing the light-emitting device.
発光素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角がLCDに比べて広いという特徴を有している。そのため発光素子を用いた発光装置は、CRTやLCDに代わる表示装置として注目されており、実用化が進められている。発光素子の1つであるOLED(Organic Light Emitting Diode)は、電場を加えることでルミネッセンス(Electroluminescence)が得られる電界発光材料を含む層(以下、電界発光層と記す)と、陽極と、陰極とを有している。陽極から注入された正孔と、陰極から注入された電子とが電界発光層で結合することで、発光が得られる。 Since the light emitting element emits light by itself, it has high visibility, is not required for a backlight necessary for a liquid crystal display device (LCD), is optimal for thinning, and has a feature that a viewing angle is wider than that of an LCD. Therefore, a light-emitting device using a light-emitting element has attracted attention as a display device that replaces a CRT or an LCD, and is being put into practical use. An OLED (Organic Light Emitting Diode), which is one of the light emitting elements, includes a layer containing an electroluminescent material (hereinafter referred to as an electroluminescent layer) from which luminescence is obtained by applying an electric field, an anode, and a cathode. have. Light emission can be obtained by combining holes injected from the anode and electrons injected from the cathode in the electroluminescent layer.
このような発光素子を応用した発光装置の一形態として、パッシブマトリクス型が挙げられる。パッシブマトリクス型の発光装置は、一方向に延びる複数の電極(行電極)と、それと交差する方向に延びる複数の電極(列電極)と、複数の行電極と複数の列電極の間に形成された電界発光層とを有している(例えば、非特許文献1参照)。発光素子は行電極と、列電極と、電界発光層とが重なっている部分に相当し、画素部には複数の発光素子がマトリクス状に配置される。 As an example of a light-emitting device using such a light-emitting element, a passive matrix type can be given. A passive matrix light-emitting device is formed between a plurality of electrodes (row electrodes) extending in one direction, a plurality of electrodes (column electrodes) extending in a direction intersecting with the electrodes, and a plurality of row electrodes and a plurality of column electrodes. (For example, refer nonpatent literature 1). The light-emitting element corresponds to a portion where the row electrode, the column electrode, and the electroluminescent layer overlap each other, and a plurality of light-emitting elements are arranged in a matrix in the pixel portion.
パッシブマトリクス型の発光装置の動作について説明する。パッシブマトリクス型の発光装置は、複数の行電極の電位を制御することで、複数の発光素子を1行づつ選択することができる。そして選択された一行分の発光素子は、複数の列電極に入力されるビデオ信号によってさらに順に選択される。つまり1つの列電極に着目すると、該列電極を共有している複数の発光素子は、複数の行電極によってさらに選択されることになる。選択された発光素子には、該ビデオ信号によって値が定まる電流が供給され、輝度が制御される。 Operation of the passive matrix light-emitting device is described. A passive matrix light-emitting device can select a plurality of light-emitting elements one by one by controlling the potentials of the plurality of row electrodes. Then, the selected light emitting elements for one row are further sequentially selected by video signals inputted to the plurality of column electrodes. That is, when focusing on one column electrode, a plurality of light emitting elements sharing the column electrode are further selected by a plurality of row electrodes. A current whose value is determined by the video signal is supplied to the selected light emitting element, and the luminance is controlled.
ところで発光素子は、容量素子のように2つの電極間に電荷を蓄積する性質を有している。そのため上記動作において画素部に供給された電流は、実際には、選択された発光素子に供給される際に、列電極を共有している全ての発光素子の充電にも充てられる。そして該充電が済んでから初めて、選択された一の発光素子において、ビデオ信号によって定まる正確な値の電流が電界発光層へ供給される。 By the way, the light emitting element has a property of accumulating electric charges between two electrodes like a capacitor element. Therefore, the current supplied to the pixel portion in the above operation is actually used to charge all the light emitting elements sharing the column electrode when supplied to the selected light emitting element. Only after the charging is completed, in the selected light emitting element, a current having an accurate value determined by the video signal is supplied to the electroluminescent layer.
ここで問題となるのは、発光素子に蓄積される電荷の量が、ビデオ信号の電流値によって異なり、それにより発光素子の充電時間に差が生じることである。すなわち、ある発光素子が選択された際に蓄積された電荷の量が大きいほど、次に発光素子が選択された際に、充電にかかる時間がより短くなる。逆に、ある発光素子が選択された際に蓄積された電荷の量が小さいほど、次に発光素子が選択された際に、充電にかかる時間がより長くなる。充電にかかる時間は、列電極に電流が供給されてから、選択された発光素子が発光するまでの時間に関与するので、充電時間のばらつきは、即、輝度の不均一さとなって現れてしまう。特に解像度が高くなると、一行あたりの選択時間が短くなり、この傾向は顕著になる。 The problem here is that the amount of charge accumulated in the light-emitting element differs depending on the current value of the video signal, which causes a difference in the charging time of the light-emitting element. That is, the larger the amount of charge accumulated when a certain light emitting element is selected, the shorter the time required for charging when the light emitting element is next selected. Conversely, the smaller the amount of charge accumulated when a light emitting element is selected, the longer it takes to charge the next time the light emitting element is selected. The time required for charging is related to the time from when the current is supplied to the column electrode until the selected light emitting element emits light. Therefore, the variation in the charging time immediately appears as uneven luminance. . In particular, when the resolution is increased, the selection time per line is shortened, and this tendency becomes remarkable.
そして、画素部を高精細化するために発光素子の数を増やすと、1つの列電極を共有する発光素子の数も当然増え、発光素子によって形成される合成容量が大きくなる。よって、発光にたどり着くまでの充電時間が長くなり、応答速度が非常に高速だという電界発光材料のメリットを生かせない。 When the number of light emitting elements is increased in order to increase the definition of the pixel portion, the number of light emitting elements sharing one column electrode naturally increases, and the combined capacitance formed by the light emitting elements increases. Therefore, the charging time until reaching the light emission becomes longer, and the merit of the electroluminescent material that the response speed is very high cannot be utilized.
一方、各発光素子への電流の供給をトランジスタで制御することができるアクティブマトリクス型の発光装置の場合、選択された発光素子と、それ以外の発光素子とを、トランジスタにより電気的に切り離すことができる。よって、選択された発光素子のみ充電を行なえばよいので、パッシブマトリクス型ほど充電時間のばらつきが生じにくく、輝度の不均一さを抑えることができる。しかし、アクティブマトリクス型の発光装置の場合、各発光素子に対応するトランジスタを形成するために、パッシブマトリクス型よりもリソグラフィ法を用いる工程数が増え、作製工程も複雑になってしまう。 On the other hand, in the case of an active matrix light-emitting device in which the current supply to each light-emitting element can be controlled by a transistor, the selected light-emitting element and the other light-emitting elements can be electrically separated by the transistor. it can. Accordingly, only the selected light emitting element needs to be charged, so that the passive matrix type is less likely to vary in charging time, and uneven luminance can be suppressed. However, in the case of an active matrix light-emitting device, in order to form a transistor corresponding to each light-emitting element, the number of steps using a lithography method is increased compared to the passive matrix type, and the manufacturing process becomes complicated.
本発明は上述した問題に鑑み、充電時間のばらつきにより輝度の不均一さが生じるのを防ぎ、なおかつリソグラフィ法を用いた工程数を抑え、より簡単な作製工程を用いて形成することができる発光装置及び発光装置の作製方法の提案を課題とする。 In view of the above-described problems, the present invention prevents light emission non-uniformity due to variation in charging time, reduces the number of steps using a lithography method, and can be formed using a simpler manufacturing process. It is an object to provide a device and a method for manufacturing a light-emitting device.
本発明では、選択された発光素子と他の発光素子とを電気的に切り離すことができるトランジスタを、該発光素子と直列に接続するように形成する。具体的に本発明の発光装置は、複数の画素がマトリクス状に画素部に形成されており、各画素は、発光素子と、該発光素子と直列に接続された薄膜トランジスタ(TFT)とを有している。そして複数の走査線によって上記TFTの動作が制御され、1行分の画素が選択される。該1行分の画素は、複数の信号線によって順にまたは同時に選択され、選択された画素の発光素子は、ビデオ信号の電流値に見合った値の輝度で発光する。 In the present invention, a transistor capable of electrically separating a selected light emitting element from another light emitting element is formed so as to be connected in series with the light emitting element. Specifically, in the light-emitting device of the present invention, a plurality of pixels are formed in a pixel portion in a matrix, and each pixel includes a light-emitting element and a thin film transistor (TFT) connected in series with the light-emitting element. ing. The operation of the TFT is controlled by a plurality of scanning lines, and pixels for one row are selected. The pixels for one row are selected sequentially or simultaneously by a plurality of signal lines, and the light emitting elements of the selected pixels emit light with a luminance corresponding to the current value of the video signal.
上記構成を有する発光装置では、信号線を共有する1列の画素が、走査線によって順に選択されることになる。そして各画素に形成されたTFTによって、選択された画素の発光素子のみが信号線に電気的に接続され、他の画素の発光素子は信号線から電気的に切り離される。よって、選択された発光素子のみ充電を行なえばよいので、従来のトランジスタを用いないパッシブマトリクス型の発光装置よりも充電時間のばらつきが生じにくく、輝度の不均一さを抑えることができる。 In the light emitting device having the above configuration, one column of pixels sharing the signal line is sequentially selected by the scanning line. Only the light emitting element of the selected pixel is electrically connected to the signal line by the TFT formed in each pixel, and the light emitting elements of the other pixels are electrically disconnected from the signal line. Therefore, only the selected light-emitting element needs to be charged, so that variation in charging time is less likely to occur than in a passive matrix light-emitting device that does not use a conventional transistor, and luminance unevenness can be suppressed.
また本発明では、上記構成を有する発光装置を、スクリーン印刷法、オフセット印刷法に代表される印刷法、液滴吐出法を用いて形成する。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味する。上記印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、信号線、走査線に代表される各種配線、TFTのゲート電極、発光素子の電極などを形成することが可能になる。ただし、本発明の発光装置は、パターンを形成する全ての工程に、印刷法または液滴吐出法を用いる必要はない。よって、例えば配線及びゲート電極の形成には印刷法または液滴吐出法を用い、半導体膜のパターニングにはリソグラフィ法を用いる、というように、少なくとも一部の工程において印刷法または液滴吐出法を用いていれば良く、リソグラフィ法も併用していても良い。またパターニングの際に用いるマスクは、印刷法または液滴吐出法で形成しても良い。 In the present invention, the light-emitting device having the above structure is formed by a screen printing method, a printing method typified by an offset printing method, or a droplet discharge method. The droplet discharge method means a method of forming a predetermined pattern by discharging droplets containing a predetermined composition from the pores. By using the above printing method and droplet discharge method, various wirings typified by signal lines and scanning lines, TFT gate electrodes, light emitting element electrodes, etc. can be formed without using an exposure mask. become. However, in the light emitting device of the present invention, it is not necessary to use a printing method or a droplet discharge method for all the steps of forming a pattern. Therefore, for example, a printing method or a droplet discharge method is used in at least a part of the process, for example, a printing method or a droplet discharge method is used for forming a wiring and a gate electrode, and a lithography method is used for patterning a semiconductor film. What is necessary is just to use, and the lithography method may be used together. A mask used for patterning may be formed by a printing method or a droplet discharge method.
なお、通常のアクティブマトリクス型の発光装置の場合、ビデオ信号の画素への入力を制御するTFTと、該ビデオ信号に従って発光素子への電流の供給を制御するTFTとの、少なくとも2つのTFTを各画素に有している。一方、本発明の発光装置では、通常のアクティブマトリクス型の発光装置よりも、画素内のTFTの数を少なくすることができる。よって、パターンをリソグラフィ法よりも高精細化することが難しい印刷法や液滴吐出法の場合に適している。 Note that in the case of a normal active matrix light-emitting device, each TFT includes at least two TFTs: a TFT that controls input of a video signal to a pixel and a TFT that controls supply of current to the light-emitting element in accordance with the video signal. It has in the pixel. On the other hand, in the light emitting device of the present invention, the number of TFTs in a pixel can be reduced as compared with a normal active matrix light emitting device. Therefore, it is suitable for a printing method or a droplet discharge method in which it is difficult to make a pattern with higher definition than a lithography method.
またアクティブマトリクス型の発光装置の場合、発光素子への電流の供給を制御するTFTの、閾値電圧、移動度などの特性のばらつきは、発光素子に供給される電流のばらつき、延いては画素間における輝度のばらつきの要因となる。本発明の発光装置では、画素に形成されているTFTをスイッチング素子として用い、各画素の発光素子に供給される電流の値は、駆動回路において直接制御する。従って、TFTの特性のばらつきにより、画素間の輝度のばらつきが生じるのを防ぐことができる。 In the case of an active matrix light-emitting device, variations in characteristics such as threshold voltage and mobility of TFTs that control supply of current to the light-emitting elements are caused by variations in current supplied to the light-emitting elements, and thus between pixels. Causes variations in luminance. In the light emitting device of the present invention, the TFT formed in the pixel is used as a switching element, and the value of the current supplied to the light emitting element of each pixel is directly controlled in the drive circuit. Therefore, it is possible to prevent variation in luminance between pixels due to variation in TFT characteristics.
なお本発明の発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程において、発光素子が完成する前の一形態に相当する素子基板を範疇に含めていても良い。具体的に素子基板は、電流を発光素子に供給するための手段(TFT)を複数の各画素に有している。そして素子基板は、発光素子の第1の電極のみが形成された状態であっても良いし、第1の電極となる導電膜を形成した後であって、パターニングして第1の電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。 Note that the light-emitting device of the present invention includes a panel in which a light-emitting element is sealed, and a module in which an IC or the like including a controller is mounted on the panel. Furthermore, in the process of manufacturing the light emitting device, the present invention may include in its category an element substrate corresponding to one mode before the light emitting element is completed. Specifically, the element substrate has means (TFT) for supplying current to the light emitting element in each of the plurality of pixels. The element substrate may be in a state where only the first electrode of the light-emitting element is formed, or after the conductive film to be the first electrode is formed and patterned to form the first electrode. It may be in the state before being applied, and all forms are applicable.
また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはOLED(Organic Light Emitting Diode)や、FED(Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)等が含まれる。 In addition, in this specification, the light-emitting element includes, in its category, an element whose luminance is controlled by current or voltage. Specifically, the light-emitting element is used for OLED (Organic Light Emitting Diode) and FED (Field Emission Display). MIM type electron source elements (electron emitting elements) and the like are included.
本発明では、選択された発光素子のみ充電を行なえばよいので、従来のトランジスタを用いないパッシブマトリクス型の発光装置よりも充電時間のばらつきが生じにくく、輝度の不均一さを抑えることができる。また発光にたどり着くまでの充電時間を飛躍的に短くすることができ、応答速度が非常に高速だという電界発光材料のメリットを生かしやすい。そして従来のパッシブマトリクス型の発光装置とは異なり、画素数を増やしても、充電時間の増加を抑えることができ、パネルの大型化に向いている。 In the present invention, only the selected light-emitting element needs to be charged, so that variation in charging time is less likely to occur than in a passive matrix light-emitting device that does not use a conventional transistor, and luminance unevenness can be suppressed. In addition, the charging time until reaching light emission can be drastically shortened, and it is easy to take advantage of the electroluminescent material that the response speed is very high. Unlike a conventional passive matrix light-emitting device, an increase in charging time can be suppressed even when the number of pixels is increased, which is suitable for an increase in the size of a panel.
また、本発明では、通常のアクティブマトリクス型の発光装置よりも、画素内のTFTの数を少なくすることができる。よって、印刷法や液滴吐出法の場合だと、リソグラフィ法の場合よりも、パターンを高精細化することが難しかったとしても、画素のサイズをある程度抑えることができる。 In the present invention, the number of TFTs in a pixel can be reduced as compared with a normal active matrix light-emitting device. Therefore, in the case of the printing method or the droplet discharge method, the size of the pixel can be suppressed to some extent even if it is difficult to make the pattern highly precise than in the case of the lithography method.
また本発明では、画素に形成されているTFTをスイッチング素子として用い、各画素の発光素子に供給される電流の値は、駆動回路において直接制御する。従って、TFTの特性のばらつきにより、画素間の輝度のばらつきが生じるのを防ぐことができる。 In the present invention, the TFT formed in the pixel is used as a switching element, and the value of the current supplied to the light emitting element of each pixel is directly controlled in the drive circuit. Therefore, it is possible to prevent variation in luminance between pixels due to variation in TFT characteristics.
また液滴吐出法、印刷法を用いてパターンを形成することで、リソグラフィ法で行なわれるフォトレジストの成膜、露光、現像、エッチング、剥離などの一連の工程を簡略化することができる。また、液滴吐出法、印刷法だと、リソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、発光装置の作製に費やされるコストを抑えることができる。 Further, by forming a pattern using a droplet discharge method or a printing method, a series of steps such as photoresist film formation, exposure, development, etching, and peeling performed by a lithography method can be simplified. Further, unlike the lithography method, the droplet discharge method and the printing method do not waste material that is removed by etching. Further, it is not necessary to use an expensive exposure mask, so that the cost for manufacturing the light-emitting device can be suppressed.
次に、本発明の発光装置の構成について説明する。図1(A)に、発光素子をカバー材で封止する前の、素子基板の上面図を示す。図1(A)に示す素子基板101は、画素部102と、信号及び電源電圧の画素部への供給を行なうための接続端子103とが形成されている。図1(B)に、画素部102の回路図を示す。
Next, the structure of the light emitting device of the present invention will be described. FIG. 1A shows a top view of an element substrate before the light emitting element is sealed with a cover material. The
図1(B)に示すように、画素部102には複数の画素104が形成されている。画素104は、TFT105と、発光素子106とを有している。発光素子106は、第1の電極と、第1の電極上に形成された電界発光層と、電界発光層上に形成された第2の電極とを有している。有する第1の電極と第2の電極は、いずれか一方が陽極、他方が陰極に相当する。この第1の電極と第2の電極の間に順方向バイアスの電圧を印加し、電流を供給することで、発光素子106を発光させることができる。電界発光層において得られる発光には、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。
As shown in FIG. 1B, a plurality of
なお図1(B)では、第2の電極が画素間で電気的に切り離されている様子を示しているが、本発明はこの構成に限定されない。第1の電極は画素間において電気的に切り離しておくが、第2の電極は電気的に全て接続されていても良い。なお従来のパッシブマトリクス型の発光装置では、第2の電極を列ごと或いは行ごとに分離させて形成しなくてはならないが、本発明では第2の電極を分離する必要がないので、第2の電極の作製工程を簡素化することができるというメリットを有する。また、カラーの映像を表示するために、光の三原色に対応した画素を形成している場合、各色に対応する画素ごとに第2の電極を電気的に接続しておいても良い。 Note that FIG. 1B illustrates a state where the second electrode is electrically separated between pixels, but the present invention is not limited to this structure. Although the first electrode is electrically separated between the pixels, the second electrode may be electrically connected. Note that in the conventional passive matrix light-emitting device, the second electrode must be formed separately for each column or row. However, in the present invention, it is not necessary to separate the second electrode. It has the merit that the manufacturing process of this electrode can be simplified. Further, in the case where pixels corresponding to the three primary colors of light are formed to display a color image, the second electrode may be electrically connected to each pixel corresponding to each color.
そして各画素104は、複数の信号線(ここではS1〜S4)と、複数の走査線(ここではG1〜G3)とによって、その動作が制御されている。具体的に各画素のTFT105は、そのゲート電極が走査線G1〜G3のいずれか1つと接続されており、ソース領域とドレイン領域は、いずれか一方が信号線S1〜S4のいずれか1つに、他方が発光素子106の第1の電極に接続されている。なお図1(B)では、各画素にTFTが1つづつ形成されている例を示しているが、複数のTFTを直列に接続していても良い。
The operation of each
なおTFT105は、活性層として非晶質半導体を用いていても、セミアモルファス半導体(微結晶半導体)を用いていても、有機半導体を用いていても良い。特に、アモルファス半導体、セミアモルファス半導体を用いたTFTは多結晶半導体を用いたTFTよりも作製工程が少ない分、コスト、歩留まりを高くすることができるというメリットを有している。また半導体膜の成膜後に結晶化の工程を設ける必要がないので、比較的パネルの大型化が容易である。ただし、アモルファス半導体またはセミアモルファス半導体をTFT105の活性層として用いる場合、ある程度の移動度を確保することができるn型であることが望ましい。
Note that the
セミアモルファス半導体とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが520cm-1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。 A semi-amorphous semiconductor is a film containing a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal). This semi-amorphous semiconductor is a semiconductor having a third state which is stable in terms of free energy, and is a crystalline one having a short-range order and having a lattice strain, and having a grain size of 0.5 to 20 nm. It can be dispersed in a single crystal semiconductor. The semi-amorphous semiconductor has its Raman spectrum shifted to a lower wavenumber than 520 cm −1 , and diffraction peaks of (111) and (220), which are considered to be derived from the Si crystal lattice in X-ray diffraction, are observed. . Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Here, for convenience, such a semiconductor is referred to as a semi-amorphous semiconductor (SAS). Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained.
次に、図1(B)に示す画素部104の動作について説明する。まず走査線G1〜G3が順に選択される。走査線が選択されると、該走査線を有する1行分の画素において、TFT105がオンになる。この状態で、信号線S1〜S4に、順にまたは並行してビデオ信号に基づく電流が供給されると、該電流がオンになっているTFT105を通して発光素子106に供給される。発光素子は供給された電流の値に従って、その輝度が制御される。
Next, operation of the
なお図1では示していないが、基板101上に保護回路を設けていても良い。保護回路により放電経路を確保することができるので、信号及び電源電圧が有する雑音や、何らかの理由によって絶縁膜にチャージングされた電荷によって、基板101に形成された半導体素子が劣化あるいは絶縁破壊されるのを防ぐことができる。具体的に図1(A)の場合、接続端子103と画素部101とを電気的に接続している配線に、保護回路を接続することができる。なお図1(A)では、画素部102の動作を制御するための信号線駆動回路、走査線駆動回路は基板101上に形成していない。信号線駆動回路、走査線駆動回路を基板101上に形成している場合は上記保護回路に加え、接続端子103と信号線駆動回路とを電気的に接続している配線、接続端子103と走査線駆動回路とを電気的に接続している配線、信号線駆動回路と画素部102とを電気的に接続している配線(信号線)、走査線駆動回路と画素部102とを電気的に接続している配線(走査線)に、それぞれ保護回路を接続することができる。
Although not shown in FIG. 1, a protective circuit may be provided over the
なおビデオ信号はアナログであることが前提であるが、TFTの移動度が高められるのならばデジタルであっても良い。ビデオ信号がデジタルである場合、発光素子が発光する時間を制御することで階調を表示する時間階調方式であっても良いし、発光素子が発光する画素の面積により階調を表示する面積階調方式であっても良い。 The video signal is assumed to be analog, but may be digital if the mobility of the TFT can be increased. When the video signal is digital, a time gray scale method in which a gray scale is displayed by controlling a time during which the light emitting element emits light may be used. A gradation method may be used.
次に、本発明の発光装置の、より具体的な構成とその作製方法について、図2〜図4を用いて説明する。 Next, a more specific structure and a manufacturing method of the light-emitting device of the present invention will be described with reference to FIGS.
まず、TFT及び発光素子を形成する基板200を用意する。具体的に基板200は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、SUS基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。基板200の表面を、CMP法などの研磨により平坦化しておいても良い。
First, a
上述した基板200の表面に、液滴吐出法、印刷法を用いて形成される導電膜または絶縁膜の、密着性を高めるための前処理を施す。密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を基板200の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を基板200の表面に付着させる方法、基板200の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む絶縁膜(以下、シロキサン系絶縁膜と呼ぶ)等が挙げられる。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有していても良い。
Pretreatment for improving the adhesion of the conductive film or the insulating film formed by using the droplet discharge method or the printing method is performed on the surface of the
なお、基板200に付着させる金属または金属化合物が導電性を有する場合、半導体素子の正常な動作が妨げられない程度に、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば1〜10nmとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、基板200の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
Note that in the case where the metal or the metal compound attached to the
本実施の形態では、光触媒反応により密着性を高めることができるZnOまたはTiO2などの光触媒を基板200の表面に付着させる。具体的には、ZnOまたはTiO2を溶媒に分散させ、基板200の表面に撒布したり、Znの化合物またはTiの化合物を基板200の表面に付着させた後、酸化させたり、ゾル−ゲル法を用いたりすることで、結果的にZnOまたはTiO2を基板200の表面に付着させることができる。
In this embodiment mode, a photocatalyst such as ZnO or TiO 2 that can improve adhesion by a photocatalytic reaction is attached to the surface of the
次に密着性を高めるための前処理が施された基板200の表面上に、液滴吐出法または各種印刷法を用いて、ゲート電極201を形成する。具体的に、ゲート電極には、Ag、Au、Cu、Pdなどの金属、金属化合物を1つまたは複数有する導電材料を用いる。なお、分散剤により凝集を抑え、溶液に分散させることができるならば、Cr、Mo、Ti、Ta、W、Alなどの金属、金属化合物を1つまたは複数有する導電材料を用いることも可能である。また液滴吐出法または各種印刷法による導電材料の成膜を複数回行なうことで、複数の導電膜が積層されたゲート電極を形成することも可能である。
Next, the
液滴吐出法を用いる場合、有機系または無機系の溶媒に該導電材料を分散させたものを、ノズルから滴下した後、室温において乾燥または焼成することで、形成することができる。具体的に本実施の形態では、テトラデカンにAgを分散させた溶液を滴下し、200℃〜300℃で1min〜50hr焼成することで溶媒を除去し、ゲート電極201を形成する。有機系の溶媒を用いる場合、上記焼成を酸素雰囲気下で行なうことで、効率的に溶媒を除去することができ、ゲート電極201の抵抗をより下げることができる。なお図示しないが、この工程でゲート電極201に接続した走査線も、同時に形成することができる。
In the case of using a droplet discharge method, a conductive material dispersed in an organic or inorganic solvent is dropped from a nozzle and then dried or baked at room temperature. Specifically, in this embodiment, a solution in which Ag is dispersed in tetradecane is dropped, and the solvent is removed by baking at 200 ° C. to 300 ° C. for 1 min to 50 hr, whereby the
なお、液滴吐出法を用いた場合、パターンの精度は、液滴1ドットあたりの吐出量、該溶液の表面張力、液滴が滴下される基板200の表面の撥水性などに依存する。そのため、所望するパターンの精度に合わせて、これらの条件を最適化することが望ましい。
When the droplet discharge method is used, the accuracy of the pattern depends on the discharge amount per dot of the droplet, the surface tension of the solution, the water repellency of the surface of the
ここで、液滴吐出法でAgを吐出する前に、酸化チタンを基板の表面に付着させた場合における、Agの密着性の評価について説明する。まずガラス基板上にスパッタ法を用いてチタンを1〜5nmの膜厚で成膜した。そして230℃の焼成により成膜したチタンを酸化し、酸化チタンとした。このとき、酸化チタンで形成されている膜のシート抵抗を測定したところ、装置の測定可能の下限値1×10-6Ω/□よりも低くなったため、十分絶縁性が高いことが確認された。 Here, the evaluation of the adhesiveness of Ag when titanium oxide is adhered to the surface of the substrate before Ag is ejected by the droplet ejection method will be described. First, a titanium film having a thickness of 1 to 5 nm was formed on a glass substrate by sputtering. The titanium film formed by baking at 230 ° C. was oxidized to form titanium oxide. At this time, when the sheet resistance of the film formed of titanium oxide was measured, it became lower than the lower limit of 1 × 10 −6 Ω / □ that can be measured by the apparatus, so that it was confirmed that the insulation was sufficiently high. .
次に、液滴吐出法を用いてAgを16箇所のエリアに滴下した後、230℃で焼成した。なお焼成後、16箇所の各エリアに形成された、短冊形のAg膜は、長さ1cm、幅200〜300μm、厚さ400〜500nmの寸法となった。 Next, Ag was dropped onto 16 areas using a droplet discharge method, and then fired at 230 ° C. In addition, after baking, the strip-shaped Ag film | membrane formed in each area of 16 places became a dimension of length 1cm, width 200-300 micrometers, and thickness 400-500 nm.
上記Ag膜が形成された基板に、カプトン(R)テープを貼った後、該テープを剥がすことでAg膜の密着性を確認したところ、テープを剥がした後もAg膜の剥離は見られなかった。また上記Ag膜が形成された基板を、0.5wt%のHF水溶液に1分間浸した後、流水洗浄を行なうことで膜の密着性を確認したところ、全てのAg膜が剥がれず基板上に残存していた。なお、チタン酸化膜を溶媒に分散させた溶液を、基板の表面に撒布することで、酸化チタンを基板の表面に付着させた場合も、同様の結果が得られた。ちなみに、素のガラス基板、表面をCMP研磨したガラス基板、非晶質珪素膜、窒化珪素膜または酸化珪素膜を形成したガラス基板を用いた場合には、若干の違いはあるものの、いずれも数本程度しかAg膜は残存しなかった。従って、酸化チタンにより高い密着性が得られていると考えられる。 After the Kapton (R) tape was applied to the substrate on which the Ag film was formed, the adhesion of the Ag film was confirmed by removing the tape, and the Ag film was not peeled even after the tape was removed. It was. The substrate on which the Ag film was formed was immersed in a 0.5 wt% HF aqueous solution for 1 minute and then washed with running water to confirm the adhesion of the film. As a result, all the Ag film was not peeled off and was deposited on the substrate. It remained. The same result was obtained when titanium oxide was adhered to the surface of the substrate by spreading a solution in which the titanium oxide film was dispersed in the solvent on the surface of the substrate. By the way, when using a bare glass substrate, a glass substrate with a CMP polished surface, a glass substrate on which an amorphous silicon film, a silicon nitride film or a silicon oxide film is formed, there are some differences, but there are Only about this amount of Ag film remained. Therefore, it is considered that high adhesion is obtained by titanium oxide.
次に、ゲート電極201を覆うようにゲート絶縁膜202を形成する。ゲート絶縁膜202は、例えば酸化珪素、窒化珪素または窒化酸化珪素等の絶縁膜を用いることができる。ゲート絶縁膜202は、単層の絶縁膜を用いても良いし、複数の絶縁膜を積層していても良い。本実施の形態では、窒化珪素、酸化珪素、窒化珪素が順に積層された絶縁膜を、ゲート絶縁膜202として用いる。また成膜方法は、プラズマCVD法、スパッタ法などを用いることができる。低い成膜温度でゲートリーク電流を抑えることができる緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。また窒化アルミニウムをゲート絶縁膜202として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、TFTで発生した熱を効率的に発散させることができる。
Next, a
次に図2(B)に示すように、発光素子が有する第1の電極203をゲート絶縁膜202上に形成する。なお本実施の形態では、第1の電極203が陽極、後に形成される第2の電極217が陰極に相当するが、本発明はこの構成に限定されない。第1の電極203が陰極、第2の電極217が陽極に相当していても良い。
Next, as illustrated in FIG. 2B, the
陽極には、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを用いても良い。また陽極として上記透光性酸化物導電材料の他に、例えばTiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電材料以外の材料で陽極側から光を取り出す場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成する。 For the anode, other light-transmitting oxide conductive materials such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), and gallium-added zinc oxide (GZO) can be used. . Indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In addition to the light-transmitting oxide conductive material as an anode, in addition to a single layer film made of, for example, one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., titanium nitride and A stack of a film containing aluminum as its main component, a three-layer structure of a titanium nitride film, a film containing aluminum as its main component, and a titanium nitride film can be used. However, when light is extracted from the anode side with a material other than the light-transmitting oxide conductive material, the light-transmitting oxide film is formed to have a film thickness that allows light to pass (preferably, about 5 nm to 30 nm).
本実施の形態では、陽極に相当する第1の電極203として、ITSOを用いる。なお第1の電極203は、スパッタ法、液滴吐出法または印刷法を用いて形成することが可能である。液滴吐出法または印刷法を用いる場合、マスクを用いなくても第1の電極203を形成することが可能である。またスパッタ法を用いる場合でも、リソグラフィー法において用いるレジストを、液滴吐出法または印刷法で形成することで、露光用のマスクを別途用意しておく必要がなくなり、よってコストの削減に繋がる。
In this embodiment mode, ITSO is used as the
なお第1の電極203は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またCMP法を用いた研磨後に、陽極の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
Note that the
次に図2(C)に示すように、第1の半導体膜204を形成する。第1の半導体膜204は非晶質(アモルファス)半導体またはセミアモルファス半導体(SAS)で形成することができる。本実施の形態では、第1の半導体膜204としてセミアモルファス半導体を用いる。セミアモルファス半導体は、非晶質半導体よりも結晶性が高く高い移動度が得られ、また多結晶半導体と異なり結晶化させるための工程を増やさずとも形成することができる。
Next, as shown in FIG. 2C, a
非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4、Si2H6が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。 An amorphous semiconductor can be obtained by glow discharge decomposition of a silicide gas. Typical silicide gases include SiH 4 and Si 2 H 6 . This silicide gas may be diluted with hydrogen, hydrogen and helium.
またSASも珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、SASの形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、CH4、C2H6などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体、F2などを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。SASを第1の半導体膜として用いたTFTは、1〜10cm2/Vsecや、それ以上の移動度を得ることができる。 SAS can also be obtained by glow discharge decomposition of silicide gas. A typical silicide gas is SiH 4 , and in addition, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4 and the like can be used. In addition, it is easy to form a SAS by diluting and using this silicide gas with hydrogen or a gas obtained by adding one or more kinds of rare gas elements selected from helium, argon, krypton, and neon to hydrogen. It can be. It is preferable to dilute the silicide gas at a dilution rate in the range of 2 to 1000 times. Furthermore, a carbide gas such as CH 4 or C 2 H 6 , a germanium gas such as GeH 4 or GeF 4 , F 2 or the like is mixed in the silicide gas, so that the energy bandwidth is 1.5-2. You may adjust to 4 eV or 0.9-1.1 eV. A TFT using SAS as the first semiconductor film can obtain a mobility of 1 to 10 cm 2 / Vsec or more.
また異なるガスで形成されたSASを複数積層することで、第1の半導体膜を形成しても良い。例えば、上述した各種ガスのうち、弗素原子を含むガスを用いて形成されたSASと、水素原子を含むガスを用いて形成されたSASとを積層して、第1の半導体膜を形成することができる。 Alternatively, the first semiconductor film may be formed by stacking a plurality of SAS formed of different gases. For example, among the various gases described above, a first semiconductor film is formed by stacking a SAS formed using a gas containing a fluorine atom and a SAS formed using a gas containing a hydrogen atom. Can do.
勿論、グロー放電分解による被膜の反応生成は減圧下で行なうが、圧力は概略0.1Pa〜133Paの範囲で行なえば良い。グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すれば良い。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzとする。基板加熱温度は300℃以下でよく、好ましくは100〜250℃とする。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020atoms/cm3以下とすることが望ましく、特に、酸素濃度は5×1019atoms/cm3以下、好ましくは1×1019atoms/cm3以下とする。 Of course, the reaction of the coating by glow discharge decomposition is performed under reduced pressure, but the pressure may be in the range of about 0.1 Pa to 133 Pa. The power for forming the glow discharge may be high frequency power of 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The pressure is in the range of approximately 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300 ° C. or less, preferably 100 to 250 ° C. As an impurity element in the film, impurities of atmospheric components such as oxygen, nitrogen, and carbon are desirably 1 × 10 20 atoms / cm 3 or less, and in particular, the oxygen concentration is preferably 5 × 10 19 atoms / cm 3 or less. Is 1 × 10 19 atoms / cm 3 or less.
なお、Si2H6と、GeF4またはF2とを用いて半導体膜を形成する場合、半導体膜のより基板に近い側から結晶が成長するので、基板に近い側ほど半導体膜の結晶性が高い。よって、ゲート電極が第1の半導体膜よりも基板により近いボトムゲート型のTFTの場合、第1の半導体膜のうち基板に近い側の結晶性が高い領域をチャネル形成領域として用いることができるので、移動度をより高めることができ、適している。 Note that in the case where a semiconductor film is formed using Si 2 H 6 and GeF 4 or F 2 , crystals grow from a side closer to the substrate of the semiconductor film, so that the crystallinity of the semiconductor film becomes closer to the side closer to the substrate. high. Therefore, in the case of a bottom-gate TFT whose gate electrode is closer to the substrate than the first semiconductor film, a region having high crystallinity on the side close to the substrate in the first semiconductor film can be used as a channel formation region. Suitable for, can increase the mobility more.
また、SiH4と、H2とを用いて半導体膜を形成する場合、半導体膜の表面により近い側ほど大きい結晶粒が得られる。よって、第1の半導体膜がゲート電極よりも基板により近いトップゲート型のTFTの場合、第1の半導体膜のうち基板から遠い側の結晶性が高い領域をチャネル形成領域として用いることができるので、移動度をより高めることができ、適している。 Further, when a semiconductor film is formed using SiH 4 and H 2 , larger crystal grains can be obtained on the side closer to the surface of the semiconductor film. Therefore, in the case of a top-gate TFT in which the first semiconductor film is closer to the substrate than the gate electrode, a region having high crystallinity on the side far from the substrate in the first semiconductor film can be used as a channel formation region. Suitable for, can increase the mobility more.
また、SASは、価電子制御を目的とした不純物を意図的に添加しないときに弱いn型の導電型を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行なうため酸素が半導体膜中に混入しやすいためである。そこで、TFTのチャネル形成領域を設ける第1の半導体膜に対しては、p型を付与する不純物を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。p型を付与する不純物としては、代表的には硼素であり、B2H6、BF3などの不純物気体を1ppm〜1000ppmの割合で珪化物気体に混入させると良い。例えば、p型を付与する不純物としてボロンを用いる場合、該ボロンの濃度を1×1014〜6×1016atoms/cm3とすると良い。 In addition, SAS shows a weak n-type conductivity when impurities intended for valence electron control are not intentionally added. This is because oxygen is easily mixed into the semiconductor film because glow discharge with higher power is performed than when an amorphous semiconductor is formed. Therefore, the threshold value can be controlled by adding an impurity imparting p-type to the first semiconductor film provided with the channel formation region of the TFT at the same time as or after the film formation. It becomes possible. The impurity imparting p-type is typically boron, and an impurity gas such as B 2 H 6 or BF 3 may be mixed in the silicide gas at a rate of 1 ppm to 1000 ppm. For example, when boron is used as an impurity imparting p-type conductivity, the boron concentration is preferably 1 × 10 14 to 6 × 10 16 atoms / cm 3 .
次に、第1の半導体膜204のうち、チャネル形成領域となる部分と重なるように、第1の半導体膜204上に保護膜205を形成する。保護膜205は液滴吐出法または印刷法を用いて形成しても良いし、CVD法、スパッタ法などを用いて形成しても良い。保護膜205といて、酸化珪素、窒化珪素、窒化酸化珪素などの無機絶縁膜、シロキサン系絶縁膜などを用いることができる。またこれらの膜を積層し、保護膜205として用いても良い。本実施の形態では、プラズマCVD法で形成された窒化珪素、液滴吐出法で形成されたシロキサン系絶縁膜を積層して、保護膜205として用いる。この場合、窒化珪素のパターニングは、液滴吐出法で形成されたシロキサン系絶縁膜をマスクとして用い行なうことができる。
Next, a
次に図2(D)に示すように、第1の半導体膜204のパターニングを行なう。第1の半導体膜204のパターニングは、リソグラフィー法を用いても良いし。液滴吐出法または印刷法で形成されたレジストをマスクとして用いても良い。後者の場合、露光用のマスクを別途用意しておく必要がなくなり、よってコストの削減に繋がる。本実施の形態では、液滴吐出法で形成されたレジスト206を用い、パターニングする例を示す。なおレジスト206は、ポリイミド、アクリルなどの有機樹脂を用いることができる。そして、レジスト206を用いたドライエッチングにより、パターニングされた第1の半導体膜207が形成される。
Next, as shown in FIG. 2D, the
次に図3(A)に示すように、パターニングされた第1の半導体膜207を覆うように、第2の半導体膜208を形成する。第2の半導体膜208には、一導電型を付与する不純物を添加しておく。nチャネル型のTFTを形成する場合には、第2の半導体膜208に、n型を付与する不純物、例えばリンを添加すれば良い。具体的には、珪化物気体にPH3などの不純物気体を加え、第2の半導体膜208を形成すれば良い。一導電型を有する第2の半導体膜208は、第1の半導体膜204にセミアモルファス半導体、非晶質半導体で形成することができる。
Next, as shown in FIG. 3A, a
なお本実施の形態では、第2の半導体膜208を第1の半導体膜207と接するように形成しているが、本発明はこの構成に限定されない。第1の半導体膜207と第2の半導体膜208の間に、LDD領域として機能する第3の半導体膜を形成しておいても良い。この場合、第3の半導体膜は、セミアモルファス半導体または非晶質半導体で形成する。そして、第3の半導体膜は、導電型を付与するための不純物を意図的に添加しなくとも、もともと弱いn型の導電型を示す。よって第3の半導体膜には、導電型を付与するための不純物を添加してもしなくても、LDD領域として用いることができる。
Note that in this embodiment mode, the
次に図3(B)に示すように、配線209、210を液滴吐出法または印刷法を用いて形成し、該配線209、210をマスクとして用い、第2の半導体208をエッチングする。第2の半導体208のエッチングは、真空雰囲気下もしくは大気圧雰囲気下におけるドライエッチングで行なうことができる。上記エッチングにより、第2の半導体208からソース領域またはドレイン領域として機能する、2つの第2の半導体211、212が形成され、さらに第1の電極203の一部が露出される。第2の半導体208をエッチングする際、保護膜205によって、第1の半導体膜207がオーバーエッチングされるのを防ぐことができる。
Next, as illustrated in FIG. 3B,
配線209、210は、ゲート電極201と同様に形成することができる。具体的には、Ag、Au、Cu、Pdなどの金属、金属化合物を1つまたは複数有する導電材料を用いる。液滴吐出法を用いる場合、有機系または無機系の溶媒に該導電材料を分散させたものを、ノズルから滴下した後、室温において乾燥または焼成することで、形成することができる。分散剤により凝集を抑え、溶液に分散させることができるならば、Cr、Mo、Ti、Ta、W、Alなどの金属、金属化合物を1つまたは複数有する導電材料を用いることも可能である。焼成は酸素雰囲気下で行ない、配線209、210の抵抗を下げるようにしても良い。また液滴吐出法または各種印刷法による導電材料の成膜を複数回行なうことで、複数の導電膜が積層された配線209、210を形成することも可能である。
The
図3(C)に、図3(B)に示す発光装置の、上面図を示す。図3(B)は、図3(C)のA−A’における断面図に相当する。213は、後に形成される発光素子218への電流の供給を制御するためのTFTに相当する。また配線209は信号線として機能する。配線210は、TFT213と発光素子218とを電気的に接続する機能を有している。またゲート電極201は、走査線214と電気的に接続されている。
FIG. 3C illustrates a top view of the light-emitting device illustrated in FIG. FIG. 3B corresponds to a cross-sectional view taken along a line AA ′ in FIG.
次に図4(A)に示すように、TFT213及び第1の電極203の端部を覆うように、隔壁215を形成する。隔壁215は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁215に用い、第1の電極203上に開口部220を形成し、その開口部220の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第1の電極203と後に形成される第2の電極217とが接続してしまうのを防ぐことができる。このとき、マスクを液滴吐出法または印刷法で形成することができる。また隔壁215自体を、液滴吐出法または印刷法で形成することもできる。なお隔壁215は開口部220を有している。図4(B)に、図4(A)に示す発光装置の、上面図を示す。図4(A)は、図4(B)のA−A’における断面図に相当する。開口部220において第1の電極203が一部露出している。
Next, as illustrated in FIG. 4A, a
次に電界発光層216を形成する前に、隔壁215及び第1の電極203に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理(真空ベーク)を行なっても良い。具体的には、基板の温度を200℃〜450℃、好ましくは250〜300℃で、0.5〜20時間程度、真空雰囲気下で加熱処理を行なう。望ましくは3×10-7Torr以下とし、可能であるならば3×10-8Torr以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層を成膜する場合、電界発光層を成膜する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、第1の電極203に紫外線を照射してもよい。
Next, before the
なお、本実施の形態ではゲート絶縁膜202のうち窒化珪素で形成されている絶縁膜と、ITSOで形成された第1の電極203とが接している。このように、窒化珪素または窒化酸化珪素を含む絶縁膜上に接するように、ITSOなどの透光性酸化物導電材料と酸化珪素を含む導電膜を用い、発光素子の第1の電極または第2の電極を形成することで、上述したどの材料の組み合わせよりも、発光素子の輝度を高めることができる。この場合、第1の電極203に含まれる酸化珪素によって、水分が付着しやすいので、上述した真空ベークは特に有効である。
Note that in this embodiment mode, the insulating film formed of silicon nitride in the
そして、隔壁215の開口部220において第1の電極203と接するように、電界発光層216を形成する。電界発光層216は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極に相当する第1の電極203上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお第1の電極203が陰極に相当する場合は、電界発光層216を、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層して形成する。
Then, an
なおモノクロの画像を表示する場合、もしくは白色の発光素子とカラーフィルターを用いてカラーの画像を表示する場合、電界発光層216の構造は全ての画素において同じである。三原色の光をそれぞれ発する3つの発光素子を用いてカラーの画像を表示する場合、電界発光層216は、対応する色ごとに材料、積層する層または膜厚を変えて塗り分けても良い。電界発光層を塗り分ける場合、液滴吐出法は材料の無駄がなく、工程も簡素化できるので、非常に有効である。なおカラーは、混色を用いたフルカラーであっても良いし、単一の色相を有する複数の画素を特定のエリアごとに配したエリアカラーであっても良い。
Note that when a monochrome image is displayed or when a color image is displayed using a white light emitting element and a color filter, the structure of the
なおカラーフィルターは、特定の波長領域の光を透過させることができる着色層と、場合によっては該着色層に加え、可視光を遮蔽することができる遮蔽膜とを有する場合がある。そしてカラーフィルターは、発光素子を封止するためのカバー材上に形成する場合もあれば、素子基板に形成する場合もありうる。いずれの場合においても、着色層または遮蔽膜は、印刷法または液滴吐出法を用いて形成することが可能である。 Note that the color filter may include a colored layer that can transmit light in a specific wavelength region and, in some cases, a shielding film that can shield visible light in addition to the colored layer. The color filter may be formed on a cover material for sealing the light emitting element or may be formed on an element substrate. In any case, the colored layer or the shielding film can be formed using a printing method or a droplet discharge method.
また電界発光層216は、高分子系有機化合物、中分子系有機化合物、低分子系有機化合物、無機化合物のいずれを用いていても、液滴吐出法で形成することが可能である。また中分子系有機化合物、低分子系有機化合物、無機化合物は蒸着法で形成しても良い。
The
そして電界発光層216を覆うように、第2の電極217を形成する。本実施の形態では、第2の電極217は陰極に相当する。第2の電極217の作製方法は、蒸着法、スパッタ法、液滴吐出法などを材料に合わせて使い分けることが好ましい。
Then, a
陰極は、仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの他の導電層を用いることも可能である。また陰極側から光を取り出す場合は、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層216に電子注入層を設けるのが望ましい。また透光性酸化物導電材料を用いずとも、陰極を光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成することで、陰極側から光を取り出すことができる。この場合、該陰極の上または下に接するように透光性酸化物導電材料を用いて透光性を有する導電層を形成し、陰極のシート抵抗を抑えるようにしても良い。
As the cathode, a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a low work function can be used. Specifically, alkali metals such as Li and Cs, and alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to CaF 2 and CaN, rare earth metals such as Yb and Er can be used. When an electron injection layer is provided, other conductive layers such as Al can be used. When light is extracted from the cathode side, other light-transmitting oxide conductive materials such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), and gallium-added zinc oxide (GZO) are used. It is possible to use. Indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In the case of using a light-transmitting oxide conductive material, it is desirable to provide an electron injection layer in the
隔壁215の開口部220において、第1の電極203と電界発光層216と第2の電極217が重なり合うことで、発光素子218が形成されている。
In the
なお、発光素子218からの光の取り出しは、第1の電極203側からであっても良いし、第2の電極217側からであっても良いし、その両方からであっても良い。上記3つの構成にうち、目的とする構成に合わせて、陽極、陰極ぞれぞれの材料及び膜厚を選択するようにする。
Note that light can be extracted from the light-emitting
なお発光素子218を覆うようにパッシベーション膜を形成しても良い。パッシベーション膜は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法、CVD法などで形成された窒化珪素膜等を用いるのが望ましい。また、例えば窒化炭素膜と窒化珪素を積層した膜、ポリスチレンを積層した膜など、をパッシベーション膜として用いても良い。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすいが内部応力の低い膜とを積層させて、パッシベーション膜として用いることも可能である。窒化珪素を用いる場合、低い成膜温度で緻密なパッシベーション膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、パッシベーション膜中に混入させると良い。
Note that a passivation film may be formed so as to cover the light-emitting
なお実際には、図4(A)、図4(B)に示す状態まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。 Actually, when the state shown in FIGS. 4A and 4B is completed, a protective film (laminate film, UV curable resin film, etc.) that is highly airtight and less degassed so as not to be exposed to the outside air. ) Or a cover material.
なお本実施の形態では、画素部を形成する工程について説明したが、セミアモルファス半導体を第1の半導体膜として用いる場合、走査線駆動回路を画素部と同じ基板上に形成することが可能である。またアモルファス半導体を用いたTFTで画素部を形成し、該画素部が形成された基板に別途形成された駆動回路を貼り付けても良い。 Note that although a process for forming a pixel portion is described in this embodiment mode, a scan line driver circuit can be formed over the same substrate as the pixel portion when a semi-amorphous semiconductor is used as the first semiconductor film. . Alternatively, a pixel portion may be formed using a TFT using an amorphous semiconductor, and a separately formed driver circuit may be attached to the substrate on which the pixel portion is formed.
なお図2〜図4では、第1の半導体膜と第2の半導体膜を別々の工程でパターニングしているが、本発明の発光装置はこの作製方法に限定されない。次に図5を用いて、第1の半導体膜と第2の半導体膜を同一のマスクを用いてパターニングする例について説明する。 Note that in FIGS. 2 to 4, the first semiconductor film and the second semiconductor film are patterned in separate steps; however, the light-emitting device of the present invention is not limited to this manufacturing method. Next, an example in which the first semiconductor film and the second semiconductor film are patterned using the same mask will be described with reference to FIGS.
まず上述した作製方法に従って、図2(C)に示す状態まで同様に作製する。次に図5(A)に示すように、第1の半導体膜204をパターニングする前に、第2の半導体膜230を成膜する。LDD領域として用いる第3の半導体膜を形成する場合は、第1の半導体膜204を形成した後、第3の半導体膜を形成し、それから第2の半導体膜230を形成するようにする。次に図5(B)に示すように、液滴吐出法または印刷法で形成したレジスト231をマスクとして用い、第1の半導体膜204及び第2の半導体膜230をパターニングする。図5(B)において、232、233はそれぞれパターニング後の第1の半導体膜及び第2の半導体膜に相当する。
First, according to the manufacturing method described above, the manufacturing process is similarly performed up to the state shown in FIG. Next, as shown in FIG. 5A, before the
次に図5(C)に示すように、液滴吐出法または印刷法で配線234、235を形成する。そして配線234、235をマスクとして用い、第2の半導体膜233を更にパターニングすることで、ソース領域またはドレイン領域として機能する2つの第2の半導体膜236、237が形成される。そして後は、図2〜図4に示した作製方法と同様に、隔壁240、電界発光層241、第2の電極242を形成することができる。
Next, as shown in FIG. 5C,
図5に示した作製方法を用いる場合、第1の電極203と配線235とが直接接するので、該接続部分における接触抵抗を低くすることができる。
When the manufacturing method illustrated in FIGS. 5A to 5C is used, the
また図2〜図4に示した作製方法及び図5に示した作製方法では、第2の半導体膜と、該第2の半導体膜に接している配線とを形成する前に、第1の電極を形成している例を示しているが、本発明はこの構成に限定されない。図6(A)に、図2〜図4に示した作製方法において、第2の半導体膜と、該第2の半導体膜に接している配線とを形成した後に、第1の電極を形成した、画素の断面図を示す。 In the manufacturing method illustrated in FIGS. 2 to 4 and the manufacturing method illustrated in FIG. 5, the first electrode is formed before forming the second semiconductor film and the wiring in contact with the second semiconductor film. However, the present invention is not limited to this configuration. 6A, the first electrode is formed after the second semiconductor film and the wiring in contact with the second semiconductor film are formed in the manufacturing method illustrated in FIGS. FIG. 3 shows a cross-sectional view of a pixel.
図6(A)において、601、602は、ソース領域またはドレイン領域として機能する第2の半導体膜に相当し、第2の半導体膜601上に接するように配線603が、第2の半導体膜602上に接するように配線604が形成されている。なお図6(A)では、第1の半導体膜606と第2の半導体膜601、602とを、図2〜図4に示した場合のように、同一のマスクを用いたパターニングにより形成しているが、本発明はこの構成に限定されず、図5の場合のように別途パターニングしていても良い。そして図6(A)では、配線604上に接するように、第1の電極605が形成されている。図6(A)に示すように、第2の半導体膜601、602と、該第2の半導体膜601、602に接している配線603、604とを形成した後に、第1の電極605を形成することで、第2の半導体膜601、602のパターニングの際にドライエッチングを用いることで、第1の電極605の表面が荒れるのを防ぐことができる。
6A,
また図2〜図4、図5、図6(A)では、第1の電極をゲート絶縁膜上に形成しているが本発明はこの構成に限定されない。図6(B)に、TFTを覆って層間絶縁膜を形成し、該層間絶縁膜上に第1の電極を形成した場合の、画素の断面図を示す。図6(B)では、TFT610と、該TFT610のソース領域またはドレイン領域と接続された配線611、612とが、層間絶縁膜613によって覆われており、該層間絶縁膜613上に第1の電極614が形成されている。層間絶縁膜613は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。層間絶縁膜613に、低誘電率材料(low-k材料)と呼ばれる材料を用いていても良い。そして第1の電極614と配線611とは、層間絶縁膜613のコンタクトホール内に形成されたピラー615を通して電気的に接続されている。
In FIGS. 2 to 4, 5, and 6A, the first electrode is formed over the gate insulating film, but the present invention is not limited to this structure. FIG. 6B is a cross-sectional view of the pixel in the case where an interlayer insulating film is formed so as to cover the TFT and the first electrode is formed over the interlayer insulating film. In FIG. 6B, a
図6(B)では、該ピラー615は層間絶縁膜613を形成する前に液滴吐出法を用いて形成されている。具体的には、導電材料を含む溶液を同じポイントに滴下し、液滴を重ねることでピラー615を形成する。ピラー615に用いる導電材料として、ITO、ITSOに代表される透光性酸化物導電材料を用いることができる。そして、ピラー615を形成した後に層間絶縁膜613をスピンコート法などの塗布法で形成し、次に層間絶縁膜613の表面をエッチングすることでピラー615を露出させる。そして該ピラー615と接するように、層間絶縁膜613上に第1の電極614を形成する。
In FIG. 6B, the
なお図6(B)では、層間絶縁膜613を形成する前にピラー615を形成しているが、層間絶縁膜613を形成した後にピラー615を形成しても良い。この場合、層間絶縁膜613にコンタクトホールを形成し、液滴吐出法を用いて該コンタクトホールに導電材料を含む溶液を滴下することで、ピラー615を形成する。コンタクトホールの形成は、ドライエッチングを用いても、ウェットエッチングを用いてもどちらでも良い。また、層間絶縁膜を形成する前に、コンタクトホールを形成する領域に撥液性を有する有機材料を液滴吐出法または印刷法などを用いて塗布しておいても良い。この場合、層間絶縁膜を形成した後、撥液性を有する有機材料を除去することで、エッチングを行なわずともコンタクトホールを形成することができる。撥液性を有する有機材料として、ポリビニルアルコール(PVA)、フルオロアルキルシラン(FAS)などを用いることができる。また撥液性を有する有機材料の除去は、水による洗浄、CF4、O2などを用いたドライエッチングで行なうことができる。
In FIG. 6B, the
また層間絶縁膜は、液滴吐出法を用いて形成しても良い。図6(C)に、液滴吐出法を用いて層間絶縁膜を形成した場合の、画素の断面図を示す。図6(C)では、TFT620が第1の層間絶縁膜621に覆われており、第1の層間絶縁膜621は液滴吐出法を用いて形成されている。TFT620のソース領域とドレイン領域に接続された配線622は、第1の層間絶縁膜621と完全に重なってはおらず、一部露出している。また第1の層間絶縁膜624は、第1の層間絶縁膜621と同様に液滴吐出法を用いて形成されており、該第1の層間絶縁膜624を覆うように第1の電極623が形成されている。そして配線622の一部露出している部分は第1の電極623と接しており、該接している部分を覆うように更に第2の層間絶縁膜625が形成されている。
The interlayer insulating film may be formed using a droplet discharge method. FIG. 6C is a cross-sectional view of a pixel in the case where an interlayer insulating film is formed using a droplet discharge method. In FIG. 6C, the
第2の層間絶縁膜625は、第1の層間絶縁膜624と重なる領域に開口部を有しており、該開口部において、第1の電極623と、第2の層間絶縁膜625上に形成された電界発光層626と、陰極627とが重なり、発光素子を形成している。
The second
また図2乃至図6では、TFTの第1の半導体膜と第2の半導体膜の間に保護膜を形成しているが、本発明はこの構成に限定されず、図2乃至図6の場合において、保護膜は必ずしも形成しなくて良い。図7(A)に、保護膜を形成していない場合の、画素の断面図を示す。図7(A)に示すTFT701は、基板700上に形成されたゲート電極702と、該ゲート電極702を覆うように形成されたゲート絶縁膜703と、該ゲート電極702と重なるようにゲート絶縁膜703上に形成された第1の半導体膜704と、第1の半導体膜704と接する第2の半導体膜705、706とを有している。エッチングにより第2の半導体膜705、706を形成する際、SF6、NF3、CF4などのフッ化物気体を用いてエッチングガスとして用いる。そしてこのエッチングでは、第1の半導体膜704とのエッチングの選択比がとれないので、処理時間を適宜調整して行なうこととなる。このエッチングにより、第1の半導体膜704が一部露出する。
In FIGS. 2 to 6, a protective film is formed between the first semiconductor film and the second semiconductor film of the TFT. However, the present invention is not limited to this structure, and the case of FIGS. In this case, the protective film is not necessarily formed. FIG. 7A shows a cross-sectional view of a pixel in the case where a protective film is not formed. A
図7(A)のように保護膜を形成せず、第1の半導体膜704と第2の半導体膜705、706を、同じマスクを用いてパターニングする場合、ゲート絶縁膜703と、第1の半導体膜704と、第2の半導体膜705とを、大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染物質に汚染されることなく各積層界面を形成することができるので、TFT特性のばらつきを低減することができる。
In the case where the
また図2乃至図6、図7(A)では、ゲート電極が第1の半導体膜よりも基板側に形成されているが、本発明はこの構成に限定されない。図7(B)に、第1の半導体膜がゲート電極よりも基板側に形成されている場合の、画素の断面図を示す。図7(B)において、基板710上に配線712、713が形成されており、また配線712、713上に接するように、第2の半導体膜714、715が形成されており、第2の半導体膜714、715上に接するように第1の半導体膜716が形成されている。そして第1の半導体膜716上にはゲート絶縁膜717が形成されており、第1の半導体膜716と重なるように該ゲート絶縁膜717上にゲート電極718が形成されている。
In FIGS. 2 to 6 and FIG. 7A, the gate electrode is formed on the substrate side of the first semiconductor film; however, the present invention is not limited to this structure. FIG. 7B is a cross-sectional view of the pixel in the case where the first semiconductor film is formed on the substrate side with respect to the gate electrode. In FIG. 7B,
なお、上記図2〜図4、図5、図6、図7に示したTFTは、いずれもソース領域またはドレイン領域として機能する第2の半導体膜を用いているが、第2の半導体膜は必ずしも形成する必要はない。この場合、配線が直接第1の半導体膜と接続され、該配線がソース領域またはドレイン領域として機能する。特に図7(B)に示したTFTの場合、第2の半導体膜714、715を形成するためのパターニングに用いるマスクが不要になるので、大幅に工程数を削減することができる。
Note that each of the TFTs shown in FIGS. 2 to 4, 5, 6, and 7 uses a second semiconductor film that functions as a source region or a drain region. It does not necessarily have to be formed. In this case, the wiring is directly connected to the first semiconductor film, and the wiring functions as a source region or a drain region. In particular, in the case of the TFT shown in FIG. 7B, a mask used for patterning for forming the
本実施例では、TFTのレイアウトが図3(C)とは異なっている場合の、画素の上面図を示す。 In this embodiment, a top view of a pixel in the case where the TFT layout is different from that in FIG.
図8に、本実施例の画素の上面図を示す。図8において、801は信号線、802は走査線、803はTFT、804は発光素子が有する第1の電極を示している。TFT803のソース領域またはドレイン領域は、一方は信号線801に電気的に接続されており、他方は配線805を通じて第1の電極804に電気的に接続されている。また図示してはいないが、第1の電極804上には電界発光層と第2の電極とが順に積層されており、805は第1の電極804と、電界発光層と、第2の電極とが重なっている領域を示している。
FIG. 8 shows a top view of the pixel of this embodiment. In FIG. 8,
本実施例では、TFT803が有する第1の半導体膜806が走査線802と交差しており、従って走査線802の一部がゲート電極として機能している。このため、液滴吐出法を用いて走査線を形成する際、ノズルを一方向に走査させるだけで済むので、走査線の描画にかかる時間を短くすることができる。
In this embodiment, the
次に図9を用いて、発光素子の構成について説明する。本発明における発光素子の素子構成を、図9に模式的に示す。 Next, the structure of the light-emitting element will be described with reference to FIG. The element structure of the light emitting element in the present invention is schematically shown in FIG.
図9に示す発光素子は、基板500上に形成された第1の電極501と、第1の電極501上に形成された電界発光層502と、電界発光層502上に形成された第2の電極503とを有する。なお実際には、基板500と第1の電極501の間には、各種の層または半導体素子などが設けられている。
9 includes a
本実施例では、第1の電極501が陽極、第2の電極が陰極の場合について説明するが、第1の電極501が陰極、第2の電極が陽極であっても良い。陽極、陰極に用いる具体的な材料については、既に説明してあるので、ここでは電界発光層502の具体的な構成について説明する。
In this embodiment, the case where the
電界発光層502は単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数(重合度)が2から20程度の低重合体に相当する。
The
正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性(正孔移動度)が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。図9では、第1〜第5の層504〜508を電界発光層502が有している場合を例示している。第1〜第5の層504〜508は、第1の電極501から第2の電極503に向かって順に積層されている、
The distinction between a hole injection layer and a hole transport layer is not necessarily strict, and these are the same in the sense that hole transportability (hole mobility) is a particularly important characteristic. For convenience, the hole injection layer is a layer in contact with the anode, and the layer in contact with the hole injection layer is referred to as a hole transport layer to be distinguished. The same applies to the electron transport layer and the electron injection layer. The layer in contact with the cathode is called an electron injection layer, and the layer in contact with the electron injection layer is called an electron transport layer. The light emitting layer may also serve as an electron transport layer, and is also referred to as a light emitting electron transport layer. FIG. 9 illustrates the case where the
第1の層504は、正孔注入層として機能するため、正孔輸送性を有し、なおかつイオン化ポテンシャルが比較的小さく、正孔注入性が高い材料を用いるのが望ましい。大別すると金属酸化物、低分子系有機化合物、および高分子系有機化合物に分けられる。金属酸化物であれば、例えば、酸化バナジウム、酸化モリブデン、酸化ルテニウム、酸化アルミニウムなど用いることができる。低分子系有機化合物あれば、例えば、m−MTDATAに代表されるスターバースト型アミン、銅フタロシアニン(略称:Cu−Pc)に代表される金属フタロシアニン、フタロシアニン(略称:H2−Pc)、2,3−ジオキシエチレンチオフェン誘導体などを用いることができる。低分子系有機化合物と上記金属酸化物とを共蒸着させた膜であっても良い。高分子系有機化合物であれば、例えば、ポリアニリン(略称:PAni)、ポリビニルカルバゾール(略称:PVK)、ポリチオフェン誘導体などの高分子を用いることができる。ポリチオフェン誘導体の一つであるポリエチレンジオキシチオフェン(略称:PEDOT)にポリスチレンスルホン酸(略称:PSS)をドープしたものを用いても良い。また、ベンゾオキサゾール誘導体と、TCQn、FeCl3、C60またはF4TCNQのいずれか一または複数の材料とを併せて用いても良い。
Since the
第2の層505は、正孔輸送層として機能するため、正孔輸送性が高く、結晶性の低い公知の材料を用いることが望ましい。具体的には芳香族アミン系(すなわち、ベンゼン環−窒素の結合を有するもの)の化合物が好適であり、例えば、4,4−ビス[N−(3−メチルフェニル)−N−フェニルアミノ]ビフェニル(TPD)や、その誘導体である4,4'−ビス[N−(1−ナフチル)−N−フェニル−アミノ]ビフェニル(α−NPD)などがある。4,4',4''−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(TDATA)や、MTDATAなどのスターバースト型芳香族アミン化合物も用いることができる。また4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)を用いても良い。また高分子材料としては、良好な正孔輸送性を示すポリ(ビニルカルバゾール)などを用いることができる。
Since the
第3の層506は発光層として機能するため、イオン化ポテンシャルが大きく、かつバンドギャップの大きな材料を用いるのが望ましい。具体的には、例えば、トリス(8−キノリノラト)アルミニウム(Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(Almq3)、ビス(10−ヒドロキシベンゾ[η]−キノリナト)ベリリウム(BeBq2)、ビス(2−メチル−8−キノリノラト)−(4−ヒドロキシ−ビフェニリル)−アルミニウム(BAlq)、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(Zn(BTZ)2)などの金属錯体を用いることができる。また、各種蛍光色素(クマリン誘導体、キナクリドン誘導体、ルブレン、4,4−ジシアノメチレン、1−ピロン誘導体、スチルベン誘導体、各種縮合芳香族化合物など)も用いることができる。白金オクタエチルポルフィリン錯体、トリス(フェニルピリジン)イリジウム錯体、トリス(ベンジリデンアセトナート)フェナントレンユーロピウム錯体などの燐光材料も用いることができる。
Since the
また、第3の層506に用いるホスト材料としては、上述した例に代表されるホール輸送材料や電子輸送材料を用いることができる。また、4,4’−N,N’−ジカルバゾリルビフェニル(略称:CBP)などのバイポーラ性の材料も用いることができる。
As the host material used for the
第4の層507は電子輸送層として機能するため、電子輸送性の高い材料を用いることが望ましい。具体的には、Alq3に代表されるような、キノリン骨格またはベンゾキノリン骨格を有する金属錯体やその混合配位子錯体などを用いることができる。具体的には、Alq3、Almq3、BeBq2、BAlq、Zn(BOX)2、Zn(BTZ)2などの金属錯体が挙げられる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(OXD−7)などのオキサジアゾール誘導体、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(p−EtTAZ)などのトリアゾール誘導体、TPBIのようなイミダゾール誘導体、バソフェナントロリン(BPhen)、バソキュプロイン(BCP)などのフェナントロリン誘導体を用いることができる。
Since the
第5の層508は電子注入層として機能するため、電子注入性の高い材料を用いるのが望ましい。具体的には、LiF、CsFなどのアルカリ金属ハロゲン化物や、CaF2のようなアルカリ土類ハロゲン化物、Li2Oなどのアルカリ金属酸化物のような絶縁体の超薄膜がよく用いられる。また、リチウムアセチルアセトネート(略称:Li(acac)や8−キノリノラト−リチウム(略称:Liq)などのアルカリ金属錯体も有効である。また、モリブデン酸化物(MoOx)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)等の金属酸化物またはベンゾオキサゾール誘導体と、アルカリ金属、アルカリ土類金属、または遷移金属のいずれか一または複数の材料とを含むようにしても良い。また酸化チタンを用いていても良い。
Since the
上記構成を有する発光素子において、第1の電極501と第2の電極503の間に電圧を印加し、電界発光層502に順方向バイアスの電流を供給することで、第3の層506から光を発生させ、該光を第1の電極501側と第2の電極503側から取り出すことができる。なお、電界発光層502は、必ずしもこれら第1〜第5の層を全て有している必要はない。本発明では、少なくとも発光層として機能する第3の層506を有していれば良い。また必ずしも第3の層506からのみ発光が得られるわけではなく、第1〜第5の層に用いられる材料の組み合わせによっては、第3の層506以外の層から発光が得られる場合もある。また、第3の層506と第4の層507の間に正孔ブロック層を設けても良い。
In the light-emitting element having the above structure, light is applied from the
なお色によっては、燐光材料の方が蛍光材料よりも、駆動電圧を低くすることができ、信頼性も高い場合がある。そこで、三原色の各色に対応する発光素子を用いて、フルカラーの表示を行なう場合は、蛍光材料を用いた発光素子と、燐光材料を用いた発光素子とを組み合わせて、各色の発光素子における劣化の度合いを揃えるようにしても良い。 Note that depending on the color, the phosphorescent material can have a lower driving voltage and higher reliability than the fluorescent material. Therefore, when full-color display is performed using light-emitting elements corresponding to the three primary colors, a combination of a light-emitting element using a fluorescent material and a light-emitting element using a phosphorescent material can reduce the deterioration of the light-emitting element of each color. You may make it arrange | equalize a degree.
図9では、第1の電極501が陰極、第2の電極503が陰極である場合について示しているが、第1の電極501が陰極、第2の電極503が陽極である場合、第1〜第5の層504〜508は逆に積層される。具体的には、第1の電極501上に第5の層508、第4の層507、第3の層506、第2の層505、第1の層504が順に積層される。
FIG. 9 illustrates the case where the
本実施例では、本発明の発光装置に用いる駆動回路について説明する。図10に本実施例の発光装置のブロック図を示す。図10に示す発光装置は、発光素子を備えた画素を複数有する画素部1101と、各画素を選択する走査線駆動回路1102と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路1103とを有する。
In this embodiment, a driver circuit used for the light-emitting device of the present invention will be described. FIG. 10 shows a block diagram of the light emitting device of this embodiment. A light-emitting device illustrated in FIG. 10 includes a pixel portion 1101 having a plurality of pixels each including a light-emitting element, a scanning
図10において信号線駆動回路1103は、シフトレジスタ1104、ラッチ回路1105と、V/I変換回路1106とを有している。シフトレジスタ1104には、クロック信号(CLK)、スタートパルス信号(SP)、切り替え信号(L/R)が入力されている。クロック信号(CLK)とスタートパルス信号(SP)が入力されると、シフトレジスタ1104においてタイミング信号が生成され、ラッチ回路1105に入力される。また切り替え信号(L/R)によって、タイミング信号のパルスの出現する順序が切り替わる。 In FIG. 10, the signal line driver circuit 1103 includes a shift register 1104, a latch circuit 1105, and a V / I conversion circuit 1106. A clock signal (CLK), a start pulse signal (SP), and a switching signal (L / R) are input to the shift register 1104. When the clock signal (CLK) and the start pulse signal (SP) are input, a timing signal is generated in the shift register 1104 and input to the latch circuit 1105. Further, the order of appearance of the pulses of the timing signal is switched by the switching signal (L / R).
生成したタイミング信号は、ラッチ回路1105に順に入力される。ラッチ回路1105にタイミング信号が入力されると、該タイミング信号のパルスに同期して、ビデオ信号が順にラッチ回路1105に書き込まれ、保持される。なお、本実施例ではラッチ回路1105に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのラッチ回路1105をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば4つのステージごとにラッチをグループに分けた場合、4分割で分割駆動すると言う。 The generated timing signals are sequentially input to the latch circuit 1105. When a timing signal is input to the latch circuit 1105, video signals are sequentially written and held in the latch circuit 1105 in synchronization with the timing signal pulse. In this embodiment, video signals are sequentially written in the latch circuit 1105, but the present invention is not limited to this configuration. A plurality of stages of latch circuits 1105 may be divided into several groups, and so-called divided driving may be performed in which video signals are input in parallel for each group. Note that the number of groups at this time is called the number of divisions. For example, when the latches are divided into groups for every four stages, it is said that the driving is divided into four.
ラッチ回路1105に書き込まれたビデオ信号は、V/I変換回路106に入力される。V/I変換回路106では、入力されたビデオ信号が有する電位に見合った値の電流を、信号線を介して画素部1101に供給する。
The video signal written to the latch circuit 1105 is input to the V /
次に、走査線駆動回路1102の構成について説明する。走査線駆動回路1102は、シフトレジスタ1107、バッファ1108を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路1102において、シフトレジスタ1107にクロックCLK及びスタートパルス信号SPが入力されることによって、選択信号が生成される。生成された選択信号はバッファ1108において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素のトランジスタのゲートが接続されている。そして、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファ1108は大きな電流を流すことが可能なものが用いられる。
Next, the structure of the scan
なお、シフトレジスタ1104、1107の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
Instead of the
図10に示す発光装置では、信号線駆動回路1103と、走査線駆動回路1102とをICで形成し、画素部1101が形成された基板に実装することができる。なお本発明はこれに限定されず、走査線駆動回路1102または信号線駆動回路1103のいずれか一方を、画素部1101と同じ基板上に形成し、他方をICで形成するようにしても良い。或いは、信号線駆動回路1103の一部、走査線駆動回路1102の一部のみを、ICで形成するようにしても良い。
In the light-emitting device illustrated in FIG. 10, the signal line driver circuit 1103 and the scan
なお信号線駆動回路や走査線駆動回路に代表される、表示素子の動作を制御するための駆動回路のみならず、コントローラ、CPU、メモリ等をICで形成し、該ICを画素部が形成されている基板に実装する形態も取り得る。 Note that not only a driver circuit for controlling the operation of the display element, typified by a signal line driver circuit and a scanning line driver circuit, but also a controller, a CPU, a memory, and the like are formed using an IC, and the IC is formed with a pixel portion. It can also take the form of being mounted on a substrate.
本実施例では、発光装置とICとの接続方法の一実施例について説明する。 In this embodiment, an embodiment of a method for connecting a light emitting device and an IC will be described.
図11(A)、図11(B)に、チップ状のIC(ICチップ)を、画素部が形成された素子基板に実装する様子を示す。図11(A)では、基板6001上に画素部6002と、走査線駆動回路6003とが形成されている。そして、ICチップ6004に形成された信号線駆動回路が、基板6001に実装されている。具体的には、ICチップ6004に形成された信号線駆動回路が、基板6001に貼り合わされ、画素部6002と電気的に接続されされている。また6005はFPCであり、画素部6002と、走査線駆動回路6003と、ICチップ6004に形成された信号線駆動回路とに、それぞれ電源電位、各種信号等が、FPC6005を介して供給される。
FIGS. 11A and 11B show how a chip-like IC (IC chip) is mounted on an element substrate over which a pixel portion is formed. In FIG. 11A, a
図11(B)では、基板6101上に画素部6102と、走査線駆動回路6103とが形成されている。そして、ICチップ6104に形成された信号線駆動回路が、基板6101に実装されたFPC6105に更に実装されている。画素部6102と、走査線駆動回路6103と、ICチップ6104に形成された信号線駆動回路とに、それぞれ電源電位、各種信号等が、FPC6105を介して供給される。
In FIG. 11B, a
ICチップの実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法などを用いることができる。またICチップを実装する位置は、電気的な接続が可能であるならば、図11に示した位置に限定されない。また、図11では信号線駆動回路のみをICチップで形成した例について示したが、走査線駆動回路をICチップで形成しても良いし、またコントローラ、CPU、メモリ等をICチップで形成し、実装するようにしても良い。また、信号線駆動回路や走査線駆動回路全体をICチップで形成するのではなく、各駆動回路を構成している回路の一部だけを、ICチップで形成するようにしても良い。 The IC chip mounting method is not particularly limited, and a known COG method, wire bonding method, TAB method, or the like can be used. Further, the position where the IC chip is mounted is not limited to the position shown in FIG. 11 as long as electrical connection is possible. 11 shows an example in which only the signal line driver circuit is formed using an IC chip, the scanning line driver circuit may be formed using an IC chip, and a controller, a CPU, a memory, and the like may be formed using an IC chip. You may make it implement. Further, instead of forming the entire signal line driver circuit and the scanning line driver circuit with an IC chip, only a part of the circuits constituting each driver circuit may be formed with an IC chip.
なお、駆動回路などの集積回路を別途ICチップで形成して実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。 Note that by separately forming and mounting an integrated circuit such as a driver circuit using an IC chip, the yield can be increased as compared with the case where all the circuits are formed over the same substrate as the pixel portion. The process can be easily optimized according to the characteristics.
本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図12を用いて説明する。図12は、素子基板上に形成されたTFT及び発光素子を、カバー材との間にシール材によって封止した、パネルの上面図であり、図12(B)は、図12(A)のA−A’における断面図に相当する。 In this example, the appearance of a panel corresponding to one embodiment of the light-emitting device of the present invention will be described with reference to FIG. FIG. 12 is a top view of a panel in which a TFT and a light-emitting element formed over an element substrate are sealed with a sealing material between the cover material and FIG. 12B is a plan view of FIG. This corresponds to a cross-sectional view taken along the line AA ′.
素子基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上にカバー材4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、素子基板4001とシール材4005とカバー材4006とによって、充填材4007と共に密封されている。また素子基板4001上のシール材4005によって囲まれている領域とは異なる領域に、信号線駆動回路4003が形成されたICが実装されている。
A
また素子基板4001上に設けられた画素部4002と、走査線駆動回路4004は、TFTを複数有しており、図12(B)では、画素部4002に含まれるTFT4010とを例示している。また4011は発光素子に相当し、TFT4010のソース領域またはドレイン領域と電気的に接続されている。
The
また、別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、図12(B)に示す断面図では図示されていないが、引き回し配線4014及び4015を介して、接続端子4016から供給されている。接続端子4016、引き回し配線4014、4015は、いずれも液滴吐出法または印刷法で形成することができる。
In addition, a variety of signals and potentials are supplied to the signal
接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電気的に接続されている。
The
なお、素子基板4001、カバー材4006としては、ガラス、金属(代表的にはステンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
Note that as the
但し、発光素子4011からの光の取り出し方向に位置する基板には、カバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
However, the cover material must be transparent on the substrate located in the light extraction direction from the
また、充填材4007としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用いた。
As the
また充填材4007を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる物質にさらしておくために、カバー材4006と素子基板4001との間に、充填材4007と共に、吸湿性物質または酸素を吸着しうる物質を設けておいても良い。吸湿性物質または酸素を吸着しうる物質を設けることで、発光素子4011の劣化を抑制できる。
Further, in order to expose the
なお図12では、信号線駆動回路4003を別途形成し、素子基板4001に実装している例を示しているが、本実施例はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
Note that FIG. 12 illustrates an example in which the signal
本実施例は、他の実施例に記載した構成と組み合わせて実施することが可能である。 This embodiment can be implemented in combination with the structure described in other embodiments.
本実施例では、本発明の発光装置において、画素に形成されるTFTの構成について説明する。 In this embodiment, a structure of a TFT formed in a pixel in the light emitting device of the present invention will be described.
図14に、本実施例の画素の断面図を示す。図14において、1401は画素へのビデオ信号の入力を制御するためのTFTに相当し、1402は発光素子に相当する。TFT1401と発光素子1402は、シール材1405によって、基板1403とカバー材1404との間において、充填材1406と共に密封されている。
FIG. 14 is a cross-sectional view of the pixel of this example. In FIG. 14, 1401 corresponds to a TFT for controlling the input of a video signal to a pixel, and 1402 corresponds to a light emitting element. The
TFT1401は、ゲート電極1407、1408と、ゲート電極1407、1408上に形成されたゲート絶縁膜1409と、ゲート絶縁膜1409上に形成された第1の半導体膜1410と、第1の半導体膜1410上に形成された第2の半導体膜1411〜1413と、第2の半導体膜1411〜1413にそれぞれ接続された配線1414〜1416とを有している。配線1414は信号線に相当し、配線1416は発光素子1402に接続されている。
The
TFT1401は、直列に接続され、なおかつゲート電極が接続された複数のTFTが、第1の半導体膜を共有しているような構成、所謂マルチゲート構造を有している。マルチゲート構造とすることで、TFT1401のオフ電流を低減させることができる。具体的に図14ではTFT1401が2つのTFTが直列に接続されたような構成を有しているが、3つ以上のTFTが直列に接続され、なおかつゲート電極が接続されたようなマルチゲート構造であっても良い。
The
なお本実施例では、図5において示したTFTがマルチゲート構造を有する場合について示したが、本発明はこの構成に限定されない。例えば、図2〜図4を用いて示したTFT、図6に示したTFT、図7に示したTFTも、同様にマルチゲート構造であっても良い。 In this embodiment, the case where the TFT shown in FIG. 5 has a multi-gate structure is shown; however, the present invention is not limited to this structure. For example, the TFT shown in FIGS. 2 to 4, the TFT shown in FIG. 6, and the TFT shown in FIG. 7 may similarly have a multi-gate structure.
本発明の発光装置を用いることができる電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)などが挙げられる。特に本発明の発光装置は、画素数を増やしても、充電時間の増加を抑えることができ、また面積あたりのコストを抑えることができる。よって本発明の発光装置は、比較的大型のパネルが用いられる電子機器に特に適している。これら電子機器の具体例を図13に示す。 Electronic devices that can use the light emitting device of the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game A device, a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book or the like), and an image playback device (typically a DVD: Digital Versatile Disc) or the like provided with a recording medium. And the like). In particular, the light-emitting device of the present invention can suppress an increase in charging time and a cost per area even when the number of pixels is increased. Therefore, the light-emitting device of the present invention is particularly suitable for an electronic device in which a relatively large panel is used. Specific examples of these electronic devices are shown in FIGS.
図13(A)は表示装置であり、筐体2001、表示部2002、スピーカー部2003等を含む。本発明の発光装置は、表示部2002に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置には、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。なお表示装置に発光装置を用いる場合、発光素子が有する第1の電極または第2の電極において外光が反射することで、鏡面のように像を写してしまうのを防ぐために、偏光板を設けておいても良い。
FIG. 13A illustrates a display device, which includes a
図13(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、マウス2205等を含む。本発明の発光装置は、表示部2203に用いることができる。
FIG. 13B illustrates a laptop personal computer, which includes a
図13(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部2403、記録媒体(DVD等)読み込み部2404、操作キー2405、スピーカー部2406等を含む。記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の発光装置は、表示部2403に用いることができる。
FIG. 13C illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は、実施例1〜6に示したいずれの構成の発光装置を用いても良い。
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use the light emitting device having any structure shown in
Claims (6)
前記ゲート電極上に窒化珪素でなるゲート絶縁膜を形成し、
前記ゲート絶縁膜上に接して、酸化珪素を含む酸化インジウムスズでなる第1の電極を形成し、
前記第1の電極を覆うように、前記ゲート絶縁膜上に第1の半導体膜を形成し、
前記第1の半導体膜上に前記ゲート電極と重なるように保護膜を形成し、
前記第1の半導体膜をパターニングすることで、前記第1の電極を露出させ、
前記パターニングされた第1の半導体膜、前記保護膜及び前記第1の電極を覆うように不純物が添加された第2の半導体膜を形成し、
前記第2の半導体膜上に信号線及び配線を形成し、
前記信号線及び前記配線をマスクとして用い、前記第2の半導体膜をパターニングすることで、ソース領域及びドレイン領域を形成し、なおかつ前記第1の電極のうち、前記配線と重なる領域以外の領域を露出させ、
前記露出された領域に開口部を有する隔壁を形成し、
前記開口部において、前記第1の電極と重なるように、なおかつ順に積層するように、電界発光層と、第2の電極とを形成し、
前記第1の電極、前記保護膜、前記信号線、前記配線、前記隔壁または前記第2の電極は、液滴吐出法または印刷法で形成されていることを特徴とする発光装置の作製方法。 A scanning line having a gate electrode is formed by a droplet discharge method or a printing method,
Forming a gate insulating film made of silicon nitride on the gate electrode;
Forming a first electrode made of indium tin oxide containing silicon oxide in contact with the gate insulating film;
Forming a first semiconductor film on the gate insulating film so as to cover the first electrode;
Forming a protective film overlying the gate electrode on the first semiconductor film;
Patterning the first semiconductor film to expose the first electrode;
Forming a second semiconductor film to which an impurity is added so as to cover the patterned first semiconductor film, the protective film, and the first electrode;
Forming signal lines and wirings on the second semiconductor film;
Using the signal line and the wiring as a mask, the second semiconductor film is patterned to form a source region and a drain region, and a region of the first electrode other than a region overlapping with the wiring is formed. To expose
Forming a partition having an opening in the exposed region;
In the opening, an electroluminescent layer and a second electrode are formed so as to overlap with the first electrode and to be sequentially stacked,
The method for manufacturing a light-emitting device, wherein the first electrode, the protective film, the signal line, the wiring, the partition, or the second electrode is formed by a droplet discharge method or a printing method.
前記ゲート電極上に窒化珪素でなるゲート絶縁膜を形成し、
前記ゲート絶縁膜上に接して、酸化珪素を含む酸化インジウムスズでなる第1の電極を形成し、
前記第1の電極を覆うように、前記ゲート絶縁膜上に第1の半導体膜を形成し、
前記第1の半導体膜上に前記ゲート電極と重なるように保護膜を形成し、
前記保護膜を覆うように、前記第1の半導体膜上に不純物が添加された第2の半導体膜を形成し、
前記第1の半導体膜及び前記第2の半導体膜をパターニングすることで、前記第1の電極を露出させ、
前記パターニングされた第2の半導体膜に接する信号線と、前記パターニングされた第2の半導体膜及び前記第1の電極の一部に接する配線とを形成し、
前記信号線及び前記配線をマスクとして用い、前記パターニングされた第2の半導体膜を再びパターニングすることで、ソース領域及びドレイン領域を形成し、
前記第1の電極が露出する開口部を有する隔壁を形成し、
前記開口部において、前記第1の電極と重なるように、なおかつ順に積層するように、電界発光層と、第2の電極とを形成し、
前記第1の電極、前記保護膜、前記信号線、前記配線、前記隔壁または前記第2の電極は、液滴吐出法または印刷法で形成されていることを特徴とする発光装置の作製方法。 A scanning line having a gate electrode is formed by a droplet discharge method or a printing method,
Forming a gate insulating film made of silicon nitride on the gate electrode;
Forming a first electrode made of indium tin oxide containing silicon oxide in contact with the gate insulating film;
Forming a first semiconductor film on the gate insulating film so as to cover the first electrode;
Forming a protective film overlying the gate electrode on the first semiconductor film;
Forming a second semiconductor film doped with an impurity on the first semiconductor film so as to cover the protective film;
Patterning the first semiconductor film and the second semiconductor film to expose the first electrode;
Forming a signal line in contact with the patterned second semiconductor film and a wiring in contact with a part of the patterned second semiconductor film and the first electrode;
Using the signal line and the wiring as a mask, the patterned second semiconductor film is patterned again to form a source region and a drain region,
Forming a partition having an opening through which the first electrode is exposed;
In the opening, an electroluminescent layer and a second electrode are formed so as to overlap with the first electrode and to be sequentially stacked,
The method for manufacturing a light-emitting device, wherein the first electrode, the protective film, the signal line, the wiring, the partition, or the second electrode is formed by a droplet discharge method or a printing method.
前記ゲート電極上に窒化珪素でなるゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、第1の半導体膜、前記第1の半導体膜上の前記ゲート電極と重なる保護膜、不純物が添加された第2の半導体膜を順に形成し、
前記第2の半導体膜上に信号線及び配線を形成し、
前記信号線及び前記配線をマスクとして用い、前記第2の半導体膜をパターニングすることで、ソース領域及びドレイン領域を形成し、
前記配線及び前記ゲート絶縁膜上に接するように、酸化珪素を含む酸化インジウムスズでなる第1の電極を形成し、
前記第1の電極が露出する開口部を有する隔壁を形成し、
前記開口部において、前記第1の電極と重なるように、なおかつ順に積層するように、電界発光層と、第2の電極とを形成し、
前記第1の電極、前記保護膜、前記信号線、前記配線、前記隔壁または前記第2の電極は、液滴吐出法または印刷法で形成されていることを特徴とする発光装置の作製方法。 A scanning line having a gate electrode is formed by a droplet discharge method or a printing method,
Forming a gate insulating film made of silicon nitride on the gate electrode;
On the gate insulating film, a first semiconductor film, a protective film overlapping the gate electrode on the first semiconductor film, and a second semiconductor film to which an impurity is added are sequentially formed.
Forming signal lines and wirings on the second semiconductor film;
A source region and a drain region are formed by patterning the second semiconductor film using the signal line and the wiring as a mask,
Forming a first electrode made of indium tin oxide containing silicon oxide so as to be in contact with the wiring and the gate insulating film;
Forming a partition having an opening through which the first electrode is exposed;
In the opening, an electroluminescent layer and a second electrode are formed so as to overlap with the first electrode and to be sequentially stacked,
The method for manufacturing a light-emitting device, wherein the first electrode, the protective film, the signal line, the wiring, the partition, or the second electrode is formed by a droplet discharge method or a printing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003385724A JP4637472B2 (en) | 2003-11-14 | 2003-11-14 | Method for manufacturing light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003385724A JP4637472B2 (en) | 2003-11-14 | 2003-11-14 | Method for manufacturing light emitting device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005149907A JP2005149907A (en) | 2005-06-09 |
JP2005149907A5 JP2005149907A5 (en) | 2006-11-24 |
JP4637472B2 true JP4637472B2 (en) | 2011-02-23 |
Family
ID=34693690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003385724A Expired - Fee Related JP4637472B2 (en) | 2003-11-14 | 2003-11-14 | Method for manufacturing light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4637472B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007079359A (en) * | 2005-09-16 | 2007-03-29 | Ricoh Co Ltd | Image display apparatus |
KR101625224B1 (en) * | 2006-02-09 | 2016-05-27 | 큐디 비젼, 인크. | Device including semiconductor nanocrystals and a layer including a doped oraganic material and methods |
KR20110081968A (en) * | 2008-10-06 | 2011-07-15 | 아사히 가라스 가부시키가이샤 | Electronic device board | substrate, its manufacturing method, electronic device using this, its manufacturing method, and organic LED element board | substrate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09179142A (en) * | 1995-12-25 | 1997-07-11 | Toshiba Corp | Electrode wiring board, production of the same and liquid crystal display device |
JPH11337976A (en) * | 1998-03-26 | 1999-12-10 | Toshiba Corp | Array substrate for display device and flat display device equipped with that array substrate |
JP2003058077A (en) * | 2001-08-08 | 2003-02-28 | Fuji Photo Film Co Ltd | Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method |
JP2003283102A (en) * | 2002-03-22 | 2003-10-03 | Seiko Epson Corp | Metal film manufacturing method and metal film manufacturing apparatus |
-
2003
- 2003-11-14 JP JP2003385724A patent/JP4637472B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005149907A (en) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6691190B2 (en) | Light emitting device | |
US9034675B2 (en) | Light-emitting device and method for manufacturing light-emitting device | |
KR101258421B1 (en) | Light emitting device and electronic device | |
KR101357682B1 (en) | Display device | |
JP3983037B2 (en) | Light emitting device and manufacturing method thereof | |
JP5042170B2 (en) | Light emitting device | |
JP5063799B2 (en) | Light emitting element and display device | |
US8680562B2 (en) | Light emitting device | |
US20110241032A1 (en) | Light-emitting device | |
JP4588312B2 (en) | Method for manufacturing light emitting device | |
JP4583776B2 (en) | Method for manufacturing display device | |
JP4566575B2 (en) | Method for manufacturing light emitting device | |
JP4637472B2 (en) | Method for manufacturing light emitting device | |
JP4823566B2 (en) | Light emitting element, display device, and television receiver | |
JP4091021B2 (en) | Active matrix type display device | |
JP2004118013A (en) | Display device | |
JP4704004B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP5201791B2 (en) | Display device and electronic device | |
JP2005196225A (en) | Light emitting device and method of manufacturing light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |