JP4635061B2

JP4635061B2 - 半導体記憶装置の評価方法

Info

Publication number: JP4635061B2
Application number: JP2008046712A
Authority: JP
Inventors: 隆文伊藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-02-27
Filing date: 2008-02-27
Publication date: 2011-02-16
Anticipated expiration: 2028-02-27
Also published as: JP2009205413A; US7996726B2; US20090217111A1

Description

本発明は、半導体記憶装置の評価方法に関するものである。

従来、半導体メモリモジュールなどの耐久性（信頼性）の評価方法として、測定ＰＣが接続された試験モジュール（例えば、半導体メモリを基板上に実装してなるメモリモジュール（ＤＩＭＭ））を、所望の温度に管理可能な恒温槽内に配置し、各ＤＩＭＭを制御する制御基板を多数配置し、前記ＰＣから制御基板を介して、試験モジュールに対して連続的にライト・リードアクセスの連続動作を行うことにより実施するものが知られている（たとえば、特許文献１参照）。

一方、パーソナルコンピュータ（Personal Computer：ＰＣ）などのホストに使用される記憶装置であるＨＤＤ（Hard Disk Drive）代替として、近年、半導体メモリ（ＮＡＮＤ型フラッシュメモリ）を用いた半導体記憶装置（ＳＳＤ）が使用される例が増えてきている。このようなホストに使用される半導体メモリを用いた記憶装置においても、長期間に渡るライト・リードアクセスに対する耐久性（信頼性）が常に重要であり、製品製造の際にはこの耐久性（信頼性）に問題がないかどうかを評価する必要があるがその手法は余り知られていない。特許文献１の方法を応用することにより、ＳＳＤの評価は可能であるものの、ＨＤＤ代替のＳＳＤの場合は、インターフェースがＤＩＭＭより複雑であるため、前記の制御ボードも複雑でより高価になり、測定装置設備のためのコストがかかり、装置も大型化する。

したがって、近年のＳＳＤに代表される半導体メモリを用いた半導体記憶装置に対して、低コストでかつ省スペース化が可能な半導体記憶装置の評価方法が望まれていた。

特開２００２−３４３０９６号公報

本発明は、上記に鑑みてなされたものであって、低コスト化および省スペース化が可能な半導体記憶装置の評価方法を提供することを目的とする。

本願発明の一態様によれば、不揮発性メモリと、前記不揮発性メモリに対するアクセスを制御するための管理プログラムを記憶する記憶部と、前記管理プログラムに従って前記不揮発性メモリに対するアクセスを制御する制御部と、を備えた半導体記憶装置における前記不揮発性メモリへのデータの書き込み及び読み込みに対する信頼性を評価する半導体記憶装置の評価方法であって、前記半導体記憶装置に対して電源を供給した状態で、前記信頼性を評価するための評価テストを制御するプログラムであって前記不揮発性メモリへのアクセス動作を実行するために外部から入力されるアクセスコマンドを模擬的に生成するテストプログラムと、前記管理プログラムと、を前記記憶部に書き込み、前記制御部が前記テストプログラムおよび管理プログラムに従って前記不揮発性メモリへのアクセス動作を実行し、前記テストプログラムが、前記半導体記憶装置を電源オフ状態とした後に前記半導体記憶装置を電源オン状態とする電源投入処理を模擬的に実行するアクセスコマンドを含むこと、を特徴とする半導体記憶装置の評価方法が提供される。

本発明によれば、低コスト化および省スペース化が可能な半導体記憶装置の評価方法を提供することができる、という効果を奏する。

以下に添付図面を参照して、この発明にかかる半導体記憶装置の評価方法の実施の形態を詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

（実施の形態）
図１は、本実施の形態における耐久性（信頼性）評価方法における評価対象の半導体記憶装置であるＳＳＤ１００の構成を示すブロック図である。ＳＳＤ１００は、データ保存用の複数のＮＡＮＤ型フラッシュメモリ（ＮＡＮＤメモリ）１０、データ転送用または作業領域用のＤＲＡＭ１０１、これらを制御するドライブ制御回路１０２、及び電源回路１０３を備えている。ドライブ制御回路１０２は、ＳＳＤ１００の外部に設けられる状態表示用ＬＥＤを制御するための制御信号を出力する。

ＳＳＤ１００は、ＡＴＡインターフェース（ＡＴＡＩ／Ｆ）を介して、パーソナルコンピュータ等のホスト装置との間でデータを送受信する。また、ＳＳＤ１００は、ＲＳ２３２Ｃインターフェース（ＲＳ２３２ＣＩ／Ｆ）を介して、デバッグ用機器との間でデータを送受信する。

電源回路１０３は、外部電源を受け、この外部電源を用いて複数の内部電源を生成する。これらの内部電源は、ＳＳＤ１００内の各部に供給される。また、電源回路１０３は、外部電源の立ち上がりまたは立ち下りを検知して、パワーオンリセット信号またはパワーオフリセット信号を生成する。これらパワーオンリセット信号及びパワーオフリセット信号は、ドライブ制御回路１０２に送られる。

図２は、ドライブ制御回路１０２の構成を示すブロック図である。ドライブ制御回路１０２は、データアクセス用バス１０４、第１の回路制御用バス１０５、及び第２の回路制御用バス１０６を備えている。

第１の回路制御用バス１０５には、ドライブ制御回路１０２全体を制御するプロセッサ１０７が接続されている。また、第１の回路制御用バス１０５には、各管理プログラム（ＦＷ：firmware）のブート用プログラムが格納されたブートＲＯＭ１０８がＲＯＭコントローラ１０９を介して接続されている。また、第１の回路制御用バス１０５には、電源回路１０３からのパワーオン／オフリセット信号を受けて、リセット信号及びクロック信号を各部に供給するクロックコントローラ１１０が接続されている。

第２の回路制御用バス１０６は、第１の回路制御用バス１０５に接続されている。第２の回路制御用バス１０６には、状態表示用ＬＥＤにステータス表示用信号を供給するパラレルＩＯ（ＰＩＯ）回路１１１、ＲＳ２３２Ｃインターフェースを制御するシリアルＩＯ（ＳＩＯ）回路１１２が接続されている。

ＡＴＡインターフェースコントローラ（ＡＴＡコントローラ）１１３、第１のＥＣＣ（Error Check and Correct）回路１１４、ＮＡＮＤコントローラ１１５、及びＤＲＡＭコントローラ１１９は、データアクセス用バス１０４と第１の回路制御用バス１０５との両方に接続されている。ＡＴＡコントローラ１１３は、ＡＴＡインターフェースを介してホスト装置との間でデータを送受信する。データアクセス用バス１０４には、データ作業領域として使用されるＳＲＡＭ１２０がＳＲＡＭコントローラ１２１を介して接続されている。

ＮＡＮＤコントローラ１１５は、４つのＮＡＮＤメモリ１０とのインターフェース処理を行うＮＡＮＤＩ／Ｆ１１８、第２のＥＣＣ回路１１７、及びＮＡＮＤメモリ−ＤＲＡＭ間のアクセス制御を行うＤＭＡ転送制御用ＤＭＡコントローラ１１６を備えている。

図３は、プロセッサ１０７がファームウェアを読み込んで実行することにより構成される機能モジュール部の構成例を示すブロック図である。プロセッサ１０７は、データ管理部１２２、ＡＴＡコマンド処理部１２３、セキュリティ管理部１２４、ブートローダ１２５、初期化管理部１２６、デバッグサポート部１２７、評価テスト管理部１２８を備えている。

データ管理部１２２は、ＮＡＮＤコントローラ１１５、第１のＥＣＣ回路１１４を介して、ＮＡＮＤメモリ−ＤＲＡＭ間のデータ転送、ＮＡＮＤチップに関する各種機能を制御する。

ＡＴＡコマンド処理部１２３は、ＡＴＡコントローラ１１３、及びＤＲＡＭコントローラ１１９を介して、データ管理部１２２と協動してデータ転送処理を行う。セキュリティ管理部１２４は、データ管理部１２２及びＡＴＡコマンド処理部１２３と協動して各種のセキュリティ情報を管理する。ブートローダ１２５は、パワーオン時、各管理プログラム（ＦＷ）をＮＡＮＤメモリ１０からＤＲＡＭ１０１にロードする。

初期化管理部１２６は、ドライブ制御回路１０２内の各コントローラ／回路の初期化を行う。デバッグサポート部１２７は、外部からＲＳ２３２Ｃインターフェースを介して供給されたデバッグ用データを処理する。

評価テスト管理部１２８は、ＳＳＤ１００におけるＮＡＮＤメモリ１０へのデータの書き込み及び読み込みに対する信頼性の評価テストを実行する機能部であり、ＡＴＡコマンド処理部１２３に内部的にＡＴＡのデータライトコマンド、データリードコマンド等の、実使用環境においてＮＡＮＤメモリ１０へのアクセス動作を実行するために外部から入力されるアクセスコマンドを模擬的にＳＳＤ１００内部で発行して外部ホストから指示に基づいてデータライト、データリードしたのと同じ状態を内部的に作り出している。評価テスト管理部１２８は、耐久性（信頼性）評価用のテストプログラム（ファームウェア）をプロセッサ１０７がロードして展開実行することにより構成される。

テストプログラムは、ＳＳＤ１００におけるＮＡＮＤメモリ１０へのデータの書き込み及び読み込みに対する信頼性を評価するための評価テストを制御するプログラムであってＮＡＮＤメモリ１０へのアクセス動作を実行するために外部ホストから入力されるアクセスコマンドを模擬的に生成するテストプログラムである。これによって、外部ホスト（ＰＣ）からコマンド発行することなく、ＳＳＤ１００単体でＮＡＮＤメモリ１０のデータのライトおよびリードに対する耐久性を評価するライトテスト、リードテストを実施することが可能になる。

以上のようなＳＳＤ１００における耐久性（信頼性）評価においては、外部Ｉ／Ｆを通した外部ホストからのアクセスコマンド指示なしで、外部ホストからのアクセスコマンド指示があった場合と同様の動作を実行するための評価用のテストプログラムをＳＳＤ１００内部で実行する。この評価方法においては、ＳＳＤ１００にテストプログラムを書き込み、ＳＳＤ１００に対して電源を供給するだけでデータの連続ライトテストおよびデータの連続リードテストの実施が可能であるため、評価システムとしての構成、評価環境が非常に簡素にできる。以下、ＳＳＤ１００に対する耐久性（信頼性）評価方法について説明する。

耐久性（信頼性）評価テストは、ＳＳＤ１００に対して評価用治具１３０を接続した状態で実施される。図４は、ＳＳＤ１００に接続する評価用治具１３０を説明するための模式図である。評価用治具１３０は、ＬＥＤ１３１、ＲＳ２３２Ｃコネクタ１３２、ＳＡＴＡコネクタ１３３、電源コネクタ１３４、ＲＳ２３２Ｃコネクタ１３５、ＳＡＴＡコネクタ１３６、電源コネクタ１３７、を備える。

ＬＥＤ１３１は、評価テストの実行状態を外部表示するためのテスト状態表示部である。ＬＥＤ１３１は、耐久性（信頼性）評価テストの実行中、評価テストの正常終了時、評価テストの異常終了時等において、ＳＳＤ１００の評価テスト管理部１２８からの制御により、それぞれの状況に応じた所定の点滅状態・点灯状態とされる。

ＲＳ２３２Ｃコネクタ１３２、ＳＡＴＡコネクタ１３３、電源コネクタ１３４は、ＳＳＤ１００と評価用治具１３０との接続用のコネクタであり、ＳＳＤ１００制御用のコネクタである。ＲＳ２３２Ｃコネクタ１３５、ＳＡＴＡコネクタ１３６は、外部ホスト（ＰＣなど）に接続するためのコネクタである。ＲＳ２３２Ｃコネクタ１３２およびＲＳ２３２Ｃコネクタ１３５を通して、またはＳＡＴＡコネクタ１３３およびＳＡＴＡコネクタ１３６を通して、外部ホストとＳＳＤ１００との間でデータ等の送受信が行われる。また、電源装置から電源コネクタ１３４、電源コネクタ１３７をとおして評価用治具１３０へ電源供給が行われる。

次に耐久性（信頼性）評価テストの手順について図５〜図７を用いて説明する。図５は、本実施の形態における耐久性（信頼性）評価システムを説明するための模式図である。図６は、耐久性（信頼性）評価テストの手順を説明するためのフローチャートである。図７は、耐久性（信頼性）評価テストにおける評価テスト管理部１２８の動作フローを説明するためのフローチャートである。

まず図５に示すように恒温槽１４０内において、所定の台数（Ｎ台）のＳＳＤ１００−１〜ＳＳＤ１００−Ｎ（以下、単にＳＳＤ１００と呼ぶ）のそれぞれについて例えば外部Ｉ／Ｆケーブル（ＳＡＴＡケーブル）および電源ケーブル（図示せず）を用いてＳＳＤ１００−１〜ＳＳＤ１００−Ｎと評価用治具１３０−１〜１３０−Ｎ（以下、単に評価用治具１３０と呼ぶ）とを接続する（ステップＳ１０１）。また、外部Ｉ／Ｆケーブル（ＳＡＴＡケーブル）および電源ケーブル（図示せず）を用いて外部ホスト（ＰＣなど）と電源装置１４１とを、評価用治具１３０に接続する。

そして、評価用治具１３０を介して電源装置１４１からＳＳＤ１００に電源を供給した状態で、外部Ｉ／Ｆケーブル（ＳＡＴＡケーブル）を経由して、ＳＳＤ１００の耐久性（信頼性）評価用のテストプログラムを含むＳＳＤのＦＷを、外部ホストからＳＳＤ１００−１〜ＳＳＤ１００−Ｎ内のそれぞれのＮＡＮＤメモリ１０に書き込む（ステップＳ１０２）。

次に電源ケーブルを一旦ＳＳＤ１００から取り外してＳＳＤ１００の電源をＯＦＦにし（ステップＳ１０３）、また外部Ｉ／Ｆケーブル（ＳＡＴＡケーブル）をＳＳＤ１００から取り外す（ステップＳ１０４）。そして、ＳＳＤ１００の電源をＯＮにする（ステップＳ１０５）。すなわち、再度電源ケーブルをＳＳＤ１００に接続し、ＳＳＤ１００に電源を再供給する。これにより、ブートローダ１２５が、ＦＷをＮＡＮＤメモリ１０からＤＲＡＭ１０１にロードする。そして、ＤＲＡＭ１０１にロードされたテストプログラムが自動的に実行される（ステップＳ１０６）。

評価テストの実行中、評価テスト管理部１２８は、ＬＥＤ１３１の点灯状態を制御する。すなわち、評価テスト管理部１２８は、テストの実行状況を表示するためのステータス表示用信号を評価用治具１３０のＬＥＤ１３１に供給し、ＬＥＤ１３１はこのステータス表示用信号に従って所定の点灯状態または点滅状態とされ、また評価テスト終了時には、正常終了時や異常終了時の状況により所定の点灯状態または点滅状態とされる。例えば、ＬＥＤ１３１は、評価テストの実行中は点灯状態とされ、正常終了時には早い点滅状態とされ、異常終了時には遅い点滅状態とされる。なお、ここでは、ＬＥＤ１３１の点灯状態または点滅状態によりテストの実行状況を外部に表示することとしているが、複数色のＬＥＤを設けて、ＬＥＤの色によりテストの実行状況を外部に表示するようにしても良い。

そして、ユーザはこのＬＥＤ１３１の表示状態を確認し（ステップＳ１０７）、評価テストが終了したか否かを判断する（ステップＳ１０８）。評価テストの正常終了、評価テストの異常終了のそれぞれの状況に応じて、ＬＥＤ１３１の点滅状態または点灯状態が異なるので、ユーザはＬＥＤ１３１の点滅状態または点灯状態により評価テストの実行状況、正常終了、異常終了等の情報を得ることができる。また、評価テストが終了すると、評価テスト管理部１２８は、テスト結果をＮＡＮＤメモリ１０に書き込む。

評価テストが終了していない場合は（ステップＳ１０８否定）、ステップＳ１０７に戻ってＬＥＤ１３１の表示状態の確認を繰り返す。また、評価テストが終了している場合は（ステップＳ１０８肯定）、評価用治具１３０に接続されておりステップＳ１０４で取り外した外部Ｉ／Ｆケーブル（ＳＡＴＡケーブル）をＳＳＤ１００に再接続し（ステップＳ１０９）、ＮＡＮＤメモリ１０に書き込まれたテスト結果を外部ホスト（ＰＣ等）に読み出し（ステップＳ１１０）、テスト結果を確認することができる。

次に、耐久性（信頼性）評価テストにおける評価テスト管理部１２８の動作フローを説明する。まず、ＦＷがＮＡＮＤメモリ１０に書き込まれた状態でＳＳＤ１００に電源が供給されると、ブートＲＯＭ１０８に書き込まれたブートプログラムが動作し、ＮＡＮＤメモリ１０に書き込まれたテストプログラムを含むＳＳＤのＦＷがＤＲＡＭ１０１に読み込まれる（ステップＳ２０１）。そして、ＤＲＡＭ１０１に読み込まれたテストプログラムを含むＳＳＤのＦＷが起動して自動的に実行開始され（ステップＳ２０２）、ＤＲＡＭ１０１上に機能モジュール部としてのデータ管理部１２２、ＡＴＡコマンド処理部１２３、セキュリティ管理部１２４、ブートローダ１２５、初期化管理部１２６、デバッグサポート部１２７および評価テスト管理部１２８が構成され、電源ＯＮ時のＳＳＤ１００の初期化処理（ＰｏｗｅｒＯｎ処理）が行われる（ステップＳ２０３）。

評価テスト管理部１２８は、テストプログラムにおいてあらかじめ設定されている手順に従って、ＡＴＡコマンド処理部１２３に対して、所定のアクセスパターンでのデータライト・リードを指示するデータライト・リードコマンドを発行する（ステップＳ２０４）。アクセスパターンでは、アドレスパターン、データ長、データライトの頻度、データリードの頻度、繰り返しのアクセスパターンなどが指示される。ＡＴＡコマンド処理部１２３は、このコマンドの指示を受けて、ＮＡＮＤメモリ１０へのアクセスを含むＮＡＮＤメモリ１０に対するライト、リード動作を行う。

なお、このとき、ライト動作とリード動作の比率、ＡＴＡ上の論理アドレスパターン、データ長は、実際のＰＣで実際のＯＳが発行するアクセスパターンに近いものになるよう、あらかじめテストプログラムにおいて設定されている。

評価テスト管理部１２８は、評価テスト開始後、テストプログラムにおいてあらかじめ設定されている時間が経過するごとに、ＳＳＤ１００をスタンバイ状態に設定し、その状態から復帰させる処理を行う（ステップＳ２０５）。この処理により、ＳＳＤ１００の実使用状態において、スタンバイ処理が定期的に繰り返された場合の長期信頼性をテストして確認することができる。

また、評価テスト管理部１２８は、耐久性（信頼性）評価テスト開始後、テストプログラムにおいてあらかじめ設定されている時間が経過するごとに、ＳＳＤ１００を擬似的なパワーオフ状態に設定し、その状態から擬似的に復帰させる処理（パワーオン状態にする処理）を行う（ステップＳ２０６）。具体的には、評価テスト管理部１２８は、ＳＳＤ１００をハードウェア（ＨＷ）的にリセットする処理を実行する。すなわち電源回路１０３が外部電源の立ち上がりまたは立ち下りを検知してパワーオンリセット信号またはパワーオフリセット信号を生成してドライブ制御回路１０２に送った場合と同様の処理を擬似的に実行する。これにより、ＳＳＤ１００の実使用状態において、電源ＯＮ／ＯＦＦが定期的に繰り返された場合の長期信頼性をテストして確認することができる。

そして、評価テスト管理部１２８は、これらの耐久性（信頼性）評価テストをテストプログラムにおいて設定された所定の回数だけ繰り返し、テスト回数と、エラー結果を含むテスト結果と、を所定の間隔でＮＡＮＤメモリ１０に記憶させる（ステップＳ２０７）。

評価テスト管理部１２８は、評価テストの実行中、テストの異常終了条件が発生しているかどうかを監視している（ステップＳ２０８）。テストの異常終了条件には、例えばデータライトができない、データリードができない等の重大なエラー発生が挙げられる。評価テスト管理部１２８は、テストの異常終了条件が発生したと判断した場合は（ステップＳ２０８肯定）、異常終了を示す状態（例えば遅い点滅状態）を表示するようにＬＥＤ１３１の点滅状態を制御し（ステップＳ２１３）、テストの実行を終了する（ステップＳ２１２）。

また、テストの異常終了条件が発生していないと判断した場合は（ステップＳ２０８否定）、ＬＥＤ１３１の点滅状態を、テスト実行中を示す状態（例えば点灯状態）を表示するように制御する（ステップＳ２０９）。そして、評価テスト管理部１２８は、テストプログラムにおいてあらかじめ設定されているテスト回数だけテストが終了したかどうかを判断する（ステップＳ２１０）。

あらかじめ設定されているテスト回数だけテストが終了していないと判断した場合は（ステップＳ２１０否定）、ステップＳ２０４に戻る。また、あらかじめ設定されているテスト回数だけテストが終了したと判断した場合は（ステップＳ２１０肯定）、評価テスト管理部１２８は、正常終了を示す状態（例えば早い点滅状態）を表示するようにＬＥＤ１３１の点滅状態を制御し（ステップＳ２１１）、テストの実行を終了する（ステップＳ２１２）。

テスト終了後は、評価用治具１３０、ＳＡＴＡケーブル経由で外部ホスト（ＰＣ等）からテスト結果の読み出しコマンドを受信した場合は、評価テスト管理部１２８は、ＮＡＮＤメモリ１０に書き込まれたテスト回数やテスト結果のデータをＳＡＴＡケーブル、評価用治具１３０経由で外部ホスト（ＰＣ等）出力する。

上述したように、本実施の形態にかかる半導体記憶装置の評価方法においては、ＳＳＤ１００の信頼性評価において、外部ホストからＳＳＤ１００に対してコマンド指示が発行された場合と同様の評価テスト処理を実行するための評価用のプログラムをＳＳＤ１００の内部で実行する。すなわち、外部Ｉ／Ｆを通した外部ホストからのコマンド指示を要することなく、外部ホストからコマンド指示を受け取った場合と同様の耐久性（信頼性）評価テストを実行することができる。これにより、本実施の形態にかかる半導体記憶装置の評価方法においては、ＰＣなどの耐久性（信頼性）評価テスト用の評価用装置が不要であり、そのためのスペースが不要である。したがって、本実施の形態にかかる半導体記憶装置の評価方法によれば、低コスト化および省スペース化が可能な半導体記憶装置の評価方法を提供することができる。

なお、上記においては、半導体記憶装置の評価方法について耐久性（信頼性）評価対象の半導体記憶装置としてＳＳＤを例に説明したが、本発明は他の半導体メモリカードや半導体メモリ装置にも適用可能である。

この発明の一実施形態に従った半導体記憶装置の評価方法における評価対象であるＳＳＤの構成を示すブロック図である。この発明の一実施形態に従った半導体記憶装置の評価方法におけるＳＳＤのドライブ制御回路の構成を示すブロック図である。この発明の一実施形態に従った半導体記憶装置の評価方法においてＳＳＤのプロセッサがファームウェアを読み込んで実行することにより構成される機能モジュール部の構成例を示すブロック図である。この発明の一実施形態に従った半導体記憶装置の評価方法においてＳＳＤに接続する評価用治具を説明するための模式図である。この発明の一実施形態に従った半導体記憶装置の評価方法における評価システムを説明するための模式図である。この発明の一実施形態に従った半導体記憶装置の評価方法の手順を説明するためのフローチャートである。この発明の一実施形態に従った半導体記憶装置の評価方法における評価テスト管理部の動作フローを説明するためのフローチャートである。

符号の説明

１０ＮＡＮＤメモリ、１００ＳＳＤ、１０１ＤＲＡＭ、１０２ドライブ制御回路、１０３電源回路、１０４データアクセス用バス、１０５第１の回路制御用バス、１０６第２の回路制御用バス、１０７プロセッサ、１０８ブートＲＯＭ、１０９ＲＯＭコントローラ、１１０クロックコントローラ、１１１ＰＩＯ回路、１１２ＳＩＯ回路、１１３ＡＴＡインターフェースコントローラ、１１４第１のＥＣＣ回路、１１５ＮＡＮＤコントローラ、１１６ＤＭＡコントローラ、１１７第２のＥＣＣ回路、１１９ＤＲＡＭコントローラ、１２０ＳＲＡＭ、１２１ＳＲＡＭコントローラ、１２２データ管理部、１２３ＡＴＡコマンド処理部、１２４セキュリティ管理部、１２５ブートローダ、１２６初期化管理部、１２７デバッグサポート部、１２８評価テスト管理部、１３０評価用治具、１３１ＬＥＤ、１３２ＲＳ２３２Ｃコネクタ、１３３ＳＡＴＡコネクタ、１３４電源コネクタ、１３５ＲＳ２３２Ｃコネクタ、１３６ＳＡＴＡコネクタ、１３７電源コネクタ、１４０恒温槽、１４１電源装置。

Claims

不揮発性メモリと、前記不揮発性メモリに対するアクセスを制御するための管理プログラムを記憶する記憶部と、前記管理プログラムに従って前記不揮発性メモリに対するアクセスを制御する制御部と、を備えた半導体記憶装置における前記不揮発性メモリへのデータの書き込み及び読み込みに対する信頼性を評価する半導体記憶装置の評価方法であって、
前記半導体記憶装置に対して電源を供給した状態で、前記信頼性を評価するための評価テストを制御するプログラムであって前記不揮発性メモリへのアクセス動作を実行するために外部から入力されるアクセスコマンドを模擬的に生成するテストプログラムと、前記管理プログラムと、を前記記憶部に書き込み、前記制御部が前記テストプログラムおよび管理プログラムに従って前記不揮発性メモリへのアクセス動作を実行し、
前記テストプログラムが、前記半導体記憶装置を電源オフ状態とした後に前記半導体記憶装置を電源オン状態とする電源投入処理を模擬的に実行するアクセスコマンドを含むこと、
を特徴とする半導体記憶装置の評価方法。
前記テストプログラムおよび前記管理プログラムを前記記憶部に書き込んだ後に前記半導体記憶装置に対する電源供給を停止し、再度前記半導体記憶装置に対する電源供給を行うことにより前記テストプログラムの実行が開始されること、
を特徴とする請求項１に記載の半導体記憶装置の評価方法。
前記評価テストの実行状態を表示するためのテスト状態表示部を備えた治具を前記半導体記憶装置に接続して、前記テスト状態表示部により前記評価テストの実行状態を外部に表示すること、
を特徴とする請求項１に記載の半導体記憶装置の評価方法。
前記評価テストにおけるテスト結果を前記不揮発性メモリに記憶し、外部インターフェースを通して読み出すこと、
を特徴とする請求項１に記載の半導体記憶装置の評価方法。