JP4628044B2 - 積層型基板、積層型基板の製造方法および半導体装置 - Google Patents
積層型基板、積層型基板の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP4628044B2 JP4628044B2 JP2004253122A JP2004253122A JP4628044B2 JP 4628044 B2 JP4628044 B2 JP 4628044B2 JP 2004253122 A JP2004253122 A JP 2004253122A JP 2004253122 A JP2004253122 A JP 2004253122A JP 4628044 B2 JP4628044 B2 JP 4628044B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- layer
- insulating layer
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 175
- 238000000034 method Methods 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 197
- 230000003287 optical effect Effects 0.000 claims description 116
- 239000000463 material Substances 0.000 claims description 78
- 239000012790 adhesive layer Substances 0.000 claims description 50
- 229910000679 solder Inorganic materials 0.000 claims description 40
- 239000011162 core material Substances 0.000 claims description 38
- 238000007747 plating Methods 0.000 claims description 20
- 238000005253 cladding Methods 0.000 claims description 14
- 238000002834 transmittance Methods 0.000 claims description 12
- 238000009434 installation Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000000059 patterning Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 238000009429 electrical wiring Methods 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000010030 laminating Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000003550 marker Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000012286 potassium permanganate Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000012993 chemical processing Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
図1は、本発明の参考例1による積層型基板1を模式的に示した断面図である。
1,101,700 積層型基板
20,200,300,600a 基板
21,201,601 コア基板
22,26,36,208,210,211,213,308,604,605,608,609,513 配線
23,35,206,209,307,606,607,512 ビア配線
25,214 ソルダーボール
30,301 光導波路
31,302,501 クラッド材
32,303,502 コア材
33,304,503 反射部
41,44,401,405 光デバイス
42,402 発光部
45,406 受光部
43,46,403,407,410,413 接続部
47,409 ドライバ
49,412 アンプ
48,50 ワイヤ
22,37,204,205,306,514,611,612 ソルダーレジスト層
34,305 接着層
400 デバイス構造
404,408,411,414 アンダーフィル
505 金属膜
506 開口部
500A 光導波路構造
507,511 ダイシングテープ
508,610 ブレード
509,602,603 絶縁層
510 接着層
500B,500C 上層基板
Claims (13)
- 第1の配線と光導波路とを備えた第1の基板と、
前記第1の配線に接続される第2の配線を備えた、接着層を介して前記第1の基板が設置される第2の基板と、を有する積層型基板であって、
前記光導波路は、クラッド材と、当該クラッド材の内部に形成されたコア材を有し、
前記光導波路の前記接着層と反対側に位置する一の面を除く周囲は、レーザ光の透過率が前記クラッド材よりも低い絶縁層で覆われ、
前記絶縁層は、前記接着層と反対側に位置する一の面が前記光導波路の前記一の面と面一であると共に、前記レーザ光を照射して形成され、内壁面が粗化されたビアホールを有し、
前記第1の配線は、前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される配線と、前記ビアホール内に前記絶縁層を貫通して形成される配線と、を含み、
前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される前記配線は、前記光導波路の前記一の面と前記絶縁層の前記一の面に連続して形成されていることを特徴とする積層型基板。 - 前記絶縁層は、接着層上に形成され、
前記第1の配線は、前記絶縁層及び前記接着層を貫通して形成されていることを特徴とする請求項1記載の積層型基板。 - 前記第1の基板は、前記接着層が前記ソルダーレジスト層と接するように、前記第2の基板に搭載され、
前記第1の配線は、前記絶縁層、前記接着層、及び前記ソルダーレジスト層を貫通して形成されていることを特徴とする請求項2記載の積層型基板。 - 前記第1の基板上に設置される光デバイスと前記第1の配線が接続されることを特徴とする請求項1乃至3のうち、いずれか1項記載の積層型基板。
- 前記第2の基板には、前記第2の基板の接続対象と前記第2の配線とを接続可能とする接続部が形成されていることを特徴とする請求項1乃至4のうち、いずれか1項記載の積層型基板。
- 前記第2の基板には、前記第2の配線が多層に形成されていることを特徴とする請求項1乃至5のうち、いずれか1項記載の積層型基板。
- 光導波路を有する上層基板が、配線を有する下層基板の前記配線を覆うソルダーレジスト層上に接着層を介して載置された構造を有する積層型基板の製造方法であって、
クラッド材と当該クラッド材の内部に形成されたコア材を有する前記光導波路の前記接着層と反対側に位置する一の面を除く周囲を、前記クラッド材よりもレーザ光の透過率が低い絶縁層で覆い、前記絶縁層上に接着層を形成することで前記上層基板を形成する上層基板形成工程と、
前記接着層が前記ソルダーレジスト層と接するように、前記上層基板を前記下層基板に載置する載置工程と、
前記絶縁層、前記接着層、及び前記ソルダーレジスト層をレーザ光により一気に貫通させ、前記配線の一部を露出するビアホールを形成するビアホール形成工程と、
内壁面が粗化された前記ビアホール内に前記配線と電気的に接続される前記絶縁層を貫通する配線を形成すると共に、該貫通する配線と電気的に接続され、前記光導波路の前記一の面と前記光導波路の前記一の面と面一である前記絶縁層の一の面に連続して形成される配線を形成する貫通配線形成工程と、を有することを特徴とする積層型基板の製造方法。 - 前記上層基板形成工程は、
設置層を準備し、複数の前記光導波路を前記設置層上に設置する設置工程と、
前記設置層上に、複数の前記光導波路の周囲を覆うように前記絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に前記接着層を形成する接着層形成工程と、
複数の前記光導波路、前記絶縁層、及び前記接着層を前記設置層から剥離する剥離工程と、
複数の前記光導波路、前記絶縁層、及び前記接着層を個片化して複数の前記上層基板を形成する上層基板個片化工程と、を有することを特徴とする請求項7記載の積層型基板の製造方法。 - 前記貫通配線は、メッキ法により形成されることを特徴とする請求項7又は8記載の積層型基板の製造方法。
- 前記下層基板には、前記配線が多層に形成されていることを特徴とする請求項7乃至9のうち、いずれか1項記載の積層型基板の製造方法。
- 光デバイスが設置され、当該光デバイスに接続される光導波路と、当該光デバイスに接続されるデバイス配線とを備えた第1の基板と、
前記デバイス配線に接続される基板配線を備え、接着層を介して前記第1の基板が設置される第2の基板と、を有する半導体装置であって、
前記光導波路は、クラッド材と、当該クラッド材の内部に形成されたコア材を有し、
前記光導波路の前記接着層と反対側に位置する一の面を除く周囲は、レーザ光の透過率が前記クラッド材よりも低い絶縁層で覆われ、
前記絶縁層は、前記接着層と反対側に位置する一の面が前記光導波路の前記一の面と面一であると共に、前記レーザ光を照射して形成され、内壁面が粗化されたビアホールを有し、
前記デバイス配線は、前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される配線と、前記ビアホール内に前記絶縁層を貫通して形成される配線と、を含み、
前記光導波路の前記一の面及び前記絶縁層の前記一の面に形成される前記配線は、前記光導波路の前記一の面と前記絶縁層の前記一の面に連続して形成されていることを特徴とする半導体装置。 - 前記絶縁層は、接着層上に形成され、
前記デバイス配線は、前記絶縁層及び前記接着層を貫通して形成されていることを特徴とする請求項11記載の半導体装置。 - 前記光デバイスは、フォトダイオード、または、発光レーザのいずれかを含むことを特徴とする請求項11または12記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253122A JP4628044B2 (ja) | 2004-08-31 | 2004-08-31 | 積層型基板、積層型基板の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253122A JP4628044B2 (ja) | 2004-08-31 | 2004-08-31 | 積層型基板、積層型基板の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073653A JP2006073653A (ja) | 2006-03-16 |
JP4628044B2 true JP4628044B2 (ja) | 2011-02-09 |
Family
ID=36153976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004253122A Expired - Fee Related JP4628044B2 (ja) | 2004-08-31 | 2004-08-31 | 積層型基板、積層型基板の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4628044B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4661931B2 (ja) | 2008-09-24 | 2011-03-30 | オムロン株式会社 | 光伝送モジュール、光伝送モジュールの製造方法、及び電子機器 |
JP2011118163A (ja) * | 2009-12-03 | 2011-06-16 | Shinko Electric Ind Co Ltd | 光電気モジュール及びその製造方法並びに光電気モジュール基板 |
JP2012027182A (ja) * | 2010-07-22 | 2012-02-09 | Fuji Electric Co Ltd | 分極反転領域の形成方法およびその装置 |
US10698156B2 (en) | 2017-04-27 | 2020-06-30 | The Research Foundation For The State University Of New York | Wafer scale bonded active photonics interposer |
JP2020121774A (ja) * | 2019-01-31 | 2020-08-13 | 日東電工株式会社 | 複数の積層部材の製造方法、および、積層部材集合体 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001183556A (ja) * | 1999-12-27 | 2001-07-06 | Toppan Printing Co Ltd | マルチチップモジュール基板及びマルチチップモジュール |
JP2002006161A (ja) * | 2000-06-19 | 2002-01-09 | Sony Corp | 光配線基板および光配線モジュール並びにそれらの製造方法 |
JP2004087991A (ja) * | 2002-08-28 | 2004-03-18 | Kyocera Corp | 多層配線基板の製造方法 |
-
2004
- 2004-08-31 JP JP2004253122A patent/JP4628044B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001183556A (ja) * | 1999-12-27 | 2001-07-06 | Toppan Printing Co Ltd | マルチチップモジュール基板及びマルチチップモジュール |
JP2002006161A (ja) * | 2000-06-19 | 2002-01-09 | Sony Corp | 光配線基板および光配線モジュール並びにそれらの製造方法 |
JP2004087991A (ja) * | 2002-08-28 | 2004-03-18 | Kyocera Corp | 多層配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006073653A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005243885A (ja) | 光電気複合基板及びその製造方法 | |
CN102170745B (zh) | 多层布线板及其制造方法 | |
US20060198570A1 (en) | Hybrid module and production method for same, and hybrid circuit device | |
US6996305B2 (en) | Printed circuit board with opto-via holes and process of forming the opto-via holes | |
KR20090028435A (ko) | 광 도파로 탑재 기판 및 그 제조 방법 | |
JP6050235B2 (ja) | 光印刷回路基板及びその製造方法 | |
US9983368B2 (en) | Optical waveguide device | |
JP2014122929A (ja) | 光導波路装置及びその製造方法 | |
JP4628044B2 (ja) | 積層型基板、積層型基板の製造方法および半導体装置 | |
US9244224B2 (en) | Optical waveguide device | |
JP2013123035A (ja) | 多層配線基板の製造方法 | |
JP2008158388A (ja) | 光電気回路基板、光モジュールおよび光電気回路システム | |
KR100688845B1 (ko) | 광도파로 제조방법, 상기 광도파로를 포함하는 광전기인쇄회로기판 및 그 제조방법 | |
JP2004302345A (ja) | 光電気プリント配線板とその製造方法 | |
JP2011095385A (ja) | 光電気配線基板の製造方法、および光電気配線基板 | |
US20230135774A1 (en) | Interconnect substrate, method of manufacturing the same, and semiconductor apparatus | |
JP5302177B2 (ja) | 光導波路基板および光電気混載装置 | |
KR101059642B1 (ko) | 광도파로를 갖는 인쇄회로기판 및 그 제조방법 | |
JP2004004426A (ja) | 光通信用デバイスおよび光通信用デバイスの製造方法 | |
US10928598B2 (en) | Optical waveguide mounting substrate and optical communication device | |
JP2000340907A (ja) | 配線基板およびその製造方法 | |
US20250106987A1 (en) | Flexible printed circuit board with embedded optical waveguide structure | |
JP5334806B2 (ja) | 光電気配線基板および光モジュール | |
US12096556B2 (en) | Interconnect substrate and method of making the same | |
JP2014165218A (ja) | 配線板、及び、配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4628044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |