JP4627272B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

Description

この発明は、炭化珪素半導体装置、および炭化珪素半導体装置の製造方法に係る発明であり、特に、ドリフト層の表面上に、濃度の異なる２つのウエル領域が形成される炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関するものである。

次世代の高耐圧低損失スイッチング素子として、縦型高耐圧炭化珪素電界効果型トランジスタが期待されている。本素子は、たとえば特許文献１に示されているように、炭化珪素基板上に存在するドリフト層の基板表面近傍に、高濃度ウエル領域、当該高濃度ウエル領域内に形成されるソース領域、低濃度ウエル領域、および一対の低濃度ウエル領域に挟まれたゲート電極下に存在するＪＦＥＴ領域を具備している。

さらに特許文献１の特徴として、高濃度ウエル領域と低濃度ウエル領域とが基板横方向に並んで形成されており、かつチャネル領域が低濃度ウエル領域に存在する構造が開示されている。

特開２００４−１４６４６５号公報

しかし、特許文献１の炭化珪素半導体装置では、高濃度ウエル領域がチャネル領域に存在していないので、装置自体を小型化するとリーク電流が増えるという問題があった。

そこで、本発明は、装置自体を小型化してもリーク電流を抑制することが可能な炭化珪素半導体装置、およびその炭化珪素半導体装置の製造方法を提供することを目的とする。

上記の目的を達成するために、本発明に係る請求項１に記載の炭化珪素半導体装置は、第一の導電型である炭化珪素半導体基板と、前記炭化珪素半導体基板上に形成される、第一の導電型である炭化珪素から成るドリフト層と、前記ドリフト層の表面のチャネル領域に形成される、第二の導電型である第１のウエル領域と、前記ドリフト層の表面のチャネル領域に前記第１のウエル領域に隣接して形成され、前記第１のウエル領域の不純物濃度よりも不純物濃度が高い、第二の導電型である第２のウエル領域と、前記第２のウエル領域内に前記チャネル領域に隣接して形成される、第一の導電型であるソース領域と、前記チャネル領域の上面に形成されるゲート絶縁膜と、前記ゲート絶縁膜の上面に形成されるゲート電極と、前記チャネル領域を含む素子形成領域の外周部に設けられた第二の導電型である高耐圧保持可能領域とを備え、前記高耐圧保持可能領域は、前記第１のウエル領域と同じ深さ方向の不純物濃度分布で、１×１０¹⁷〜１×１０¹⁹ｃｍ^-3の不純物濃度であるとしたものである。

また、請求項３に記載の炭化珪素半導体装置の製造方法は、（Ａ）第一の導電型を有する炭化珪素半導体基板上に、第一の導電型となる炭化珪素から成るドリフト層を形成する工程と、（Ｂ）前記ドリフト層の表面に、第二の導電型となる所定の不純物濃度の第１のウエル領域および素子形成領域の外周部に設けられた第二の導電型である高耐圧保持可能領域を同じ深さ方向の不純物濃度分布で１×１０¹⁷〜１×１０¹⁹ｃｍ^-3の不純物濃度になるように同時に形成する工程と、（Ｃ）前記ドリフト層の表面の前記第１のウエル領域に隣接するように、第二の導電型となり、かつ、前記第１のウエル領域よりも不純物濃度の高い第２のウエル領域を形成する工程と、（Ｄ）前記第２のウエル領域の表面の所定箇所に、第一の導電型となるソース領域を形成する工程と、（Ｅ）前記素子形成領域のチャネル領域となる前記第１のウエル領域および前記第２のウエル領域の上面にゲート絶縁膜を形成する工程と、（Ｆ）前記ゲート絶縁膜の上面にゲート電極を形成する工程とを備えることとしたものである。

本発明に係る請求項１に記載の炭化珪素半導体装置は、上記のような構成としたので、装置自体を小型化してもリーク電流を抑制することが可能となる。

また、請求項４に記載の炭化珪素半導体装置の製造方法は、上記のような工程としたので、装置自体を小型化してもリーク電流を抑制することが可能な炭化珪素半導体装置を製造することが可能となる。

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。

＜実施の形態１＞
図１は、本実施の形態に係わる製造方法の結果形成される、炭化珪素電界効果型トランジスタ（以下、炭化珪素半導体装置と称する）の構成を示す断面図である。

図１に示すように、第一の導電型を有する炭化珪素半導体基板１の第一の主面上に、第一の導電型を有するドリフト層２が形成されている。また、ドリフト層２の表面内には、第二の導電型を有する、比較的不純物濃度の高い（つまり、後述する低濃度ウエル領域３ａ（第１のウエル領域）よりも不純物濃度の高い）高濃度ウエル領域３ｂ（第２のウエル領域）が形成されている。

また、ドリフト層２の表面内には、断面視において高濃度ウエル領域３ｂに隣接して低濃度ウエル領域３ａが形成されている。ここで、当該低濃度ウエル領域３ａは、高濃度ウエル領域３ｂよりも不純物濃度が低い。また、当該低濃度ウエル領域３ａ内には、チャネルが形成される。なお当該低濃度ウエル領域は、第二の導電型を有する。

また、所定の高濃度ウエル領域３ｂの上面内には、第一の導電型を有するソース領域５が形成されている。ここで、断面視において、二つのソース領域５の間には、ウエルコンタクト領域６が形成されている。

また、図１に示すように、断面視において、ソース領域５の端部と低濃度ウエル領域３ａとの間には、高濃度ウエル領域３ｂが形成されている。当該構成からも分かるように、チャネルは、低濃度ウエル領域３ａと高濃度ウエル領域３ｂの上面近傍に形成される。なお、後述するように、断面視において、ソース領域５と低濃度ウエル領域３ａとが直接接続されている場合には、チャネルは、低濃度ウエル領域３ａの上面近傍のみに形成される。

また、ドリフト層２の上面内には、高耐圧を保持する領域として、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）またはガードリング（以下、総称して高耐圧保持可能領域４と称する）が、形成されている。ここで、高耐圧保持可能領域４は、第二の導電型を有する。また高耐圧保持可能領域４は、素子（すなわち、炭化珪素半導体装置）の外周部（周縁部）において当該素子を囲繞するように形成されている。

ここで、以下に説明する製造方法を施した結果、低濃度ウエル領域３ａと高耐圧保持可能領域４とは、ほぼ同様の不純物分布を有する。より具体的には、低濃度ウエル領域３ａの深さ方向の不純物分布は、高耐圧保持可能領域４の深さ方向の不純物分布とほぼ同様である。

なお、ドリフト層２の表面内には、フィールドストッパー領域７も形成されている。また、ドリフト層２の上面には、ゲート絶縁膜８が形成されている。ここで、ゲート絶縁膜の一部は開口しており、当該開口部からは、ウエルコンタクト領域６およびソース領域５の一部が臨まれる。

また、ゲート絶縁膜８上に所望の形状のゲート電極９が形成されている。ここで、当該ゲート電極９は、平面視において、ソース電極の一部、高濃度ウエル領域３ｂ、低濃度ウエル領域３ａ、およびＪＦＥＴ領域２ａに渡って形成されている。

ここで、ＪＦＥＴ領域２ａは、断面視において低濃度ウエル領域３ａに隣接して形成されている。また、当該ＪＦＥＴ領域２ａは、ゲート絶縁膜８を介してゲート電極９の下方に形成されている。また、当該ＪＦＥＴ領域２ａに分布している不純物の導電型は、第一の導電型である。つまり、ＪＦＥＴ領域２ａは、第一の導電型を有する。

また、当該ゲート電極９を覆うように、ゲート絶縁膜８上に層間絶縁膜１４が形成されている。ここで、層間絶縁膜１４は開口部を有しており、当該開口部からはウエルコンタクト領域６およびソース領域５の一部が臨まれる。そして、当該開口部の底部において、ウエルコンタクト領域６上面およびソース領域５の一部の上面と接するように、ソース電極１１が形成されている。なお、炭化珪素半導体基板１の第二の主面上には、ドレイン電極１０が形成されている。

次に、本実施の形態に係わる炭化珪素半導体装置の製造方法について、説明する。

まず、図２を参照して、エピタキシャル結晶成長法などにより、第一の導電型を有する炭化珪素半導体基板１上に、第一の導電型を有する炭化珪素から成るドリフト層２を形成する。

ドリフト層２の厚さは５〜５０μｍあれば良く、第一の導電型の不純物濃度としては、１×１０¹⁵〜１×１０¹⁸ｃｍ^-3あれば良い。こうすることで、数１００Ｖ〜３ｋＶ以上の耐圧を持つ縦型電界効果型トランジスタが実現できる。なお、より好ましくは、ドリフト層２の厚さを１０〜２０μｍ、第一の導電型の不純物濃度として１×１０¹⁵〜５×１０¹⁶ｃｍ^-3とする。

また、第一の導電型の炭化珪素半導体基板１としては、ｎ型の導電性を示すことが望ましく、また、その面方位やポリタイプはいかなるものでも構わない。さらに、第一の導電型（ここでは、ｎ型）の不純物濃度が１×１０¹⁸ｃｍ^-3以上ドーピングされていることが望ましい。

一方、本実施の形態１で示した手法によらず、予めドリフト層２が形成されている炭化珪素半導体基板１を用いても良い。

また図２と異なるが、ドリフト層２を形成後に、連続して第一の導電型を有するドリフト層（以下、第二のドリフト層２ｃと称する）をエピタキシャル結晶成長法などにより形成しておいても良い（図３参照）。

当該第二のドリフト層２ｃの厚さは０．３〜１．０μｍあれば良く、第一の導電型の不純物濃度としては、ドリフト層２よりも高濃度であれば良い（この場合、完成品におけるＪＦＥＴ領域２ａの不純物濃度は、ドリフト層２の不純物濃度よりも高くなる）。このように設定することで、作製される電界効果型トランジスタのＪＦＥＴ領域２ａにおける抵抗が低減される。

なお、当該第二のドリフト層２ｃは、第一の導電型の不純物が均一に存在していても良く、上記ドリフト層２との界面近傍がより高濃度になっていても良く、さらには第一の導電型の不純物濃度の異なる２層以上の層からなっていても良い。

当該第二のドリフト層２ｃを形成した場合は、素子外周部に存在する第二のドリフト層２ｃに対して写真製版と乾式もしくは湿式エッチングなどを施しても良い。つまり当該工程により、当該部分の第二のドリフト層２ｃを除去しても良い。そして、当該除去された領域の下方に存する上記ドリフト層２の表面内に、後述する第二の導電型を有する高耐圧保持可能領域４を形成する。

こうすることにより、比較的濃度の高い第二のドリフト層２ｃの不純物濃度に影響されずに、第二導電型を有する高耐圧保持可能領域４の不純物濃度分布を決定（設定）することができる。

さて図２を用いた製造方法の説明に話を戻す。

次に、図２を参照して写真製版とイオン注入（第一のイオン注入と把握できる）によって、前記ドリフト層２の表面内の所定の領域に、第二導電型を有する低濃度ウエル領域３ａと第二の導電型を有する高耐圧保持可能領域４とを、同一の工程にて形成する。

低濃度ウエル領域３ａの深さおよび高耐圧保持可能領域４の深さは、ドリフト層２の深さを越えないようにし、これらの深さはたとえば０．４〜１．５μｍあれば良い。第二の導電型の不純物濃度は、ドリフト層２中の第一の導電型の不純物濃度を超えるようにし、たとえば１×１０¹⁷〜１×１０¹⁹ｃｍ^-3（好ましくは１×１０¹⁷〜１×１０¹⁸ｃｍ^-3、より好ましくは１×１０¹⁷〜５×１０¹⁷ｃｍ^-3）あれば良い。

ここで上述したように、第二導電型を有する低濃度ウエル領域３ａの表面近傍には、チャネルが形成される。また、低濃度ウエル領域３ａと高耐圧保持可能領域４とが同一の工程にて形成されるので、低濃度ウエル領域３ａの不純物分布（不純物濃度分布）と高耐圧保持可能領域４の不純物分布（不純物濃度分布）とは、ほぼ同じとなる。

ここで、低濃度ウエル領域３ａは、図２で示したように、比較的広範囲の領域に渡って形成しても良く、図４に示すように、比較的狭い範囲に分割して、低濃度ウエル領域３ａを形成しても良い。

さて次に、図５に示すように、写真製版とイオン注入（第二のイオン注入および第三のイオン注入等を含む）によって、第二の導電型を有する高濃度ウエル領域３ｂ、ウエルコンタクト領域６、第一の導電型を有するソース領域５、フィールドストッパー領域７を、各々所望の領域に形成する。

低濃度ウエル領域３ａの所定の箇所に対して、イオン注入処理（第二のイオン注入処理）を施すことにより、高濃度ウエル領域３ｂを形成する。ここで上述の通り、高濃度ウエル領域３ｂは、第二の導電型を有している。また、高濃度ウエル領域３ｂの不純物濃度は、低濃度ウエル領域３ａの不純物濃度よりも高い。

また、高濃度ウエル領域３ｂの所定の箇所に対して、イオン注入処理（第三のイオン注入処理）を施すことにより、第一の導電型を有するソース領域５を形成する。

図５から分かるように、平面視した場合、高濃度ウエル領域３ｂは、低濃度ウエル領域３ａの形成領域内に含まれている。

当該高濃度ウエル領域３ｂの深さは、ドリフト層２の深さを越えないようにし、当該高濃度ウエル領域３ｂの深さは、たとえば０．４〜２．０μｍあれば良い。また高濃度ウエル領域３ｂの深さは、低濃度ウエル領域３ａの深さを超えることが望ましい。

さらに、第二の導電型の不純物濃度は、低濃度ウエル領域３ａ中の第二の導電型の不純物濃度を超えるようにし、たとえば２×１０¹⁷〜２×１０¹⁹ｃｍ^-3あれば良い。また当該第二の導電型の不純物濃度は、基板表面側に向かって不純物濃度が減少するように分布していても良い。

ここで、図４に示す態様にて低濃度ウエル領域３ａを形成した場合には、図４の点線にて示されているように、高濃度ウエル領域３ｂを形成すれば良い。ここで、図４において、低濃度ウエル領域３ａと高濃度ウエル領域３ｂとは、５０ｎｍ〜５ｕｍ程度重なるように形成しても良い。

また、ソース領域５の深さは、高濃度ウエル領域３ｂの深さを超えないようにし、その深さはたとえば１０ｎｍ〜０．５μｍあれば良い。また、ソース領域５中の第一の導電型の不純物濃度は、高濃度ウエル領域３ｂの第二の導電型の不純物濃度を超えるようにし、たとえば１×１０¹⁸〜１×１０²¹ｃｍ^-3あれば良い。

さらに、ソース領域５は、図５に示すように高濃度ウエル領域３ｂの内部に含まれるように形成することが望ましい。つまり、上述したように、図５の断面視において、ソース領域５の端部と低濃度ウエル領域３ａとの間に、高濃度ウエル領域３ｂが形成されていることが望ましい。

なお、上記のように、ソース領域５の端部と低濃度ウエル領域３ａとの間に、高濃度ウエル領域３ｂが形成されている場合には、チャネルは、ソース領域５の端部から高濃度ウエル領域３ｂ、低濃度ウエル領域３ａの各表面部分に渡って形成される。当該場合において、たとえば微細なチャネル長を持つ素子を作製するとき、図５の断面視における低濃度ウエル領域３ａの幅は（より具体的には、表面近傍の当該低濃度ウエル領域３ａの幅は）、０．１〜２．０ｕｍ（より好ましくは０．３〜１．０ｕｍ）であることが望ましい。また、図５の断面視におけるソース領域５と低濃度ウエル領域３ａとの間に存する、高濃度ウエル領域３ｂの幅は（より具体的には、表面近傍の当該高濃度ウエル領域３ｂの幅は）、１．０ｕｍ以下（より好ましくは０．５ｕｍ以下）であることが望ましい。

図５を用いて説明した工程終了後、続いて、当該図５に示した基板を洗浄する。そして当該洗浄を施した後に、熱処理装置を用いて当該基板に対して熱処理を施す。ここで、当該熱処理は、たとえば１４００〜１８００℃程度の温度で、たとえば３０秒〜１時間程度行われる。当該熱処理の結果、上記までの各イオン注入工程により注入されたイオンが、電気的に活性化される。

当該熱処理以降は、通常の手法に基づいて、酸化珪素や酸化窒化珪素や金属酸化膜や金属窒化膜などからなるゲート絶縁膜８形成、多結晶珪素や高融点金属からなるゲート電極９形成、酸化珪素や窒化珪素からなる層間絶縁膜１４堆積、ニッケルやチタン、アルミニウムの珪化物からなるソース電極１１とドレイン電極１０の形成等を形成した後、保護膜を形成するなどによって、図１に示した炭化珪素半導体装置が完成する。

なお、上記炭化珪素半導体装置の完成までの工程において、ゲート絶縁膜８形成前に、エピタキシャルチャネル領域１２を形成する工程を追加しても良い。これにより、図６に示す構造（つまり、図１の構成にエピタキシャルチャネル領域１２が別途設けられた構成）の炭化珪素半導体装置が形成される。

ここで、エピタキシャルチャネル領域１２は、第一または第二の導電型の炭化珪素から構成される。また、当該エピタキシャルチャネル領域１２の膜厚は、１０〜１０００ｎｍ程度である。また、断面視において当該エピタキシャルチャネル領域１２は、ソース領域５の一部上、高濃度ウエル領域３ｂ上、低濃度ウエル領域３ａ上、およびＪＦＥＴ領域２ａ上に渡って形成される。

また、図３を示して説明したように、第二のドリフト層２ｃを形成した場合には、炭化珪素半導体装置は、たとえば、図７，８のような構成となる。ここで、図１の構成に対して第二のドリフト層２ｃの構成を付加した場合が、図７である。また、図６の構成に対して第二のドリフト層２ｃの構成を付加した場合が、図８である。

なお、図７、８から分かるように、ＪＦＥＴ領域２ａは、断面視において、低濃度ウエル領域に隣接して形成されており、ゲート絶縁膜８等を介してゲート電極９の下方に存する。また、図７，８では、ＪＦＥＴ領域２ａ（第二のドリフト層２ｃと把握できる）の不純物濃度は、ドリフト層２の不純物濃度よりも高い。

以上のように、本実施の形態に係わる炭化珪素半導体装置の製造方法では、低濃度ウエル領域３ａと高耐圧保持可能領域４とが同一の工程にて形成している。したがって、一の工程で、低濃度ウエル領域３ａおよび高耐圧保持可能領域４を効率良く形成できる。よって、低濃度ウエル領域３ａと高耐圧保持可能領域４とを別々に形成する場合よりも、本実施の形態に係わる方法の方が製造コストの削減を図ることができる。

なお、低濃度ウエル領域３ａと高耐圧保持可能領域４とが同一の工程にて形成されるので、低濃度ウエル領域３ａの不純物分布（不純物濃度分布）と高耐圧保持可能領域４の不純物分布（不純物濃度分布）とは、ほぼ同じとなる（より具体的には、深さ方向の分布がほぼ同一となる）。

また、本実施の形態に係わる炭化珪素半導体装置では、図１に示すように、断面視において、ソース領域５と低濃度ウエル領域３ａとの間には、高濃度ウエル領域３ｂが形成されている。したがって、当該炭化珪素半導体装置の短チャネル化を図ったとしても、リーク電流が抑制されるので、短チャネル効果を抑制することができる。

なお、上記では、低濃度ウエル領域３ａの不純物濃度分布と高耐圧保持可能領域４の不純物濃度分布とがほぼ同じとなる構成（第一の構成と称する）と、断面視においてソース領域５と低濃度ウエル領域３ａとの間に高濃度ウエル領域３ｂが形成される構成（第二の構成と称する）とを含む、炭化珪素半導体装置について言及した。しかし、以下の構成の炭化珪素半導体装置であっても良い。

つまり、第一の構成と、ソース領域５の端部が、断面視において低濃度ウエル領域３ａと直接接している構成（つまり、断面視において領域５と領域３ａとの間に高濃度ウエル領域３ｂが形成されていない構成）とを含む、炭化珪素半導体装置であっても良い。この場合には、上述した効果の内、製造コストの削減の効果のみを奏する。なお、当該構成の場合には、チャネルは、ソース領域５の端部から低濃度ウエル領域３ａの表面を通って、ＪＦＥＴ領域２ａに到達する範囲に渡って形成される。また、当該場合には、ＯＮ閾値の低い炭化珪素半導体装置を提供することができる。

これに対して、低濃度ウエル領域３ａの不純物濃度分布と高耐圧保持可能領域４の不純物濃度分布とが異なるとなる構成（つまり、領域３ａと領域４とが別途独立に実施されることにより形成される構成と把握できる）と、第二の構成とを含む、炭化珪素半導体装置であっても良い。この場合には、上述した効果の内、短チャネル効果の抑制のみを図ることができる。

さらに、上記した各構成の炭化珪素半導体装置に共通して、以下の効果も奏する。

つまり、チャネルが形成される領域に低濃度ウエル領域３ａが形成されているので、高耐圧を保持する高濃度ウエル領域３ｂ中のみにチャネルが形成される場合よりも、チャネル移動度が増加する。したがって、上記各構成の炭化珪素半導体装置は、オン抵抗の低減を図ることができる。

また、当該低濃度ウエル領域３ａは、その深さ方向に渡って低濃度である。したがって、チャネルとなる部分を通過する注入イオンが少なくて済む。これにより、当該チャネルとなる部分の注入ダメージ（注入欠陥発生）を抑制することができる。よって、チャネル移動度の増加や、その上に形成されるゲート絶縁膜８の欠陥やＭＯＳ界面の欠陥の発生を抑制できる。

また、ＪＦＥＴ領域２ａに隣接している低濃度ウエル領域３ａの不純物濃度が低いので、当該ＪＦＥＴ領域２ａへの空乏層の広がりを抑制できる。したがって、ＪＦＥＴ抵抗の低減を図ることができる。

また、図７，８の構成では、ＪＦＥＴ領域２ａ（第二のドリフト層２ｃと把握できる）の不純物濃度は、ドリフト層２の不純物濃度よりも高い。したがって、ＪＦＥＴ領域２ａにおける抵抗をより低減することができる。

＜実施の形態２＞
本実施の形態は、実施の形態１で説明した各構成（断面視において、低濃度ウエル領域３ａとソース領域５とが接している構成は除く）に係わる炭化珪素半導体装置の製造方法に適用できる。

当該本実施の形態に係わる製造方法は、実施の形態１に係わる方法において、高濃度ウエル領域３ｂに形成されるチャネル長の寸法を精密に制御することができる方法に関するものである。以下、本実施の形態に係わる製造方法について説明する。

まず、図２を用いて説明した各工程を実施する。ここで、実施の形態１の他の構成例の炭化珪素半導体装置でも言及したように、低濃度ウエル領域３ａと高耐圧保持可能領域４とを別工程で形成しても良い。

さて次に、ドリフト層２上に、所定の形状にパターニングされたマスク材（第一の膜と把握できる）２０ａを形成する。ここで、当該マスク材２０ａとして、フォトレジストでも良いが、好ましくは多結晶珪素、非晶質珪素、酸化珪素、および窒化珪素のいずれかから構成されているものであっても良い。

次に、当該マスク材２０ａをマスクとして用いて、イオン注入処理（第二のイオン注入処理と把握できる）を施す。ここで、当該イオン注入処理では、アルミニウム（Ａｌ）イオンまたはホウ素（Ｂ）イオン等が注入される。当該イオン注入処理により、図９に示すように、ドリフト層２の表面内の所定の領域に、高濃度ウエル領域３ｂが形成される。

次に、当該マスク材２０ａを覆うように、ドリフト層２上に所定の膜（第二の膜と把握できる）２１を形成する（図１０）。当該所定の膜２１として、フォトレジスト、多結晶珪素、非晶質珪素、酸化珪素、および窒化珪素のいずれかから構成されるものを採用することができる。また、所定の膜２１の形成方法として、たとえば塗布法や化学的気相成長法等を採用することができる。

当該所定の膜２１の形成後、当該所定の膜２１に対して、反応性イオンエッチングなどの異方性エッチング処理を施す。これにより、図１１に示すように、マスク材２０ａの側壁に、自己整合的にサイドウォール２１ａを形成する。ここで、当該サイドウォール２１ａの最も膜厚の厚い部分は、所定の膜（第二の膜と把握できる）２１の成膜時の膜厚に相当する幅の膜厚を有する。

次に、図１２を参照して、素子形成領域外においてチャネルが形成される必要のない領域に、フォトレジストなどのマスク材２０ｄを形成する。その後、図１２に示すように、サイドウォール２１ａが形成されたマスク材２０ａ、およびマスク材２０ｄをマスクとして使用して、不純物イオン注入処理（第三のイオン注入処理と把握できる）を実施する。ここで、注入される不純物イオンは、第一の導電型を有する。当該不純物イオンとして、たとえばｎ型である窒素（Ｎ）イオンやリン（Ｐ）イオン等を採用することができる。

当該イオン注入処理により、図１２に示すように、ソース領域５が形成される。当該ソース領域５の深さは、高濃度ウエル領域３ｂの深さを超えないようにし、その深さはたとえば１０ｎｍ〜０．５μｍあれば良い。また、ソース領域５中の第一の導電型の不純物濃度は、高濃度ウエル領域３ｂ中の第二の導電型の不純物濃度を超えるようにし、たとえば１×１０¹⁸〜１×１０²¹ｃｍ^-3あれば良い。

ここで、断面視における、形成されたソース電極５と低濃度ウエル領域３ａとの間に存在する高濃度ウエル領域３ｂの幅（図１３の幅Ｌ）は、サイドウォール２１ａの最も膜厚の厚い箇所の膜厚に相当する。つまり、当該高濃度ウエル領域３ｂの幅（図１３の幅Ｌ）は、上記所定の膜（第二の膜と把握できる）２１の成膜時の膜厚に相当する。

なお、図１３の幅Ｌの長さは、１０ｎｍから１ｕｍ（より好ましくは１０〜５００ｎｍ）あれば良い。

ソース領域５形成後、次に、写真製版とイオン注入によって、第二の導電型を有するウエルコンタクト領域、第一の導電型を有するフィールドストッパー領域を形成する。ここで、ウエルコンタクト領域の深さは、ソース領域５を越えて、さらに高濃度ウエル領域３ｂを超えないようにする。また、第二の導電型の不純物濃度は、ソース領域５中の第一の導電型の不純物濃度を越えるようにし、たとえば１×１０¹⁸〜１×１０²¹ｃｍ^-3あれば良い。

なお、注入イオンを活性化させるための熱処理以降の工程は、実施の形態１と同様である。したがって、ここでの詳細な説明は省略する。

以上のように、本実施の形態に係わる炭化珪素半導体装置の製造方法は、マスク材（第一の膜と把握できる）２０ａをマスクとして使用してイオン注入処理（第二のイオン注入処理と把握できる）を実施することにより、高濃度ウエル領域３ｂを形成している。その後、当該マスク材２０ａの側面にサイドウォール２１ａを自己整合的に形成し、当該サイドウォール２１ａが形成されたマスク材２０ａをマスクとして使用してイオン注入処理（第三のイオン注入処理と把握できる）を実施することにより、ソース領域５を形成している。

したがって、高濃度ウエル領域３ｂの表面近傍に形成されるチャネルの長さを、自己整合的に精密に制御することが可能となる。なお、上述したように、当該チャネルの長さ（図１３の幅Ｌ）は、サイドウォール２１ａの膜厚（つまり、所定の膜の成膜時の膜厚）にほぼ相当する。また、上記工程からも分かるように、サイドウォール２１の膜厚は、どの方向にも対称な厚さで作製可能となる。したがって、高濃度ウエル領域３ｂの表面近傍に形成されるチャネルの長さは、どの方向にも同じ長さとなる。

なお、高濃度ウエル領域３ｂの表面近傍は、低濃度ウエル領域３ａの表面近傍よりも第二の導電型の不純物濃度が高い。したがって、当該高濃度ウエル領域３ｂでは、より不純物散乱の影響を受けやすく、チャネル移動度が減少する。よって、高濃度ウエル領域３ｂにおけるチャネル長は、チャネル移動度の観点からは短いほうが望ましい。

しかしながら、高濃度ウエル領域３ｂにおけるチャネル長が縮小すると、短チャネル効果が発現して素子のオフ時のリーク電流が増加する。したがって、ソース領域５から当該チャネル領域に延びる空乏層を抑えるために、高濃度ウエル領域３ｂに形成されるチャネル長は適度な長さを持つことが望ましい（つまり、上述のように、図１３の幅Ｌの長さは、１０ｎｍから１ｕｍ（より好ましくは１０〜５００ｎｍ）あれば良い）。

そして、本実施の形態に係わる製造方法を採用することにより、当該高濃度ウエル領域３ｂの表面近傍に形成されるチャネルの長さを、精密に制御できる。

なお、本実施の形態に係わる製造方法を採用することにより、ソース領域５は低濃度ウエル領域３ａと直接、接していない。したがって、実施の形態１でも述べたように、短チャネル効果が抑制できて素子の短チャネル長化に有利である。

なお、上述したように、実施の形態１と同様に低濃度ウエル領域３ａと高耐圧保持可能領域４とを、同一の工程にて形成しても、別工程で形成しても良い。もし、低濃度ウエル領域３ａおよび高耐圧保持可能領域４を同一の工程にて形成した場合には、実施の形態１でも説明したように、別々に形成する場合よりも製造コストを下げることができる。

＜実施の形態３＞
本実施の形態は、実施の形態１で説明した各構成に係わる炭化珪素半導体装置の製造方法に適用できる。

当該本実施の形態に係わる製造方法は、実施の形態１に係わる方法において、低濃度ウエル領域３ａに形成されるチャネル長の寸法を精密に制御することができる方法に関するものである。以下、本実施の形態に係わる製造方法について説明する。

まず、実施の形態１で説明したように、炭化珪素半導体基板１の第一の主面上にドリフト層２を形成する。ここで、予めドリフト層が形成されている炭化珪素半導体基板１を用意しても良い。なお、実施の形態１で示したように、第一の導電型を有する第二のドリフト層２ｃを形成しても良い（図３参照）。

次に、図１４に示すように、ドリフト層２上に、所定のパターン形状を有する、多結晶珪素または非晶質珪素（以下、マスク材３０ａと称する）を形成する。ここで、写真製版工程を実施することにより、所定のパターン形状を有する当該マスク材３０ａは形成される。

次に、当該マスク材３０ａをマスクとして用いて、第二の導電型の不純物イオンを注入するイオン注入処理（第一のイオン注入処理であると把握できる）を施す。ここで、当該イオン注入処理では、ｐ型の不純物イオンである、アルミニウム（Ａｌ）イオンまたはホウ素（Ｂ）イオン等が注入される。当該イオン注入処理により、図１４に示すように、ドリフト層２の表面内の所定の領域に、低濃度ウエル領域３ａと高耐圧保持可能領域４とが同一の工程にて形成される。

ここで、図１４に示すように、低濃度ウエル領域３ａと高耐圧保持可能領域４とを同一の工程にて形成しても良く、また、低濃度ウエル領域３ａと高耐圧保持可能領域４とを別々に形成しても良い。両ケースに対して共通することは、マスク材２０ａは、低濃度ウエル領域３ａを形成するためのものであると把握できる。

さて、低濃度ウエル領域３ａの形成後、次に、上記マスク材３０ａに対して熱酸化処理を施す。当該熱酸化処理により、図１５に示すように、マスク材３０ａの側面および上面は酸化され、当該各面上に（各面内も含む）酸化珪素等の酸化膜３０ｂが、自己整合的に形成される。

ここで、当該熱酸化処理は、炭化珪素がほとんど酸化されない温度範囲（たとえば８００〜１０００℃）で施される。

次に、高耐圧保持可能領域４が形成された領域上方に、フォトレジスト３０ｃを形成する。後述する高濃度ウエル領域３ｂの形成の際に実施されるイオン注入処理（第二のイオン注入処理と把握できる）の際に、当該フォトレジスト３０ｃの形成により、高耐圧保持可能領域４には当該イオン注入はされない。

次に、マスク材３０ａと酸化膜３０ｂとから成る複合マスク（つまり、酸化膜３０ｂが形成された、多結晶珪素もしくは非晶質珪素から成るマスクである。当該複合マスクの体積は、自己整合的に、マスク材３０ａの体積よりも大きくなっている）と、フォトレジスト等のマスク材３０ｃとをマスクとして用いて、第二の導電型の不純物イオンを注入するイオン注入処理（第二のイオン注入処理と把握できる）を実施する。

ここで、当該イオン注入処理では、ｐ型の不純物イオンである、アルミニウム（Ａｌ）イオンまたはホウ素（Ｂ）イオン等が注入される。当該イオン注入処理により、図１５に示すように、ドリフト層２の表面内の所定の領域に（つまり、低濃度ウエル領域３ａと一部において重複するように）、高濃度ウエル領域３ｂが形成される。

なお、高濃度ウエル領域３ｂが形成された結果、断面視において当該高濃度ウエル領域３ｂの両脇に低濃度ウエル領域３ａが存する。ここで、当該低濃度ウエル領域３ａの断面視の幅（これは、低濃度ウエル領域３ａに形成されるチャネル長と把握できる）は、１０ｎｍ〜１．０ｕｍ（好ましくは１０〜５００ｎｍ）であれば良い。

次に、実施の形態２と同様な方法により、マスク材３０ａと酸化膜３０ｂとから成る複合マスクの側面にサイドウォール２１ａを形成する（図１６）。そして、図１６を参照して、素子形成領域外においてチャネルが形成される必要のない領域に、フォトレジストなどのマスク材３０ｄを形成する。

その後、実施の形態２と同様に、サイドウォール２１ａが形成された複合マスク（マスク材３０ａ＋酸化膜３０ｂ）、およびマスク材３０ｄをマスクとして使用して、不純物イオン注入処理（第三のイオン注入処理と把握できる）を実施する。ここで、注入される不純物イオンは、第一の導電型を有する。当該不純物イオンとして、たとえばｎ型である窒素（Ｎ）イオンやリン（Ｐ）イオン等を採用することができる。

当該イオン注入処理により、実施の形態２と同様に、ソース領域５が形成される（図１６）。ここで、断面視においてソース領域５と低濃度ウエル領域３ａとの間に形成される高濃度ウエル領域３ｂの幅（つまり、高濃度ウエル領域３ｂに形成されるチャネル長は）は、１０ｎｍから１ｕｍ（より好ましくは１０〜５００ｎｍ）あれば良い。

ソース領域５形成後、実施の形態２と同様に、写真製版とイオン注入によって、第二の導電型を有するウエルコンタクト領域、第一の導電型を有するフィールドストッパー領域を形成する。

なお、注入イオンを活性化させるための熱処理以降の工程は、実施の形態１と同様である。したがって、ここでの詳細な説明は省略する。

以上のように、本実施の形態に係わる炭化珪素半導体装置の製造方法は、多結晶珪素または非晶質珪素から成るマスク材３０ａをマスクとして使用してイオン注入処理（第一のイオン注入処理と把握できる）を実施することにより、低濃度ウエル領域３ａを形成している。その後、当該マスク材３０ａに対して熱酸化処理を施すことにより酸化膜３０ｂを形成し、当該酸化膜３０ｂが形成されたマスク材３０ａをマスクとして使用して（つまり、上記複合マスクをマスクとして使用して）イオン注入処理（第二のイオン注入処理と把握できる）を実施することにより、高濃度ウエル領域３ｂを形成している。

したがって、低濃度ウエル領域３ａの表面近傍に形成されるチャネルの長さを、自己整合的に精密に制御することが可能となる。ここで、当該チャネルの長さは、マスク材３０ａの酸化速度から、時間制御によって精密に所望の寸法で形成される。

ここで、上記工程からも分かるように、マスク材３０ａに対して酸化膜３０ｂは、どの方向にも対称な体積で作製可能となる。したがって、低濃度ウエル領域３ａの表面近傍に形成されるチャネルの長さは、どの方向にも同じ長さとなる。

なお、本実施の形態に係わる製造方法を採用することにより、ソース領域５の端部は低濃度ウエル領域３ａと直接、接していない。したがって、実施の形態１でも述べたように、短チャネル効果が抑制できて素子の短チャネル長化に有利である。

ここで、上記では実施の形態２と同様に、断面視において、ソース領域５と低濃度ウエル領域３ａとの間に、高濃度ウエル領域３ｂが形成される方法について言及した。しかし、たとえば、ソース領域５と低濃度ウエル領域３ａとが接する構造を有する炭化珪素半導体装置を製造する場合には、上記サイドウォール２１ａを形成する工程を省略しても良い。しかし、この場合には、素子の短チャネル長化に有利でなくなる。

また、上述したように、実施の形態１と同様に低濃度ウエル領域３ａと高耐圧保持可能領域４とを、同一の工程にて形成しても、別工程で形成しても良い。もし、低濃度ウエル領域３ａおよび高耐圧保持可能領域４を同一の工程にて形成した場合には、実施の形態１でも説明したように、別々に形成する場合よりも製造コストを下げることができる。

＜実施の形態４＞
本実施の形態は、実施の形態１で説明した各構成に係わる炭化珪素半導体装置の製造方法に適用できる。

当該本実施の形態に係わる製造方法は、実施の形態３に係わる製造方法と同様に、低濃度ウエル領域３ａに形成されるチャネル長の寸法を精密に制御することができる方法に関するものである。

実施の形態３に係わる製造方法では、多結晶珪素または非晶質珪素から成るマスク材３０ａをマスクとして用いて、低濃度ウエル領域３ａ形成のためのイオン注入処理を実行した。その後、当該マスク材３０ａを熱酸化処理することにより、マスク材３０ａに酸化膜３０ｂを形成させ、自己整合的に複合マスクを作成した。そして、当該複合マスクを用いて、高濃度ウエル領域３ｂ形成のためのイオン注入処理を施した。

これに対して、本実施の形態４に係わる製造方法では、フォトレジスト等のマスクを用いて、低濃度ウエル領域３ａ形成のためのイオン注入処理を実行する。その後、実施の形態２で説明した方法を習い、フォトレジスト等のマスクの側面にサイドウォールを自己整合的に形成する。そして、サイドウォールが形成されたマスクを用いて、高濃度ウエル領域３ｂ形成のためのイオン注入処理を施す。

以下、本実施の形態に係わる製造方法について説明する。

まず、実施の形態１で説明したように、炭化珪素半導体基板１の第一の主面上にドリフト層２を形成する。ここで、予めドリフト層が形成されている炭化珪素半導体基板１を用意しても良い。なお、実施の形態１で示したように、第一の導電型を有する第二のドリフト層２ｃを形成しても良い（図３参照）。

次に、図１７に示すように、ドリフト層２上に、所定の形状にパターニングされたマスク材（第一の膜と把握できる）４０ａを形成する。ここで、当該マスク材４０ａとして、フォトレジストでも良いが、好ましくは多結晶珪素、非晶質珪素、酸化珪素、および窒化珪素のいずれかから構成されているものであっても良い。

次に、当該マスク材４０ａをマスクとして用いて、第二の導電型の不純物イオンを注入するイオン注入処理（第一のイオン注入処理であると把握できる）を施す。ここで、当該イオン注入処理では、ｐ型の不純物イオンである、アルミニウム（Ａｌ）イオンまたはホウ素（Ｂ）イオン等が注入される。

当該イオン注入処理により、図１７に示すように、ドリフト層２の表面内の所定の領域に、低濃度ウエル領域３ａが形成される。なお、図１７では、低濃度ウエル領域３ａと同一の工程にて高耐圧保持可能領域４を形成されている。しかし、両領域３ａ，４を別工程にて形成しても良い。

次に、当該マスク材４０ａを覆うように、ドリフト層２上に所定の膜（第二の膜と把握できる）を形成する（図示せず）。当該所定の膜として、フォトレジスト、多結晶珪素、非晶質珪素、酸化珪素、および窒化珪素のいずれかから構成されるものを採用することができる。また、所定の膜の形成方法として、たとえば塗布法や化学的気相成長法等を採用することができる。

当該所定の膜の形成後、当該所定の膜に対して、反応性イオンエッチングなどの異方性エッチング処理を施す。これにより、図１８に示すように、マスク材４０ａの側壁にサイドウォール４１ａを自己整合的に形成する。ここで、当該サイドウォール４１ａの最も膜厚の厚い部分は、所定の膜（第二の膜と把握できる）の成膜時の膜厚に相当する幅の膜厚を有する。

次に、図１８を参照して、素子形成領域外においてチャネルが形成される必要のない領域に、フォトレジストなどのマスク材４４を形成する。その後、図１８に示すように、サイドウォール４１ａが形成されたマスク材４０ａ、およびマスク材４４をマスクとして使用して、第二の導電型の不純物イオンを注入するイオン注入処理（第二のイオン注入処理と把握できる）を実施する。

ここで、当該イオン注入処理では、ｐ型の不純物イオンである、アルミニウム（Ａｌ）イオンまたはホウ素（Ｂ）イオン等が注入される。当該イオン注入処理により、図１８に示すように、ドリフト層２の表面内の所定の領域に（つまり、低濃度ウエル領域３ａと一部において重複するように）、高濃度ウエル領域３ｂが形成される。

また、高濃度ウエル３ｂが形成された結果の断面視における低濃度ウエル領域３ａの幅は、サイドウォール４１ａの最も膜厚の厚い箇所の膜厚に相当する。つまり、当該低濃度ウエル領域３ａの幅は、上記所定の膜（第二の膜と把握できる）の成膜時の膜厚に相当する。

その後、もし、断面視においてソース領域５と低濃度ウエル領域３ａとの間に高濃度ウエル領域が存するように、当該ソース領域５を形成する場合には、実施の形態２に係わる方法を実施する。

また、ソース領域５形成後の工程は、実施の形態３と同様であるので、ここでの説明は省略する。

以上のように、本実施の形態に係わる炭化珪素半導体装置の製造方法は、マスク材４０ａをマスクとして使用してイオン注入処理（第一のイオン注入処理と把握できる）を実施することにより、低濃度ウエル領域３ａを形成している。その後、当該マスク材４０ａの側面に対して自己整合的にサイドウォール４１ａを形成し、当該サイドウォール４１ａが形成されたマスク材４０ａをマスクとして使用して、イオン注入処理（第二のイオン注入処理と把握できる）を実施することにより、高濃度ウエル領域３ｂを形成している。

したがって、低濃度ウエル領域３ａの表面近傍に形成されるチャネルの長さを、自己整合的に精密に制御することが可能となる。ここで、当該チャネルの長さは、上記所定の膜（第二の膜と把握できる）の成膜時の膜厚に相当する。

ここで、上記工程からも分かるように、マスク材４０ａに対してサイドウォール４１ａは、どの方向にも対称的に作製可能となる。したがって、低濃度ウエル領域３ａの表面近傍に形成されるチャネルの長さは、どの方向にも同じ長さとなる。

なお、本実施の形態に係わる製造方法を採用することにより、ソース領域５の端部は低濃度ウエル領域３ａと直接、接していない。したがって、実施の形態１でも述べたように、短チャネル効果が抑制できて素子の短チャネル長化に有利である。

ここで、上記では実施の形態２と同様に、断面視において、ソース領域５と低濃度ウエル領域３ａとの間に、高濃度ウエル領域３ｂが形成される方法について言及した。しかし、たとえば、ソース領域５と低濃度ウエル領域３ａとが接する構造を有する炭化珪素半導体装置を製造する場合には、上記サイドウォール２１ａを形成する工程を省略しても良い。しかし、この場合には、素子の短チャネル長化に有利でなくなる。

また、上述したように、実施の形態１と同様に低濃度ウエル領域３ａと高耐圧保持可能領域４とを、同一の工程にて形成しても、別工程で形成しても良い。もし、両領域３ａ，４を同一の工程にて形成した場合には、実施の形態１でも説明したように、別々に形成する場合よりも製造コストを下げることができる。

また、図７，８では、断面視においてソース領域５と低濃度ウエル領域３ａとの間に高濃度ウエル領域３ｂが形成されている場合であって、ＪＦＥＴ領域２ａの不純物濃度が、ドリフト層２の不純物濃度よりも高い場合の構成を図示した。

しかし、図１９，２０に示すように、断面視においてソース領域５の端部と低濃度ウエル領域３ａとが直接接している場合であって、ＪＦＥＴ領域２ａの不純物濃度が、ドリフト層２の不純物濃度よりも高い場合の構成を採用することも可能である。なお、図１９は、エピタキシャルチャネル領域が形成されない構成であり、図２０は、エピタキシャルチャネル領域が形成される構成である。

また、高耐圧保持可能領域４の形状、構成等は、上記各実施の形態に記載したものに限定され無い。たとえば、上記各実施の形態では、断面視における高耐圧保持可能領域４の数は、３つである。しかし、当該数は単数であっても、３未満または３より大きくても良い。

また、以上の説明での第一の導電型と第二の導電型の組み合わせは、ｎ型とｐ型、もしくはその逆でも良い。第一の導電型をｎ型とするとｎチャネルの電界効果型トランジスタが実現され、第一の導電型をｐ型とするとｐチャネルの電界効果型トランジスタが実現される。

実施の形態１に係わる炭化珪素半導体装置の要部構成を示す断面図である。 実施の形態１に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態１に係わる炭化珪素半導体装置の他の構成を示す断面図である。 実施の形態１に係わる炭化珪素半導体装置の他の構成を示す断面図である。 実施の形態１に係わる炭化珪素半導体装置の他の構成を示す断面図である。 実施の形態２に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態２に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態２に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態２に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 断面視における高濃度ウエル領域の幅について説明するための拡大断面図である。 実施の形態３に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態３に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態３に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態４に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 実施の形態４に係わる炭化珪素半導体装置の製造方法を説明するための工程断面図である。 本発明に係わる炭化珪素半導体装置の他の構成を示す断面図である。 本発明に係わる炭化珪素半導体装置の他の構成を示す断面図である。

符号の説明

１ 炭化珪素半導体基板、２ ドリフト層、２ａ ＪＦＥＴ領域、２ｃ 第二のドリフト層、３ａ 低濃度ウエル領域、３ｂ 高濃度ウエル領域、４ 高耐圧保持可能領域（ＪＴＥまたはガードリング）、５ ソース領域、６ ウエルコンタクト領域、７ フィールドストッパー領域、８ ゲート絶縁膜、９ ゲート電極、１０ ドレイン電極、１１ ソース電極、１２ エピタキシャルチャネル領域、１４ 層間絶縁膜、２０ａ，４０ａ マスク材（第一の膜）、２１ 所定の膜（第二の膜）、２１ａ，４１ａ サイドウォール、３０ａ マスク材（多結晶珪素または非晶質珪素）、３０ｂ 酸化膜、２０ｄ，３０ｃ，３０ｄ，４４ マスク材（フォトレジスト）。

Claims (3)

1. 第一の導電型である炭化珪素半導体基板と、
   前記炭化珪素半導体基板上に形成される、第一の導電型である炭化珪素から成るドリフト層と、
   前記ドリフト層の表面のチャネル領域に形成される、第二の導電型である第１のウエル領域と、
   前記ドリフト層の表面のチャネル領域に前記第１のウエル領域に隣接して形成され、前記第１のウエル領域の不純物濃度よりも不純物濃度が高い、第二の導電型である第２のウエル領域と、
   前記第２のウエル領域内に前記チャネル領域に隣接して形成される、第一の導電型であるソース領域と、
   前記チャネル領域の上面に形成されるゲート絶縁膜と、
   前記ゲート絶縁膜の上面に形成されるゲート電極と、
   前記チャネル領域を含む素子形成領域の外周部に設けられた第二の導電型である高耐圧保持可能領域と
   を備え、
   前記高耐圧保持可能領域は、前記第１のウエル領域と同じ深さ方向の不純物濃度分布で、１×１０¹⁷〜１×１０¹⁹ｃｍ^-3の不純物濃度であること
   を特徴とする炭化珪素半導体装置。
2. 前記ドリフト層の表面近傍に前記第１のウエル領域に隣接して形成され、前記ゲート絶縁膜を介して前記ゲート電極の下方に位置するＪＦＥＴ領域の不純物濃度は、前記ドリフト層の不純物濃度より高いことを特徴とする請求項１に記載の炭化珪素半導体装置。
3. （Ａ）第一の導電型を有する炭化珪素半導体基板上に、第一の導電型となる炭化珪素から成るドリフト層を形成する工程と、
   （Ｂ）前記ドリフト層の表面に、第二の導電型となる所定の不純物濃度の第１のウエル領域および素子形成領域の外周部に設けられた第二の導電型である高耐圧保持可能領域を同じ深さ方向の不純物濃度分布で１×１０¹⁷〜１×１０¹⁹ｃｍ^-3の不純物濃度になるように同時に形成する工程と、
   （Ｃ）前記ドリフト層の表面の前記第１のウエル領域に隣接するように、第二の導電型となり、かつ、前記第１のウエル領域よりも不純物濃度の高い第２のウエル領域を形成する工程と、
   （Ｄ）前記第２のウエル領域の表面の所定箇所に、第一の導電型となるソース領域を形成する工程と、
   （Ｅ）前記素子形成領域のチャネル領域となる前記第１のウエル領域および前記第２のウエル領域の上面にゲート絶縁膜を形成する工程と、
   （Ｆ）前記ゲート絶縁膜の上面にゲート電極を形成する工程と
   を備える炭化珪素半導体装置の製造方法。

Images