[go: up one dir, main page]

JP4621161B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4621161B2
JP4621161B2 JP2006113412A JP2006113412A JP4621161B2 JP 4621161 B2 JP4621161 B2 JP 4621161B2 JP 2006113412 A JP2006113412 A JP 2006113412A JP 2006113412 A JP2006113412 A JP 2006113412A JP 4621161 B2 JP4621161 B2 JP 4621161B2
Authority
JP
Japan
Prior art keywords
wiring
panel
tft
semiconductor device
denotes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006113412A
Other languages
Japanese (ja)
Other versions
JP2006279054A (en
JP2006279054A5 (en
Inventor
千織 望月
実 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006113412A priority Critical patent/JP4621161B2/en
Publication of JP2006279054A publication Critical patent/JP2006279054A/en
Publication of JP2006279054A5 publication Critical patent/JP2006279054A5/ja
Application granted granted Critical
Publication of JP4621161B2 publication Critical patent/JP4621161B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、基板上に複数の機能素子が構成されている半導体装置に関するものである。   The present invention relates to a semiconductor device in which a plurality of functional elements are formed on a substrate.

従来、機能素子として非晶質シリコン薄膜を用いた薄膜トランジスタは、スイッチ素子として、液晶表示パネル、有機ELパネルなどの表示デバイス、更には、TFT素子と同様の非晶質シリコン薄膜を用いたPIN型フォトダイオード、または、MIS型フォトキャパシター、TFT型光センサーなどの光電変換素子(以下、光センサー素子と称す)と組み合わせた光センサーパネルなどに広く利用されている。   Conventionally, a thin film transistor using an amorphous silicon thin film as a functional element is a display device such as a liquid crystal display panel or an organic EL panel as a switching element, and a PIN type using an amorphous silicon thin film similar to a TFT element. It is widely used for photosensor panels combined with photodiodes or photoelectric conversion elements (hereinafter referred to as photosensor elements) such as MIS photocapacitors and TFT photosensors.

また、最近では、光センサーパネルの医療分野への応用が検討され、特に、放射線を蛍光体により、可視光に変換し、その光情報を、光センサーパネルで間接的に読み取るような、放射線撮像装置、更には、TFT素子と直接放射線を電気信号に変換する非晶質セレンなどを用いた直接型の放射線撮像装置も開発が進んでいる。   Recently, the application of optical sensor panels to the medical field has been studied. In particular, radiation imaging where radiation is converted into visible light by phosphors and the optical information is read indirectly by the optical sensor panel. Development of an apparatus and a direct radiation imaging apparatus using a TFT element and amorphous selenium or the like for directly converting radiation into an electrical signal are also under development.

ここで、図15にTFT素子とPIN型フォトダイオードとから構成されている光センサーパネルの等価回路を示し、また、図16にその断面の模式図を示す。図15において、符号1010はPIN型光センサー、1020はTFT、1030は信号配線、1040はTFT駆動配線、1050はPIN型光センサーのバイアス配線である。   Here, FIG. 15 shows an equivalent circuit of an optical sensor panel composed of a TFT element and a PIN photodiode, and FIG. 16 shows a schematic diagram of the cross section thereof. In FIG. 15, reference numeral 1010 denotes a PIN type optical sensor, 1020 denotes a TFT, 1030 denotes a signal wiring, 1040 denotes a TFT driving wiring, and 1050 denotes a bias wiring of the PIN type optical sensor.

また、図16において、2010はガラス基板、2020はゲート配線、2030はゲート絶縁膜、2040はi型a−Si層、2050はSiN層、2060はn+ オーミックコンタクト層、2070はソース・ドレイン電極、2080はセンサー下電極、2100,2110,2120は、それぞれ、P、I、N型a−Si層、2090はセンサー上電極、2130はSiN保護膜である。 In FIG. 16, 2010 is a glass substrate, 2020 is a gate wiring, 2030 is a gate insulating film, 2040 is an i-type a-Si layer, 2050 is a SiN layer, 2060 is an n + ohmic contact layer, and 2070 is a source / drain electrode. , 2080 is a sensor lower electrode, 2100, 2110 and 2120 are P, I and N type a-Si layers, 2090 is a sensor upper electrode, and 2130 is a SiN protective film.

そして、画像情報としての入射光は、PIN型光センサー1010により光電変換され、同時に、センサー容量C1に電荷蓄積される。その後、TFT1020をオンすることにより、信号線1030とTFT駆動配線1040のクロス部で形成される容量C2に電荷分配され、信号線1030の電位変化を読み取り出力としている。   The incident light as the image information is photoelectrically converted by the PIN type optical sensor 1010 and simultaneously accumulated in the sensor capacitor C1. After that, when the TFT 1020 is turned on, the charge is distributed to the capacitor C2 formed by the cross portion of the signal line 1030 and the TFT drive wiring 1040, and the change in potential of the signal line 1030 is used as a read output.

現在、上述の光センサーパネルは、大面積化、高精細化の要求により、基板サイズの大型化、プロセス精度の向上が急務とされているが、膨大な設備投資が必要となり、更に、立ち上げに要する期間などを考慮すると、最良の方法とは言えないと思われる。   At present, the above-mentioned optical sensor panel is required to increase the substrate size and improve the process accuracy due to the demand for larger area and higher definition. Considering the time required for this, it may not be the best method.

そこで、従来の小型基板用の設備、装置を用いて、大面積化パネルを目指す方法として、複数のパネルを貼り合わせることより大面積化する構造の半導体装置が提案されている。   In view of this, a semiconductor device having a structure in which the area is increased by pasting together a plurality of panels has been proposed as a method for achieving a large area panel using conventional equipment and devices for small substrates.

その具体例として、図17に4枚の光センサーパネルを貼り合わせ大面積化した放射線画像読取装置の斜視図を示す。また、図18に、その模式的断面図を示す。図17において、符号3010は光センサーパネル、3020は基台、3050は放射線を可視光に変換するための蛍光板、3060はフレキシブル基板、3400はシャーシ部である。   As a specific example, FIG. 17 shows a perspective view of a radiation image reading apparatus in which four photosensor panels are bonded to increase the area. FIG. 18 shows a schematic cross-sectional view thereof. In FIG. 17, reference numeral 3010 denotes an optical sensor panel, 3020 denotes a base, 3050 denotes a fluorescent plate for converting radiation into visible light, 3060 denotes a flexible substrate, and 3400 denotes a chassis portion.

図18において、3010は光センサーパネル、3020は光センサーパネル3010の4枚を定位置に固定するとともに、下面に配設した電気実装部を保護するための放射線吸収用の鉛などからなる基台、3030はセンサーパネル3010と基台3020を貼り合わせるための第1の接着層、3050は放射線を可視光に変換するための蛍光板、3040は蛍光板3050をセンサーパネル3010に貼り付ける第2の接着層、3070はセンサーパネル3010の駆動用プリント基板、3060はプリント基板3070とセンサーパネル3010とを接続するためのフレキシブル基板である。   In FIG. 18, reference numeral 3010 denotes an optical sensor panel, and 3020 denotes a base made of radiation absorbing lead for fixing the four optical sensor panels 3010 at a fixed position and protecting an electrical mounting portion disposed on the lower surface. , 3030 is a first adhesive layer for attaching the sensor panel 3010 and the base 3020, 3050 is a fluorescent plate for converting radiation into visible light, and 3040 is a second adhesive layer for attaching the fluorescent plate 3050 to the sensor panel 3010. 3070 are printed circuit boards for driving the sensor panel 3010, and 3060 is a flexible circuit board for connecting the printed circuit board 3070 and the sensor panel 3010.

なお、符号3200は筐体、3210は蓋、3230は電気実装部を保護するための鉛などからなるカバー、3240はプリント基板3070を固定するための足、また、3250は基台3020を筐体3200に固定するためのアングルである。なお、ここでは、符号3200,3250の各部材によって、シャーシ部3400が形成されている。そして、シャーシ部3400の中で、放射線センサー部3300を固定することによって、センサーユニットが形成されている。   Reference numeral 3200 denotes a housing, 3210 denotes a lid, 3230 denotes a cover made of lead or the like for protecting the electric mounting portion, 3240 denotes a foot for fixing the printed circuit board 3070, and 3250 denotes the base 3020. This is an angle for fixing to 3200. Here, the chassis portion 3400 is formed by the members 3200 and 3250. A sensor unit is formed by fixing the radiation sensor unit 3300 in the chassis unit 3400.

しかしながら、上述のように、複数のパネルを貼り合わせる場合、特に、パネル間のつなぎ目の精度とそのクリアランスとが問題になる。   However, as described above, when a plurality of panels are bonded together, the accuracy of the joints between the panels and the clearance are particularly problematic.

図19に貼り合わせパネルを模式的に描いた平面図を示す。図20には、パネルのつなぎ目の中央部を拡大した図を示す。Pは画素ピッチ、Pcは隣接パネル間の画素中心から画素中心までの距離である。通常、Pc<2P、即ち、画素間のクリアランスを1画素内に収めることで、画像処理による補正を適正に行うことが可能となる。換言すれば、各光センサーパネルは、画素端より数10μmの位置で、パネル切断を行うことが必要となる。   FIG. 19 is a plan view schematically showing the bonded panel. In FIG. 20, the figure which expanded the center part of the joint part of a panel is shown. P is the pixel pitch, and Pc is the distance from the pixel center to the pixel center between adjacent panels. Usually, Pc <2P, that is, the clearance between pixels is set within one pixel, so that correction by image processing can be appropriately performed. In other words, each optical sensor panel needs to be cut at a position of several tens of μm from the pixel end.

このような課題を解決するには、以下の問題があり、製造上の歩留り、更には、特性上の問題まで、影響を及ぼす場合がある。   In order to solve such a problem, there are the following problems, which may affect the manufacturing yield and even the characteristic problems.

1.光センサーパネルの切断時に、チッピング、ズレなどにより、画素部まで影響が及ぼされる場合があり、組み立て後に、この信頼性に問題が残る。図21に切断部の模式的平面図を示す。図中、4010は画素部、4020はSiN膜など保護膜、4030はチッピングなどの欠け、4040は切断端面である。これから明らかなように、チッピング4030が保護膜4020を破壊している。この結果、初期特性上、問題が無いが、高温・高湿での保存により、出力の変動が確認されている。   1. When the optical sensor panel is cut, the pixel portion may be affected by chipping, misalignment, etc., and this reliability remains a problem after assembly. FIG. 21 shows a schematic plan view of the cutting portion. In the figure, reference numeral 4010 denotes a pixel portion, 4020 denotes a protective film such as a SiN film, 4030 denotes chipping and the like, and 4040 denotes a cut end face. As is clear from this, the chipping 4030 destroys the protective film 4020. As a result, there is no problem in the initial characteristics, but fluctuations in output have been confirmed by storage at high temperature and high humidity.

2.パネル組み立て時の静電気の影響で、画素破壊が発生する。通常、ガラス基板などの絶縁材料は、真空チャックステージでの剥離帯電、エアーブローなどによる摩擦帯電などにより、容易に帯電する。帯電した状態で、電位差のある物体、具体的には、接地されたケースなどに接近しただけで、放電が起こり、破壊される。特に、コーナー部は、その傾向が強く、歩留りの低下を引き起こしている。   2. Pixel destruction occurs due to static electricity during panel assembly. Usually, an insulating material such as a glass substrate is easily charged by peeling charging at a vacuum chuck stage, friction charging by air blow, or the like. In a charged state, a discharge occurs and is destroyed only by approaching an object having a potential difference, specifically, a grounded case. In particular, the corner portion has a strong tendency to cause a decrease in yield.

3.パネル組み立て時のハンドリングなどで、静電気が2〜3kV蓄積され切断面、特に、コーナー部で、1画素が破壊する場合がある。   3. Due to handling at the time of assembling the panel, static electricity is accumulated by 2 to 3 kV, and one pixel may be destroyed at the cut surface, particularly at the corner.

本発明は、上記の問題を解決するものであり、大面積パネル、または、パネル周辺部のスペースを極小化した、狭額縁パネルの製造を、安定に且つ高歩留りで可能とするような、構成の半導体装置を提供することを目的としている。   The present invention solves the above-described problem, and has a configuration that enables the manufacture of a large-area panel or a narrow frame panel with a minimized space around the panel, stably and at a high yield. An object of the present invention is to provide a semiconductor device.

即ち、本発明の第1の目的は、貼り合わせパネルを、精度良く切断し、貼り合わせるために、切断の良否を判定するスライスチェック配線を設け、且つ、信頼性が確保される位置に配し、切断時のチッピングなどによる保護膜などの破損を電気的にチェックして、組み立て後の信頼性を確保することにある。   That is, a first object of the present invention is to provide a slice check wiring for determining whether cutting is good or not, and to arrange the panel at a position where reliability is ensured in order to cut and bond the bonded panel with high accuracy. The purpose is to electrically check the damage of the protective film due to chipping at the time of cutting and to ensure the reliability after assembly.

また、本発明の第2の目的は、スライスチェック配線を電気的に一定電位に固定することにより、電気的なクロストークを抑えることである。   A second object of the present invention is to suppress electrical crosstalk by fixing the slice check wiring to an electrical constant potential.

更に、本発明の第3の目的は、スライスチェック配線をTFTの駆動配線、または、光センサーのバイアス配線に電気的に接続して、静電気破壊に対する耐性を向上させると共に、スライスチェック配線を一定電位に接続することにより、帯電防止機能を持たせ、デバイスの安定性と信頼性を確保することにある。   Furthermore, a third object of the present invention is to electrically connect the slice check wiring to the TFT drive wiring or the bias wiring of the optical sensor to improve resistance to electrostatic breakdown and to connect the slice check wiring to a constant potential. It is to provide an antistatic function and to ensure the stability and reliability of the device.

このため、本発明では、複数の機能素子を有する基板を切断して得られるパネルが複数貼り合わされることにより大面積化する構造の半導体装置において、前記パネルの切断結果の良否をチェックするための周囲配線が前記パネルの周囲に沿って配されており、前記周囲配線は、前記複数の機能素子の駆動配線を含む回路に接続され、導電性の検査を行う際に基準電圧が印加されることを特徴とする。 For this reason, in the present invention, in a semiconductor device having a structure in which a large area is obtained by bonding a plurality of panels obtained by cutting a substrate having a plurality of functional elements, the quality of the cutting result of the panel is checked. Peripheral wiring is arranged along the periphery of the panel, and the peripheral wiring is connected to a circuit including drive wirings of the plurality of functional elements, and a reference voltage is applied when conducting a conductivity test. It is characterized by.

この場合、本発明の実施の形態として、前記周囲配線が、TFTの少なくとも駆動配線、または、信号配線に接続されていること、また、TFT基板の1画素は、TFT素子と光電変換素子とから構成されており、前記周囲配線は、該光電変換素子のバイアス配線と電気的に接続されていることが有効である。   In this case, as an embodiment of the present invention, the peripheral wiring is connected to at least the driving wiring or the signal wiring of the TFT, and one pixel of the TFT substrate is composed of the TFT element and the photoelectric conversion element. It is effective that the peripheral wiring is electrically connected to the bias wiring of the photoelectric conversion element.

以下本発明を図面を参照して更に詳細に説明する。   Hereinafter, the present invention will be described in more detail with reference to the drawings.

(第1の実施形態)
本発明の第1の実施形態として、TFT素子とMIS型光センサーとから構成されている放射線画像読み取り装置に適用した半導体装置について説明する。ここで、図1に、本実施形態の等価回路が示す。図中、符号11はTFT駆動用ドライバ、12は信号処理増幅器、13はMIS型光センサーの駆動用ドライバである。また、C11〜C35は、MIS型光センサー、T11〜T35はTFT、Vg1〜Vg3はTFT駆動配線、Sig1〜Sig5は信号配線、Vs1,Vs2はバイアス配線である。
(First embodiment)
As a first embodiment of the present invention, a semiconductor device applied to a radiation image reading apparatus constituted by a TFT element and a MIS type photosensor will be described. Here, FIG. 1 shows an equivalent circuit of the present embodiment. In the figure, reference numeral 11 denotes a TFT driver, 12 denotes a signal processing amplifier, and 13 denotes a driver for driving the MIS type optical sensor. Also, C11 to C35 are MIS type optical sensors, T11 to T35 are TFTs, Vg1 to Vg3 are TFT drive wirings, Sig1 to Sig5 are signal wirings, and Vs1 and Vs2 are bias wirings.

MIS型光センサーC11〜C35は、駆動用ドライバ13からバイアス配線Vs1、Vs2に印加される光信号を受けるもので、ここでの光信号は、MIS型光センサーに、その電荷を蓄積される。蓄積された電荷は、順次、信号線Sig1〜Sig5から信号処理増幅器を介して、TFT(T11〜T35)により、読み出される。また、TFTは、TFT駆動用ドライバ11から、TFT駆動配線Vg1〜Vg3を介して、与えられた信号で、順次、オン/オフする。更に、Scはスライスチェック配線であり、TFT駆動用ドライバおよびMIS型光センサーの駆動用ドライバから接地電位を与えられている。   The MIS photosensors C11 to C35 receive optical signals applied to the bias wirings Vs1 and Vs2 from the driving driver 13, and the charges of the optical signals here are stored in the MIS photosensor. The accumulated charges are sequentially read out from the signal lines Sig1 to Sig5 by the TFTs (T11 to T35) via the signal processing amplifier. Further, the TFTs are sequentially turned on / off in response to a given signal from the TFT driver 11 via the TFT drive wirings Vg1 to Vg3. Further, Sc is a slice check wiring, and is supplied with a ground potential from the TFT driving driver and the MIS type photosensor driving driver.

ここで、この実施の形態での、作製プロセスの概略を順に説明する。なお、図2の(a)〜(e)は、光センサーパネルの模式的断面図を示す。   Here, an outline of a manufacturing process in this embodiment will be described in order. In addition, (a)-(e) of FIG. 2 shows typical sectional drawing of an optical sensor panel.

(1) 図2の(a)に示すように、ガラス基板101上に、Crを、1000Å厚さで、スパッタリング法により成膜し、MIS型光センサーの下電極102、TFTゲート電極103、および、ゲート配線104、更には、パネル切断用のスライスラインおよびスライスチェック配線などを、パターニングする。   (1) As shown in FIG. 2A, a Cr film having a thickness of 1000 mm is formed on a glass substrate 101 by sputtering, and the lower electrode 102 of the MIS photosensor, the TFT gate electrode 103, and The gate wiring 104, and further, the panel cutting slice line and the slice check wiring are patterned.

(2) 次に図2(b)に示すように、プラズマCVD法により、窒化シリコン膜105(SiN)を、3000Å厚さで、非晶質シリコン膜106a(Si)を5000Å厚さで、オーミック層107(n+ )を1000Å厚さで、それぞれ、連続成膜し、MIS型光センサーの下電極とTFTS−D電極とを接合するためのコンタクトホール108、及び、配線引出し部などのコンタクトホールなどを、CDE法により、開口する。 (2) Next, as shown in FIG. 2B, the silicon nitride film 105 (SiN) is 3000 Å thick and the amorphous silicon film 106a (Si) is 5000 Å thick by plasma CVD. A contact hole 108 for continuously forming the layer 107 (n + ) with a thickness of 1000 mm and joining the lower electrode of the MIS type optical sensor and the TFTS-D electrode, and a contact hole such as a wiring lead-out portion Etc. are opened by the CDE method.

(3) 次に図2(c)に示すように、アルミニウム(Al)を1μm厚さで、スパッタリング法により成膜し、TFTS−D電極109、信号線110、光センサーのバイアス配線111を、ウエットエッチング法により形成する。   (3) Next, as shown in FIG. 2 (c), aluminum (Al) is formed to a thickness of 1 μm by sputtering, and the TFTS-D electrode 109, the signal line 110, and the bias wiring 111 of the optical sensor are It is formed by a wet etching method.

(4) 更に図2(d)に示すように、TFTギャップ部のオーミック層(n+ )を、RIE法により除去し、TFTチャネル部112を形成する。 (4) Further, as shown in FIG. 2 (d), the ohmic layer (n + ) in the TFT gap portion is removed by the RIE method to form the TFT channel portion 112.

(5) 更に、図2(e)に示すように、RIE法により、素子間分離を行い、保護膜として、プラズマCVD法により、窒化シリコン膜113(SiN)を、9000Å厚さで成膜し、引き出し配線部パッド部などを、RIE法により開口する。   (5) Further, as shown in FIG. 2 (e), element isolation is performed by RIE, and a silicon nitride film 113 (SiN) is formed as a protective film by plasma CVD to a thickness of 9000 mm. The lead wiring part pad part and the like are opened by the RIE method.

以上より、単一パネルが作製され、検査工程により、良品判定が行われることで、前工程が終了する。   From the above, a single panel is manufactured, and the non-defective product is determined by the inspection process, whereby the previous process is completed.

その後、中工程により、光センサーパネルに電気的な実装を行う。即ち、
(6) ポリイミドをスピンコートし、加熱キュアーする。その後、スライスラインに従って、所定のサイズに切断する。
Thereafter, electrical mounting is performed on the optical sensor panel by an intermediate process. That is,
(6) Spin-coat polyimide and heat cure. Then, it cut | disconnects to predetermined size according to a slice line.

(7) スライスチェック配線によって導電性の検査を行う。   (7) Conduct conductivity inspection by slice check wiring.

(8) TAB接続、PCB接続など電気的な実装を行い、その後、再び導電性の検査を行う。   (8) Conduct electrical mounting such as TAB connection and PCB connection, and then conduct conductivity inspection again.

以上により、貼り合わせ前のモジュールが完成し、以降、後工程により、大面積パネルとして、組み立てられる。即ち、
(9) 基台にパネルを貼り合わせ、蛍光板を貼り、更に、Alシートを貼り合わせる。
The module before pasting is completed by the above, and it assembles as a large area panel by a post process after that. That is,
(9) A panel is bonded to the base, a fluorescent screen is bonded, and an Al sheet is further bonded.

(10) 筐体に組み込み、最終検査を行う。   (10) Install in the housing and perform final inspection.

以上により、放射線画像読み取り装置に用いる半導体装置が完成する。駆動用ドライバなどを接続した後には静電気破壊などの恐れは小さくなるため、ドライバの実装が終わった段階で、スライスチェック配線は切断して取り除いてもよいし、残しておいて問題にならない場合にはそのままにしておいてもよい。   Thus, a semiconductor device used for the radiation image reading apparatus is completed. After connecting the driver for driving, etc., the risk of electrostatic breakdown is reduced, so when the driver is finished mounting, the slice check wiring may be cut and removed, or if it does not cause a problem. May be left as is.

図3には、光センサーパネルを貼り合わせた中央部が拡大して示されている。この実施の形態での画素サイズは160μmである。図中、画素中心とは、光センサー部の重心であり、光学的な画素中心である。その結果、隣接パネルの中心間の距離が、2画素分、即ち、320μm以内の設計であれば、実際の切断、および、貼り合わせ余裕が増えることになる。これは、TFTの配置により、光センサー部の重心を貼り合わせ、中央側に配置することにより、達成可能とするものである。なお、この実施の形態では、画素領域の間の距離が、160μmから188μmおよび202μmに拡大可能となっている。   FIG. 3 shows an enlarged central portion where the optical sensor panel is bonded. The pixel size in this embodiment is 160 μm. In the figure, the pixel center is the center of gravity of the optical sensor unit and is the optical pixel center. As a result, if the distance between the centers of adjacent panels is designed for two pixels, that is, within 320 μm, the actual cutting and bonding margin will increase. This can be achieved by sticking the center of gravity of the optical sensor portion by the arrangement of the TFTs and arranging them at the center side. In this embodiment, the distance between the pixel regions can be expanded from 160 μm to 188 μm and 202 μm.

図4には、光センサーパネルのコーナー部の概略パターンが示されている。図中、41はスライスライン、42はスライスチェック配線、43はSiN保護膜、点aは画素重心である。   FIG. 4 shows a schematic pattern of the corner portion of the photosensor panel. In the figure, 41 is a slice line, 42 is a slice check wiring, 43 is a SiN protective film, and point a is a pixel center of gravity.

ここでの検討には、SiN保護膜43が画素端より25μmの位置に配置され、また、このSiN保護膜内にスライスチェック配線42が配置される。この幅は、高温高湿などの信頼性試験により、特性が確保できる最小幅である。また、スライスは、スライスラインを切り落とすように切断されるが、チッピング、スライスズレなどにより、マージンとして、スライスライン41がSiN保護膜端から45μmの位置に設定されている。なお、この領域にSiN保護膜を配していないのは、SiN保護膜が割れ、画素まで成長することがあるためである。   In the examination here, the SiN protective film 43 is arranged at a position of 25 μm from the pixel end, and the slice check wiring 42 is arranged in the SiN protective film. This width is the minimum width that can ensure the characteristics by a reliability test such as high temperature and high humidity. In addition, the slice is cut so as to cut off the slice line. However, the slice line 41 is set at a position of 45 μm from the edge of the SiN protective film as a margin by chipping, slice deviation, or the like. The reason why the SiN protective film is not provided in this region is that the SiN protective film may break and grow up to the pixel.

次に、この実施の形態での、スライスチェックラインの使用方法について述べる。先述のように、パネル切断時に、予期せぬスライスズレ、または、チッピングなどによって、SiN保護膜が破壊する場合、同時に、スライスチェックラインも破壊される。そこで、図1に示した、スライスチェック配線に設けたパッドCpにより、導電性のチェックを行うことで、異常が確認でき、良品組センサーパネルへの混同を避けることが可能となる。   Next, a method of using the slice check line in this embodiment will be described. As described above, when the SiN protective film breaks due to an unexpected slice shift or chipping when the panel is cut, the slice check line is also broken at the same time. Therefore, by checking the conductivity with the pad Cp provided in the slice check wiring shown in FIG. 1, it is possible to confirm the abnormality and avoid confusion with the non-defective sensor panel.

その結果、従来、目視確認で行なっていた判定に比べて、確実で精度の高い検査を行なうことが可能となる。更に、上述のように、中工程、後工程での要所要所で、スライスチェック配線による確認を行うことにより、複数の光センサーパネルを貼り合わせた後での、不良発生を皆無とすることが可能になった。   As a result, it is possible to perform a reliable and highly accurate inspection as compared with the determination conventionally performed by visual confirmation. Furthermore, as described above, by performing the check by the slice check wiring at a necessary place in the intermediate process and the subsequent process, it is possible to eliminate the occurrence of defects after bonding a plurality of optical sensor panels. It became possible.

特に、静電気などによる画素破壊は、TFT駆動用ドライバや光電変換素子駆動用ドライバなどを電気的に実装するまで起こりえるので、それらの実装を行なうまでは適宜行なう。   In particular, pixel destruction due to static electricity or the like can occur until a TFT driving driver, a photoelectric conversion element driving driver, or the like is electrically mounted.

また本実施形態においては機能素子としてTFTを例として示したが、これに限られるものではなく、ダイオードや薄膜ダイオードを用いてももちろんよい。   In this embodiment, a TFT is shown as an example of a functional element, but the present invention is not limited to this, and a diode or a thin film diode may be used as a matter of course.

(第2の実施形態)
第1の実施形態においては、素子の駆動用回路は基板の片側に設けられていたが、高速駆動を実施するために本実施形態においては、パネルの両側に駆動回路を設けた構成を示す。ここでは2枚のパネルを貼り合わせる構造について述べる。図5は貼り合わせ構造の模式的平面図である。図中101,102はセンサーパネルである。103はアンプICに接続されるアンプ側引出し配線部、104はドライバICに接続されるドライバ側引出し配線部である。本実施形態では、各センサーパネルはドライバ側引出し配線部をパネル両側に配置し、高速駆動を実現させている。
(Second Embodiment)
In the first embodiment, the element driving circuit is provided on one side of the substrate. However, in this embodiment, a driving circuit is provided on both sides of the panel in order to perform high-speed driving. Here, a structure in which two panels are bonded together will be described. FIG. 5 is a schematic plan view of a bonding structure. In the figure, reference numerals 101 and 102 denote sensor panels. Reference numeral 103 denotes an amplifier side lead wiring portion connected to the amplifier IC, and reference numeral 104 denotes a driver side lead wiring portion connected to the driver IC. In the present embodiment, each sensor panel has a driver side lead-out wiring portion arranged on both sides of the panel to realize high-speed driving.

第1の実施形態と同様に、TFT基板の周囲にスライスチェック配線を設けて、スライスラインにおいて切断した後、導電性の検査を行い不良品のチェックを行なうことが可能である。また、パネルの大きさが一枚で充分な場合には、切断後特に貼り合わせなどは行わず、一枚で両側にドライバを実装してもよい。また、画素領域をシャーシ部の極近傍に配置したい場合などは、センサーパネルを単独で使用し、切断部を必要とされている方向に設置する事により、よりシャーシ近傍からの画素読み取りが可能となる。図6にそれを模式的に描いた平面図を示す。105は信号読出し回路、106はセンサー駆動用回路、107はシャーシである。図中、端部画素部Aをシャーシに近接させることが可能となり、シャーシ部の近傍の画像を読み取ることが可能となる。   Similar to the first embodiment, it is possible to provide a slice check wiring around the TFT substrate, cut the slice line, and then conduct a conductivity inspection to check for defective products. In addition, when a single panel is sufficient, a driver may be mounted on both sides of the single panel without performing any special bonding after cutting. Also, if you want to place the pixel area in the very vicinity of the chassis part, use the sensor panel alone and install the cutting part in the required direction, so that you can read the pixel from the vicinity of the chassis more Become. FIG. 6 is a plan view schematically showing it. Reference numeral 105 denotes a signal readout circuit, 106 denotes a sensor driving circuit, and 107 denotes a chassis. In the drawing, the end pixel portion A can be brought close to the chassis, and an image in the vicinity of the chassis portion can be read.

また本実施形態においては機能素子としてTFTを例として示したが、これに限られるものではなく、ダイオードや薄膜ダイオードを用いてももちろんよい。
(第3の実施形態)
本発明の第3の実施形態として、TFT素子とMIS型光電変換素子とから構成されている放射線画像読み取り装置に用いる半導体装置について説明する。なお、図7はこの実施の形態における等価回路を示す。図中11はTFT駆動用ドライバ、12は信号処理増幅器、13はMIS型光電変換素子駆動用ドライバである。
In this embodiment, a TFT is shown as an example of a functional element, but the present invention is not limited to this, and a diode or a thin film diode may be used as a matter of course.
(Third embodiment)
As a third embodiment of the present invention, a semiconductor device used for a radiographic image reading apparatus composed of a TFT element and a MIS photoelectric conversion element will be described. FIG. 7 shows an equivalent circuit in this embodiment. In the figure, 11 is a TFT driving driver, 12 is a signal processing amplifier, and 13 is a MIS photoelectric conversion element driving driver.

本実施形態においては、光センサーのバイアス配線であるVs1、Vs2配線を、互いに抵抗Rvsにより接続している。更に、TFT駆動配線であるVg1〜Vg3配線は、互いに抵抗Rsにより接続され、Vs1配線とVg1配線とは、互いに抵抗Rvにより接続されている。また、スライスチェック配線であるSc配線は、Vs4配線と抵抗Rvcとにより接続され、Vg1配線と抵抗Rgcとにより接続されている。または信号配線と接続してもよい。また、図8に示すようにTFTの駆動配線のみと接続してもよいし、図示はしないが、バイアス配線のみと接続することも可能である。   In the present embodiment, the Vs1 and Vs2 wirings that are bias wirings of the optical sensor are connected to each other by a resistor Rvs. Further, the Vg1 to Vg3 wirings which are TFT driving wirings are connected to each other by a resistor Rs, and the Vs1 wiring and the Vg1 wiring are connected to each other by a resistance Rv. Further, the Sc wiring that is the slice check wiring is connected by the Vs4 wiring and the resistor Rvc, and is connected by the Vg1 wiring and the resistor Rgc. Or you may connect with a signal wiring. Further, as shown in FIG. 8, it may be connected only to the TFT drive wiring, or although not shown, it can be connected to only the bias wiring.

TFT駆動用ドライバから第1番目のTFTまでの抵抗をRoとし、Vg配線間の抵抗をRsとすると、抵抗Rsには、Vg配線に印加したオン電圧Vghが隣接ラインに影響を与えない抵抗を、設定すれば良いことになる。なお、隣接ラインはオフ電圧Vg1に保持されている。   When the resistance from the TFT driver to the first TFT is Ro and the resistance between the Vg wirings is Rs, the resistance Rs is a resistance that does not affect the adjacent line by the on-voltage Vgh applied to the Vg wiring. You can set it. The adjacent line is held at the off voltage Vg1.

図9は、上述の等価回路における電位を説明するための図である。点aの電位VaがTFTのしきい値電圧Vthより低ければ、隣接ラインをオフ状態に保つことができる。   FIG. 9 is a diagram for explaining a potential in the above-described equivalent circuit. If the potential Va at the point a is lower than the threshold voltage Vth of the TFT, the adjacent line can be kept off.

Vth>Va=Vg1+(Vgh-Vg1)×Ro/(Rs+2Ro)………(1)式
Rs>Ro(Vg1-Vth-2Vth)/(Vth-Vg1)
ここで、Vg1=-5V 、Vgh=15V 、Vth=2V、Ro=100Ωであるので、Rs>86 Ωとなる。
Vth> Va = Vg1 + (Vgh-Vg1) × Ro / (Rs + 2Ro) ……… (1)
Rs> Ro (Vg1-Vth-2Vth) / (Vth-Vg1)
Here, since Vg1 = −5V, Vgh = 15V, Vth = 2V, and Ro = 100Ω, Rs> 86Ω.

同様に、抵抗Rvについては、光センサーのバイアス配線Vsが光読み込み時に、Vsh=9Vであるから、上式のVgh−Vg1=20Vに比較すると、Vsh−Vg1=14Vとなり、この結果から、少なくとも、Rv>Rsであれば、Vs配線の駆動により、TFTの誤動作は防止できる。また、Vs電位の変動を特性上、問題のない範囲とするならば、変動量を1%以下とする必要があり、抵抗Rvは、Rv>100×Roとなる。この実施の形態では、Rv>10kΩであれば良いことになる。また、Rvsに関しても、光センサーのバイアス電位の変動が1%以下となるために、Rvs>100×Roとなる。   Similarly, for the resistor Rv, Vsh = 9V when the bias wiring Vs of the photosensor reads light, so that Vsh−Vg1 = 14V as compared with Vgh−Vg1 = 20V in the above equation. If Rv> Rs, the malfunction of the TFT can be prevented by driving the Vs wiring. Further, if the variation of the Vs potential is within a range that does not cause a problem in terms of characteristics, the variation amount needs to be 1% or less, and the resistance Rv is Rv> 100 × Ro. In this embodiment, it is sufficient if Rv> 10 kΩ. Further, regarding Rvs, since the fluctuation of the bias potential of the optical sensor is 1% or less, Rvs> 100 × Ro.

更に、スライスチェック配線であるSc配線とVg1配線との接続抵抗Rgcは、(1)式において、Vg1=0Vとして計算すれば、Rgc=550Ωとなる。また、Sc配線とVs4配線との接続抵抗Rvsは、Rvs>100×Roであれば、光センサーのバイアス電位の変動を1%以下に抑えることが可能となる。   Further, the connection resistance Rgc between the Sc wiring and the Vg1 wiring, which is the slice check wiring, is calculated as Vg1 = 0V in the equation (1), and Rgc = 550Ω. Further, if the connection resistance Rvs between the Sc wiring and the Vs4 wiring is Rvs> 100 × Ro, the fluctuation of the bias potential of the photosensor can be suppressed to 1% or less.

なお、本実施形態では、各配線間をオーミック層(n+ )を用いて接続することが可能であり、上述の各接続抵抗値に十分余裕を持たせて、1MΩを標準として設定した。 In this embodiment, each wiring can be connected using an ohmic layer (n + ), and 1 MΩ is set as a standard with a sufficient margin for each of the above connection resistance values.

図10にVg配線間接続の模式的平面図を示す。同図において、51はAl配線、52はCr配線、53はコンタクトホール、54はn+ 接続配線部である。 FIG. 10 shows a schematic plan view of the Vg wiring connection. In the figure, 51 is an Al wiring, 52 is a Cr wiring, 53 is a contact hole, and 54 is an n + connection wiring portion.

Vg配線間をn+ 層で接続する場合、Vg配線は画素領域外では、配線抵抗を低減させるために、Cr配線からAl配線にコンタクトホールを介して接続されており、そのAl配線間はn+ 層で接続されている。 When the Vg wirings are connected in an n + layer, the Vg wiring is connected from the Cr wiring to the Al wiring through a contact hole outside the pixel region in order to reduce wiring resistance. Connected with + layers.

また、図10におけるA−A部の断面の模式図を図11に示す。58はガラス基板、55はゲート絶縁膜、56は半導体層、57はn+ オーミックコンタクト層である。本実施形態では、n+ 層を実施形態1と同様に、1000Åとしておりその際のシート抵抗は100kΩ/□である。画素ピッチが160μmであるために、10シート以上あれば、1MΩで接続できる。したがって、本実施形態では10μmで配線間を接続している。また、Vs配線間は同様にn+ 層により接続される。 Moreover, the schematic diagram of the cross section of the AA part in FIG. 10 is shown in FIG. 58 is a glass substrate, 55 is a gate insulating film, 56 is a semiconductor layer, and 57 is an n + ohmic contact layer. In the present embodiment, the n + layer is set to 1000 mm as in the first embodiment, and the sheet resistance at that time is 100 kΩ / □. Since the pixel pitch is 160 μm, if there are 10 sheets or more, the connection can be made with 1 MΩ. Therefore, in this embodiment, the wirings are connected by 10 μm. Similarly, the Vs wirings are connected by an n + layer.

次にVg配線とスライスチェック配線間の接続方法について説明する。図12はその接続形態の模式的平面図である。スライスチェック配線であるCr配線はコンタクトホールを介してVg配線と接続されている。図12におけるA−A部の断面の模式図を図13に示す。コンタクトホール53において、Vg配線51とスライスチェックライン52が接続される。この場合も配線抵抗が1MΩとなるようにn+ 層が引き回されている。また導電性のチェックが終了した後は、スライスチェック配線はTFTの駆動配線及び光電変換素子の駆動配線との接続部において切断し取り除いてもよいし、接続部の抵抗を調整することによって、素子の駆動の障害にならないような場合にはそのまま残しておいてもよい。 Next, a connection method between the Vg wiring and the slice check wiring will be described. FIG. 12 is a schematic plan view of the connection form. The Cr wiring which is the slice check wiring is connected to the Vg wiring through the contact hole. FIG. 13 shows a schematic diagram of a cross section taken along line AA in FIG. In the contact hole 53, the Vg wiring 51 and the slice check line 52 are connected. Also in this case, the n + layer is routed so that the wiring resistance is 1 MΩ. After the conductivity check is completed, the slice check wiring may be cut and removed at the connection portion between the TFT drive wiring and the photoelectric conversion element drive wiring, or the resistance of the connection portion may be adjusted to adjust the element. If it does not become an obstacle to driving, it may be left as it is.

また本実施形態においては機能素子としてTFTを例として示したが、これに限られるものではなく、ダイオードや薄膜ダイオードを用いてももちろんよい。   In this embodiment, a TFT is shown as an example of a functional element, but the present invention is not limited to this, and a diode or a thin film diode may be used as a matter of course.

(第4の実施形態)
本発明の第4の実施形態として、スライスチェックラインをVs配線と特別に抵抗を設けず接続する場合について述べる。なお、図14に本実施形態の等価回路を示す。本実施形態では、Vs4配線とスライスチェック配線Scとを同一層で接続している。なお、異なる層間での接合により作成することも可能である。更に、Vs1またはVs2配線から、Sc配線に接続することも可能である。本実施形態においても、パネルの切断を行なった後に、導電性チェック用のパットCpにおいて導電性のチェックを行なうことによって、不良品のチェックを行なうことができ接地電位では無いが、一定電位に固定されるため、やはり静電気破壊などから素子を守ることが可能になる。
(Fourth embodiment)
As a fourth embodiment of the present invention, a case will be described in which a slice check line is connected to a Vs wiring without a special resistor. FIG. 14 shows an equivalent circuit of this embodiment. In the present embodiment, the Vs4 wiring and the slice check wiring Sc are connected in the same layer. It is also possible to create by bonding between different layers. Furthermore, it is possible to connect to the Sc wiring from the Vs1 or Vs2 wiring. Also in this embodiment, after cutting the panel, by conducting the conductivity check in the pad Cp for conductivity check, it is possible to check the defective product and not the ground potential, but the fixed potential. Therefore, it becomes possible to protect the device from electrostatic breakdown.

また本発明は液晶パネルなどの狭額縁化にあたっても有効な手段となる。液晶パネルの場合においては、例えばガラス基板を2枚用意し、該基板上に素子を形成し、該基板を所望の大きさに切断した後に両基板を貼り合わせその中間部に液晶を流し込んで、パネルを形成する。そして、ドライバなどの電気的な実装を行なう。したがって、液晶パネルなどにおいてもやはり、スライスチェック配線を該駆動配線に接続し、スライスチェック配線の導電性を検査することによって、不良品のチェックを行なうことができ、TFTの制御配線とスライスチェック配線を接続することによって、静電気などによる画素破壊を防ぐことができる。また通常液晶パネルの製造工程では基板を貼り合わせて、液晶を注入しているために、導電性のチェックは基板を貼り合わせる前でもあとでもどちらでもよい。また液晶パネルにおいては必ずしもこのスライスチェック配線を同電位にする必要はない。   The present invention is also an effective means for narrowing the frame of a liquid crystal panel or the like. In the case of a liquid crystal panel, for example, two glass substrates are prepared, an element is formed on the substrate, the substrate is cut into a desired size, the two substrates are bonded together, and a liquid crystal is poured into an intermediate portion thereof, Form a panel. Then, electrical mounting such as a driver is performed. Therefore, in a liquid crystal panel or the like, a defective product can be checked by connecting the slice check wiring to the drive wiring and inspecting the conductivity of the slice check wiring, and the TFT control wiring and slice check wiring. By connecting, pixel destruction due to static electricity or the like can be prevented. In addition, since the substrates are usually bonded and liquid crystal is injected in the manufacturing process of the liquid crystal panel, the conductivity check may be performed before or after the substrates are bonded. In a liquid crystal panel, the slice check wiring does not necessarily have the same potential.

また本実施形態においては機能素子としてTFTを例として示したが、これに限られるものではなく、ダイオードや薄膜ダイオードを用いてももちろんよい。
(第5の実施形態)
図22は本発明の光電変換装置のX線診断システムへの応用例を示したものである。
In this embodiment, a TFT is shown as an example of a functional element, but the present invention is not limited to this, and a diode or a thin film diode may be used as a matter of course.
(Fifth embodiment)
FIG. 22 shows an application example of the photoelectric conversion device of the present invention to an X-ray diagnostic system.

X線チューブ6050で発生したX線6060は患者あるいは被験者6061の胸部6062を透過し、蛍光体を上部に実装した光電変換装置6040に入射する。ただし、X線などの放射線に対して直接感応性がある物質、例えばGaAsなどを用いた装置においては特に蛍光体を設けずに放射線に感応させることも可能である。この入射したX線には患者6061の体内部の情報が含まれている。X線の入射に対応して蛍光体は発光し、これを光電変換して電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ6070により画像処理され制御室の表示手段となるディスプレイ6080で観察できる。   X-rays 6060 generated by the X-ray tube 6050 pass through the chest 6062 of the patient or subject 6061 and enter the photoelectric conversion device 6040 having the phosphor mounted thereon. However, in a device using a substance that is directly sensitive to radiation such as X-rays, for example, GaAs, it is possible to make it sensitive to radiation without providing a phosphor. This incident X-ray includes information inside the body of the patient 6061. The phosphor emits light in response to the incidence of X-rays, and this is photoelectrically converted to obtain electrical information. This information can be digitally converted and image-processed by an image processor 6070 as a signal processing means, and can be observed on a display 6080 as a display means in a control room.

また、この情報は電話回線6090等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ6081に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ6100によりフィルム6110に記録することもできる。   Further, this information can be transferred to a remote place by a transmission means such as a telephone line 6090 and can be displayed on a display 6081 such as a doctor room in another place or stored in a storage means such as an optical disk, and a doctor at a remote place makes a diagnosis. It is also possible. Moreover, it can also record on the film 6110 by the film processor 6100 used as a recording means.

本発明の第1の実施形態を示す等価回路図である。1 is an equivalent circuit diagram showing a first embodiment of the present invention. 本発明の第1の実施形態のTFT、及び光電変換素子部を有するパネル部の作成プロセスの模式的断面図である。It is typical sectional drawing of the creation process of the panel part which has TFT of the 1st Embodiment of this invention, and a photoelectric conversion element part. 本発明の第1の実施形態の貼り合わせパネルの模式的平面図である。It is a typical top view of the bonding panel of the 1st Embodiment of this invention. 本発明の第1の実施形態のパネルのコーナー部の模式図である。It is a schematic diagram of the corner part of the panel of the 1st Embodiment of this invention. 本発明の第2の実施形態のパネルの貼り合わせた際の図である。It is a figure at the time of bonding the panel of the 2nd Embodiment of this invention. 本発明の第2の実施形態の単一のパネルを用いた際の図である。It is a figure at the time of using the single panel of the 2nd Embodiment of this invention. 本発明の第3の実施形態を示す等価回路図である。It is an equivalent circuit diagram which shows the 3rd Embodiment of this invention. 本発明の第3の実施形態の他の例を示す等価回路図である。It is an equivalent circuit diagram which shows the other example of the 3rd Embodiment of this invention. 本発明の第3の実施形態のTFT駆動用ドライバの周辺部の電位を説明するための等価回路図である。FIG. 10 is an equivalent circuit diagram for explaining a potential at a peripheral portion of a TFT drive driver according to a third embodiment of the present invention. TFTの駆動配線間の接続形態を示す模式的平面図である。It is a typical top view which shows the connection form between the drive wiring of TFT. 図10のA−A部における断面を示す模式図である。It is a schematic diagram which shows the cross section in the AA part of FIG. TFTの駆動配線とスライスチェック配線間の接続形態を示す模式的平面図である。FIG. 5 is a schematic plan view showing a connection form between a TFT drive wiring and a slice check wiring. 図12のA−A部における断面を示す模式図である。It is a schematic diagram which shows the cross section in the AA part of FIG. 本発明の第4の実施形態を示す等価回路図である。It is an equivalent circuit diagram which shows the 4th Embodiment of this invention. 従来の光センサーの平面図である。It is a top view of the conventional photosensor. 従来のPIN型光センサーの断面の模式図である。It is a schematic diagram of the cross section of the conventional PIN type optical sensor. 従来の放射線画像読取装置の斜視図である。It is a perspective view of the conventional radiographic image reading apparatus. 従来の放射線画像読取装置の断面の模式図である。It is a schematic diagram of the cross section of the conventional radiographic image reading apparatus. 貼り合わせパネルの模式的平面図である。It is a typical top view of a bonding panel. 貼り合わせパネルのつなぎ目中央部の拡大図である。It is an enlarged view of the joint part center part of a bonding panel. パネル切断部の模式的平面図である。It is a typical top view of a panel cutting part. 本発明の半導体装置をX線診断装置に応用した場合のシステム図である。It is a system diagram at the time of applying the semiconductor device of the present invention to an X-ray diagnostic apparatus.

符号の説明Explanation of symbols

11 TFT駆動用ドライバ
12 信号処理増幅器
13 MIS型光センサーの駆動用ドライバ
C11〜C35 MIS型光センサー
T11〜T35 TFT
Vg1〜Vg3 TFT駆動配線
Sig1〜Sig5 信号配線
Vs1,Vs2 バイアス配線
Sc スライスチェック配線
DESCRIPTION OF SYMBOLS 11 Driver for TFT drive 12 Signal processing amplifier 13 Driver for driving MIS type optical sensor C11 to C35 MIS type optical sensor T11 to T35 TFT
Vg1 to Vg3 TFT drive wiring Sig1 to Sig5 Signal wiring Vs1, Vs2 Bias wiring Sc Slice check wiring

Claims (5)

数の機能素子を有する基板を切断して得られるパネルが複数貼り合わされることにより大面積化する構造の半導体装置において、
前記パネルの切断結果の良否をチェックするための周囲配線が前記パネルの周囲に沿って配されており
前記周囲配線は、前記複数の機能素子の駆動配線を含む回路に接続され、導電性の検査を行う際に基準電圧が印加されることを特徴とする半導体装置。
In the semiconductor device structure that large area by the panel obtained by cutting a substrate having a functional element of the multiple is affixed in plurals,
Around wiring for checking the quality of the cutting result of the panel are arranged along the periphery of the panel,
It said peripheral wiring to a semiconductor device, characterized in that the driving interconnection of the plurality of functional elements are connected to a circuit including the reference voltage when inspecting the conductivity is applied.
請求項に記載の半導体装置において、前記周囲配線は前記導電性の検査のためのパット部に接続されている半導体装置。 The semiconductor device according to claim 1, the semiconductor device wherein the peripheral wiring which is connected to the pad portion for inspection of the conductive. 請求項1記載の半導体装置において、前記基板上に、前記機能素子としてTFT素子と光電変換素子とが構成されており、前記周囲配線は、該光電変換素子のバイアス配線と接続されている半導体装置。   2. The semiconductor device according to claim 1, wherein a TFT element and a photoelectric conversion element are configured as the functional elements on the substrate, and the peripheral wiring is connected to a bias wiring of the photoelectric conversion element. . 請求項1からのいずれか1項に記載の半導体装置において、前記基板はガラス基板である半導体装置。 The semiconductor device according to any one of claims 1 to 3, a semiconductor device wherein the substrate is a glass substrate. 請求項に記載の半導体装置において、前記機能素子上に蛍光体を有する半導体装置。 4. The semiconductor device according to claim 3 , wherein a phosphor is provided on the functional element.
JP2006113412A 2000-05-08 2006-04-17 Semiconductor device Expired - Fee Related JP4621161B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006113412A JP4621161B2 (en) 2000-05-08 2006-04-17 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000135133 2000-05-08
JP2006113412A JP4621161B2 (en) 2000-05-08 2006-04-17 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001131171A Division JP2002050754A (en) 2000-05-08 2001-04-27 Semiconductor device, method of manufacturing the same, radiation detection device, and radiation detection system using the same

Publications (3)

Publication Number Publication Date
JP2006279054A JP2006279054A (en) 2006-10-12
JP2006279054A5 JP2006279054A5 (en) 2009-08-27
JP4621161B2 true JP4621161B2 (en) 2011-01-26

Family

ID=37213400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006113412A Expired - Fee Related JP4621161B2 (en) 2000-05-08 2006-04-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4621161B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5675062B2 (en) * 2009-06-05 2015-02-25 キヤノン株式会社 X-ray imaging device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175738A (en) * 1983-03-25 1984-10-04 Nec Corp Semiconductor device
JPS6290940A (en) * 1985-10-17 1987-04-25 Sumitomo Electric Ind Ltd semiconductor equipment
JPS63179545A (en) * 1987-01-21 1988-07-23 Nec Ic Microcomput Syst Ltd Semiconductor integrated circuit device
JPH07193108A (en) * 1993-12-27 1995-07-28 Oki Electric Ind Co Ltd Semiconductor chip and its crack detecting method
JPH08139057A (en) * 1994-11-08 1996-05-31 Hitachi Ltd Semiconductor integrated circuit device
JPH09135013A (en) * 1995-09-05 1997-05-20 Canon Inc Photoelectric conversion device and imaging device using the same
JPH09289181A (en) * 1996-02-21 1997-11-04 Canon Inc Substrate cutting method and substrate cutting apparatus
JPH1093061A (en) * 1996-09-11 1998-04-10 Toshiba Corp Image-detecting apparatus, array substrate and manufacturing the image-detecting apparatus
JPH10233496A (en) * 1997-02-20 1998-09-02 Canon Inc Solid-state imaging device
JPH11111912A (en) * 1997-10-01 1999-04-23 Canon Inc Manufacture of semiconductor device and photodetector
JPH11150255A (en) * 1997-11-19 1999-06-02 Canon Inc Photoelectric conversion device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175738A (en) * 1983-03-25 1984-10-04 Nec Corp Semiconductor device
JPS6290940A (en) * 1985-10-17 1987-04-25 Sumitomo Electric Ind Ltd semiconductor equipment
JPS63179545A (en) * 1987-01-21 1988-07-23 Nec Ic Microcomput Syst Ltd Semiconductor integrated circuit device
JPH07193108A (en) * 1993-12-27 1995-07-28 Oki Electric Ind Co Ltd Semiconductor chip and its crack detecting method
JPH08139057A (en) * 1994-11-08 1996-05-31 Hitachi Ltd Semiconductor integrated circuit device
JPH09135013A (en) * 1995-09-05 1997-05-20 Canon Inc Photoelectric conversion device and imaging device using the same
JPH09289181A (en) * 1996-02-21 1997-11-04 Canon Inc Substrate cutting method and substrate cutting apparatus
JPH1093061A (en) * 1996-09-11 1998-04-10 Toshiba Corp Image-detecting apparatus, array substrate and manufacturing the image-detecting apparatus
JPH10233496A (en) * 1997-02-20 1998-09-02 Canon Inc Solid-state imaging device
JPH11111912A (en) * 1997-10-01 1999-04-23 Canon Inc Manufacture of semiconductor device and photodetector
JPH11150255A (en) * 1997-11-19 1999-06-02 Canon Inc Photoelectric conversion device

Also Published As

Publication number Publication date
JP2006279054A (en) 2006-10-12

Similar Documents

Publication Publication Date Title
US7126158B2 (en) Image pickup apparatus, radiation image pickup apparatus and radiation image pickup system
US7932946B2 (en) Imaging apparatus and radiation imaging system
JP2002050754A (en) Semiconductor device, method of manufacturing the same, radiation detection device, and radiation detection system using the same
JP4401488B2 (en) Photoelectric conversion device
CN101375397B (en) Imaging apparatus and radiation imaging apparatus
US8735886B2 (en) Image detector
JP4845352B2 (en) Radiation imaging apparatus, manufacturing method thereof, and radiation imaging system
JP4498283B2 (en) Imaging apparatus, radiation imaging apparatus, and manufacturing method thereof
US6956216B2 (en) Semiconductor device, radiation detection device, and radiation detection system
US20100001194A1 (en) Radiation detection apparatus and radiographic imaging system
JP4938961B2 (en) Imaging apparatus, radiation imaging apparatus, and radiation imaging system
US6847039B2 (en) Photodetecting device, radiation detecting device, and radiation imaging system
KR20090087278A (en) X-ray detector and its manufacturing method
US20110186742A1 (en) Radiation detection element
TW201350895A (en) Method for manufacturing X-ray plane detector and TFT array substrate for X-ray plane detector
KR19980081229A (en) Photoelectric converter
JP4621161B2 (en) Semiconductor device
US7723695B2 (en) Imaging apparatus and radiation imaging system
US6809357B2 (en) Flat panel detection type solid-state imaging device
JP3467027B2 (en) Semiconductor device, radiation detection device, and radiation imaging system
KR20170080196A (en) Array substrate of x-ray detector and digital x-ray detector comprising the same
JP2004303925A (en) Substrate for imaging
JP2010245077A (en) Photoelectric converter, x-ray imaging apparatus, and method of manufacturing the photoelectric converter
JP2010245079A (en) Photoelectric converter and x-ray imaging apparatus
JP2004228515A (en) Radiation detector

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090326

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees