JP4618859B2 - 積層ウエハーのアライメント方法 - Google Patents
積層ウエハーのアライメント方法 Download PDFInfo
- Publication number
- JP4618859B2 JP4618859B2 JP2000309670A JP2000309670A JP4618859B2 JP 4618859 B2 JP4618859 B2 JP 4618859B2 JP 2000309670 A JP2000309670 A JP 2000309670A JP 2000309670 A JP2000309670 A JP 2000309670A JP 4618859 B2 JP4618859 B2 JP 4618859B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- alignment
- recognition
- recognition mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、３枚以上のウエハーを順次積層していく場合の隣接ウエハー同士の位置合わせのためのアライメント方法に関する。
【０００２】
【従来の技術】
たとえば、ウエハー同士を接合する実装装置や、ウエハーに加工を施したりチップやその他の部材を実装するためにウエハーを所定位置に位置決めするアライナー、あるいは、ウエハー上に所定の露光を施す露光装置等においては、複数枚、とくに３枚以上のウエハーを順次積層して、複数枚のウエハーのコンパクトな積層体を形成することが要求されることがある。
【０００３】
このような要求を満たすためには、積層されていくウエハーが、その下層のウエハーに対し、精度良く位置合わせされなければならない。従来、たとえば２枚のウエハーを互いに位置合わせするために、各ウエハーにアライメント用の認識マークを付しておき、両ウエハーの認識マーク同士を位置合わせして、所望の精度のアライメントを行うようにしている。
【０００４】
ところが、このような方法を、３枚以上のウエハーの積層にそのまま用いると、隣接ウエハーの認識マーク同士を位置合わせした後、その認識マークの上に、さらに次に積層されるウエハーの認識マークが位置することになるので、各認識マークが多重に重なって、そのときに読み取るべき認識マークを正確に読み取ることが困難になり、高精度のアライメントを行うことが難しくなる。そのため、現実には、このような方法で多層のウエハーの積層は行われていない。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、ウエハーの多層積層を可能とし、かつ、それを高精度のアライメントでもって容易に行うことができる、積層ウエハーのアライメント方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る積層ウエハーのアライメント方法は、各ウエハーに、周方向において実質的に対向する位置に位置合わせのための認識マークを付し、隣接ウエハー同士を位置合わせしながら３枚以上のウエハーを順次積層するに際し、少なくとも２層目から最終層の１層前までの各ウエハーに、下層のウエハーとの位置合わせ用認識マークと、該認識マークに対しウエハーの周方向にずれた位置の、上層のウエハーとの位置合わせ用認識マークとが付され、周方向に互いにずれた位置に付された認識マークのうち一方の認識マークを下層のウエハーとの位置合わせ用に使用し、他方の認識マークを上層のウエハーとの位置合わせ用に使用し、認識マークの位置を、ウエハーの周方向に順次ずらしながら各ウエハーを積層していくことを特徴とする方法からなる。
【０００７】
この積層ウエハーのアライメント方法においては、各ウエハーにおいてこれらの認識マークを付す位置はとくに限定されないが、各ウエハーの額縁に付しておけば、認識マーク用の面積を最小に設定できる。
【０００８】
また、各ウエハーに付される認識マークとしては、周方向において実質的に対向する位置に付された認識マークとする。すなわち、周方向において実質的に対向する位置に付された少なくとも２つの認識マークにより、下層のウエハーあるいは上層のウエハーと位置合わせすることにより、ウエハーの回転方向の角度合わせも同時に行うことができるようになり、より高精度のアライメントが可能になる。
【０００９】
認識マークを読み取る手段としてはとくに限定されないが、薄いウエハーの場合には、測定波がウエハーの積層体を透過することが可能である。このようなウエハーを透過する測定波により認識マークを読み取るようにすれば、下方あるいは上方の一方向から、位置合わせのために必要な認識マークのすべてを読み取ることも可能になり、積層操作と読み取り操作との干渉を回避して、効率のよい積層操作および読み取り操作を達成できる。
【００１０】
上記のような本発明に係る積層ウエハーのアライメント方法においては、順次積層していくウエハーの各層毎に、認識マークの位置をウエハーの周方向にずらしていくので、隣接ウエハーの位置合わせに用いられる認識マークの位置が多重に重なることはなくなり、積層毎に、読み取られるべき認識マークが、正確にかつ精度良く、しかも容易に読み取られる。その結果、複数枚のウエハーを、高精度で容易に積層できるようになる。
【００１１】
また、少なくとも２層目から最終層の１層前までの各ウエハーには、下層のウエハーとの位置合わせ用認識マークと、上層のウエハーとの位置合わせ用認識マークとが付されることになるが、これらの認識マークは、単にウエハーの周方向に適切な所定量だけずれた位置に付されればよいので、通常の認識マークの付し方に比べ、実質的に操作量の増大はない。さらに、これらの認識マークを各ウエハーの額縁部において周方向にずらして付すようにすれば、各ウエハーの機能領域に何ら影響を及ぼすことなく、かつ、認識マーク用の面積を必要最小限に抑えることができる。
【００１２】
【発明の実施の形態】
以下に、本発明の望ましい実施の形態を図面を参照して説明する。
【００１３】
図１は、本発明の一実施態様に係る積層ウエハーのアライメント方法を実施するための、ウエハー同士を接合する実装装置の概略構成を示しており、図２は、ウエハーを順次積層していく様子を示している。
【００１４】
図１において、１は実装装置全体を示しており、２ａ、２ｂは、互いに積層、接合されるウエハーを示している。図１においては、２枚のウエハー２ａ、２ｂのみを示しているが、実際には、図２に示すように、３枚以上のウエハー２ａ、２ｂ、２ｃ・・・が順次積層されていく。
【００１５】
本実施態様では、図１における積層される上側ウエハー２ｂは、たとえば静電チャック等によりヘッド３に保持され、ヘッド３はＺ方向（上下方向）に昇降されるようになっている。下側ウエハー２ａは、静電チャック等によりステージ４に保持される。このステージ４は、本実施態様では、Ｘ、Ｙ方向（水平方向）とθ方向（回転方向）に位置調整できるようになっており、それによって上側ウエハー２ｂと下側ウエハー２ａとの位置合わせを行うことができるようになっている。本実施態様では、ウエハーを順次積層していくに際し、下部側のステージ４側でＸ、Ｙ、θ方向に位置調整するようになっているが、上部ヘッド３側で、あるいは双方で同様に位置調整するようにしてもよい。
【００１６】
位置合わせは、各ウエハーに付された認識マークを認識手段によって読み取り、隣接するウエハーの認識マーク同士の位置を合わせることにより行われる。本実施態様では、認識手段としては、透明体からなるステージ４の下方に設けられた赤外線カメラ５が設けられており、ヘッド３側に設けられたライトガイド６からの測定光を、プリズム装置７を介して読み取るようになっている。ウエハーが比較的薄く、測定波を透過可能である場合、このように一方向から（下方から）、位置合わせに必要な認識マークの全てを読み取ることが可能である。ただし、他の認識手段、たとえば、上下のウエハー間に可視光カメラ（たとえば２視野カメラ）を進退可能に設けて、上下の認識マークを読み取ることも可能である。
【００１７】
上記のような実装装置１において、本発明に係るアライメントは、基本的には図２に示すように行われる。図２は、４枚のウエハー２ａ、２ｂ、２ｃ、２ｄを積層する場合の例を示している。各ウエハー２ａ〜２ｄを順次積層していくに際し、各ウエハー２ａ〜２ｄに付されている認識マーク１１（１層目のウエハー２ａの認識マーク）、１２ａ、１２ｂ（２層目のウエハー２ｂの認識マーク）、１３ａ、１３ｂ（最終層から１層前のウエハー２ｃの認識マーク）、１４（最終層のウエハー２ｄの認識マーク）を、順次ウエハーの周方向にずらしながら、隣接するウエハーの認識マーク同士を位置合わせしていく。これら各認識マークは、本実施態様では各ウエハーの額縁部（周縁部）に付されている。
【００１８】
より具体的には、ウエハー２ａにウエハー２ｂを位置合わせしながら積層していくときには、ウエハー２ａの認識マーク１１とウエハー２ｂの認識マーク１２ａの位置合わせを行う。ウエハー２ｂ上にさらにウエハー２ｃを積層していくときには、ウエハー２ｂの認識マーク１２ｂとウエハー２ｃの認識マーク１３ａの位置合わせを行う。ウエハー２ｃ上にさらにウエハー２ｄを積層していくときには、ウエハー２ｃの認識マーク１３ｂとウエハー２ｄの認識マーク１４の位置合わせを行う。
【００１９】
このように、本実施態様ではウエハー２ｂとウエハー２ｃに、下層のウエハー２ａ、２ｂとの位置合わせ用の認識マーク１２ａ、１３ａと、上層のウエハー２ｃ、２ｄとの位置合わせ用の認識マーク１２ｂ、１３ｂが、周方向に互いにずれた位置に付されており、上述の如く、互いに隣接する積層ウエハーの認識マーク同士が、それぞれ周方向にずれた位置で位置合わせされる。したがって、位置合わせに用いられる認識マークの位置が、多重に重なることはなく、積層毎に、読み取られるべき認識マークが精度良く正確に読み取られ、高精度のアライメントが可能になる。その結果、従来高精度での積層が難しかった、多数枚のウエハーの高精度でのアライメント、積層が可能になる。
【００２０】
上記のような積層ウエハーのアライメントにおいては、各ウエハーの認識マークは、図３に示すように、周方向において実質的に対向する位置に付されている。このようにすれば、ウエハーの回転方向における角度合わせも同時に行うことができるから、より高精度のアライメントが可能になる。
【００２１】
また、図２や図３に示すように、各認識マークをウエハーの額縁部に設けるようにすれば、ウエハー上に特別な領域を設けなくても、既存の機能領域以外の領域に、必要最小限の面積をもって認識マークを付すことができる。
【００２２】
また、図３に示した例では、認識マークは、図４の（Ａ）に示すように、十字形の認識マーク２１と、それを４隅から取り囲むことが可能なように配置された４つの小ブロックからなる認識マーク２２とから形成されており、両認識マーク２１、２２が図４の（Ａ）のように位置合わせされたことを認識手段で読み取って、アライメントの精度を確保できるようになっている。
【００２３】
認識マークの形状は、実質的に自由に設定できる。たとえば図４の（Ｂ）に示すように、一方の認識マーク２３を、中抜きの大きな正方形の形状とし、他方の認識マーク２４を、認識マーク２３中に入る小さな正方形のマークとしたり、あるいは図４の（Ｃ）に示すように、円形の認識マーク２５としたりすることもできる。
【００２４】
なお、本発明に係る積層ウエハーのアライメント方法は、上記ウエハー同士を接合する実装装置の他、単に各ウエハーを所定の位置合わせ状態で積層していくアライナー、あるいは、各ウエハーに所定の露光を施した後、その上に次のウエハーを順次積層していき、積層されたウエハーにも必要に応じて同一の、あるいは別の露光を施していくタイプの露光装置にも適用可能である。
【００２５】
【発明の効果】
以上説明したように、本発明に係る積層ウエハーのアライメント方法によれば、順次積層されていくウエハーの隣接ウエハーの位置合わせ用認識マークの位置を、積層毎にウエハーの周方向にずらしていくようにしたので、読み取られるべき認識マークが多重に重なることがなくなり、該認識マークを正確にかつ容易に読み取って、高精度のアライメントを行うことができる。その結果、複数枚のウエハーを高精度で容易に積層できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施態様に係るアライメント方法を実施するための実装装置の概略構成図である。
【図２】図１の装置におけるアライメント方法の一例を示す複数枚のウエハーの斜視図である。
【図３】図２のアライメントのより具体的な方法を示す各ウエハーの概略平面図である。
【図４】認識マークの各形状例を示す平面図である。
【符号の説明】
１ 実装装置
２ａ、２ｂ、２ｃ、２ｄ ウエハー
３ ヘッド
４ ステージ
５ 認識手段としての赤外線カメラ
６ ライトガイド
７ プリズム装置
１１、１２ａ、１２ｂ、１３ａ、１３ｂ、１４ 認識マーク
２１、２２、２３、２４、２５ 認識マーク
【発明の属する技術分野】
本発明は、３枚以上のウエハーを順次積層していく場合の隣接ウエハー同士の位置合わせのためのアライメント方法に関する。
【０００２】
【従来の技術】
たとえば、ウエハー同士を接合する実装装置や、ウエハーに加工を施したりチップやその他の部材を実装するためにウエハーを所定位置に位置決めするアライナー、あるいは、ウエハー上に所定の露光を施す露光装置等においては、複数枚、とくに３枚以上のウエハーを順次積層して、複数枚のウエハーのコンパクトな積層体を形成することが要求されることがある。
【０００３】
このような要求を満たすためには、積層されていくウエハーが、その下層のウエハーに対し、精度良く位置合わせされなければならない。従来、たとえば２枚のウエハーを互いに位置合わせするために、各ウエハーにアライメント用の認識マークを付しておき、両ウエハーの認識マーク同士を位置合わせして、所望の精度のアライメントを行うようにしている。
【０００４】
ところが、このような方法を、３枚以上のウエハーの積層にそのまま用いると、隣接ウエハーの認識マーク同士を位置合わせした後、その認識マークの上に、さらに次に積層されるウエハーの認識マークが位置することになるので、各認識マークが多重に重なって、そのときに読み取るべき認識マークを正確に読み取ることが困難になり、高精度のアライメントを行うことが難しくなる。そのため、現実には、このような方法で多層のウエハーの積層は行われていない。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、ウエハーの多層積層を可能とし、かつ、それを高精度のアライメントでもって容易に行うことができる、積層ウエハーのアライメント方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る積層ウエハーのアライメント方法は、各ウエハーに、周方向において実質的に対向する位置に位置合わせのための認識マークを付し、隣接ウエハー同士を位置合わせしながら３枚以上のウエハーを順次積層するに際し、少なくとも２層目から最終層の１層前までの各ウエハーに、下層のウエハーとの位置合わせ用認識マークと、該認識マークに対しウエハーの周方向にずれた位置の、上層のウエハーとの位置合わせ用認識マークとが付され、周方向に互いにずれた位置に付された認識マークのうち一方の認識マークを下層のウエハーとの位置合わせ用に使用し、他方の認識マークを上層のウエハーとの位置合わせ用に使用し、認識マークの位置を、ウエハーの周方向に順次ずらしながら各ウエハーを積層していくことを特徴とする方法からなる。
【０００７】
この積層ウエハーのアライメント方法においては、各ウエハーにおいてこれらの認識マークを付す位置はとくに限定されないが、各ウエハーの額縁に付しておけば、認識マーク用の面積を最小に設定できる。
【０００８】
また、各ウエハーに付される認識マークとしては、周方向において実質的に対向する位置に付された認識マークとする。すなわち、周方向において実質的に対向する位置に付された少なくとも２つの認識マークにより、下層のウエハーあるいは上層のウエハーと位置合わせすることにより、ウエハーの回転方向の角度合わせも同時に行うことができるようになり、より高精度のアライメントが可能になる。
【０００９】
認識マークを読み取る手段としてはとくに限定されないが、薄いウエハーの場合には、測定波がウエハーの積層体を透過することが可能である。このようなウエハーを透過する測定波により認識マークを読み取るようにすれば、下方あるいは上方の一方向から、位置合わせのために必要な認識マークのすべてを読み取ることも可能になり、積層操作と読み取り操作との干渉を回避して、効率のよい積層操作および読み取り操作を達成できる。
【００１０】
上記のような本発明に係る積層ウエハーのアライメント方法においては、順次積層していくウエハーの各層毎に、認識マークの位置をウエハーの周方向にずらしていくので、隣接ウエハーの位置合わせに用いられる認識マークの位置が多重に重なることはなくなり、積層毎に、読み取られるべき認識マークが、正確にかつ精度良く、しかも容易に読み取られる。その結果、複数枚のウエハーを、高精度で容易に積層できるようになる。
【００１１】
また、少なくとも２層目から最終層の１層前までの各ウエハーには、下層のウエハーとの位置合わせ用認識マークと、上層のウエハーとの位置合わせ用認識マークとが付されることになるが、これらの認識マークは、単にウエハーの周方向に適切な所定量だけずれた位置に付されればよいので、通常の認識マークの付し方に比べ、実質的に操作量の増大はない。さらに、これらの認識マークを各ウエハーの額縁部において周方向にずらして付すようにすれば、各ウエハーの機能領域に何ら影響を及ぼすことなく、かつ、認識マーク用の面積を必要最小限に抑えることができる。
【００１２】
【発明の実施の形態】
以下に、本発明の望ましい実施の形態を図面を参照して説明する。
【００１３】
図１は、本発明の一実施態様に係る積層ウエハーのアライメント方法を実施するための、ウエハー同士を接合する実装装置の概略構成を示しており、図２は、ウエハーを順次積層していく様子を示している。
【００１４】
図１において、１は実装装置全体を示しており、２ａ、２ｂは、互いに積層、接合されるウエハーを示している。図１においては、２枚のウエハー２ａ、２ｂのみを示しているが、実際には、図２に示すように、３枚以上のウエハー２ａ、２ｂ、２ｃ・・・が順次積層されていく。
【００１５】
本実施態様では、図１における積層される上側ウエハー２ｂは、たとえば静電チャック等によりヘッド３に保持され、ヘッド３はＺ方向（上下方向）に昇降されるようになっている。下側ウエハー２ａは、静電チャック等によりステージ４に保持される。このステージ４は、本実施態様では、Ｘ、Ｙ方向（水平方向）とθ方向（回転方向）に位置調整できるようになっており、それによって上側ウエハー２ｂと下側ウエハー２ａとの位置合わせを行うことができるようになっている。本実施態様では、ウエハーを順次積層していくに際し、下部側のステージ４側でＸ、Ｙ、θ方向に位置調整するようになっているが、上部ヘッド３側で、あるいは双方で同様に位置調整するようにしてもよい。
【００１６】
位置合わせは、各ウエハーに付された認識マークを認識手段によって読み取り、隣接するウエハーの認識マーク同士の位置を合わせることにより行われる。本実施態様では、認識手段としては、透明体からなるステージ４の下方に設けられた赤外線カメラ５が設けられており、ヘッド３側に設けられたライトガイド６からの測定光を、プリズム装置７を介して読み取るようになっている。ウエハーが比較的薄く、測定波を透過可能である場合、このように一方向から（下方から）、位置合わせに必要な認識マークの全てを読み取ることが可能である。ただし、他の認識手段、たとえば、上下のウエハー間に可視光カメラ（たとえば２視野カメラ）を進退可能に設けて、上下の認識マークを読み取ることも可能である。
【００１７】
上記のような実装装置１において、本発明に係るアライメントは、基本的には図２に示すように行われる。図２は、４枚のウエハー２ａ、２ｂ、２ｃ、２ｄを積層する場合の例を示している。各ウエハー２ａ〜２ｄを順次積層していくに際し、各ウエハー２ａ〜２ｄに付されている認識マーク１１（１層目のウエハー２ａの認識マーク）、１２ａ、１２ｂ（２層目のウエハー２ｂの認識マーク）、１３ａ、１３ｂ（最終層から１層前のウエハー２ｃの認識マーク）、１４（最終層のウエハー２ｄの認識マーク）を、順次ウエハーの周方向にずらしながら、隣接するウエハーの認識マーク同士を位置合わせしていく。これら各認識マークは、本実施態様では各ウエハーの額縁部（周縁部）に付されている。
【００１８】
より具体的には、ウエハー２ａにウエハー２ｂを位置合わせしながら積層していくときには、ウエハー２ａの認識マーク１１とウエハー２ｂの認識マーク１２ａの位置合わせを行う。ウエハー２ｂ上にさらにウエハー２ｃを積層していくときには、ウエハー２ｂの認識マーク１２ｂとウエハー２ｃの認識マーク１３ａの位置合わせを行う。ウエハー２ｃ上にさらにウエハー２ｄを積層していくときには、ウエハー２ｃの認識マーク１３ｂとウエハー２ｄの認識マーク１４の位置合わせを行う。
【００１９】
このように、本実施態様ではウエハー２ｂとウエハー２ｃに、下層のウエハー２ａ、２ｂとの位置合わせ用の認識マーク１２ａ、１３ａと、上層のウエハー２ｃ、２ｄとの位置合わせ用の認識マーク１２ｂ、１３ｂが、周方向に互いにずれた位置に付されており、上述の如く、互いに隣接する積層ウエハーの認識マーク同士が、それぞれ周方向にずれた位置で位置合わせされる。したがって、位置合わせに用いられる認識マークの位置が、多重に重なることはなく、積層毎に、読み取られるべき認識マークが精度良く正確に読み取られ、高精度のアライメントが可能になる。その結果、従来高精度での積層が難しかった、多数枚のウエハーの高精度でのアライメント、積層が可能になる。
【００２０】
上記のような積層ウエハーのアライメントにおいては、各ウエハーの認識マークは、図３に示すように、周方向において実質的に対向する位置に付されている。このようにすれば、ウエハーの回転方向における角度合わせも同時に行うことができるから、より高精度のアライメントが可能になる。
【００２１】
また、図２や図３に示すように、各認識マークをウエハーの額縁部に設けるようにすれば、ウエハー上に特別な領域を設けなくても、既存の機能領域以外の領域に、必要最小限の面積をもって認識マークを付すことができる。
【００２２】
また、図３に示した例では、認識マークは、図４の（Ａ）に示すように、十字形の認識マーク２１と、それを４隅から取り囲むことが可能なように配置された４つの小ブロックからなる認識マーク２２とから形成されており、両認識マーク２１、２２が図４の（Ａ）のように位置合わせされたことを認識手段で読み取って、アライメントの精度を確保できるようになっている。
【００２３】
認識マークの形状は、実質的に自由に設定できる。たとえば図４の（Ｂ）に示すように、一方の認識マーク２３を、中抜きの大きな正方形の形状とし、他方の認識マーク２４を、認識マーク２３中に入る小さな正方形のマークとしたり、あるいは図４の（Ｃ）に示すように、円形の認識マーク２５としたりすることもできる。
【００２４】
なお、本発明に係る積層ウエハーのアライメント方法は、上記ウエハー同士を接合する実装装置の他、単に各ウエハーを所定の位置合わせ状態で積層していくアライナー、あるいは、各ウエハーに所定の露光を施した後、その上に次のウエハーを順次積層していき、積層されたウエハーにも必要に応じて同一の、あるいは別の露光を施していくタイプの露光装置にも適用可能である。
【００２５】
【発明の効果】
以上説明したように、本発明に係る積層ウエハーのアライメント方法によれば、順次積層されていくウエハーの隣接ウエハーの位置合わせ用認識マークの位置を、積層毎にウエハーの周方向にずらしていくようにしたので、読み取られるべき認識マークが多重に重なることがなくなり、該認識マークを正確にかつ容易に読み取って、高精度のアライメントを行うことができる。その結果、複数枚のウエハーを高精度で容易に積層できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施態様に係るアライメント方法を実施するための実装装置の概略構成図である。
【図２】図１の装置におけるアライメント方法の一例を示す複数枚のウエハーの斜視図である。
【図３】図２のアライメントのより具体的な方法を示す各ウエハーの概略平面図である。
【図４】認識マークの各形状例を示す平面図である。
【符号の説明】
１ 実装装置
２ａ、２ｂ、２ｃ、２ｄ ウエハー
３ ヘッド
４ ステージ
５ 認識手段としての赤外線カメラ
６ ライトガイド
７ プリズム装置
１１、１２ａ、１２ｂ、１３ａ、１３ｂ、１４ 認識マーク
２１、２２、２３、２４、２５ 認識マーク
Claims (2)
- 各ウエハーに、周方向において実質的に対向する位置に位置合わせのための認識マークを付し、隣接ウエハー同士を位置合わせしながら３枚以上のウエハーを順次積層するに際し、少なくとも２層目から最終層の１層前までの各ウエハーに、下層のウエハーとの位置合わせ用認識マークと、該認識マークに対しウエハーの周方向にずれた位置の、上層のウエハーとの位置合わせ用認識マークとが付され、周方向に互いにずれた位置に付された認識マークのうち一方の認識マークを下層のウエハーとの位置合わせ用に使用し、他方の認識マークを上層のウエハーとの位置合わせ用に使用し、認識マークの位置を、ウエハーの周方向に順次ずらしながら各ウエハーを積層していくことを特徴とする積層ウエハーのアライメント方法。
- 認識マークを、ウエハーを透過する測定波により読み取る、請求項１の積層ウエハーのアライメント方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309670A JP4618859B2 (ja) | 2000-10-10 | 2000-10-10 | 積層ウエハーのアライメント方法 |
| KR1020037004979A KR100771362B1 (ko) | 2000-10-10 | 2001-10-05 | 적층 웨이퍼의 얼라인먼트 방법 |
| US10/381,740 US20040023466A1 (en) | 2000-10-10 | 2001-10-05 | Stacked wafer aligment method |
| PCT/JP2001/008799 WO2002031868A1 (fr) | 2000-10-10 | 2001-10-05 | Procede d'alignement de plaquettes empilees |
| TW090124923A TW522541B (en) | 2000-10-10 | 2001-10-09 | Alignment method of laminated wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309670A JP4618859B2 (ja) | 2000-10-10 | 2000-10-10 | 積層ウエハーのアライメント方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002118052A JP2002118052A (ja) | 2002-04-19 |
| JP4618859B2 true JP4618859B2 (ja) | 2011-01-26 |
Family
ID=18789787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000309670A Expired - Fee Related JP4618859B2 (ja) | 2000-10-10 | 2000-10-10 | 積層ウエハーのアライメント方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040023466A1 (ja) |
| JP (1) | JP4618859B2 (ja) |
| KR (1) | KR100771362B1 (ja) |
| TW (1) | TW522541B (ja) |
| WO (1) | WO2002031868A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475716B1 (ko) * | 2002-08-13 | 2005-03-10 | 매그나칩 반도체 유한회사 | 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법 |
| DE10311855B4 (de) * | 2003-03-17 | 2005-04-28 | Infineon Technologies Ag | Anordnung zum Übertragen von Informationen/Strukturen auf Wafer unter Verwendung eines Stempels |
| KR101389249B1 (ko) * | 2004-01-07 | 2014-04-24 | 가부시키가이샤 니콘 | 적층 장치 및 집적 회로 소자의 적층 방법 |
| US7442476B2 (en) | 2004-12-27 | 2008-10-28 | Asml Netherlands B.V. | Method and system for 3D alignment in wafer scale integration |
| US8187897B2 (en) * | 2008-08-19 | 2012-05-29 | International Business Machines Corporation | Fabricating product chips and die with a feature pattern that contains information relating to the product chip |
| DE102010048043A1 (de) * | 2010-10-15 | 2012-04-19 | Ev Group Gmbh | Vorrichtung und Verfahren zur Prozessierung von Wafern |
| US8489225B2 (en) * | 2011-03-08 | 2013-07-16 | International Business Machines Corporation | Wafer alignment system with optical coherence tomography |
| KR101285934B1 (ko) * | 2011-05-20 | 2013-07-12 | 주식회사 케이씨텍 | 웨이퍼 및 그의 제조 방법 |
| JP5557352B2 (ja) * | 2012-04-20 | 2014-07-23 | Ｎｅｃエンジニアリング株式会社 | シート切断装置、チップ製造装置、シート切断方法、チップ製造方法及びシート切断プログラム |
| WO2013172786A1 (en) * | 2012-05-17 | 2013-11-21 | Heptagon Micro Optics Pte. Ltd. | Assembly of wafer stacks |
| KR101394312B1 (ko) * | 2012-11-07 | 2014-05-13 | 주식회사 신성에프에이 | 웨이퍼 정렬장치 |
| CN104249992B (zh) * | 2013-06-28 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 晶片与晶片之间的对准方法 |
| JP2015018920A (ja) * | 2013-07-10 | 2015-01-29 | 東京エレクトロン株式会社 | 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体 |
| JP6305887B2 (ja) | 2014-09-16 | 2018-04-04 | 東芝メモリ株式会社 | 半導体装置の製造方法及び半導体製造装置 |
| JP6740628B2 (ja) * | 2016-02-12 | 2020-08-19 | 凸版印刷株式会社 | 固体撮像素子及びその製造方法 |
| CN106024756B (zh) * | 2016-05-16 | 2018-06-22 | 上海华力微电子有限公司 | 一种3d集成电路结构及其制造方法 |
| JP6814174B2 (ja) | 2018-04-03 | 2021-01-13 | キヤノン株式会社 | 露光装置、物品の製造方法、マーク形成装置及びマーク形成方法 |
| US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
| US20230025157A1 (en) * | 2021-07-23 | 2023-01-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Pick and place method and apparatus thereof |
| US11782411B2 (en) | 2021-07-28 | 2023-10-10 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0917831A (ja) * | 1995-04-26 | 1997-01-17 | Nec Corp | ウエハプロービング装置 |
| US5656553A (en) * | 1994-08-22 | 1997-08-12 | International Business Machines Corporation | Method for forming a monolithic electronic module by dicing wafer stacks |
| WO2000054108A1 (en) * | 1999-03-11 | 2000-09-14 | Advanced Micro Devices, Inc. | Reduction of the effects of magnification errors and reticle rotation errors on overlay errors |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271176A (ja) * | 1986-12-27 | 1988-11-09 | Narumi China Corp | 配線パタ−ンの位置合せ方法 |
| US6355976B1 (en) * | 1992-05-14 | 2002-03-12 | Reveo, Inc | Three-dimensional packaging technology for multi-layered integrated circuits |
| JP2998673B2 (ja) * | 1997-01-20 | 2000-01-11 | 日本電気株式会社 | ウェハ、該ウェハの位置合わせ方法および装置 |
| JP3169068B2 (ja) * | 1997-12-04 | 2001-05-21 | 日本電気株式会社 | 電子線露光方法及び半導体ウエハ |
| JPH11251232A (ja) * | 1998-03-02 | 1999-09-17 | Nikon Corp | 基板および露光装置および素子製造方法 |
| JPH11297617A (ja) * | 1998-04-13 | 1999-10-29 | Canon Inc | アライメントマーク付き基板およびデバイス製造方法 |
-
2000
- 2000-10-10 JP JP2000309670A patent/JP4618859B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-05 US US10/381,740 patent/US20040023466A1/en not_active Abandoned
- 2001-10-05 WO PCT/JP2001/008799 patent/WO2002031868A1/ja active Application Filing
- 2001-10-05 KR KR1020037004979A patent/KR100771362B1/ko not_active IP Right Cessation
- 2001-10-09 TW TW090124923A patent/TW522541B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656553A (en) * | 1994-08-22 | 1997-08-12 | International Business Machines Corporation | Method for forming a monolithic electronic module by dicing wafer stacks |
| JPH0917831A (ja) * | 1995-04-26 | 1997-01-17 | Nec Corp | ウエハプロービング装置 |
| WO2000054108A1 (en) * | 1999-03-11 | 2000-09-14 | Advanced Micro Devices, Inc. | Reduction of the effects of magnification errors and reticle rotation errors on overlay errors |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002118052A (ja) | 2002-04-19 |
| TW522541B (en) | 2003-03-01 |
| KR100771362B1 (ko) | 2007-10-30 |
| US20040023466A1 (en) | 2004-02-05 |
| WO2002031868A1 (fr) | 2002-04-18 |
| KR20030036901A (ko) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4618859B2 (ja) | 積層ウエハーのアライメント方法 | |
| TWI603424B (zh) | Plate with alignment mark | |
| TWI801437B (zh) | 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介 | |
| WO2011087003A1 (ja) | ３次元実装方法および装置 | |
| JP3948551B2 (ja) | 実装方法および実装装置 | |
| US11031367B2 (en) | Bond head assemblies including reflective optical elements, related bonding machines, and related methods | |
| KR20200073482A (ko) | 기판 접합 장치. | |
| JP2002314040A (ja) | 積層型半導体装置 | |
| JPS59134825A (ja) | 半導体装置およびそのための半導体ウエ−ハ | |
| JPH043909A (ja) | 半導体基板の張合わせ方法 | |
| JPS62100346A (ja) | 枠体の位置決め装置 | |
| JPH0254996A (ja) | 位置決め積層方法 | |
| JP5656609B2 (ja) | 治具プレートを使用した半導体デバイスチップの積層方法 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| TW202425198A (zh) | 基板處理裝置以及基板處理方法 | |
| JP3190156B2 (ja) | 液晶セルに対するｔａｂの位置合わせ光学系 | |
| JPH01201948A (ja) | 半導体装置の製造方法 | |
| JPH0555111A (ja) | 半導体装置の製造方法 | |
| JP2024151325A (ja) | ウエハー複合構造およびその製造方法ならびにパターン形成システム | |
| JPH03240503A (ja) | グリーンシート積層方法 | |
| JPH0467641A (ja) | 認識マーク付きフリツプチツプｉｃ | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JP2000228488A (ja) | チップオンチップの半導体チップ、半導体装置および実装方法 | |
| JPH03240501A (ja) | グリーンシート積層方法 | |
| JPS615542A (ja) | 円形板状部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |