[go: up one dir, main page]

JP4618064B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4618064B2
JP4618064B2 JP2005263366A JP2005263366A JP4618064B2 JP 4618064 B2 JP4618064 B2 JP 4618064B2 JP 2005263366 A JP2005263366 A JP 2005263366A JP 2005263366 A JP2005263366 A JP 2005263366A JP 4618064 B2 JP4618064 B2 JP 4618064B2
Authority
JP
Japan
Prior art keywords
layer
low concentration
buried
element isolation
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005263366A
Other languages
English (en)
Other versions
JP2007080905A (ja
Inventor
千広 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005263366A priority Critical patent/JP4618064B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to KR1020087005372A priority patent/KR101248084B1/ko
Priority to CN2006800412984A priority patent/CN101300685B/zh
Priority to EP06782631A priority patent/EP1933390A4/en
Priority to PCT/JP2006/315837 priority patent/WO2007032165A1/ja
Priority to US12/066,629 priority patent/US7928511B2/en
Priority to TW095130581A priority patent/TW200715594A/zh
Publication of JP2007080905A publication Critical patent/JP2007080905A/ja
Application granted granted Critical
Publication of JP4618064B2 publication Critical patent/JP4618064B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/107—Integrated devices having multiple elements covered by H10F30/00 in a repetitive configuration, e.g. radiation detectors comprising photodiode arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/95—Circuit arrangements
    • H10F77/953—Circuit arrangements for devices having potential barriers
    • H10F77/957—Circuit arrangements for devices having potential barriers for position-sensitive photodetectors, e.g. lateral-effect photodiodes or quadrant photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、フォトディテクター素子としてのフォトダイオードと、バイポーラ集積回路またはＭＯＳ集積回路等の半導体集積回路とが同一半導体基板上に形成された、いわゆるフォトディテクター集積回路を有する半導体装置およびその製造方法に関する。
フォトディテクター集積回路（フォトディテクターＩＣ）を有する半導体装置は、フォトディテクター素子としてのフォトダイオードが光を電流に変え、ＩＶ（電流→電圧）変換、マトリックス回路等の信号処理を行う半導体装置である。
以下、従来のフォトディテクターＩＣ半導体装置を、図２４を用いて説明する。
図２４に示すように、フォトダイオード２０１〜２０４は、Ｐ型シリコン基板２１０とＰ型埋め込み層２１１と、前記Ｐ型シリコン基板２１０とＰ型埋め込み層２１１上に形成された低濃度のＰ型エピタキシャル層２１２によりアノードを形成し、Ｎ型カソード領域２１４により、複数のカソード（図２４では２個）が形成されている（例えば、特許文献１、２参照。）。またアノードの取り出しは、Ｐ型アノード取り出し領域２１３を用いて行っている。また、アノード取り出し領域２１３の外部は、信号処理を行う半導体集積回路を構成する素子（図示せず）が設けられている。
また、図２５に示すように、従来のフォトダイオード集積回路の回路機能は、個々のフォトダイオード２０１〜２０４からの出力を電流・電圧（ＩＶ）変換したのち、演算することによって、光ディスクのフォーカス・トラッキング信号を引き出し、加算アンプＡaddにて加算した出力を、光ディスクのデータ信号であるＲＦ（ＷＲＦ、ＲＲＦ）信号として取り出している。
特開平１１−２６６０３３号公報 特開２００１−６０７１３号公報
解決しようとする問題点は、従来のフォトダイオード集積回路の回路機能が、個々のフォトダイオードからの出力を電流・電圧（ＩＶ）変換したのち、演算することによって、光ディスクのフォーカス・トラッキング信号を引き出し、加算した出力を、光ディスクのデータ信号であるＲＦ信号として取り出しているため、ＲＦ信号は、個々のフォトダイオードからの出力を電流・電圧変換してから加算、あるいは加算してから電流・電圧変換するという行為によって、ノイズが増大し、Ｓ／Ｎ比が厳しくなるという点である。また、Ｐ型基板は、個々のフォトダイオードの共通アノードとなっているが、Ｐ型基板からＲＦ信号を取り出そうとしても、Ｐ型基板が信号処理を行うバイポーラデバイスまたはＣＭＯＳデバイスから構成される回路のＧＮＤとして機能しているため、フォトダイオードの共通アノード出力を単独で取り出すことが困難な点である。また、前記図２４に示した従来構造のフォトダイオードでは、フォトダイオード２０１,２０２と、フォトダイオード２０３,２０４のアノードが共通であるためにフォトダイオード２０１,２０２と、フォトダイオード２０３,２０４の間のクロストークが生じる点である。これは、図２６に示すように、光スポットが３本当たるフォトダイオードパターンの事例では、４分割されたフォトダイオード３０１，３０２，３０３の間にクロストークが生じることが問題である。
本発明は、複数のフォトダイオードのカソードとアノードとを半導体基板と電気的に独立して形成し、複数のフォトダイオードが共通のアノード（カソード）を有するとともに複数の分離されたカソード（アノード）を有し、この共通のアノード（カソード）からの出力を複数に分割されたフォトダイオードの加算出力と等価に扱うことで、ＲＦ信号を個々のフォトダイオードからの出力を加算することなく取り出せるようにすることを課題とする。またクロストークを低減することを課題とする。
本発明の第１の半導体装置は、半導体基板上に形成された絶縁層と、前記絶縁層上に、エピタキシャル成長により形成されたＰ型のシリコン層からなる低濃度層と、前記低濃度層に形成されていて前記絶縁層に達する素子分離領域と、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の前記絶縁層側に形成されていて前記低濃度層よりも高濃度のＰ型の埋め込み層と、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層に形成されていて前記埋め込み層に達するアノード取り出し領域と、イオン注入法により、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の上部にＮ型不純物を導入し、それぞれが分離されて形成された複数のＮ型シリコン層からなるカソードと、を備え、前記アノード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のカソードを挟んで対向するように配置し、前記複数のカソードと前記低濃度層によって複数のフォトダイオードを構成し、前記埋め込み層、前記低濃度層および前記アノード取り出し領域によってアノードを構成している。
また、本発明の第２の半導体装置は、半導体基板上に形成された絶縁層と、前記絶縁層上に、エピタキシャル成長により形成されたＮ型のシリコン層からなる低濃度層と、前記低濃度層に形成されていて前記絶縁層に達する素子分離領域と、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の前記絶縁層側に形成されていて前記低濃度層よりも高濃度のＮ型の埋め込み層と、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層に形成されていて前記埋め込み層に達するカソード取り出し領域と、イオン注入法により、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の上部にＰ型不純物を導入し、それぞれが分離されて形成されたＰ型シリコン層からなる複数のアノードと、を備え、前記カソード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のアノードを挟んで対向するように配置し、前記複数のアノードと前記低濃度層によって複数のフォトダイオードを構成し、前記埋め込み層、前記低濃度層および前記カソード取り出し領域によってカソードを構成している。
上記各半導体装置では、複数のフォトダイオードのカソードとアノードとが半導体基板と電気的に独立して形成されているので、アノード（またはカソード）からＲＦ信号を取り出せる。また、このアノード（カソード）からの出力を複数に分割されたフォトダイオードの加算出力と等価に扱うことで、ＲＦ信号を個々のフォトダイオードからの出力を加算することなく取り出せるようになっている。
本発明の半導体装置の第１の製造方法は、半導体基板に形成された絶縁層上にアノードを形成するＰ型の埋め込み層を形成する工程と、前記埋め込み層上に、前記埋め込み層よりも低濃度のＰ型のシリコン層からなる低濃度層を、エピタキシャル成長により形成する工程と、前記埋め込み層に前記絶縁層に達するアノード取り出し領域を形成する工程と、前記低濃度層および前記埋め込み層を分離して独立したアノード領域を区画するもので、前記絶縁層に達する素子分離領域を形成する工程と、イオン注入法により、前記低濃度層にＮ型不純物を導入し、フォトダイオードのカソードとなるＮ型シリコン層を形成する工程と、を有し、前記複数のカソードと前記低濃度層で複数のフォトダイオードを形成し、前記埋め込み層、前記低濃度層および前記アノード取り出し領域によってアノードを形成し、前記アノード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のカソードを挟んで対向するように配置することを特徴とする。
本発明の半導体装置の第２の製造方法は、半導体基板に形成された絶縁層上にカソードを形成するＮ型の埋め込み層を形成する工程と、前記埋め込み層上に、前記埋め込み層よりも低濃度のＮ型のシリコン層からなる低濃度層を、エピタキシャル成長により形成する工程と、前記埋め込み層に前記絶縁層に達するカソード取り出し領域を形成する工程と、前記低濃度層および前記埋め込み層を分離して独立したカソード領域を区画するもので、前記絶縁層に達する素子分離領域を形成する工程と、イオン注入法により、前記低濃度層にＰ型不純物を導入し、フォトダイオードのアノードとなるＰ型シリコン層を形成する工程と、を有し、前記複数のアノードと前記低濃度層で複数のフォトダイオードを形成し、前記埋め込み層、前記低濃度層および前記カソード取り出し領域によってカソードを形成し、前記カソード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のアノードを挟んで対向するように配置することを特徴とする。
上記半導体装置の第１、第２の製造方法では、半導体基板上に形成した絶縁層上にアノードもしくはカソードとなる埋め込み層と低濃度層とを形成し、絶縁層に達するように素子分離領域を形成するので、絶縁層および素子分離領域によって半導体基板と電気的に独立させた埋め込み層および低濃度層が形成され、その埋め込み層および低濃度層でアノードもしくはカソードが形成される。
本発明の半導体装置は、複数のフォトダイオードのカソードとアノードとが半導体基板と電気的に独立して形成されているため、分割されたカソード（またはアノード）からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、アノード（カソード）からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるので、ノイズを低減し、Ｓ／Ｎ比を向上させることができるという利点がある。またフォトダイオードを基板と独立した構造に構成できるので、フォトダイオード間のクロストークのない構造を提供できる。
本発明の半導体装置の製造方法は、複数のフォトダイオードのカソードとアノードとを半導体基板と電気的に独立して形成することができるため、分割されたカソード（またはアノード）からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、アノード（カソード）からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができたフォトダイオードを有する半導体装置を製造することができる。またフォトダイオードを基板と電気的に独立した構造に製造することができるので、フォトダイオード間のクロストークのない構造を提供できる。
本発明の半導体装置に係る一実施の形態の第１例を、図１の概略構成断面図によって説明する。図１では、ＳＯＩ（Silicon on insulator）基板を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の一例を示す。
図１に示すように、半導体基板１１上に絶縁層１２が形成され、その絶縁層１２上にシリコン層が形成されたＳＯＩ（Silicon on insulator）基板を用いる。上記絶縁層１２には酸化シリコン膜が用いられている。上記シリコン層はＰ+型不純物が導入されている。このシリコン層をＰ+型の埋め込み層１３とする。この埋め込み層１３は、例えば１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に不純物濃度が設定されている。上記埋め込み層１３上には埋め込み層１３よりも低濃度のＰ-型の低濃度層１４が形成されている。この低濃度層１４は例えばエピタキシャル成長により形成されたＰ-シリコン層で形成されていて、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定されている。上記埋め込み層１３および低濃度層１４からなる半導体領域の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。
このように、高濃度領域である埋め込み層１３の不純物濃度を設定することによって、埋め込み層１３の電気抵抗を低くし、周波数特性を伸ばすことができ、また低濃度層１４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。
上記低濃度層１４には上記埋め込み層１３に達するアノード取り出し領域１５が形成されている。このアノード取り出し領域１５は、例えば低濃度層１３よりも高濃度のＰ+不純物層で形成されている。このＰ+不純物層の濃度は、例えば上記埋め込み層１３と同等に設定することができる。上記埋め込み層１３、低濃度層１４、アノード取り出し領域１５によって共通のアノード２１が構成されている。この共通のアノード２１は、上記低濃度層１４、埋め込み層１３に上記絶縁層１２に達する素子分離領域１６によって素子分離されている。この素子分離領域１６は、例えば深いトレンチ絶縁層（Deep Trench Isolation）によって形成されている。したがって、一つに共通のアノード２１は、素子分離領域１６および絶縁層１２によって隣接する共通のアノード２１および上記半導体基板１１と電気的に分離されている。
上記共通のアノード２１の低濃度層１４の上部には複数のカソード２２が形成されている。このカソード２２は、例えばＮ型層で形成されている。したがって、二つのフォトダイオード２０（２０ａ）、２０（２０ｂ）が形成されている。なお、図面では、一つの共通のアノード２１に二つのカソード２２ａ、２２ｂを形成したが、三つもしくは四つもしくはそれ以上のカソード２２（図示せず）を形成することもできる。
このように、ＳＯＩ基板を用いて、酸化シリコン膜からなる絶縁層１２に到達するDeep Trench Isolation構造の素子分離領域１６で素子分離することにより、フォトダイオード２０を半導体基板１１から完全に絶縁分離でき、フォトダイオード２０の共通のアノード２１からの出力は、カソード２２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
例えば、フォトダイオード２０は、光ディスク（図示せず）からの反射光（図示せず）を受け、共通のアノード２１からの出力は加算アンプを経ずに直接ＲＦ信号として扱うことができる。また複数に分割されたカソード２２からの出力は、フォーカス・トラッキング等の信号処理を行うことができる。
本発明の半導体装置１は、複数のフォトダイオード２０のカソード２２と共通のアノード２１とが半導体基板と電気的に独立して形成されているため、例えば図２の等価回路に示すように、共通のアノード２１からの出力は、加算アンプを経ずに直接ＲＦ信号として扱うことができる。すなわち共通のアノード２１からの出力を複数に分割されたフォトダイオード２０の加算出力と等価に扱うことで、個々のフォトダイオード２０からの出力を加算することなくＲＦ信号を取り出せるようになっている。また、複数の分割されたカソード２２からの出力はフォーカス・トラッキング等の演算を行うための信号として用いることができる。これによって、ノイズを低減し、Ｓ／Ｎ比、および周波数帯域を向上させることができるという利点がある。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード２０を半導体基板１１と独立した構造に構成できるので、フォトダイオード２０間のクロストークのない構造を提供できる。
次に、本発明の半導体装置に係る一実施の形態の第２例を、図３の概略構成断面図によって説明する。図３では、前記図１によって説明した半導体装置の変形例の一例を示す。
図３に示すように、半導体基板３１上に絶縁層３２が形成され、その絶縁層３２上にシリコン層が形成されたＳＯＩ（Silicon on insulator）基板を用いる。上記絶縁層３２には酸化シリコン膜が用いられている。上記シリコン層はＮ+型不純物が導入されている。このシリコン層をＮ+型の埋め込み層３３とする。この埋め込み層３３は、例えば１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に不純物濃度が設定されている。上記埋め込み層３３上には埋め込み層３３よりも低濃度のＮ-型の低濃度層３４が形成されている。この低濃度層３４は例えばエピタキシャル成長により形成されたＮ-シリコン層で形成されていて、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定されている。上記埋め込み層３３および低濃度層３４からなる半導体領域の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。
このように、高濃度領域である埋め込み層３３の不純物濃度を設定することによって、埋め込み層３３の電気抵抗を低くし、周波数特性を伸ばすことができ、また低濃度層３４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。
上記低濃度層３４には上記埋め込み層３３に達するカソード取り出し領域３５が形成されている。このカソード取り出し領域３５は、例えば低濃度層３３よりも高濃度のＮ+不純物層で形成されている。このＮ+不純物層の濃度は、例えば上記埋め込み層３３と同等に設定することができる。上記埋め込み層３３、低濃度層３４、カソード取り出し領域３５によって共通のカソード４１が構成されている。この共通のカソード４１は、上記低濃度層３４、埋め込み層３３に上記絶縁層３２に達する素子分離領域３６によって素子分離されている。この素子分離領域３６は、例えば深いトレンチ絶縁層（Deep Trench Isolation）によって形成されている。したがって、一つに共通のカソード４１は、素子分離領域３６および絶縁層３２によって隣接する共通のカソード４１および上記半導体基板３１と電気的に分離されている。
上記共通のカソード４１の低濃度層３４の上部には複数のアノード４２が形成されている。このアノード４２は、例えばＰ型層で形成されている。したがって、二つのフォトダイオード４０（４０ａ）、４０（４０ｂ）が形成されている。なお、図面では、一つの共通のカソード４１に二つのアノード４２ａ、４２ｂを形成したが、三つもしくは四つもしくはそれ以上のアノード４２（図示せず）を形成することもできる。
このように、ＳＯＩ基板を用いて、酸化シリコン膜からなる絶縁層３２に到達するDeep Trench Isolation構造の素子分離領域３６で素子分離することにより、フォトダイオード４０を半導体基板３１から完全に絶縁分離でき、フォトダイオード４０の共通のカソード４１からの出力は、アノード４２が分割された個々のフォトダイオード４０の加算信号として取り出すことが可能となる。
例えば、フォトダイオード４０は、光ディスク（図示せず）からの反射光（図示せず）を受け、共通のカソード４１からの出力は加算アンプを経ずに直接ＲＦ信号として扱うことができる。また複数に分割されたアノード４２からの出力は、フォーカス・トラッキング等の信号処理を行うことができる。
本発明の半導体装置２は、複数のフォトダイオード４０のアノード４２と共通のカソード４１とが半導体基板と電気的に独立して形成されているため、共通のカソード４１からの出力は、加算アンプを経ずに直接ＲＦ信号として扱うことができる。すなわち共通のカソード４１からの出力を複数に分割されたフォトダイオード４０の加算出力と等価に扱うことで、個々のフォトダイオード４０からの出力を加算することなくＲＦ信号を取り出せるようになっている。また、複数の分割されたアノード４２からの出力はフォーカス・トラッキング等の演算を行うための信号として用いることができる。これによって、ノイズを低減し、Ｓ／Ｎ比、および周波数帯域を向上させることができるという利点がある。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード４０を半導体基板３１と独立した構造に構成できるので、フォトダイオード４０間のクロストークのない構造を提供できる。
次に、半導体装置の一例を、図４の概略構成断面図によって説明する。図４では、埋め込み層と低濃度層からなるアノード（カソード）領域を半導体基板とＰＮ接合を利用した素子分離領域により分離した複数のフォトダイオードを有する半導体装置の一例を示す。
図４に示すように、Ｎ-型の半導体基板５１の上部にＮ+型の素子分離領域の下層５２が形成されているとともにＰ+型の埋め込み領域５３が形成されている。上記半導体基板５１には、例えばＮ-型のシリコン基板を用いる。また、上記素子分離領域の下層５２はＮ+型の不純物層で形成されている。上記埋め込み領域５３は、Ｎ+型の不純物層で形成されていて、その不純物濃度は１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に設定されている。さらに、上記半導体基板５１上には上記埋め込み領域５３よりも低濃度のＰ-型の低濃度層５４が形成されていて、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定されている。また上記埋め込み領域５３の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。この埋め込み領域５３の厚さが光の吸収長よりも短いと、埋め込み領域５３と半導体基板５１との間に寄生フォトダイオードが生じ、その出力を検出することになる。この寄生フォトダイオードの出力を積極的に活用することもできる。
このように、高濃度領域である埋め込み領域５３の不純物濃度を設定することによって、埋め込み領域５３の電気抵抗を低くし、周波数特性を伸ばすことができ、また低濃度層５４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。
上記低濃度層５４には上記埋め込み領域５３に達するアノード取り出し領域５５が形成されている。このアノード取り出し領域５５は、例えば低濃度層５４よりも高濃度のＰ+不純物層で形成されている。このＰ+不純物層の濃度は、例えば上記埋め込み領域５３と同等に設定することができる。上記埋め込み領域５３、低濃度層５４、アノード取り出し領域５５によって共通のアノード６１が構成されている。また、上記低濃度層５４には上記素子分離領域の下層５２に達する素子分離領域の上層５６が形成されている。この素子分離領域の上層５６は、例えば上記素子分離領域の下層５２と同等な高濃度のＮ+型の不純物層で形成されている。以下、素子分離領域の下層５２、上層５６を合わせて素子分離領域５７とする。
上記共通のアノード６１は、上記半導体基板５１、上記素子分離領域５７によって素子分離されている。すなわち、ＰＮ接合を利用した素子分離となっている。
上記共通のアノード６１の低濃度層５４の上部には複数のカソード６２が形成されている。このカソード６２は、例えばＮ型層で形成されている。したがって、二つのフォトダイオード６０（６０ａ）、６０（６０ｂ）が形成されている。なお、図面では、一つの共通のアノード６１に二つのカソード６２ａ、６２ｂを形成したが、三つもしくは四つもしくはそれ以上のカソード６２（図示せず）を形成することもできる。
このように、ＰＮ接合を用いた素子分離領域５７によって共通のアノード６１を素子分離することにより、フォトダイオード６０を半導体基板５１から完全に電気的に絶縁分離でき、フォトダイオード６０の共通のアノード６１からの出力は、カソード６２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
例えば、フォトダイオード６０は、光ディスク（図示せず）からの反射光（図示せず）を受け、共通のアノード６１からの出力は加算アンプを経ずに直接ＲＦ信号として扱うことができる。また複数に分割されたカソード６２からの出力は、フォーカス・トラッキング等の信号処理を行うことができる。
半導体装置３は、複数のフォトダイオード６０のカソード６２と共通のアノード６１とが半導体基板と電気的に独立して形成されているため、共通のアノード６１からの出力は、加算アンプを経ずに直接ＲＦ信号として扱うことができる。すなわち共通のアノード６１からの出力を複数に分割されたフォトダイオード６０の加算出力と等価に扱うことで、個々のフォトダイオード６０からの出力を加算することなくＲＦ信号を取り出せるようになっている。また、複数の分割されたカソード６２からの出力はフォーカス・トラッキング等の演算を行うための信号として用いることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができるという利点がある。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード６０を半導体基板５１と独立した構造に構成できるので、フォトダイオード６０間のクロストークのない構造を提供できる。
次に、半導体装置の一例を、図５の概略構成断面図によって説明する。図５では、前記図４によって説明した半導体装置の変形例の一例を示す。
図５に示すように、Ｐ-型の半導体基板７１の上部にＰ+型の素子分離領域の下層７２が形成されているとともにＮ+型の埋め込み領域７３が形成されている。上記半導体基板７１には、例えばＰ-型のシリコン基板を用いる。また、上記素子分離領域の下層７２はＰ+型の不純物層で形成されている。上記埋め込み層７３は、Ｐ+型の不純物層で形成されていて、その不純物濃度は１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に設定されている。さらに、上記半導体基板７１上には上記埋め込み層７３よりも低濃度のＮ-型の低濃度層７４が形成されていて、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定されている。また上記埋め込み領域７３の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。この埋め込み領域７３の厚さが光の吸収長よりも短いと、埋め込み領域７３と半導体基板７１との間に寄生フォトダイオードが生じ、その出力を検出することになる。この寄生フォトダイオードの出力を積極的に活用することもできる。
このように、高濃度領域である埋め込み領域７３の不純物濃度を設定することによって、埋め込み領域７３の電気抵抗を低くし、周波数特性を伸ばすことができ、また低濃度層７４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。
上記低濃度層７４には上記埋め込み領域７３に達するアノード取り出し領域７５が形成されている。このアノード取り出し領域７５は、例えば低濃度層７３よりも高濃度のＮ+不純物層で形成されている。このＮ+不純物層の濃度は、例えば上記埋め込み領域７３と同等に設定することができる。上記埋め込み領域７３、低濃度層７４、アノード取り出し領域７５によって共通のカソード８１が構成されている。また、上記低濃度層７４には上記素子分離領域の下層７２に達する素子分離領域の上層７６が形成されている。この素子分離領域の上層７６は、例えば上記素子分離領域の下層７２と同等な高濃度のＰ+型の不純物層で形成されている。以下、素子分離領域の下層７２、上層７６を合わせて素子分離領域７７とする。
上記共通のカソード８１は、上記半導体基板７１、上記素子分離領域７７によって素子分離されている。すなわち、ＰＮ接合を利用した素子分離となっている。
上記共通のカソード８１の低濃度層７４の上部には複数のアノード８２が形成されている。このアノード８２は、例えばＰ型層で形成されている。したがって、二つのフォトダイオード８０（８０ａ）、８０（８０ｂ）が形成されている。なお、図面では、一つの共通のカソード８１に二つのアノード８２ａ、８２ｂを形成したが、三つもしくは四つもしくはそれ以上のアノード８２（図示せず）を形成することもできる。
このように、ＰＮ接合を用いた素子分離領域７７によって共通のカソード８１を素子分離することにより、フォトダイオード８０を半導体基板７１から完全に電気的に絶縁分離でき、フォトダイオード８０の共通のカソード８１からの出力は、アノード８２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
例えば、フォトダイオード８０は、光ディスク（図示せず）からの反射光（図示せず）を受け、共通のカソード８１からの出力は加算アンプを経ずに直接ＲＦ信号として扱うことができる。また複数に分割されたアノード８２からの出力は、フォーカス・トラッキング等の信号処理を行うことができる。
半導体装置４は、複数のフォトダイオード８０のアノード８２と共通のカソード８１とが半導体基板と電気的に独立して形成されているため、共通のカソード８１からの出力は、加算アンプを経ずに直接ＲＦ信号として扱うことができる。すなわち共通のカソード８１からの出力を複数に分割されたフォトダイオード８０の加算出力と等価に扱うことで、個々のフォトダイオード８０からの出力を加算することなくＲＦ信号を取り出せるようになっている。また、複数の分割されたアノード８２からの出力はフォーカス・トラッキング等の演算を行うための信号として用いることができる。これによって、ノイズを低減し、Ｓ／Ｎ比、および周波数帯域を向上させることができるという利点がある。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード８０を半導体基板７１と独立した構造に構成できるので、フォトダイオード８０間のクロストークのない構造を提供できる。
次に、本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を、図６〜図１０の製造工程断面図によって説明する。図６〜図１０では、ＳＯＩ（Silicon on insulator）基板を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の製造方法の一例を示す。すなわち、前記図１によって説明した半導体装置の製造方法を示す。
図６に示すように、半導体基板１１上に絶縁層１２が形成され、その絶縁層１２上にシリコン層が形成されたＳＯＩ（Silicon on insulator）基板を用いる。上記絶縁層１２には酸化シリコン膜が用いられている。上記シリコン層はＰ型不純物が導入されている。このシリコン層をＰ+型の埋め込み層１３とする。この埋め込み層１３は、例えば１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下の不純物濃度となるように、例えばＰ型不純物を導入して形成されている。例えば、１×１０19／ｃｍ3程度の濃度となるように、Ｐ型不純物を導入する。このように、高濃度領域である埋め込み層１３の不純物濃度を設定することによって、埋め込み層１３の電気抵抗を低くし、周波数特性を伸ばすことができる。
次に、図７に示すように、エピタキシャル成長法によって、上記埋め込み層１３上に埋め込み層１３よりも低濃度のＰ-型シリコン層からなる低濃度層１４を形成する。この低濃度層１４の不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定される。例えば、低濃度層１４は、Ｐ型のエピタキシャル層を２０μｍの厚さに７００Ω・ｃｍ程度となるように堆積することで形成される。また低濃度層１４の不純物濃度をこのように設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。さらに、上記埋め込み層１３および低濃度層１４からなる半導体領域の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。
次に、図８に示すように、上記低濃度層１４に上記埋め込み層１３に達するアノード取り出し領域１５を形成する。このアノード取り出し領域１５は、例えば低濃度層１３よりも高濃度のＰ不純物層で形成されている。このアノード取り出し領域１５の濃度は、例えば上記埋め込み層１３と同等に設定することができる。上記埋め込み層１３、低濃度層１４、アノード取り出し領域１５によって共通のアノード２１が構成される。
次に、図９に示すように、上記共通のアノード２１を分離するために、上記低濃度層１４、埋め込み層１３に上記絶縁層１２に達する素子分離領域１６を形成する。この素子分離領域１６は、例えば深いトレンチ絶縁層（Deep Trench Isolation）によって形成されている。例えば、リソグラフィー技術によりトレンチを形成するためのエッチングマスクを形成した後、そのエッチングマスクを用いたエッチングにより上記低濃度層１４、埋め込み層１３に上記絶縁層１２に達するトレンチを形成する。その後、トレンチ内部に絶縁層を形成し、低濃度層１４上に形成された余剰な絶縁層は、例えば化学的機械研磨（ＣＭＰ）によって除去する。上記絶縁層には、例えば酸化シリコンを用いることができる。例えば、酸化シリコンを用いる場合、トレンチ内壁を酸化して酸化層を形成し、その後、トレンチ内部をノンドープポリシリコンもしくは酸化シリコンで埋め込めばよい。このようにして、トレンチ内部に形成した絶縁層によって素子分離領域１６が形成される。したがって、一つに共通のアノード２１は、素子分離領域１６および絶縁層１２によって隣接する共通のアノード２１および上記半導体基板１１と電気的に分離されることになる。
次に、図１０に示すように、上記共通のアノード２１の低濃度層１４の上部に複数のカソード２２を形成する。このカソード２２は、例えばイオン注入法によりＮ型不純物を低濃度層１４の上層に導入してＮ型層を形成することにより形成される。なお、イオン注入の際には、前もって、低濃度層１４上にカソード２２を形成する領域上を開口したイオン注入マスクを形成し、このイオン注入マスクはイオン注入後に除去される。また、図面では、一つの共通のアノード２１に二つのカソード２２ａ、２２ｂを形成したが、三つもしくは四つもしくはそれ以上のカソード２２（図示せず）を形成することもできる。このようにして、共通のアノード２１に複数のカソード２２を形成することで複数のフォトダイオード２０（２０ａ）、２０（２０ｂ）を備えたもので、前記図１によって説明した半導体装置１が形成される。
上記半導体装置の第１の製造方法では、半導体基板１１上に形成した絶縁層１２上に共通のアノード２１となる埋め込み層１３と低濃度層１４とを形成し、絶縁層１２に達するように素子分離領域１６を形成するので、絶縁層１２および素子分離領域１６によって半導体基板１１と電気的に独立させた埋め込み層１３および低濃度層１４が形成され、その埋め込み層１３および低濃度層１４で共通のアノード２１が形成される。したがって、複数のフォトダイオードのカソード２２と共通のアノード２１とを半導体基板１１と電気的に独立して形成することができるため、分割されたカソード２２からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、共通のアノード２１からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比、および周波数帯域を向上させることができたフォトダイオードを有する半導体装置１を製造することができる。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード２０を半導体基板１１と独立した構造に製造することができるので、素子分離領域１６等により分離されたフォトダイオード間のクロストークのない構造を提供できる。
次に、本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を、図１１〜図１５の製造工程断面図によって説明する。図１１〜図１５では、ＳＯＩ（Silicon on insulator）基板を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の製造方法の一例を示す。すなわち、前記図３によって説明した半導体装置の製造方法を示す。
図１１に示すように、半導体基板３１上に絶縁層３２が形成され、その絶縁層３２上にシリコン層が形成されたＳＯＩ（Silicon on insulator）基板を用いる。上記絶縁層３２には酸化シリコン膜が用いられている。上記シリコン層はＮ型不純物が導入されている。このシリコン層をＮ+型の埋め込み層３３とする。この埋め込み層３３は、例えば１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下の不純物濃度となるように、例えばＮ型不純物を導入して形成されている。例えば、１×１０19／ｃｍ3程度の濃度となるように、Ｎ型不純物を導入する。このように、高濃度領域である埋め込み層３３の不純物濃度を設定することによって、埋め込み層３３の電気抵抗を低くし、周波数特性を伸ばすことができる。
次に、図１２に示すように、エピタキシャル成長法によって、上記埋め込み層３３上に埋め込み層３３よりも低濃度のＮ-型シリコン層からなる低濃度層３４を形成する。この低濃度層３４の不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定される。例えば、低濃度層３４は、Ｎ型のエピタキシャル層を２０μｍの厚さに７００Ω・ｃｍ程度となるように堆積することで形成される。また低濃度層３４の不純物濃度をこのように設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。さらに、上記埋め込み層３３および低濃度層３４からなる半導体領域の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。
次に、図１３に示すように、上記低濃度層３４に上記埋め込み層３３に達するカソード取り出し領域３５を形成する。このカソード取り出し領域３５は、例えば低濃度層３３よりも高濃度のＮ不純物層で形成されている。このカソード取り出し領域３５の濃度は、例えば上記埋め込み層３３と同等に設定することができる。上記埋め込み層３３、低濃度層３４、カソード取り出し領域３５によって共通のカソード４１が構成される。
次に、図１４に示すように、上記共通のカソード４１を分離するために、上記低濃度層３４、埋め込み層３３に上記絶縁層３２に達する素子分離領域３６を形成する。この素子分離領域３６は、例えば深いトレンチ絶縁層（Deep Trench Isolation）によって形成されている。例えば、リソグラフィー技術によりトレンチを形成するためのエッチングマスクを形成した後、そのエッチングマスクを用いたエッチングにより上記低濃度層３４、埋め込み層３３に上記絶縁層３２に達するトレンチを形成する。その後、トレンチ内部に絶縁層を形成し、低濃度層３４上に形成された余剰な絶縁層は、例えば化学的機械研磨（ＣＭＰ）によって除去する。上記絶縁層には、例えば酸化シリコンを用いることができる。例えば、酸化シリコンを用いる場合、トレンチ内壁を酸化して酸化層を形成し、その後、トレンチ内部をノンドープポリシリコンもしくは酸化シリコンで埋め込めばよい。このようにして、トレンチ内部に形成した絶縁層によって素子分離領域３６が形成される。したがって、一つに共通のカソード４１は、素子分離領域３６および絶縁層３２によって隣接する共通のカソード４１および上記半導体基板３１と電気的に分離されることになる。
次に、図１５に示すように、上記共通のカソード４１の低濃度層３４の上部に複数のアノード４２を形成する。このアノード４２は、例えばイオン注入法によりＰ型不純物を低濃度層３４の上層に導入してＰ型層を形成することにより形成される。なお、イオン注入の際には、前もって、低濃度層３４上にアノード４２を形成する領域上を開口したイオン注入マスクを形成し、このイオン注入マスクはイオン注入後に除去される。また、図面では、一つの共通のカソード４１に二つのアノード４２（４２ａ）、４２（４２ｂ）を形成したが、三つもしくは四つもしくはそれ以上のアノード４２（図示せず）を形成することもできる。このようにして、このようにして、共通のカソード４１に複数のアノード４２を形成することで複数のフォトダイオード４０ａ、４０ｂを備えたもので、前記図３によって説明した半導体装置２が形成される。
上記半導体装置の第２の製造方法では、半導体基板３１上に形成した絶縁層３２上に共通のカソード４１となる埋め込み層３３と低濃度層３４とを形成し、絶縁層３２に達するように素子分離領域３６を形成するので、絶縁層３２および素子分離領域３６によって半導体基板３１と電気的に独立させた埋め込み層３３および低濃度層３４が形成され、その埋め込み層３３および低濃度層３４で共通のカソード４１が形成される。したがって、複数のフォトダイオードのアノード４２と共通のカソード４１とを半導体基板３１と電気的に独立して形成することができるため、分割されたアノード４２からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、共通のカソード４１からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができたフォトダイオードを有する半導体装置２を製造することができる。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード４０を半導体基板３１と独立した構造に製造することができるので、素子分離領域３６等により分離されたフォトダイオード間のクロストークのない構造を提供できる。
次に、半導体装置の第３の製造方法に係る一実施の形態の一例を、図１６〜図１９の製造工程断面図によって説明する。図１６〜図１９では、ＰＮ接合を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の製造方法の一例を示す。すなわち、前記図４によって説明した半導体装置の製造方法を示す。
図１６に示すように、Ｎ-型の半導体基板５１の上部にＮ+型の不純物層からなる素子分離領域の下層５２を形成する。この素子分離領域の下層５２は、例えばイオン注入法によって形成することができる。また上記素子分離領域の下層５２で区画分離される半導体基板５１の上部内にＰ+型の埋め込み領域５３を形成する。このＰ+型の埋め込み領域５３は例えば不純物拡散法、イオン注入法等の不純物ドーピング技術により形成することができる。上記埋め込み領域５３の不純物濃度は１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に設定される。このように、高濃度領域である埋め込み領域５３の不純物濃度を設定することによって、埋め込み領域５３の電気抵抗を低くし、周波数特性を伸ばすことができる。
次に、図１７に示すように、上記半導体基板５１上には上記埋め込み領域５３よりも低濃度のＰ-型の低濃度層５４を形成する。この低濃度層５４は、例えばエピタキシャル成長法によって形成され、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定される。このように、低濃度層５４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。また上記埋め込み領域５３の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。また、上記エピタキシャル成長では、先に形成されていた素子分離領域の下層５２および埋め込み領域５３の不純物が低濃度層５４中に拡散して、低濃度層５４中に延長形成される。
次に、図１８に示すように、上記低濃度層５４に上記埋め込み領域５３に達するアノード取り出し領域５５を形成する。このアノード取り出し領域５５は、例えば、イオン注入法により形成することができ、低濃度層５３よりも高濃度のＰ型不純物層とする。このＰ型不純物層の濃度は、例えば上記埋め込み領域５３と同等に設定することができる。これによって、上記埋め込み領域５３、低濃度層５４、アノード取り出し領域５５からなる共通のアノード６１が構成される。また、上記低濃度層５４に上記素子分離領域の下層５２に達する素子分離領域の上層５６を形成する。この素子分離領域の上層５６は、例えば、イオン注入法により形成することができ、上記素子分離領域の下層５２と同等な高濃度のＮ+型の不純物層で形成される。このようにして、素子分離領域の下層５２および上層５６からなる、ＰＮ接合型の素子分離領域５７が構成される。
したがって、上記共通のアノード６１は、上記半導体基板５１、上記素子分離領域５７によって、ＰＮ接合を利用して素子分離される。
次に、図１９に示すように、上記共通のアノード６１の低濃度層５４の上部に複数のカソード６２を形成する。このカソード６２は、例えばイオン注入法によりＮ型不純物を低濃度層５４の上層に導入してＮ型層を形成することにより形成される。なお、イオン注入の際には、前もって、低濃度層５４上にカソード６２を形成する領域上を開口したイオン注入マスクを形成し、このイオン注入マスクはイオン注入後に除去される。また、図面では、一つの共通のアノード６１に二つのカソード６２ａ、６２ｂを形成したが、三つもしくは四つもしくはそれ以上のカソード６２（図示せず）を形成することもできる。このようにして、共通のアノード６１に複数のカソード６２を形成することで複数のフォトダイオード６０（６０ａ）、６０（６０ｂ）を備えたもので、前記図４によって説明した半導体装置３が形成される。
このように、ＰＮ接合を用いた素子分離領域５７によって共通のアノード６１を素子分離することにより、フォトダイオード６０を半導体基板５１から完全に電気的に絶縁分離でき、フォトダイオード６０の共通のアノード６１からの出力は、カソード６２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
上記半導体装置の第３の製造方法では、半導体基板５１上に形成した低濃度層５４に半導体基板５１に達するＰＮ接合型の素子分離領域５７を形成するので、複数のフォトダイオード６０のカソード６２と共通のアノード６１とが半導体基板と電気的に独立して形成される。このため、分割されたカソード６２からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、共通のアノード６１からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができたフォトダイオードを有する半導体装置３を製造することができる。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード６０を半導体基板５１と独立した構造に製造することができるので、素子分離領域５７等により分離されたフォトダイオード間のクロストークのない構造を提供できる。
次に、半導体装置の第４の製造方法に係る一実施の形態の一例を、図２０〜図２３の製造工程断面図によって説明する。図２０〜図２３では、ＰＮ接合を用いて半導体基板との電気的分離を行ったもので、複数のフォトダイオードを有する半導体装置の製造方法の一例を示す。すなわち、前記図５によって説明した半導体装置の製造方法を示す。
図２０に示すように、Ｐ-型の半導体基板７１の上部にＰ+型の不純物層からなる素子分離領域の下層７２を形成する。この素子分離領域の下層７２は、例えばイオン注入法によって形成することができる。また上記素子分離領域の下層７２で区画分離される半導体基板７１の上部内にＮ+型の埋め込み領域７３を形成する。このＮ+型の埋め込み領域７３は例えば不純物拡散法、イオン注入法等の不純物ドーピング技術により形成することができる。上記埋め込み領域７３の不純物濃度は１×１０16／ｃｍ3以上１×１０22／ｃｍ3以下に設定される。このように、高濃度領域である埋め込み領域７３の不純物濃度を設定することによって、埋め込み領域７３の電気抵抗を低くし、周波数特性を伸ばすことができる。
次に、図２１に示すように、上記半導体基板７１上には上記埋め込み領域７３よりも低濃度のＮ-型の低濃度層７４を形成する。この低濃度層７４は、例えばエピタキシャル成長法によって形成され、その不純物濃度は１×１０11／ｃｍ3以上１×１０16／ｃｍ3以下に設定される。このように、低濃度層７４の不純物濃度を設定することによって、不純物濃度低くし、空乏層を広がりやすくし、容量低減による周波数特性向上と、受光感度の向上を図ることができる。また上記埋め込み領域７３の厚さは、光の吸収長よりも長く形成することが好ましい。これによって、後に説明するフォトダイオードの受光感度の高い構造を実現できる。また、上記エピタキシャル成長では、先に形成されていた素子分離領域の下層７２および埋め込み領域７３の不純物が低濃度層７４中に拡散して、低濃度層７４中に延長形成される。
次に、図２２に示すように、上記低濃度層７４に上記埋め込み領域７３に達するカソード取り出し領域７５を形成する。このカソード取り出し領域７５は、例えば、イオン注入法により形成することができ、低濃度層７３よりも高濃度のＮ型不純物層とする。このＮ型不純物層の濃度は、例えば上記埋め込み領域７３と同等に設定することができる。これによって、上記埋め込み領域７３、低濃度層７４、カソード取り出し領域７５からなる共通のアノード８１が構成される。また、上記低濃度層７４に上記素子分離領域の下層７２に達する素子分離領域の上層７６を形成する。この素子分離領域の上層７６は、例えば、イオン注入法により形成することができ、上記素子分離領域の下層７２と同等な高濃度のＰ+型の不純物層で形成される。このようにして、素子分離領域の下層７２および上層７６からなる、ＰＮ接合型の素子分離領域７７が構成される。
したがって、上記共通のアノード８１は、上記半導体基板７１、上記素子分離領域７７によって、ＰＮ接合を利用して素子分離される。
次に、図２３に示すように、上記共通のカソード８１の低濃度層７４の上部に複数のアノード８２を形成する。このアノード８２は、例えばイオン注入法によりＮ型不純物を低濃度層７４の上層に導入してＰ型層を形成することにより形成される。なお、イオン注入の際には、前もって、低濃度層７４上にカソード８２を形成する領域上を開口したイオン注入マスクを形成し、このイオン注入マスクはイオン注入後に除去される。また、図面では、一つの共通のカソード８１に二つのアノード８２ａ、８２ｂを形成したが、三つもしくは四つもしくはそれ以上のアノード８２（図示せず）を形成することもできる。このようにして、共通のカソード８１に複数のアノード８２を形成することで複数のフォトダイオード８０ａ、８０ｂを備えたもので、前記図５によって説明した半導体装置４が形成される。
このように、ＰＮ接合を用いた素子分離領域７７によって共通のカソード８１を素子分離することにより、フォトダイオード８０を半導体基板７１から完全に電気的に絶縁分離でき、フォトダイオード８０の共通のカソード８１からの出力は、アノード８２が分割された個々のフォトダイオードの加算信号として取り出すことが可能となる。
上記半導体装置の第４の製造方法では、半導体基板７１上に形成した低濃度層７４に半導体基板７１に達するＰＮ接合型の素子分離領域７７を形成するので、複数のフォトダイオード８０のアノード８２と共通のカソード８１とが半導体基板と電気的に独立して形成される。このため、分割されたアノード８２からの出力は例えばフォーカス・トラッキング等の演算を行うための信号として用い、共通のカソード８１からの出力は加算アンプを経ずに直接ＲＦ信号として用いることができるような構成とすることができる。これによって、ノイズを低減し、Ｓ／Ｎ比を向上させることができたフォトダイオードを有する半導体装置４を製造することができる。また、従来の加算アンプを形成する必要がなくなるので、装置構成が簡単化できる。さらに、フォトダイオード８０を半導体基板７１と独立した構造に製造することができるので、素子分離領域７７等により分離されたフォトダイオード間のクロストークのない構造を提供できる。
上記各第１〜第４の製造方法において、同一の半導体基板１１、３１、５１、７１にフォトダイオード２０、４０、６０、８０と共に混載するバイポーラ素子（図示せず）またはＣＭＯＳ素子（図示せず）は、一般的な製造方法に従って素子形成を行うことができる。その素子形成は、フォトダイオード２０、４０、６０、８０を形成した後に行ってもよく、また、素子形成を行う際に、フォトダイオード２０、４０、６０、８０の構成部品と共通化できる構成部品は、フォトダイオード２０、４０、６０、８０のプロセス時に行うこともできる。
本発明の半導体装置に係る一実施の形態の第１例を示した概略構成断面図である。 本発明の半導体装置に係る一実施の形態の第１例を示した等価回路図である。 本発明の半導体装置に係る一実施の形態の第１２例を示した概略構成断面図である。 半導体装置の一例を示した概略構成断面図である。 半導体装置の一例を示した概略構成断面図である。 本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第１の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第２の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 本発明の半導体装置の第３の製造方法に係る一実施の形態の一例を示した製造工程断面図である。 半導体装置の製造方法に係る一例を示した製造工程断面図である。 半導体装置の製造方法に係る一例を示した製造工程断面図である。 半導体装置の製造方法に係る一例を示した製造工程断面図である。 半導体装置の製造方法に係る一例を示した製造工程断面図である。 半導体装置の製造方法に係る一例を示した製造工程断面図である。 半導体装置の製造方法に係る一例を示した製造工程断面図である。 半導体装置の製造方法に係る一例を示した製造工程断面図である。 従来のフォトディテクターＩＣ半導体装置の一例を示した概略構成断面図である。 従来のフォトダイオード集積回路の一例を示した回路図である。 クロストークを説明するためのフォトダイオードのレイアウト図である。
１…半導体装置、１１…半導体基板、２０…フォトダイオード、２１…共通のアノード、２２…カソード

Claims (5)

  1. 半導体基板上に形成された絶縁層と、
    前記絶縁層上に、エピタキシャル成長により形成されたＰ型のシリコン層からなる低濃度層と、
    前記低濃度層に形成されていて前記絶縁層に達する素子分離領域と、
    前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の前記絶縁層側に形成されていて前記低濃度層よりも高濃度のＰ型の埋め込み層と、
    前記絶縁層と前記素子分離領域で囲まれた前記低濃度層に形成されていて前記埋め込み層に達するアノード取り出し領域と、
    イオン注入法により、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の上部にＮ型不純物を導入し、それぞれが分離されて形成された複数のＮ型シリコン層からなるカソードと、を備え、
    前記アノード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のカソードを挟んで対向するように配置し、
    前記複数のカソードと前記低濃度層によって複数のフォトダイオードを構成し、
    前記埋め込み層、前記低濃度層および前記アノード取り出し領域によってアノードを構成する半導体装置。
  2. 半導体基板上に形成された絶縁層と、
    前記絶縁層上に、エピタキシャル成長により形成されたＮ型のシリコン層からなる低濃度層と、
    前記低濃度層に形成されていて前記絶縁層に達する素子分離領域と、
    前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の前記絶縁層側に形成されていて前記低濃度層よりも高濃度のＮ型の埋め込み層と、
    前記絶縁層と前記素子分離領域で囲まれた前記低濃度層に形成されていて前記埋め込み層に達するカソード取り出し領域と、
    イオン注入法により、前記絶縁層と前記素子分離領域で囲まれた前記低濃度層の上部にＰ型不純物を導入し、それぞれが分離されて形成されたＰ型シリコン層からなる複数のアノードと、を備え、
    前記カソード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のアノードを挟んで対向するように配置し、
    前記複数のアノードと前記低濃度層によって複数のフォトダイオードを構成し、
    前記埋め込み層、前記低濃度層および前記カソード取り出し領域によってカソードを構成する半導体装置。
  3. 前記埋め込み層および前記低濃度層の厚さは光の吸収長よりも長いことを特徴とする請求項１又は請求項２記載の半導体装置。
  4. 半導体基板に形成された絶縁層上にアノードを形成するＰ型の埋め込み層を形成する工程と、
    前記埋め込み層上に、前記埋め込み層よりも低濃度のＰ型のシリコン層からなる低濃度層を、エピタキシャル成長により形成する工程と、
    前記埋め込み層に前記絶縁層に達するアノード取り出し領域を形成する工程と、
    前記低濃度層および前記埋め込み層を分離して独立したアノード領域を区画するもので、前記絶縁層に達する素子分離領域を形成する工程と、
    イオン注入法により、前記低濃度層にＮ型不純物を導入し、フォトダイオードのカソードとなるＮ型シリコン層を形成する工程と、を有し、
    前記複数のカソードと前記低濃度層で複数のフォトダイオードを形成し、
    前記埋め込み層、前記低濃度層および前記アノード取り出し領域によってアノードを形成し、
    前記アノード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のカソードを挟んで対向するように配置する半導体装置の製造方法。
  5. 半導体基板に形成された絶縁層上にカソードを形成するＮ型の埋め込み層を形成する工程と、
    前記埋め込み層上に、前記埋め込み層よりも低濃度のＮ型のシリコン層からなる低濃度層を、エピタキシャル成長により形成する工程と、
    前記埋め込み層に前記絶縁層に達するカソード取り出し領域を形成する工程と、
    前記低濃度層および前記埋め込み層を分離して独立したカソード領域を区画するもので、前記絶縁層に達する素子分離領域を形成する工程と、
    イオン注入法により、前記低濃度層にＰ型不純物を導入し、フォトダイオードのアノードとなるＰ型シリコン層を形成する工程と、を有し、
    前記複数のアノードと前記低濃度層で複数のフォトダイオードを形成し、
    前記埋め込み層、前記低濃度層および前記カソード取り出し領域によってカソードを形成し、
    前記カソード取り出し領域を、前記素子分離領域に隣接させた状態で、前記複数のアノードを挟んで対向するように配置する半導体装置の製造方法。
JP2005263366A 2005-09-12 2005-09-12 半導体装置およびその製造方法 Expired - Fee Related JP4618064B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005263366A JP4618064B2 (ja) 2005-09-12 2005-09-12 半導体装置およびその製造方法
CN2006800412984A CN101300685B (zh) 2005-09-12 2006-08-10 半导体装置及其制造方法
EP06782631A EP1933390A4 (en) 2005-09-12 2006-08-10 SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
PCT/JP2006/315837 WO2007032165A1 (ja) 2005-09-12 2006-08-10 半導体装置およびその製造方法
KR1020087005372A KR101248084B1 (ko) 2005-09-12 2006-08-10 반도체 장치 및 그 제조 방법
US12/066,629 US7928511B2 (en) 2005-09-12 2006-08-10 Semiconductor device and method for manufacturing semiconductor device
TW095130581A TW200715594A (en) 2005-09-12 2006-08-21 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005263366A JP4618064B2 (ja) 2005-09-12 2005-09-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007080905A JP2007080905A (ja) 2007-03-29
JP4618064B2 true JP4618064B2 (ja) 2011-01-26

Family

ID=37864763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005263366A Expired - Fee Related JP4618064B2 (ja) 2005-09-12 2005-09-12 半導体装置およびその製造方法

Country Status (7)

Country Link
US (1) US7928511B2 (ja)
EP (1) EP1933390A4 (ja)
JP (1) JP4618064B2 (ja)
KR (1) KR101248084B1 (ja)
CN (1) CN101300685B (ja)
TW (1) TW200715594A (ja)
WO (1) WO2007032165A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810649B2 (ja) * 2008-02-26 2011-11-09 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 半導体基板を製造するための方法
CN103915525A (zh) * 2014-04-08 2014-07-09 上海电力学院 一种提高光电转化性能的红外焦平面探测器
CN107039425B (zh) * 2017-03-29 2018-07-13 湖北京邦科技有限公司 一种半导体光电倍增器件
FR3071356B1 (fr) * 2017-09-21 2020-11-13 Safran Electronics & Defense Dispositif de detection et de localisation comprenant une pluralite de photodiodes
DE102018105752B4 (de) * 2018-03-13 2019-10-24 X-Fab Semiconductor Foundries Gmbh Elektrisch modulierte Fotodiode und Verfahren zu deren Herstellung
KR102017125B1 (ko) * 2018-03-28 2019-09-03 주식회사 포셈 포토다이오드의 제조방법
CN108573989B (zh) * 2018-04-28 2021-09-14 中国科学院半导体研究所 硅基雪崩光电探测器阵列及其制作方法
JP7039411B2 (ja) 2018-07-20 2022-03-22 株式会社東芝 光検出器、光検出システム、ライダー装置及び車
US11018168B2 (en) * 2018-09-20 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with improved timing resolution and photon detection probability
JP7222851B2 (ja) 2019-08-29 2023-02-15 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
JP7153001B2 (ja) 2019-09-18 2022-10-13 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
CN117954378A (zh) * 2024-03-26 2024-04-30 粤芯半导体技术股份有限公司 一种半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150842A (ja) * 1998-11-05 2000-05-30 Sharp Corp 受光素子及びその製造方法
JP2000277792A (ja) * 1999-03-29 2000-10-06 Siird Center:Kk 多チャンネルｐｉｎフォトダイオードの駆動方法
JP2001345436A (ja) * 2000-05-30 2001-12-14 Sharp Corp 回路内蔵受光素子
JP2003204070A (ja) * 2001-12-06 2003-07-18 Internatl Rectifier Corp 光起電力発生装置
JP2004071058A (ja) * 2002-08-06 2004-03-04 Sharp Corp 受光増幅回路および光ピックアップ装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666453A1 (fr) 1990-08-31 1992-03-06 Commissariat Energie Atomique Batterie de photopiles montees en serie.
JPH0818093A (ja) * 1994-06-30 1996-01-19 Sony Corp 半導体受光素子及び半導体装置並びにそれらの作製方法
US5610790A (en) * 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
JPH0953984A (ja) * 1995-08-18 1997-02-25 Mitsubishi Electric Corp 輝度検出回路
JPH09237912A (ja) * 1995-12-28 1997-09-09 Sony Corp 受光素子及びその製造方法
JPH09331080A (ja) * 1996-06-12 1997-12-22 Sony Corp 受光素子を含む半導体装置およびその製造方法
JP3918220B2 (ja) * 1997-02-27 2007-05-23 ソニー株式会社 半導体装置及びその製造方法
JP4131031B2 (ja) 1998-03-17 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP4131059B2 (ja) 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3974322B2 (ja) 2000-12-07 2007-09-12 株式会社日立製作所 光半導体集積回路装置及び光記憶再生装置
US6894324B2 (en) * 2001-02-15 2005-05-17 United Microelectronics Corp. Silicon-on-insulator diodes and ESD protection circuits
US6822295B2 (en) * 2002-07-30 2004-11-23 Honeywell International Inc. Overvoltage protection device using pin diodes
KR100528331B1 (ko) * 2003-02-25 2005-11-16 삼성전자주식회사 수광소자 및 그 제조방법 및 이를 적용한 광전자 집적 회로
TW200500979A (en) * 2003-05-20 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Light emission type display apparatus
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
EP1946374A4 (en) * 2005-11-09 2014-01-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
US7821097B2 (en) * 2006-06-05 2010-10-26 International Business Machines Corporation Lateral passive device having dual annular electrodes
US8131225B2 (en) * 2008-12-23 2012-03-06 International Business Machines Corporation BIAS voltage generation circuit for an SOI radio frequency switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150842A (ja) * 1998-11-05 2000-05-30 Sharp Corp 受光素子及びその製造方法
JP2000277792A (ja) * 1999-03-29 2000-10-06 Siird Center:Kk 多チャンネルｐｉｎフォトダイオードの駆動方法
JP2001345436A (ja) * 2000-05-30 2001-12-14 Sharp Corp 回路内蔵受光素子
JP2003204070A (ja) * 2001-12-06 2003-07-18 Internatl Rectifier Corp 光起電力発生装置
JP2004071058A (ja) * 2002-08-06 2004-03-04 Sharp Corp 受光増幅回路および光ピックアップ装置

Also Published As

Publication number Publication date
TW200715594A (en) 2007-04-16
KR101248084B1 (ko) 2013-03-27
WO2007032165A1 (ja) 2007-03-22
CN101300685B (zh) 2010-05-19
KR20080053464A (ko) 2008-06-13
CN101300685A (zh) 2008-11-05
US7928511B2 (en) 2011-04-19
US20100155867A1 (en) 2010-06-24
EP1933390A1 (en) 2008-06-18
TWI307968B (ja) 2009-03-21
EP1933390A4 (en) 2012-05-23
JP2007080905A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
KR101248084B1 (ko) 반도체 장치 및 그 제조 방법
CN100550405C (zh) 固体成像器件及其制造方法
CN100459178C (zh) 红外线固体摄像装置及其制造方法
US20070141801A1 (en) Semiconductor devices, CMOS image sensors, and methods of manufacturing same
JP2007221121A (ja) ピクセル・センサ・セルおよび製造方法（増加したキャパシタンスを有するｃｍｏｓ撮像装置のフォトダイオード）
JP4671981B2 (ja) 光半導体装置
JP5100988B2 (ja) イメージセンサー及びその製造方法
US8901697B2 (en) Integrated circuit having a semiconducting via; an integrated circuit including a sensor, such as a photosensitive device, and a method of making said integrated circuit
JP2009277722A (ja) 固体撮像装置及びその製造方法
US6492702B2 (en) Circuit-incorporating light receiving device
WO2007135810A1 (ja) 光半導体装置およびその製造方法
JP4083553B2 (ja) 光半導体装置
JP3918220B2 (ja) 半導体装置及びその製造方法
JP2003318379A (ja) 光電変換装置及びその製造方法
JP2006324482A (ja) 固体撮像装置及びその製造方法
JP2005045125A (ja) 光検出素子の製造方法
JP2007311648A (ja) 固体撮像装置及びその製造方法
JP2008066446A (ja) 半導体積層構造および半導体素子
JP2007019540A (ja) イメージセンサ
US7061031B1 (en) High-sensitivity image sensor and fabrication method thereof
JP4940511B2 (ja) 半導体装置およびその製造方法
JP2000156521A (ja) 半導体装置及び半導体装置の製造方法
JP2008166336A (ja) 固体撮像装置の製造方法
JP2005203741A (ja) 光半導体装置及びその製造方法
JP2008306055A (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees