[go: up one dir, main page]

JP4610426B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP4610426B2
JP4610426B2 JP2005189223A JP2005189223A JP4610426B2 JP 4610426 B2 JP4610426 B2 JP 4610426B2 JP 2005189223 A JP2005189223 A JP 2005189223A JP 2005189223 A JP2005189223 A JP 2005189223A JP 4610426 B2 JP4610426 B2 JP 4610426B2
Authority
JP
Japan
Prior art keywords
circuit board
lead
circuit
conductive pattern
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005189223A
Other languages
English (en)
Other versions
JP2007012731A (ja
Inventor
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005189223A priority Critical patent/JP4610426B2/ja
Publication of JP2007012731A publication Critical patent/JP2007012731A/ja
Application granted granted Critical
Publication of JP4610426B2 publication Critical patent/JP4610426B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の表面に導電パターンおよび回路素子から成る電気回路が形成された回路装置およびその製造方法に関するものである。
図１０を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。導電パターン１０３の所望の箇所に回路素子１０５が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子およびチップ素子が、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
封止樹脂１０８の構造は、２通りの構造がある。第１の構造は、基板１０１の裏面を露出させて封止樹脂１０８を形成する方法である。この構造によると、外部に露出する基板１０１を介して、良好な放熱を行うことができる。第２の構造は、基板１０１の裏面を含めて全体が被覆されるように封止樹脂１０８を形成する方法である。この構造によると、基板１０１の耐圧性および耐湿性を確保することができる。特に、基板１０１が接地電位に接続される場合は、上述した第２の構造が適用され、基板１０１は外部と絶縁される。
基板接続部１１０は、金属から成る基板１０１と、導電パターン１０３とを電気的に接続する部位である。基板接続部１１０では、絶縁層１０２が部分的に除去され、基板１０１の表面が露出している。更に、露出する部分の基板１０１と導電パターン１０３とは、金属細線１０７により接続されている。このように基板１０１と導電パターン１０３とを電気的に接続することで、導電パターン１０３と基板１０１とを同電位にすることができるので、両者の間に発生する寄生容量を低減させることができる。
特開平５−１０２６４５号公報
しかしながら、上述した混成集積回路装置１００では、リード１０４の裏面は、半田等の導電性の接着剤によりパッド１０９に固着されていたが、この接着剤による固着力が充分でなく、熱応力等の外力によりリード１０４がパッド１０９から剥離してしまう問題があった。
更に、上述した混成集積回路装置１００では、基板１０１と導電パターン１０３とを電気的に接続するために、絶縁層１０２を貫通して基板接続部１１０を設ける必要があった。更には、パッド１０９から基板接続部１１０まで、導電パターン１０３を引き回す必要があった。これらのことから、装置全体の構成が複雑化し、製造コストも高くなってしまう問題があった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、回路基板とリードの固着強度が向上された回路装置およびその製造方法を提供することにある。
本発明の回路装置は、導電材料から成り表面が絶縁層により被覆された回路基板と、前記絶縁層の表面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子と、前記導電パターンから成るパッドに接続されたリードとを具備し、少なくとも１つの前記リードを、前記回路基板を厚み方向に部分的に突出させた突起部に接続することを特徴とする。
本発明の回路装置の製造方法は、導電材料から成る回路基板の表面に導電パターンおよび回路素子から成る電気回路を形成し、前記導電パターンから成るパッドにリードを固着し、少なくとも１つの前記リードと前記回路基板とを電気的に接続する回路装置の製造方法に於いて、前記回路基板を部分的に厚み方向に突出させた突起部を設け、前記突起部に前記リードをかしめて前記リードと前記回路基板とを接続することを特徴とする。
更に、本発明の回路装置の製造方法は、回路基板の載置領域を囲むように配置された複数個のリードを有するリードフレームを用意する工程と、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成され且つ厚み方向に突出する突起部が設けられた回路基板を用意する工程と、前記回路基板の前記突起部に少なくとも２つの前記リードをかしめることで、前記回路基板を前記リードフレームに固定し、前記回路基板上の前記パッドと前記リードとを電気的に接続する工程と、前記突起部を介して前記回路基板を前記リードフレームに対して固定した状態で、前記回路基板の少なくとも表面を絶縁性樹脂により封止する工程とを具備することを特徴とする。
更に、本発明の回路装置の製造方法は、吊りリードにより外枠と連結されたランドと、前記ランドを囲むように一端が配置された複数個のリードとを有するリードフレームを用意する工程と、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置する工程と、少なくとも２つの前記リードを、前記回路基板を厚み方向に部分的に突出して設けた突起部にかしめる工程と、前記回路基板の周辺部に対応する領域の前記吊りリードを部分的に除去する工程と、前記突起部を介して前記回路基板を前記リードフレームに対して固定した状態で、前記回路基板の少なくとも表面を絶縁性樹脂により封止する工程とを具備することを特徴とする。
本発明によれば、回路基板を部分的に突出させた突起部にリードをかしめることで、リードを回路基板に固定することができる。従って、両者の接合強度が非常に強いので、リードの回路基板からの剥離が防止されている。
更に、突起部を介して回路基板１１を接地電位に接続することができるので、上記したような基板接続部を別途に設ける必要が無い。また、基板接続部まで導電パターンを引き回す必要も無いので、回路基板の表面に形成される導電パターンの構成を簡素化することができる。
本発明の回路装置の製造方法によれば、回路基板を部分的に突出させた突起部にリードをかしめることにより、リードと回路基板とを機械的に結合させることができる。このことから、リードが多数個形成されたリードフレームを用いて回路装置を製造する場合は、回路基板の突起部にかしめられたリードを介して、回路基板をリードフレームに固定することができる。従って、回路基板をリードフレームに連結するための手段を別途に形成する必要が無いので、リードフレームの構成を簡素化できる。
＜第１の実施の形態＞
本形態では、回路装置の一例として混成集積回路装置１０の構造を説明する。
図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線に於ける断面図である。図１（Ｃ）はリード２５Ａが回路基板１１に固定される固定部１８の斜視図である。
図１（Ａ）および図１（Ｂ）を参照して、矩形の回路基板１１の表面には、第１の絶縁層１２Ａが形成されている。そして、第１の絶縁層１２Ａの表面に形成された導電パターン１３の所定の箇所には、半田や導電性ペーストを介して、半導体素子１５Ａおよびチップ素子１５Ｂが電気的に接続されている。回路基板１１の表面に形成された導電パターン１３、半導体素子１５Ａおよびチップ素子１５Ｂは、封止樹脂１４により被覆されている。
回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ×１５ｍｍ×０．５ｍｍ程度である。回路基板１１の材料としては銅が好適である。銅を主材料とする回路基板１１は、厚みが０．５ｍｍ程度に薄くても温度変化等による反りが小さく、且つ機械的強度も十分である。また、回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面はアルマイト処理される。
回路基板１１の材料として銅を採用することにより、回路基板１１上に形成された導電パターン１３の表面に、金メッキ膜や銀メッキ膜を容易に形成することができる。この理由は、導電パターン１３の表面に金メッキ膜や銀メッキ膜を形成するために、メッキ処理を行う電解溶液中に回路基板１１を浸漬しても、銅から成る回路基板１１は溶解しないからである。一方、アルミニウムから成る基板を、金メッキ処理を行う電解溶液に浸漬すると、アルミニウムが電解溶液中に溶解して、電解溶液を汚染してしまう恐れがある。従って、アルミニウムから成る回路基板１１に、金メッキ処理を行う場合には、アルミニウムの露出面を樹脂膜等により保護する必要がある。
第１の絶縁層１２Ａは、回路基板１１の上面全域を覆うように形成されている。第１の絶縁層１２Ａは、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成る。このことにより、内蔵される回路素子から発生した熱を、回路基板１１を介して積極的に外部に放出することができる。第１の絶縁層１２Ａの具体的な厚みは、例えば５０μｍ程度である。この厚みの絶縁層１２により、４ＫＶの耐圧（絶縁破壊耐圧）を確保することができる。
第２の絶縁層１２Ｂは、回路基板１１の裏面を覆うように形成されている。第２の絶縁層１２Ｂの組成および厚さは、第１の絶縁層１２Ａと同様でよい。回路基板１１の裏面を第２の絶縁層１２Ｂにて被覆することで、回路基板１１の裏面の耐圧性を確保することができる。ここで、回路基板１１の裏面の絶縁が必要で無ければ、第２の絶縁層１２Ｂを省いて混成集積回路装置１０が構成されても良い。
導電パターン１３は銅等の金属から成り、所定の電気回路が形成されるように第１の絶縁層１２Ａの表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された多層の導電パターン１３が回路基板１１の上面に形成されても良い。
パッド１３Ａは導電パターン１３から成り、リード２５と電気的に接続される部位である。ここでは、図１（Ｂ）を参照して、回路基板１１に設けた突起部３１を囲むリング状のパッド１３Ａが形成される。また、金属細線（不図示）が接続されるパッド１３Ａは、矩形状に形成される。
半導体素子１５Ａおよびチップ素子１５Ｂから成る回路素子は、導電パターン１３の所定の箇所に固着されている。半導体素子１５Ａとしては、トランジスタ、ＬＳＩチップ、ダイオード等が採用される。ここでは、半導体素子１５Ａと導電パターン１３とは、金属細線１７を介して接続される。チップ素子１５Ｂとしては、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器など、両端に電極部を有する素子が採用される。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着することができる。
リード２５は、一端が回路基板１１上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。
ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１の１つの側辺または４つの側辺に沿ってパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。図１（Ｂ）では、封止樹脂１４により、導電パターン１３、半導体素子１５Ａ、チップ素子１５Ｂ、金属細線１７が封止されている。図では回路基板１１の裏面も含む回路基板１１全体が封止樹脂１４により被覆されているが、回路基板１１の裏面を封止樹脂１４から露出させても良い。
図１（Ｂ）および図１（Ｃ）を参照して、リード２５Ａが回路基板１１に接続される固定部１８を説明する。固定部１８では、突起部３１にリード２５Ａをかしめることで、回路基板１１にリード２５Ａが接続されている。
突起部３１は、回路基板１１を裏面から半抜き加工することにより、回路装置１１を部分的に上方に突出させて形成されている。そして、リング状に形成されたリード２５Ａの先端部は、突起部３１を囲むように回路基板１１上に載置されている。更に、押圧変形された突起部３１の上部により、リング状のリード２５Ａの先端部がかしめられている。また、突起部３１とリード２５との接続をより確実にするために、固定部１８に半田等の導電性材料を塗布しても良い。突起部３１の形状は、円柱状でも良いし角柱状でも良い。
固定部１８に於いて、リード２５Ａは突起部３１に電気的に接続されている。具体的には、打ち抜き加工により形成される突起部３１の側面は金属が露出しているので、突起部３１の側面にリード２５Ａが当接することにより、リード２５Ａは突起部３１に電気的に接続される。また、突起部３１は回路基板１１の一部分であるので、この構成によりリード２５Ａと回路基板１１とは電気的に接続される。上記したように、突起部３１とリード２５Ａとの接続部に半田等の導電性接着剤を塗布すると、両者の電気的接続の信頼性を向上することができる。
固定部１８では、リード２５Ａの裏面はパッド１３Ａの上面に当接しており、両者は電気的に接続されている。従って、固定部１８では、導電パターン１３、リード２５Ａおよび回路基板１１が互いに電気的に接続されている。
本形態では、固定部１８を介して、回路基板１１を導電パターン１３と同電位（例えば接地電位または電源電位）にすることができる。従って、回路基板１１と導電パターン１３との間に発生する寄生容量を低減させることができるので、回路基板１１の表面に形成された電気回路の動作を安定化することができる。更には、回路基板１１を接地電位に固定することで、回路基板１１のシールド効果を向上させることもできる。
更に本形態では、回路基板１１の突起部３１にリード２５Ａが機械的に固定されるので、導電性接着剤を用いた背景技術の接続構造と比較して、リード２５Ａを強固に回路基板１１に固着させることができる。
更にまた、固定部１８により導電パターン１３と回路基板１１とが電気的に接続されるので、背景技術の欄にて説明したような基板接続部１１０（図１０参照）を別途に形成する必要がない。また、基板接続部１１０まで延在する導電パターンも不要となる。
図２を参照して、混成集積回路装置１０の構成を更に説明する。図２（Ａ）は回路基板１１の表面に形成される電気回路を示す平面図であり、図２（Ｂ）は図２（Ａ）のＢ−Ｂ’線に於ける断面図である。
図２（Ａ）を参照して、回路基板１１の上面には、対向する側辺に沿って複数個のパッド１３Ａが形成されている。また、４つの角部に位置するパッド１３Ａ（不図示）が固定部１８を介して直にリード２５Ａに接続されている。他のパッド１３Ａは、金属細線１７を介してリード２５と接続されている。
ここでは、固定部１８を介して固着されるリード２５Ａを、回路基板１１に４箇所設けているが、リード２５Ａの個数は任意に変化させることができる。例えば、回路基板１１とリード２５Ａとを電気的に接続することが目的であれば、少なくとも１つのリード２５Ａを固定部１８を介して設ければよい。更に、製造工程に於いて回路基板１１を機械的に支持するのが目的であれば、少なくとも２つのリード２５Ａを固定部１８を介して回路基板１１に固着すればよい。
図２（Ｂ）を参照して、回路基板１１上に設けたパッド１３Ａは、径が３０μｍ程度の金（Ａｕ）から成る金属細線１７を介してリード２５に接続されている。また、金（Ａｕ）から成る金属細線１７のワイヤボンディングを行うために、パッド１３Ａの上面は金（Ａｕ）から成るメッキ膜２４により被覆されている。更に、リード２５の上面も金（Ａｕ）から成るメッキ膜１９により部分的に被覆されている。ここで、大きな電流容量が必要な場合には径が１５０μｍ以上のアルミ(Ａｌ)ワイヤーを、金属細線１７として使用しても良い。
金属細線１７を介して回路基板１１のパッド１３Ａとリード２５とを電気的に接続することにより、１つの側辺に沿って多数のパッド１３Ａを配置することができる。この理由は、パッド１３Ａの平面的な大きさを、金属細線１７がワイヤボンディング可能な範囲で小さくできるからである。一方、背景技術に於いては、導電性接着剤を用いてリードの裏面をパッドに固着していたので、比較的大型のパッドが必要とされていた。具体的には、背景技術に於いてはパッドの平面的な大きさが１ｍｍ×１ｍｍであったのに対し、本形態に於いてはパッド１３Ａの平面的な大きさは、例えば２００μｍ×２００μｍ程度である。個々のパッド１３Ａを小型化できるので、回路基板１１の側辺に沿って多数個のパッド１３Ａを設けることができる。
図３を参照して、次に、混成集積回路装置１０に放熱フィン２１が取り付けられた構成を説明する。
ここでは、混成集積回路装置１０の放熱性を向上させるために、混成集積回路装置１０の裏面に放熱フィン２１を当接させている。銅やアルミ等の熱の伝導性に優れた材料から成る放熱フィン２１を混成集積回路装置１０に当接させることで、混成集積回路装置１０の内部から発生した熱を積極的に外部に放出することができる。更に、放熱の効果を向上させるために、回路基板１１の裏面に貼着した金属基板１６を封止樹脂１４の下面から外部に露出させ、放熱フィン２１の上面に当接させている。
外部に露出する金属基板１６を回路基板１１の裏面に設けることにより装置全体の放熱性を向上できるが、このような構成の場合は回路基板１１のショートを防止する必要がある。そこで本形態では、回路基板１１の端部Ｐと金属基板１６とを、両者がショートしないように離間させている。回路基板１１の端部Ｐと金属基板１６とが離間する距離Ｌ１は、２ｍｍ〜３ｍｍ程度以上が好ましい。このようにすることで、金属が露出する回路基板１１の側面の端部Ｐと、金属基板１６との絶縁耐圧が確保される。従って、例えば接地電位に固定された回路基板１１の電位と、放熱フィン２１の電位が異なっても、両者はショートしない。
＜第２の実施の形態＞
本形態では、図４から図６を参照して、混成集積回路装置１０の製造方法を説明する。本形態の製造方法では、多数個のリード２５が設けられたリードフレーム４０を用いて、混成集積回路装置１０を製造する。また、製造工程の途中段階に於いては、リード２５Ａが機械的に回路基板１１に接続することにより、回路基板１１はリードフレーム４０に保持されている。
図４を参照して、先ず、多数個のリード２５が設けられたリードフレーム４０を用意する。図４（Ａ）は、リードフレーム４０に設けられる１つのユニット４６を示す平面図であり、図４（Ｂ）はリード２５Ａの先端を示す斜視図であり、図４（Ｃ）はリードフレーム４０の全体を示す平面図である。これらの図では、載置予定の回路基板１１を点線にて図示している。
図４（Ａ）を参照して、ユニット４６は、回路基板１１が載置される領域に一端が接近した多数個のリード２５から成る。リード２５は、紙面上では、左右両方向から回路基板１１が載置される領域に向かって延在している。複数個のリード２５は、外枠４１から延在するタイバー４４により互いに連結されることで、変形が防止されている。また、後の工程にて金属細線が接続される部分のリード２５の上面には、メッキ膜が形成されている。更に、回路基板１１の４角に対応して設けられたリード２５Ａの先端部は、回路基板１１の載置領域の内部まで延在している。
図４（Ｂ）を参照して、リード２５Ａの先端部はリング状に形成されている。リング状に形成されたリード２５Ａの先端部は、後の工程にて回路基板１１と機械的・電気的に接続される。
図４（Ｃ）を参照して、短冊状のリードフレーム４０には、上述したような構成のユニット４６が、複数個離間して配置される。本形態では、リードフレーム４０に複数個のユニット４６を設けて混成集積回路装置を製造することにより、ワイヤボンディングおよびモールド工程等を一括して行い、生産性を向上させている。
図５を参照して、次に、各ユニット４６のリード２５と回路基板１１を接続する。図５（Ａ）は回路基板１１が載置されたユニット４６の平面図であり、図５（Ｂ）は図５（Ａ）のＢ−Ｂ’線での断面図である。更に、図５（Ｃ）はリード２５Ａが回路基板１１に接続される部分の断面図である。本工程に於いては、予め回路基板１１の表面には、導電パターン１３、半導体素子１５Ａ、チップ素子１５Ｂ、突起部３１が形成されている。
図５（Ａ）および図５（Ｂ）を参照して、金属細線１７を介して、回路基板１１上のパッド１３Ａとリード２５を接続する。パッド１３Ａの上面およびリード２５の上面は、金（Ａｕ）等から成るメッキ膜により被覆されているので、金属細線１７として金（Ａｕ）から成る金線を用いることができる。金属細線１７の材料として金を採用することにより、ワイヤボンディングに係る時間を短縮することができるので、生産性を向上させることができる。また、回路基板１１上に配置された回路素子とリード２５とを金属細線１７を介して直に接続することも可能である。
本工程では、回路基板１１の４角付近に於いて、固定部１８を介してリード２５Ａの先端部が回路基板１１に固着されている。リード２５Ａが回路基板１１に固着されることにより、回路基板１１がリードフレーム４０に保持された状態となる。ここで、回路基板１１に対して機械的に固着されるリード２５Ａは必ずしも４個が必要ではなく、少なくとも２つ以上のリード２５Ａを回路基板１１に接続するようにすればよい。
図５（Ｃ）を参照して、本工程では、回路基板１１を厚み方向に突出させた突起部３１にリード２５Ａをかしめることで、リード２５Ａを回路基板１１に機械的に固着させている。具体的には、先ず、リング状に形成されたリード２５Ａの先端部を、突起部３１を囲むように回路基板１１の上面に配置する。次に、プレス機等を用いて突起部３１の上部を押圧変形することにより、リード２５Ａの先端部を突起部３１によりかしめる。リード２５Ａと回路基板１１との接合強度を向上させるために、半田等の導電性接着剤を両者の接合部に塗布しても良い。更に、本工程に於いては、突起部３１を介して、リード２５Ａと回路基板１１とが電気的にも接続される。また、リード２５Ａの裏面がパッド１３Ａの上面に当接することにより、リード２５Ａは導電パターン１３と電気的に接続されている。
図６を参照して、次に、回路基板１１が被覆されるように封止樹脂を形成する。図６（Ａ）は金型を用いて回路基板１１をモールドする工程を示す断面図であり、図６（Ｂ）はモールドを行った後のリードフレーム４０を示す平面図である。
図６（Ａ）を参照して、先ず、上金型２２Ａおよび下金型２２Ｂから形成されるキャビティ２３に、回路基板１１を収納させる。ここでは、上金型２２Ａおよび下金型２２Ｂをリード２５Ａに当接させることにより、キャビティ２３内部に於ける回路基板１１の位置を固定している。更に、金型に設けたゲート（不図示）からキャビティ２３に樹脂を注入して、回路基板１１を封止する。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。
図６（Ｂ）を参照して、上述したモールド工程が終了した後に、リード２５をリードフレーム４０から分離する。タイバー４４が設けられた箇所にてリード２５を分離し、図１に示すような混成集積回路装置をリードフレーム４０から分離する。
＜第３の実施の形態＞
本形態では、図７から図９を参照して、混成集積回路装置１０の他の製造方法を説明する。本形態の概略は上述した第２の実施の形態と同様であり、相違点はリードフレーム４０にランド４５を設けた点にある。このランド４５は、回路基板１１の裏面に貼着される。回路基板１１の裏面にランド４５が貼着されることにより、封止樹脂を形成する工程に於いて、回路基板１１の下方にボイドが発生することが抑制される。更には、図３に示すような、外部に露出する金属基板１６（ランド４５）が回路基板１１の裏面に形成された混成集積回路装置１０を製造することができる。
図７を参照して、先ず、リードフレーム４０に回路基板１１を固着し、回路基板１１上のパッド１３Ａをリード２５と接続する。図７（Ａ）はリードフレーム４０の平面図であり、図７（Ｂ）は図７（Ａ）のＢ−Ｂ’線に於ける断面図であり、図７（Ｃ）は回路基板１１を固定する固定部１８の構成を示す断面図である。
図７（Ａ）および図７（Ｂ）を参照して、本形態では、ユニット４６は、回路基板１１が載置される領域に一端が接近した多数個のリード２５と、吊りリード４３を介してリードフレーム４０の外枠４１と連結されたランド４５とから成る。更に、第２の実施の形態と同様に、回路基板１１の４角に対応して、４つのリード２５Ａが設けられている。
ランド４５は、回路基板１１が載置される領域の内部に形成されており、ランド４５の上面に回路基板１１が載置される。ランド４５は、紙面上にて上下方向に延在する吊りリード４３により、リードフレーム４０の外枠４１と連結されている。更に、ランド４５は回路基板１１の裏面に残存して、装置全体の放熱性を向上させる機能も有する。
吊りリード４３には接続部４２Ａおよび４２Ｂが設けられている。このことにより、回路基板１１の周辺部に位置する吊りリード４３を、リードフレーム４０から分離することができる。具体的には、接続部４２Ａは、吊りリード４３と外枠４１とが連続する部分に設けられている。更に、もう一つの接続部４２Ｂは、吊りリード４３の中間部に設けられている。接続部４２Ａおよび接続部４２Ｂは、その幅が狭く形成されることにより、吊りリード４３の部分的な除去を可能にしている。回路基板１１の周辺部に位置する吊りリード４３が除去されることにより、両者のショートが防止されている。
本工程では、上記のような構成のランド４５の上面に、回路基板１１は固着される。また、回路基板１１上のパッド１３Ａは、金属細線１７を介してリード２５と接続される。更に、回路基板１１の突起部３１にリード２５Ａが固着される。
図７（Ｂ）の断面図を参照して、吊りリード４３が下方に曲折されることで、ランド４５は外枠４１よりも下方に位置する。このことにより、回路基板１１の上面に載置される回路素子等を、装置の厚み方向の中央部付近に位置させることができる。従って、温度変化等の外的要因により装置全体に曲げ応力が作用した場合でも、回路素子に作用する応力を小さくすることができ、回路素子の接続信頼性を向上させることができる。
図７（Ｃ）を参照して、固定部１８では、回路基板１１を部分的に突出させて設けた突起部３１により、リング状に形成されたリード２５Ａの先端部がかしめられている。固定部１８の具体的な構成は、第２の実施の形態と同様である。
図８を参照して、次に、回路基板１１の周辺部に位置する吊りリード４３を、リードフレーム４０から分離する。図８（Ａ）および図８（Ｂ）は、吊りリード４３を部分的に分離する状態を示す断面図である。図８（Ｃ）は吊りリード４３が部分的に除去された後のリードフレーム４０の平面図である。
図８（Ａ）および図８（Ｂ）を参照して、吊りリード４３の部分的な分離は、吊りリード４３を上方から押圧することにより行う。ここでは、回路基板１１の周辺部に位置する部分の吊りリード４３を、プレス機等を用いて上方から押圧している。この押圧により、接続部４２Ａおよび接続部４２Ｂの部分から、吊りリード４３が部分的に分離される。本工程では、回路基板１１の裏面に貼着されたランド４５は、回路基板１１から分離されない。
図８（Ｃ）を参照して、上記工程により、回路基板１１の周辺部に位置する部分の吊りリード４３は除去され、ランド４５はリードフレーム４０から分離されている。本工程以降は、固定部１８を介して機械的に回路基板１１に接続されたリード２５Ａにより、回路基板１１は、リードフレーム４０に保持されている。
図９を参照して、次に、回路基板１１が被覆されるように封止樹脂１４を形成する。
図９（Ａ）の断面図を参照して、ランド４５の裏面を下金型２２Ｂの上面に当接させた状態でモールドを行う。本工程では、リード２５Ａを介して回路基板１１のキャビティ２３内部に於ける位置が固定されているので、キャビティ２３の内部に注入された樹脂の圧力による回路基板１１の移動が防止されている。
本形態では、回路基板１１裏面の中央部の領域はランド４５により被覆されているので、この領域に封止樹脂を行き渡らせる必要がない。従って、回路基板１１周辺部の下方の領域Ａ１のみに封止樹脂を行き渡らせばよいので、封止樹脂が充填されないボイドが発生するのを防止することができる。
図９（Ｂ）を参照して、タイバー４４が設けられた領域にて各リード２５を分離することにより、第１の実施の形態に示すような混成集積回路装置が得られる。本形態では、回路基板１１の周辺部に位置する部分の吊りリード４３が除去されているので、製造される混成集積回路装置に於いては、回路基板１１と吊りリード４３とのショートが防止されている。即ち、図３を参照すると、回路基板１１の裏面に貼着された金属基板１６と回路基板１１の側面との絶縁が確保されている。
本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は斜視図である。 本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の回路装置を示す断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図であり、（Ｃ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 従来の混成集積回路装置を示す断面図である。
符号の説明
１０ 混成集積回路装置
１１ 回路基板
１２Ａ 第１の絶縁層
１２Ｂ 第２の絶縁層
１３ 導電パターン
１３Ａ パッド
１４ 封止樹脂
１５Ａ 半導体素子
１５Ｂ チップ素子
１６ 金属基板
１７ 金属細線
１８ 固定部
１９ メッキ膜
２１ 放熱フィン
２２Ａ 上金型
２２Ｂ 下金型
２３ キャビティ
２４ メッキ膜
２５ リード
２５Ａ リード
３１ 突起部
４０ リードフレーム
４１ 外枠
４２Ａ、４２Ｂ 接続部
４３ 吊りリード
４４ タイバー
４５ ランド
４６ ユニット


Claims (4)

  1. 吊りリードにより外枠と連結されたランドと、前記ランドに一端が近接して配置された複数個のリードとを有するリードフレームに、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置し、
    少なくとも２つの前記リードを、前記回路基板を厚み方向に部分的に突出して設けた突起部にかしめ、
    前記回路基板の周辺部に対応する領域の前記吊りリードを部分的に除去し、
    前記突起部を介して前記回路基板を前記リードフレームに対して固定した状態で、前記回路基板の少なくとも表面を絶縁性樹脂により封止する事を具備することを特徴とする回路装置の製造方法。
  2. 前記吊りリードを除去した後、前記突起部にかしめられた前記リードを介して、前記回路基板を支持することを特徴とする請求項１に記載の回路装置の製造方法。
  3. 前記ランドは前記基板よりも小さく形成され、
    前記ランドにより被覆されない前記回路基板の裏面を前記封止樹脂により被覆することを特徴とする請求項１に記載の回路装置の製造方法。
  4. 前記ランドの裏面を下金型に当接させ、前記ランドにより被覆されない前記回路基板の裏面を前記封止樹脂により被覆することを特徴とする請求項３に記載の回路装置の製造方法。
JP2005189223A 2005-06-29 2005-06-29 回路装置の製造方法 Expired - Fee Related JP4610426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005189223A JP4610426B2 (ja) 2005-06-29 2005-06-29 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005189223A JP4610426B2 (ja) 2005-06-29 2005-06-29 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007012731A JP2007012731A (ja) 2007-01-18
JP4610426B2 true JP4610426B2 (ja) 2011-01-12

Family

ID=37750876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005189223A Expired - Fee Related JP4610426B2 (ja) 2005-06-29 2005-06-29 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4610426B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181536A (ja) * 2015-03-23 2016-10-13 住友ベークライト株式会社 パワー半導体装置
AU2020284538B2 (en) 2019-05-28 2022-03-24 PAIGE.AI, Inc. Systems and methods for processing images to prepare slides for processed images for digital pathology

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564243A (en) * 1979-06-25 1981-01-17 Hitachi Ltd Semiconductor device and assembly method thereof
JPH05326808A (ja) * 1992-05-15 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板およびこれを用いた半導体装置
JPH06132457A (ja) * 1992-10-15 1994-05-13 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06295972A (ja) * 1993-04-07 1994-10-21 Nippondenso Co Ltd ハイブリッドｉｃのリードフレームの位置決め構造及びハイブリッドｉｃの製造方法
JPH1074880A (ja) * 1996-06-28 1998-03-17 Goto Seisakusho:Kk ヒートシンクを備えた樹脂封止型半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564243A (en) * 1979-06-25 1981-01-17 Hitachi Ltd Semiconductor device and assembly method thereof
JPH05326808A (ja) * 1992-05-15 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板およびこれを用いた半導体装置
JPH06132457A (ja) * 1992-10-15 1994-05-13 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06295972A (ja) * 1993-04-07 1994-10-21 Nippondenso Co Ltd ハイブリッドｉｃのリードフレームの位置決め構造及びハイブリッドｉｃの製造方法
JPH1074880A (ja) * 1996-06-28 1998-03-17 Goto Seisakusho:Kk ヒートシンクを備えた樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2007012731A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
US8203848B2 (en) Circuit device and method of manufacturing the same
US7957158B2 (en) Circuit device
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US7800206B2 (en) Semiconductor device
US8133759B2 (en) Leadframe
CN205609512U (zh) 半导体封装体
JP4785139B2 (ja) 回路装置およびその製造方法
US7529093B2 (en) Circuit device
US20080099922A1 (en) Circuit device and manufacturing method thereof
JP5341339B2 (ja) 回路装置
US7968983B2 (en) Semiconductor device
JP4722836B2 (ja) 回路装置およびその製造方法
JP4845090B2 (ja) 回路装置の製造方法
JP2010109255A (ja) 半導体装置
JP2009164240A (ja) 半導体装置
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP4610426B2 (ja) 回路装置の製造方法
JP4676252B2 (ja) 回路装置の製造方法
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
KR20190085587A (ko) 고열전도성 반도체 패키지
TWI867500B (zh) 具散熱效果的半導體封裝元件及製法
JP5132070B2 (ja) 回路装置およびその製造方法
KR101107756B1 (ko) 리드 프레임 및 그 제조 방법
JP2006237503A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4610426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees