JP4608284B2 - Power factor correction equipment - Google Patents
Power factor correction equipment Download PDFInfo
- Publication number
- JP4608284B2 JP4608284B2 JP2004319122A JP2004319122A JP4608284B2 JP 4608284 B2 JP4608284 B2 JP 4608284B2 JP 2004319122 A JP2004319122 A JP 2004319122A JP 2004319122 A JP2004319122 A JP 2004319122A JP 4608284 B2 JP4608284 B2 JP 4608284B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- boost chopper
- chopper circuits
- power factor
- factor correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、昇圧チョッパ回路を用いる力率改善装置に関する。 The present invention relates to a power factor correction apparatus using a boost chopper circuit.
この種の力率改善装置として、図9に示すようなものが知られている。同図に示すように、力率改善装置は、インダクタL1とスイッチング素子Q1とダイオードD1をT型接続してなる昇圧チョッパ回路を有し、整流回路1で商用電源の交流を整流して得られる脈流を昇圧チョッパ回路で昇圧チョッピングし、その出力をキャパシタC1で平滑して負荷に供給するようになっている。昇圧チョッパ回路のスイッチング素子Q1は制御部2によって制御される(例えば、特許文献1参照)。
As this type of power factor correction apparatus, one shown in FIG. 9 is known. As shown in the figure, the power factor correction apparatus has a step-up chopper circuit formed by connecting an inductor L1, a switching element Q1, and a diode D1 in a T-shape, and is obtained by rectifying AC of a commercial power supply by the
制御部2は、分圧抵抗R1,R2によって得られる昇圧チョッパ回路の入力電圧の検出値ea、電流検出抵抗Roによって得られる昇圧チョッパ回路の入力電流の検出値ecおよび分圧抵抗R3,R4によって得られるキャパシタC1の出力電圧の検出値ebに基づく制御信号G1で、スイッチング素子Q1を制御する。
The
制御部2は、誤差増幅器201で基準値Vrefと出力電圧検出値ebとの差を増幅し、乗算器202で入力電圧検出値eaと誤差増幅出力Vcとを乗算し、増幅器203で乗算器202の出力信号Vmと入力電流検出値ecとの差を増幅し、この増幅出力を比較器204で鋸歯状波発生器205の出力と比較することにより、パルス幅変調された制御信号G1を得ている。
The
この力率改善回路の各部の電圧・電流波形は図10に示すようになる。すなわち、商用電源の電圧e1は正弦波の交流であり、昇圧チョッパ回路の入力電圧│e1│は正弦波を全波整流した脈流波形となる。 The voltage / current waveform of each part of the power factor correction circuit is as shown in FIG. That is, the voltage e1 of the commercial power supply is a sine wave AC, and the input voltage | e1 | of the boost chopper circuit is a pulsating waveform obtained by full-wave rectifying the sine wave.
昇圧チョッパ回路の入力電流ioは、正弦波を全波整流した脈流波形にリップルが重畳したものとなる。リップルが重畳しているものの、入力電流ioは入力電圧│e1│と位相が一致したものとなるので力率が改善される。 The input current io of the step-up chopper circuit is a ripple superimposed on a pulsating waveform obtained by full-wave rectification of a sine wave. Although the ripple is superimposed, the input current io is in phase with the input voltage | e1 |, so that the power factor is improved.
リップルはスイッチング素子Q1のスイッチング周波数に対応した高周波成分であり、商用電源につながる他の機器に対してノイズとなるので、それを許容範囲まで低減するために商用電源側にラインフィルタ3が設けられる。 The ripple is a high-frequency component corresponding to the switching frequency of the switching element Q1, and becomes a noise for other devices connected to the commercial power supply. Therefore, the line filter 3 is provided on the commercial power supply side in order to reduce it to an allowable range. .
リップルを含む入力電流ioを微視的に見れば、図11に示すようになる。同図においてΔIがリップルの振幅である。このリップルは、パルス幅変調信号G1によるスイッチング素子Q1のオン・オフに伴い、オン時にスイッチング素子Q1に流れる上昇電流iQ1と、オフ時にダイオードD1に流れる下降電流iD1によって生じる。
力率改善回路では、リップルまたはそれに起因するノイズをできるだけ小さくすることが求められる。リップル低減にはインダクタL1のインダクタンスを高めるのが効果的であり、ノイズ低減にはラインフィルタ3を強化すればよいが、いずれも部品寸法が大きくなるという問題がある。スイッチング素子Q1のスイッチング周波数を高めてリップルの周波数を高めればラインフィルタ3の効きがよくなるが、反面でスイッチング素子Q1のスイッチング損失が増加する。 In the power factor correction circuit, it is required to reduce the ripple or noise caused by the ripple as much as possible. Increasing the inductance of the inductor L1 is effective for reducing the ripple, and the line filter 3 may be strengthened for reducing the noise. If the switching frequency of the switching element Q1 is increased to increase the ripple frequency, the effect of the line filter 3 is improved, but on the other hand, the switching loss of the switching element Q1 increases.
また、電流のリップルは出力を平滑するキャパシタ素子の寿命に影響するので、複数のキャパシタ素子を並列に接続し、1個当たりの電流リップルが許容範囲に納まるようにしているが、大電力になるほど電流が増加するので対策の困難性が増す。 Also, since current ripple affects the life of capacitor elements that smooth the output, a plurality of capacitor elements are connected in parallel so that the current ripple per unit falls within an allowable range. Since current increases, the difficulty of countermeasures increases.
そこで、本発明の課題は、電流リップルが小さい力率改善装置を実現することである。 Therefore, an object of the present invention is to realize a power factor correction apparatus with a small current ripple.
上記の課題を解決するための請求項1に係る発明は、商用電源の交流を整流する整流回路と、互いに並列に接続され前記整流回路の出力をそれぞれ昇圧チョッピングする複数の昇圧チョッパ回路と、前記複数の昇圧チョッパ回路の出力を平滑して負荷に供給するキャパシタと、前記複数の昇圧チョッパ回路の入力電圧と入力電流および前記キャパシタの出力電圧に基づいて前記複数の昇圧チョッパ回路を互いに異なる位相で動作するように制御する制御部であって、誤差増幅器で前記出力電圧の検出値と基準値との差を増幅し、乗算器で前記入力電圧の検出値と前記誤差増幅の出力とを乗算し、増幅器で前記乗算器の出力と前記入力電流の検出値との差を増幅し、この増幅出力を、複数の比較器で、複数の鋸歯状波発生器のうちの一つ鋸歯状波発生器の出力の予め定められた位相において他の鋸歯状波発生器の出力をリセットする遅延回路により複数の出力の相互間に位相差が持たされた複数の鋸歯状波発生器の出力とそれぞれ比較することによって、パルス幅変調された複数の制御信号をそれぞれ得る制御部と、を具備することを特徴とする力率改善装置である。
The invention according to
上記の課題を解決するための請求項2に係る発明は、前記複数の昇圧チョッパ回路の入力電流が個々の昇圧チョッパ回路ごとの入力電流である、ことを特徴とする請求項1に記載の力率改善装置である。
The invention according to
上記の課題を解決するための請求項3に係る発明は、前記複数の昇圧チョッパ回路の個数が2である、ことを特徴とする請求項1または請求項2に記載の力率改善装置である。
上記の課題を解決するための請求項4に係る発明は、前記制御部が前記2つの昇圧チョッパ回路を1/2周期の位相差で動作するように制御する、ことを特徴とする請求項3に記載の力率改善装置である。
The invention according to claim 3 for solving the above-mentioned problem is the power factor correction apparatus according to
The invention according to claim 4 for solving the above-described problem is characterized in that the control unit controls the two boost chopper circuits so as to operate with a phase difference of ½ period. It is a power factor improvement apparatus as described in above.
請求項1に係る発明によれば、力率改善装置が、商用電源の交流を整流する整流回路と、互いに並列に接続され前記整流回路の出力をそれぞれ昇圧チョッピングする複数の昇圧チョッパ回路と、前記複数の昇圧チョッパ回路の出力を平滑して負荷に供給するキャパシタと、前記複数の昇圧チョッパ回路の入力電圧と入力電流および前記キャパシタの出力電圧に基づいて前記複数の昇圧チョッパ回路を互いに異なる位相で動作するように制御する制御部であって、誤差増幅器で前記出力電圧の検出値と基準値との差を増幅し、乗算器で前記入力電圧の検出値と前記誤差増幅の出力とを乗算し、増幅器で前記乗算器の出力と前記入力電流の検出値との差を増幅し、この増幅出力を、複数の比較器で、複数の鋸歯状波発生器のうちの一つ鋸歯状波発生器の出力の予め定められた位相において他の鋸歯状波発生器の出力をリセットする遅延回路により複数の出力の相互間に位相差が持たされた複数の鋸歯状波発生器の出力とそれぞれ比較することによって、パルス幅変調された複数の制御信号をそれぞれ得る制御部とを具備するので、電流リップルが小さい力率改善装置を実現することができる。 According to the first aspect of the present invention, a power factor correction apparatus includes: a rectifier circuit that rectifies an alternating current of a commercial power supply; a plurality of boost chopper circuits that are connected in parallel to each other and perform boost chopping on the output of the rectifier circuit; A capacitor that smoothes the outputs of the plurality of boost chopper circuits and supplies them to the load, and the plurality of boost chopper circuits in different phases based on the input voltage and input current of the plurality of boost chopper circuits and the output voltage of the capacitor. A control unit that controls the operation so that an error amplifier amplifies a difference between the detected value of the output voltage and a reference value, and a multiplier multiplies the detected value of the input voltage by the error amplification output; The amplifier amplifies the difference between the output of the multiplier and the detected value of the input current, and the amplified output is generated by a plurality of comparators to generate a sawtooth wave from one of the plurality of sawtooth generators. Each of the outputs of a plurality of sawtooth wave generators having a phase difference between them by a delay circuit that resets the output of another sawtooth wave generator at a predetermined phase of the output of the generator. Thus, a control unit that obtains each of the plurality of pulse width modulated control signals is provided, so that a power factor improvement device with a small current ripple can be realized.
また、リップル周波数の上昇によりラインフィルタによる抑制が容易になる。また、キャパシタについてのリップル条件が緩和され、大電力化あるいは超寿命化への対応が容易になる。また、昇圧チョッパ回路の並列化も、回路素子の発熱の分散により大電力化および高信頼化に効果がある。 Moreover, suppression by a line filter is facilitated by an increase in the ripple frequency. Further, the ripple condition for the capacitor is relaxed, and it becomes easy to cope with the increase in power or the extension of life. Further, paralleling the boost chopper circuit is also effective in increasing the power and the reliability due to the dispersion of the heat generated by the circuit elements.
請求項2に係る発明によれば、前記複数の昇圧チョッパ回路の入力電流が個々の昇圧チョッパ回路ごとの入力電流であるので、個々の昇圧チョッパ回路単位で力率改善を行うことができる。 According to the second aspect of the present invention, since the input current of the plurality of boost chopper circuits is the input current for each boost chopper circuit, the power factor can be improved for each boost chopper circuit.
請求項3に係る発明によれば、前記複数の昇圧チョッパ回路の個数が2であるので、最小の並列数で電流リップルを小さくすることができる。
請求項4に係る発明によれば、前記制御部が前記2つの昇圧チョッパ回路を1/2周期の位相差で動作するように制御するので、2つの昇圧チョッパ回路における電流リップルの位相差が1/2周期となって合成の電流リップルが最小化される。
According to the invention of claim 3, since the number of the plurality of step-up chopper circuits is 2, the current ripple can be reduced with the minimum number of parallel circuits.
According to the invention of claim 4, since the control unit controls the two boost chopper circuits to operate with a phase difference of ½ cycle, the phase difference between the current ripples in the two boost chopper circuits is 1. / 2 cycles to minimize the combined current ripple.
以下、図面を参照して発明を実施するための最良の形態を詳細に説明する。なお、本発明は発明を実施するための最良の形態に限定されるものではない。図1に力率改善装置の一例の電気的構成を示す。本装置は発明を実施するための最良の形態の一例である。本装置の構成によって、力率改善装置に関する発明を実施するための最良の形態の一例が示される。 The best mode for carrying out the invention will be described below in detail with reference to the drawings. The present invention is not limited to the best mode for carrying out the invention. FIG. 1 shows an electrical configuration of an example of the power factor correction apparatus. This apparatus is an example of the best mode for carrying out the invention. An example of the best mode for carrying out the invention relating to the power factor correction apparatus is shown by the configuration of the apparatus.
同図に示すように、本装置は、並列接続された2つの昇圧チョッパ回路101および102を有する。昇圧チョッパ回路101は、インダクタL1とスイッチング素子Q1とダイオードD1をT型接続してなる。昇圧チョッパ回路102は、インダクタL2とスイッチング素子Q2とダイオードD2をT型接続してなる。
As shown in the figure, this apparatus has two
本装置は、商用電源の交流を整流回路10で整流して得られる脈流を、制御部20による制御の下で、昇圧チョッパ回路101,102によりそれぞれ昇圧チョッピングし、それらの出力をキャパシタC1で平滑して負荷に供給するようになっている。商用電源の交流はラインフィルタ30を通じて供給される。
In this apparatus, the pulsating current obtained by rectifying the AC of the commercial power source with the
整流回路10は、本発明における整流回路の一例である。昇圧チョッパ回路101および102は、本発明における昇圧チョッパ回路の一例である。キャパシタC1は、本発明におけるキャパシタの一例である。制御部20は、本発明における制御部の一例である。
The
制御部20は、分圧抵抗R1,R2によって得られる昇圧チョッパ回路101,102の入力電圧の検出値ea、電流検出抵抗Roによって得られる昇圧チョッパ回路101,102の入力電流の検出値ecおよび分圧抵抗R3,R4によって得られるキャパシタC1の出力電圧の検出値ebに基づく制御信号G1,G2で、スイッチング素子Q1,Q2をそれぞれ制御する。
The
制御部20は、図2に示すように、誤差増幅器201で基準値Vrefと出力電圧検出値ebとの差を増幅し、乗算器202で入力電圧検出値eaと誤差増幅出力Vcとを乗算し、増幅器203で乗算器202の出力信号Vmと入力電流検出値ecとの差を増幅し、この増幅出力を、比較器214,224で鋸歯状波発生器215,225の出力とそれぞれ比較することにより、パルス幅変調された制御信号G1,G2をそれぞれ得るようになっている。鋸歯状波発生器215,225の間には遅延回路230が設けられ、鋸歯状波発生器215,225の出力に位相差を生じさせるようになっている。
As shown in FIG. 2, the
遅延回路230は、例えば図3に示すように、比較器232で、鋸歯状波発生器215の鋸歯状波を基準電圧Vrの分圧抵抗R5,R6による分圧値Vsと比較し、比較出力信号をキャパシタC2と抵抗R7にからなる微分回路で微分し、この微分出力信号で、鋸歯状波発生器225出力端に接続されたトランジスタQ3を駆動するようになっている。
For example, as shown in FIG. 3, the
この遅延回路230の働きにより、図4に示すように、鋸歯状波発生器215の出力電圧(鋸歯状波1)が電圧Vsを超えるタイミングSごとに、鋸歯状波発生器225の出力電圧(鋸歯状波2)がリセットされる。これによって、鋸歯状波2の周期が鋸歯状波1と同一化されるとともに、位相が鋸歯状波1に対して遅延される。遅延量は電圧Vsに対応する。電圧Vsは遅延量が1/2周期となるように設定される。鋸歯状波1,2が1/2周期の位相差を持つことにより、制御部20の制御信号G1,G2は、図5に示すように、1/2周期の位相差を持つパルス幅変調信号となる。
Due to the action of the
このような制御信号G1,G2によってそれぞれ制御される昇圧チョッパ回路101,102では、それらの入力電流iL1,iL2が、図6に示すように、1/2周期の位相差のリップルを持つものとなる。
In the step-up
これらリップルは、制御信号G1,G2によるスイッチング素子Q1,Q2のオン・オフに伴い、オン時にスイッチング素子Q1,Q2に流れる上昇電流と、オフ時にダイオードD1,D2に流れる下降電流によって生じる。 These ripples are caused by rising currents flowing through the switching elements Q1, Q2 when the switching elements Q1, Q2 are turned on and off by the control signals G1, G2, and falling currents flowing through the diodes D1, D2 when the switching elements are off.
入力電流iL1,iL2の和ioが、昇圧チョッパ回路101,102全体としての入力電流となる。全入力電流ioは、同図に示すように、個々の入力電流iL1,iL2に比べてリップルに振幅が小さくなり、かつ、周波数が2倍になる。これは、入力電流iL1,iL2のリップルが1/2周期の位相差を持つことにより、一方のリップルがリップル振幅の1/2より大きくなるとき、他方は必ずリップル振幅の1/2より小さくなるからである。
The sum io of the input currents i L1 and i L2 becomes the input current of the
この力率改善回路の各部の電圧・電流波形は図10に示したものと同じになる。すなわち、商用電源の電圧e1は正弦波の交流であり、昇圧チョッパ回路の入力電圧│e1│は正弦波を全波整流した脈流波形となる。昇圧チョッパ回路の入力電流ioは、正弦波を全波整流した脈流波形にリップルが重畳したものとなる。リップルが重畳しているものの、入力電流ioは入力電圧│e1│と位相が一致したものとなるので力率が改善される。 The voltage / current waveform of each part of the power factor correction circuit is the same as that shown in FIG. That is, the voltage e1 of the commercial power supply is a sine wave AC, and the input voltage | e1 | of the boost chopper circuit is a pulsating waveform obtained by full-wave rectifying the sine wave. The input current io of the step-up chopper circuit is a ripple superimposed on a pulsating waveform obtained by full-wave rectification of a sine wave. Although the ripple is superimposed, the input current io is in phase with the input voltage | e1 |, so that the power factor is improved.
本装置は、図9の従来例に比べてリップルが約1/2に減少した力率改善装置となる。したがって、昇圧チョッパ回路101,102のインダクタL1,L2のインダクタンスをそれほど大きくしなくても十分なノイズ低減が可能である。また、リップルの振幅が低減しかつ周波数が2倍になるので、ラインフィルタ30をそれほど強力なものにしなくても、十分なノイズ低減が可能である。なお、スイッチング周波数は変えないので、リップル周波数が2倍になるといってもスイッチング素子Q1,Q2のスイッチング損失が増加することはない。
This apparatus is a power factor correction apparatus in which the ripple is reduced to about ½ compared to the conventional example of FIG. Therefore, noise can be sufficiently reduced without increasing the inductances of the inductors L1 and L2 of the
また、制御信号G1,G2の位相差が1/2周期であるので、キャパシタC1の充電は、図6に示すように、1周期につき2度ずつ行われる。このため、1回当たりの充電電流が図9の従来例の半分になる。したがって、キャパシタC1についてのリップル条件が緩和され、大電力化あるいは超寿命化への対応が容易になる。また、昇圧チョッパ回路101,102の並列化も、回路素子の発熱の分散により大電力化および高信頼化に効果がある。
Further, since the phase difference between the control signals G1 and G2 is ½ cycle, the capacitor C1 is charged twice per cycle as shown in FIG. For this reason, the charging current per time is half that of the conventional example of FIG. Therefore, the ripple condition for the capacitor C1 is relaxed, and it becomes easy to cope with a high power or a long life. Further, the paralleling of the step-up
昇圧チョッパ回路の並列数は2つに限らず、それ以上としてもよい。昇圧チョッパ回路の並列数を一般的にn(2以上の整数)とした場合は、複数の昇圧チョッパ回路間の動作の位相差を1/n周期ずつとする。これによって、リップルの周波数は昇圧チョッパ回路が1つのときのn倍に高まる。 The number of boost chopper circuits in parallel is not limited to two and may be more than that. When the parallel number of boost chopper circuits is generally n (an integer of 2 or more), the phase difference of the operation between the plurality of boost chopper circuits is set to 1 / n period. As a result, the frequency of the ripple is increased to n times that when there is one step-up chopper circuit.
なお、複数の昇圧チョッパ回路間の動作の位相差は、1/n周期に限らず適宜の位相差としてよい。したがって、n=2のときでも位相差は1/2周期に限らずそれ以外の位相差としてもよい。ただし、n=2のときの1/2周期の位相差はリップルを最小化する点で好ましい。また、n=2とすることにより最小の並列数でリップル低減が可能である。 Note that the phase difference of the operation between the plurality of boost chopper circuits is not limited to the 1 / n cycle, and may be an appropriate phase difference. Therefore, even when n = 2, the phase difference is not limited to ½ period, but may be other phase differences. However, a half-cycle phase difference when n = 2 is preferable in terms of minimizing ripple. Further, by setting n = 2, it is possible to reduce the ripple with the minimum number of parallel.
図7に力率改善装置の他の例の電気的構成を示す。本装置は発明を実施するための最良の形態の一例である。本装置の構成によって、力率改善装置に関する発明を実施するための最良の形態の一例が示される。 FIG. 7 shows an electrical configuration of another example of the power factor correction apparatus. This apparatus is an example of the best mode for carrying out the invention. An example of the best mode for carrying out the invention relating to the power factor correction apparatus is shown by the configuration of the apparatus.
図7では、図1に示したものと同様な部分は同一の符号を付して説明を省略する。この例では、2つの昇圧チョッパ回路101’,102’が電流検出回路41,42をそれぞれ有し、これら電流検出回路41,42による電流検出値ec1,ec2が制御部20’への入力となっている。制御部20’には、また、分圧抵抗R1,R2による入力電圧検出値eaおよび分圧抵抗R3,R4による出力電圧検出値ebも入力される。
In FIG. 7, the same parts as those shown in FIG. In this example, two
制御部20’の構成を図8に示す。図8では図2に示したものと同様な部分は同一の符号を付して説明を省略する。制御部20’では、乗算器202の出力信号Vmと電流検出値ec1との差が増幅器213で増幅され、その出力信号が比較器214で鋸歯状波発生器215の出力信号と比較されて制御信号G1が形成される。また、乗算器202の出力信号Vmと電流検出値ec2との差が増幅器223で増幅され、その出力信号が比較器224で鋸歯状波発生器225の出力信号と比較されて制御信号G2が形成される。
The configuration of the
これによって、昇圧チョッパ回路101’,102’は、それぞれの回路における入力電流に基づいて個々に制御される。このため、本装置は、昇圧チョッパ回路101’,102’間での回路素子の特性のバラツキ等に影響されることなく、両回路間のバランスがとれた動作を行うことができる。この例でも昇圧チョッパ回路は2つに限らずそれ以上としてもよいのはいうまでもない。
Thus, the boost chopper circuits 101 'and 102' are individually controlled based on the input current in each circuit. Therefore, this apparatus can perform a balanced operation between both circuits without being affected by variations in circuit element characteristics between the
10 整流回路
20 制御部
30 ラインフィルタ
101,102 昇圧チョッパ回路
L1,L2 インダクタ
Q1,Q2 スイッチング素子
D1,D2 ダイオード
C1 キャパシタ
R1,R2 分圧抵抗
R3,R4 分圧抵抗
R0 電流検出抵抗
201 誤差増幅器
202 乗算器
203 増幅器
214,224 比較器
215,225 鋸歯状波発生器
240 遅延回路
DESCRIPTION OF
Claims (4)
互いに並列に接続され前記整流回路の出力をそれぞれ昇圧チョッピングする複数の昇圧チョッパ回路と、
前記複数の昇圧チョッパ回路の出力を平滑して負荷に供給するキャパシタと、
前記複数の昇圧チョッパ回路の入力電圧と入力電流および前記キャパシタの出力電圧に基づいて前記複数の昇圧チョッパ回路を互いに異なる位相で動作するように制御する制御部であって、誤差増幅器で前記出力電圧の検出値と基準値との差を増幅し、乗算器で前記入力電圧の検出値と前記誤差増幅の出力とを乗算し、増幅器で前記乗算器の出力と前記入力電流の検出値との差を増幅し、この増幅出力を、複数の比較器で、複数の鋸歯状波発生器のうちの一つ鋸歯状波発生器の出力の予め定められた位相において他の鋸歯状波発生器の出力をリセットする遅延回路により複数の出力の相互間に位相差が持たされた複数の鋸歯状波発生器の出力とそれぞれ比較することによって、パルス幅変調された複数の制御信号をそれぞれ得る制御部と、
を具備することを特徴とする力率改善装置。 A rectifier circuit for rectifying the AC of the commercial power supply;
A plurality of step-up chopper circuits connected in parallel to each other and step-up chopping the output of the rectifier circuit;
A capacitor for smoothing the outputs of the plurality of boost chopper circuits and supplying the load to a load;
A control unit that controls the plurality of boost chopper circuits to operate in different phases based on an input voltage and an input current of the plurality of boost chopper circuits and an output voltage of the capacitor , the error amplifier using the output voltage; The difference between the detected value and the reference value is amplified by a multiplier, the detected value of the input voltage is multiplied by the output of the error amplification by a multiplier, and the difference between the output of the multiplier and the detected value of the input current is multiplied by an amplifier. The output of the other sawtooth wave generator is output at a predetermined phase of the output of one sawtooth wave generator of the plurality of sawtooth wave generators by a plurality of comparators. A control unit for obtaining a plurality of pulse-width-modulated control signals respectively by comparing with outputs of a plurality of sawtooth wave generators having a phase difference between the plurality of outputs by a delay circuit for resetting ,
A power factor correction apparatus comprising:
ことを特徴とする請求項1に記載の力率改善装置。 The input current of the plurality of boost chopper circuits is an input current for each boost chopper circuit,
The power factor correction apparatus according to claim 1.
ことを特徴とする請求項1または請求項2に記載の力率改善装置。 The number of the plurality of boost chopper circuits is two.
The power factor correction apparatus according to claim 1 or 2, characterized by the above.
ことを特徴とする請求項3に記載の力率改善装置。 The control unit controls the two boost chopper circuits to operate with a phase difference of ½ period;
The power factor correction apparatus according to claim 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319122A JP4608284B2 (en) | 2004-11-02 | 2004-11-02 | Power factor correction equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319122A JP4608284B2 (en) | 2004-11-02 | 2004-11-02 | Power factor correction equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006136046A JP2006136046A (en) | 2006-05-25 |
JP4608284B2 true JP4608284B2 (en) | 2011-01-12 |
Family
ID=36729069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004319122A Expired - Fee Related JP4608284B2 (en) | 2004-11-02 | 2004-11-02 | Power factor correction equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4608284B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101422961B1 (en) | 2012-12-27 | 2014-07-23 | 삼성전기주식회사 | Driver device for power factor correction circuit |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4833763B2 (en) * | 2006-08-08 | 2011-12-07 | 本田技研工業株式会社 | DC / DC converter phase control device and phase control program |
JP2008125310A (en) * | 2006-11-15 | 2008-05-29 | Sakae Shibazaki | Switching power supply |
JP5310172B2 (en) * | 2009-03-24 | 2013-10-09 | サンケン電気株式会社 | Interleaved converter |
JP5474453B2 (en) * | 2009-09-04 | 2014-04-16 | 新電元工業株式会社 | Interleave type switching power supply |
JP4972142B2 (en) * | 2009-10-26 | 2012-07-11 | 日立コンピュータ機器株式会社 | Power factor correction apparatus and control method thereof |
AU2011230323B2 (en) * | 2010-03-26 | 2014-02-13 | Daikin Industries,Ltd. | Switching power supply circuit, and method for control of switching power supply circuit |
JP6488963B2 (en) * | 2015-09-28 | 2019-03-27 | 株式会社デンソー | Power supply system control device and power supply unit |
WO2018056343A1 (en) * | 2016-09-21 | 2018-03-29 | 日本電産株式会社 | Power reception device, control method, and non-contact power supply system |
JP2018057212A (en) * | 2016-09-30 | 2018-04-05 | パナソニックIpマネジメント株式会社 | Electric power converter |
JP7305437B2 (en) * | 2019-06-06 | 2023-07-10 | 株式会社東芝 | Electric vehicle power supply |
JP2021002983A (en) * | 2019-06-24 | 2021-01-07 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61288780A (en) * | 1985-06-13 | 1986-12-18 | Toshiba Corp | Controlling method for power converter |
JPH01270769A (en) * | 1988-04-20 | 1989-10-30 | Sanyo Denki Co Ltd | Converter |
JPH10146049A (en) * | 1996-11-06 | 1998-05-29 | Matsushita Electric Ind Co Ltd | Interleave system of switching converter |
JPH10155273A (en) * | 1996-11-20 | 1998-06-09 | Mitsubishi Electric Corp | Switching mode rectifying circuit |
JP2000341957A (en) * | 1999-05-26 | 2000-12-08 | Sony Corp | Power supply unit |
JP2001314082A (en) * | 2000-04-28 | 2001-11-09 | Yaskawa Electric Corp | Power converter |
-
2004
- 2004-11-02 JP JP2004319122A patent/JP4608284B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61288780A (en) * | 1985-06-13 | 1986-12-18 | Toshiba Corp | Controlling method for power converter |
JPH01270769A (en) * | 1988-04-20 | 1989-10-30 | Sanyo Denki Co Ltd | Converter |
JPH10146049A (en) * | 1996-11-06 | 1998-05-29 | Matsushita Electric Ind Co Ltd | Interleave system of switching converter |
JPH10155273A (en) * | 1996-11-20 | 1998-06-09 | Mitsubishi Electric Corp | Switching mode rectifying circuit |
JP2000341957A (en) * | 1999-05-26 | 2000-12-08 | Sony Corp | Power supply unit |
JP2001314082A (en) * | 2000-04-28 | 2001-11-09 | Yaskawa Electric Corp | Power converter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101422961B1 (en) | 2012-12-27 | 2014-07-23 | 삼성전기주식회사 | Driver device for power factor correction circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2006136046A (en) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102801341B (en) | There is the AC/DC transducer of PFC and DC/DC transducer | |
JP5604706B2 (en) | Controller for use in power converter, controller for use in power converter to reduce line current harmonics, and method | |
US8508195B2 (en) | PFC converter using a predetermined value that varies in synchronization with a phase of the input voltage | |
US8094473B2 (en) | Bridgeless power factor correction circuit | |
US9800138B2 (en) | Power factor correction circuit | |
US8503205B2 (en) | AC/DC converter with a PFC and a DC/DC converter | |
JP6217340B2 (en) | Power supply | |
JP4608284B2 (en) | Power factor correction equipment | |
US8797004B2 (en) | Power factor correction device | |
JP2005110434A (en) | Power factor improvement circuit | |
JP2009225658A (en) | Controller for use in buck converter and method for controlling buck converter | |
US7893663B2 (en) | Method and apparatus for active power factor correction without sensing the line voltage | |
JP5868920B2 (en) | Power converter | |
JP2009177954A (en) | Power factor improving converter | |
JP5545075B2 (en) | DC power supply | |
JP4466089B2 (en) | Power factor correction circuit | |
JP6911677B2 (en) | AC-DC converter | |
JP4450169B2 (en) | Switching power supply | |
US8335094B2 (en) | Power frequency converter | |
JP5427957B2 (en) | Power converter | |
JP2609330B2 (en) | Power supply | |
JP2024043983A (en) | Power Conversion Equipment | |
JP2001086737A (en) | Power supply | |
Khin et al. | Design and Simulation of Power Factor Correction Boost Converter using Hysteresis Control | |
JP6884637B2 (en) | electric circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4608284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |