JP4600509B2

JP4600509B2 - 送受信システム並びにマスターデバイス

Info

Publication number: JP4600509B2
Application number: JP2008111022A
Authority: JP
Inventors: 正寛土岐; 慎一山田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-04-22
Filing date: 2008-04-22
Publication date: 2010-12-15
Anticipated expiration: 2028-04-22
Also published as: US20090265494A1; JP2009267473A; US8082377B2

Description

本発明は、マスターデバイスとスレーブデバイスとの間でデータの双方向通信を行うデータ送受信システムに関し、さらに、そのようなデータ送受信システムにおいて用いられるマスターデバイス及びスレーブデバイス（半導体集積回路）に関する。

例えば、中央制御部と末端処理装置とを備えたシステムにおいては、末端処理装置の状態等を記録するデータを伝送するために、中央制御部と末端処理装置との間でデータの送受信が行われる。特に、複数の末端処理装置を有するシステムの場合には、中央制御部と全ての末端処理装置との間で末端処理装置の状態を表すデータの送受信を行う必要がある。そのために、中央制御部にマスターデバイスを設け、各々の末端処理装置にスレーブデバイスを設けて、データ送受信システムを構成することが行われている。

そのようなデータ送受信システムにおいて、信号端子や配線の数を低減するためには、双方向通信を行うことが有効である。例えば、データとクロック信号とリセット信号との３種類の信号を用いることによって、双方向通信を行うことができる。具体的には、リセット信号を一旦活性化することによりシステムをリセットした後、マスターデバイスから末端用のスレーブデバイスに向けてデータとクロック信号の通信が開始される。その後、Ｎを所定の自然数として、クロック信号における第Ｎ番目のパルスの立下りエッジに同期して、マスターデバイスからの通信が終了されると同時に、末端用のスレーブデバイスからマスターデバイスへの通信が開始される。

しかしながら、このような通信方式によれば、末端用のスレーブデバイスとは違った特有の機能を有する中継用のスレーブデバイス（「ブリッジチップ」とも呼ばれる）がシリアルに接続されて同じ３種類の信号を用いる構成とした場合に、複数のスレーブデバイスにおける送受信の切換タイミングのずれにより、双方のスレーブデバイスから互いに同時に送信信号が出力される等のコンフリクトが発生し、デバイスの寿命が短くなる等の悪影響を及ぼすおそれがある。一方、通信方向の切換を制御するための制御信号を用いる場合には、信号端子や配線の数が増加してしまうので、製品の仕様上望ましくない。

関連する技術として、特許文献１には、機能の増加に伴うコントロールラインの増加を抑制するパラレルデータ通信方式が開示されている。このパラレルデータ通信方式において、信号線は、各機器の動作状態を他の機器に知らせるステータス情報や各機器の動作状態を他の機器から指定するコマンド情報を伝送する複数本のコントロールラインを備え、コントロールラインの一部は、データライン及び残りのコントロールラインを伝送されるステータス情報やコマンド情報の意味を切り換える切換信号を伝送する。このように、特許文献１においては、複数の制御信号が用いられるので、信号端子や配線の数が増加してしまうという問題は解決されない。
特開平５−２５３８（第１−２頁、図１）

そこで、上記の点に鑑み、本発明は、信号端子や配線の数を増加させることなく、安定した双方向通信を行うことができるデータ送受信システムを提供することを目的とする。

上記課題を解決するため、本発明の１つの観点に係るマスターデバイスは、スレーブデバイスとの間でデータの送受信を行うマスターデバイスであって、スレーブデバイスへのデータの送信とスレーブデバイスからのデータの受信とを第１の伝送路を介して時分割で行うデータ送受信回路と、データが送受信される際にデータに同期したクロック信号を第２の伝送路を介してスレーブデバイスに供給すると共に、クロック信号を第１のレベルに固定している間に、スレーブデバイスの状態を設定するための信号を第３の伝送路を介してスレーブデバイスに供給し、クロック信号を第１のレベルと異なる第２のレベルに固定している間に、スレーブデバイスに所定の動作を実行させるためのトリガーとなる信号を第３の伝送路を介してスレーブデバイスに供給する制御回路とを具備する。

ここで、制御回路が、クロック信号を第１のレベルに固定している間に、スレーブデバイスをリセットするためのリセット信号を第３の伝送路を介してスレーブデバイスに供給するようにしても良いし、スレーブデバイスを選択するためのチップイネーブル信号を第３の伝送路を介してスレーブデバイスに供給するようにしても良い。また、制御回路が、クロック信号を第２のレベルに固定している間に、スレーブデバイスにおける通信方向を反転するためのトリガーとなる信号を第３の伝送路を介してスレーブデバイスに供給するようにしても良い。さらに、制御回路が、初期設定としてデータ送受信回路を送信モードに設定し、その後、データ送受信回路を受信モードに設定した後に、クロック信号を第２のレベルに固定して、スレーブデバイスの通信方向を反転するためのトリガーとなる信号をスレーブデバイスに供給するようにしても良い。

本発明の１つの観点に係るスレーブデバイスは、マスターデバイスとの間でデータの送受信を行うスレーブデバイスであって、マスターデバイスへのデータの送信とマスターデバイスからのデータの受信とを第１の伝送路を介して時分割で行うデータ送受信回路と、マスターデバイスから第２の伝送路を介して受信するクロック信号に同期してデータを送信又は受信するようにデータ送受信回路を制御すると共に、クロック信号が第１のレベルに固定されている間にマスターデバイスから第３の伝送路を介して受信する信号に従って、スレーブデバイスの状態を設定し、クロック信号が第１のレベルと異なる第２のレベルに固定されている間にマスターデバイスから第３の伝送路を介して受信する信号をトリガーとして、所定の動作を実行する制御回路とを具備する。

ここで、制御回路が、クロック信号が第２のレベルに固定されている間にマスターデバイスから第３の伝送路を介して受信する信号をトリガーとして、データ送受信回路の通信方向を反転するようにしても良い。また、スレーブデバイスが、第２のスレーブデバイスへのデータの送信と第２のスレーブデバイスからのデータの受信とを１つの伝送路を介して時分割で行う第２のデータ送受信回路をさらに具備し、制御回路が、クロック信号を第２のスレーブデバイスに中継すると共に、クロック信号が第２のレベルに固定されているときにマスターデバイスから第３の伝送路を介して受信する信号のレベル変化をマスクして、該信号を第２のスレーブデバイスに中継するようにしても良い。さらに、第２のスレーブデバイスが、クロック信号に含まれているパルスの数をカウントしてカウント値を求め、該カウント値に基づいて通信方向を反転するようにしても良い。

本発明の１つの観点に係るデータ送受信システムは、上記のいずれかのマスターデバイスと、上記のいずれかのスレーブデバイスとを具備する。

本発明によれば、マスターデバイスが、クロック信号を第１のレベルと異なる第２のレベルに固定している間に、スレーブデバイスに所定の動作を実行させるためのトリガーとなる信号をスレーブデバイスに供給するようにしたので、スレーブデバイスが、この信号をトリガーとして通信方向を反転することにより、信号端子や配線の数を増加させることなく、安定した双方向通信を行うことができる。

以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係るデータ送受信システムの構成を示すブロック図である。以下の実施形態においては、中央制御部と末端処理装置とを備えたシステムにおいて中央制御部と末端処理装置との間でデータの送受信を行うデータ送受信システムを例にとって説明する。

システムにおいて中央制御部と複数の末端処理装置とが存在する場合には、中央制御部にマスターデバイス１０を設け、各々の末端処理装置に末端用のスレーブデバイス３０を設け（図１においては、１つの末端用のスレーブデバイス３０のみを示す）、マスターデバイス１０と末端用のスレーブデバイス３０との間に、中継用のスレーブデバイス（ブリッジチップ）２０を設けることにより、データ送受信システムが構成される。このデータ送受信システムにおいては、例えば、マスターデバイス１０からスレーブデバイス３０に伝送されるコマンドに応答して、システムにおける末端処理装置の個々の状態等の情報が、スレーブデバイス３０からマスターデバイス１０に伝送される。

マスターデバイス１０は、スレーブデバイス２０との間でデータの送受信を行うデータ送受信回路１１と、データ送受信回路１１に接続された抵抗Ｒ１１及び入出力端子１１ａと、中央制御部から供給されるクロック信号に同期して送受信用のクロック信号Ｃ１を生成し、データ送受信回路１１を制御すると共に、スレーブデバイス２０及び／又は３０の状態を設定する信号（１回の送受信中においては変化しない信号）を生成する制御回路１２と、制御回路１２に接続された出力端子１２ａ及び１２ｂとを含んでいる。第１の実施形態においては、スレーブデバイス２０及び／又は３０の状態を設定する信号として、スレーブデバイス２０及び３０を含むデータ送受信システム全体をリセット（初期化）するためのリセット信号Ｒ１が用いられる。

図２は、図１に示すデータ送受信回路の具体的な構成例を示す回路図である。データ送受信回路１１は、ＰチャネルトランジスタＱＰ１〜ＱＰ３、ＮチャネルトランジスタＱＮ１〜ＱＮ３、及び、インバータＩＮＶで構成される送信回路と、ＰチャネルトランジスタＱＰ４〜ＱＰ５、及び、ＮチャネルトランジスタＱＮ４〜ＱＮ５で構成される受信回路とを含んでおり、電源電位Ｖ_ＤＤ（ハイレベル）及び電源電位Ｖ_ＳＳ（ローレベル）が供給されて動作する。

送信回路において、送信データ入力端子に入力される送信データは、トランジスタＱＰ１及びＱＮ１で構成される第１段のインバータによって反転され、さらに、トランジスタＱＰ２〜ＱＰ３及びＱＮ２〜ＱＮ３で構成される第２段のインバータによって反転される。第２段のインバータは、所謂トライステートバッファ回路であり、送信モードにおいて制御信号ＯＥがハイレベルに活性化されているときに、ハイレベル又はローレベルの送信データを入出力端子１１ａに出力し、受信モードにおいて制御信号ＯＥがローレベルに非活性化されているときに、出力をハイインピーダンスにする。入出力端子１１ａと接地電位との間には、抵抗Ｒ１１が接続されているので、送信回路の出力がハイインピーダンスとされているときには、入出力端子１１ａは接地電位となる。

受信回路において、入出力端子１１ａに入力される受信データは、トランジスタＱＰ４及びＱＮ４で構成される第１段のインバータによって反転され、さらに、トランジスタＱＰ５及びＱＮ５で構成される第２段のインバータによって反転されて、受信データ出力端子に出力される。

再び図１を参照すると、データ送受信回路１１は、スレーブデバイス２０へのデータＤ１の送信とスレーブデバイス２０からのデータＤ４の受信とを、第１の伝送路を介して時分割で行う。

制御回路１２は、データが送受信される際にデータに同期したクロック信号Ｃ１を第２の伝送路を介してスレーブデバイス２０に供給する。また、制御回路１２は、クロック信号Ｃ１を第１のレベル又は第２のレベルに固定することが可能であり、クロック信号Ｃ１を第１のレベルに固定している間に、データ送受信システムをリセットするためのリセット信号Ｒ１を第３の伝送路を介してスレーブデバイス２０に供給する。一方、制御回路１２がクロック信号Ｃ１を第１のレベルと異なる第２のレベルに固定している間においては、リセット信号Ｒ１が、スレーブデバイス２０に所定の動作を実行させるためのトリガーとなる信号として用いられる。

第１の実施形態においては、制御回路１２がクロック信号Ｃ１を第２のレベルに固定している間に、リセット信号Ｒ１が、スレーブデバイス２０における通信方向を反転するためのトリガーとなる信号として用いられる。以下においては、クロック信号Ｃ１の第１のレベルがローレベルであり、第２のレベルがハイレベルであり、リセット信号Ｒ１が負論理であるものとして説明する。

例えば、制御回路１２は、クロック信号Ｃ１をローレベルに固定している間にリセット信号Ｒ１をローレベルに一旦活性化してデータ送受信システムをリセットした後に、データ送受信回路１１を送信モードに設定する。一方、スレーブデバイス２０は、リセットされると、マスターデバイス１０からデータを受信するモードに設定されるので、マスターデバイス１０からスレーブデバイス２０にデータ（コマンド）が送信される。

その後、制御回路１２は、データ送受信回路１１を受信モードに設定した後に、クロック信号Ｃ１をハイレベルに固定し、リセット信号Ｒ１をローレベルに一旦活性化する。これにより、スレーブデバイス２０における通信方向が反転されて、マスターデバイス１０にデータを送信するモードが設定されるので、スレーブデバイス２０からマスターデバイス１０にデータ（末端処理装置におけるその状態等の情報）が送信される。

中継用のスレーブデバイス２０は、マスターデバイス１０との間でデータの送受信を行うデータ送受信回路２１と、データ送受信回路２１に接続された抵抗Ｒ２１及び入出力端子２１ａと、スレーブデバイス３０との間でデータの送受信を行うデータ送受信回路２２と、データ送受信回路２２に接続された抵抗Ｒ２２及び入出力端子２２ａと、データ送受信回路２１及び２２を制御する制御回路２３と、制御回路２３に接続された入力端子２３ａ〜２３ｂ及び出力端子２３ｃ〜２３ｄとを含んでいる。

データ送受信回路２１は、マスターデバイス１０からのデータＤ１の受信とマスターデバイス１０へのデータＤ４の送信とを、第１の伝送路を介して時分割で行う。また、データ送受信回路２２は、スレーブデバイス３０へのデータＤ２の送信とスレーブデバイス３０からのデータＤ３の受信とを、１つの伝送路を介して時分割で行う。データ送受信回路２１及び２２の各々の構成は、図２に示すデータ送受信回路と同様である。

制御回路２３は、マスターデバイス１０から第２の伝送路を介して受信するクロック信号Ｃ１に同期してデータを送信及び受信するように、データ送受信回路２１及び２２を制御する。また、制御回路２３は、クロック信号Ｃ１がローレベルに固定されている間にマスターデバイス１０から第３の伝送路を介して受信するリセット信号Ｒ１に従って、スレーブデバイス２０の状態を設定（リセット）し、クロック信号Ｃ１がハイレベルに固定されている間にマスターデバイス１０から第３の伝送路を介して受信するリセット信号Ｒ１をトリガーとして、所定の動作を実行する。

第１の実施形態においては、制御回路２３が、クロック信号Ｃ１がハイレベルに固定されている間にマスターデバイス１０から第３の伝送路を介して受信するリセット信号Ｒ１をトリガーとして、データ送受信回路２１及び２２の通信方向を反転する。例えば、リセット後の初期設定において、データ送受信回路２１は受信モードに設定され、データ送受信回路２２は送信モードに設定されるが、通信方向が反転されると、データ送受信回路２１は送信モードに設定され、データ送受信回路２２は受信モードに設定される。

以下に、クロック信号Ｃ１及びリセット信号Ｒ１（負論理）に基づいて、スレーブデバイス２０の状態をリセットするためのシステムリセット信号ＳＲＴ（負論理）と、データの通信方向を反転するためのＤＤＣ信号（正論理）とを求める論理式を示す。以下において、［ＯＲ］はＯＲ演算を表しており、［ＡＮＤ］はＡＮＤ演算を表しており、［ＮＯＴ］は反転を表している。
ＳＲＴ＝Ｃ１［ＯＲ］Ｒ１
ＤＤＣ＝Ｃ１［ＡＮＤ］（［ＮＯＴ］Ｒ１）

また、制御回路２３は、クロック信号Ｃ１をバッファすることによりクロック信号Ｃ２としてスレーブデバイス３０に中継すると共に、クロック信号Ｃ１がハイレベルに固定されているときにマスターデバイス１０から第３の伝送路を介して受信するリセット信号Ｒ１のレベル変化をマスクして、該信号をリセット信号Ｒ２としてスレーブデバイス３０に中継する。

末端用のスレーブデバイス３０は、スレーブデバイス２０との間でデータの送受信を行うデータ送受信回路３１と、データ送受信回路３１に接続された抵抗Ｒ３１及び入出力端子３１ａと、データ送受信回路３１を制御する制御回路３２と、制御回路３２に接続された入力端子３２ａ〜３２ｂとを含んでいる。

データ送受信回路３１は、スレーブデバイス２０からのデータＤ２の受信とスレーブデバイス２０へのデータＤ３の送信とを、１つの伝送路を介して時分割で行う。データ送受信回路３１の構成は、図２に示すデータ送受信回路と同様である。

制御回路３２は、受信したリセット信号Ｒ２に従って、スレーブデバイス３０の状態をリセットし、その後、クロック信号Ｃ２に同期してデータを受信又は送信するようにデータ送受信回路３１を制御すると共に、クロック信号Ｃ２に含まれている負のパルスの数をカウントしてカウント値を求め、該カウント値に基づいてデータ送受信回路３１の通信方向を反転する。例えば、リセット後の初期設定において、データ送受信回路３１は受信モードに設定されるが、通信方向が反転されると、データ送受信回路３１は送信モードに設定される。

次に、図１に示すデータ送受信システムの動作について詳しく説明する。
図３は、図１に示すデータ送受信システムにおける各部の波形を示すタイミングチャートである。図２に示すデータ送受信回路において、通常は電源電位Ｖ_ＳＳが接地電位とされるが、図３においては、送信回路の出力がローレベルである期間（送信モード）と送信回路の出力がハイインピーダンス状態である期間（受信モード）とを区別するために、電源電位Ｖ_ＳＳ（ローレベル）がマイナス電位であるものとする。

図３に示すように、当初、マスターデバイス１０において、クロック信号Ｃ１がローレベルに設定され、データ送受信回路１１が受信モードに設定されている。また、スレーブデバイス２０において、データ送受信回路２１が受信モードに設定され、データ送受信回路２２が送信モードに設定されており、スレーブデバイス３０において、データ送受信回路３１が受信モードに設定されている。

時刻ｔ１において、マスターデバイス１０がリセット信号Ｒ１をローレベルに活性化すると、スレーブデバイス２０もリセット信号Ｒ２をローレベルに活性化し、データ送受信システムがリセットされる。スレーブデバイス３０がリセットされると、制御回路３２は、クロック信号Ｃ２に含まれている負のパルスのカウント値をゼロに初期化する。

その後、リセット状態が解除され、時刻ｔ２において、マスターデバイス１０の制御回路１２がデータ送受信回路１１を送信モードに設定する。マスターデバイス１０のデータ送受信回路１１がクロック信号Ｃ１に同期してデータＤ１の送信を開始し、スレーブデバイス２０のデータ送受信回路２１がクロック信号Ｃ１に同期してデータＤ１を受信する。また、スレーブデバイス２０のデータ送受信回路２２がクロック信号Ｃ２に同期してデータＤ２の送信を開始し、スレーブデバイス３０のデータ送受信回路３１がクロック信号Ｃ２に同期してデータＤ２を受信する。このようにして、マスターデバイス１０が一連のデータＤ１（０）〜Ｄ１（３）を送信し、スレーブデバイス２０が一連のデータＤ２（０）〜Ｄ２（３）を送信する。

マスターデバイス１０がデータＤ１の送信を終了すると、制御回路１２がデータ送受信回路１１を受信モードに設定する。その後、制御回路１２が、クロック信号Ｃ１をハイレベルに固定したまま、時刻ｔ３において、リセット信号Ｒ１をローレベルに活性化する。これにより、スレーブデバイス２０において、データ送受信回路２１が送信モードに設定され、データ送受信回路２２が受信モードに設定される。このように、マスターデバイス１０のデータ送受信回路１１を受信モードに設定してから、時間をおいて、スレーブデバイス２０のデータ送受信回路２１を送信モードに設定することにより、マスターデバイス１０のデータ送受信回路１１とスレーブデバイス２０のデータ送受信回路２１とが同時に送信モードになることを防止できる。

時刻ｔ４において、クロック信号Ｃ２が立ち下がると、スレーブデバイス３０において、クロック信号Ｃ２に含まれている負のパルスのカウント値が所定値（４）に達し、時刻ｔ５において、制御回路３２がデータ送受信回路３１を送信モードに設定する。このように、スレーブデバイス２０のデータ送受信回路２２を受信モードに設定してから、時間をおいて、スレーブデバイス３０のデータ送受信回路３１を送信モードに設定することにより、マスターデバイス２０のデータ送受信回路２２とスレーブデバイス３０のデータ送受信回路３１とが同時に送信モードになることを防止できる。

スレーブデバイス３０のデータ送受信回路３１がクロック信号Ｃ２に同期してデータＤ３の送信を開始し、スレーブデバイス２０のデータ送受信回路２２がクロック信号Ｃ２に同期してデータＤ３を受信する。また、スレーブデバイス２０のデータ送受信回路２１がクロック信号Ｃ１に同期してデータＤ４の送信を開始し、マスターデバイス１０のデータ送受信回路１１がクロック信号Ｃ１に同期してデータＤ４を受信する。このようにして、スレーブデバイス３０が一連のデータＤ３（０）〜Ｄ３（ｎ＋１）を送信し、スレーブデバイス２０が一連のデータＤ４（０）〜Ｄ４（ｎ＋１）を送信する。

マスターデバイス１０がデータＤ４の受信を終了すると、制御回路１２が、クロック信号Ｃ１をローレベルにしたまま、時刻ｔ６において、リセット信号Ｒ１をローレベルに活性化し、スレーブデバイス２０もリセット信号Ｒ２をローレベルに活性化する。これにより、データ送受信システムにおける送受信動作がリセットされる。

次に、本発明の第２の実施形態について説明する。
図４は、本発明の第２の実施形態に係るデータ送受信システムの構成を示すブロック図である。図４に示すように、このデータ送受信システムは、中央制御部に設けられたマスターデバイス４０と、中継用のスレーブデバイス（ブリッジチップ）５０と、各々の末端処理装置に設けられた末端用のスレーブデバイス６０（図４においては、１つの末端用のスレーブデバイス６０のみを示す）を有している。このデータ送受信システムにおいては、例えば、マスターデバイス４０からスレーブデバイス６０に伝送されるコマンドに応答して、末端処理装置におけるその状態等の情報が、スレーブデバイス６０からマスターデバイス４０に伝送される。

マスターデバイス４０は、スレーブデバイス５０との間でデータの送受信を行うデータ送受信回路４１と、データ送受信回路４１に接続された抵抗Ｒ４１及び入出力端子４１ａと、中央制御部から供給されるクロック信号に同期して送受信用のクロック信号Ｃ１を生成し、データ送受信回路４１を制御すると共に、スレーブデバイス５０及び／又は６０の状態を設定する信号を生成する制御回路４２と、制御回路４２に接続された出力端子４２ａ及び４２ｂとを含んでいる。第２の実施形態においては、スレーブデバイス５０及び／又は６０の状態を設定する信号として、スレーブデバイス６０を選択するためのチップイネーブル信号が用いられる。

データ送受信回路４１は、スレーブデバイス５０へのデータＤ１の送信とスレーブデバイス５０からのデータＤ４の受信とを、第１の伝送路を介して時分割で行う。データ送受信回路４１の構成は、図２に示すデータ送受信回路と同様である。

制御回路４２は、データが送受信される際にデータに同期したクロック信号Ｃ１を第２の伝送路を介してスレーブデバイス５０に供給する。また、制御回路４２は、クロック信号Ｃ１を第１のレベル又は第２のレベルに固定することが可能であり、クロック信号Ｃ１を第１のレベルに固定している間に、スレーブデバイス５０を選択するためのチップイネーブル信号ＣＥ１を第３の伝送路を介してスレーブデバイス５０に供給する。一方、制御回路１２がクロック信号Ｃ１を第１のレベルと異なる第２のレベルに固定している間においては、チップイネーブル信号ＣＥ１が、スレーブデバイス５０に所定の動作を実行させるためのトリガーとなる信号として用いられる。

第２の実施形態においては、制御回路１２がクロック信号Ｃ１を第２のレベルに固定している間に、チップイネーブル信号ＣＥ１が、スレーブデバイス５０における通信方向を反転するためのトリガーとなる信号として用いられる。以下においては、クロック信号Ｃ１の第１のレベルがハイレベルであり、第２のレベルがローレベルであり、チップイネーブル信号ＣＥ１が負論理であるものとして説明する。

例えば、制御回路１２は、クロック信号Ｃ１をハイレベルに固定している間にチップイネーブル信号ＣＥ１をハイレベルからローレベルに移行させてスレーブデバイス６０を選択した後に、データ送受信回路１１を送信モードに設定する。ここで、スレーブデバイス５０は、クロック信号Ｃ１がハイレベルに固定されている間にチップイネーブル信号ＣＥ１が活性化されると、複数のスレーブデバイス６０の内の１つを順次選択するものとする。また、スレーブデバイス５０は、初期設定として、マスターデバイス４０からデータを受信するモードに設定されるので、マスターデバイス４０からスレーブデバイス５０にデータ（コマンド）が送信される。

その後、制御回路４２は、データ送受信回路４１を受信モードに設定した後に、クロック信号Ｃ１をローレベルに固定し、チップイネーブル信号ＣＥ１をハイレベルに一旦非活性化する。これにより、スレーブデバイス５０における通信方向が反転されて、マスターデバイス４０にデータを送信するモードが設定されるので、スレーブデバイス５０からマスターデバイス４０にデータ（末端処理装置の状態等の情報）が送信される。

中継用のスレーブデバイス５０は、マスターデバイス４０との間でデータの送受信を行うデータ送受信回路５１と、データ送受信回路５１に接続された抵抗Ｒ５１及び入出力端子５１ａと、スレーブデバイス６０との間でデータの送受信を行うデータ送受信回路５２と、データ送受信回路５２に接続された抵抗Ｒ５２及び入出力端子５２ａと、データ送受信回路５１及び５２を制御する制御回路５３と、制御回路５３に接続された入力端子５３ａ〜５３ｂ及び出力端子５３ｃ〜５３ｄとを含んでいる。

データ送受信回路５１は、マスターデバイス４０からのデータＤ１の受信とマスターデバイス４０へのデータＤ４の送信とを、第１の伝送路を介して時分割で行う。また、データ送受信回路５２は、スレーブデバイス６０へのデータＤ２の送信とスレーブデバイス６０からのデータＤ３の受信とを、１つの伝送路を介して時分割で行う。データ送受信回路５１及び５２の各々の構成は、図２に示すデータ送受信回路と同様である。

制御回路５３は、マスターデバイス４０から第２の伝送路を介して受信するクロック信号Ｃ１に同期してデータを送信及び受信するようにデータ送受信回路５１及び５２を制御する。また、制御回路５３は、クロック信号Ｃ１がハイレベルに固定されている間にマスターデバイス４０から第３の伝送路を介して受信するチップイネーブル信号ＣＥ１に従って、スレーブデバイス６０の状態を設定（選択）し、クロック信号Ｃ１がローレベルに固定されている間にマスターデバイス４０から第３の伝送路を介して受信するチップイネーブル信号ＣＥ１をトリガーとして、所定の動作を実行する。

第２の実施形態においては、制御回路５３が、クロック信号Ｃ１がローレベルに固定されている間にマスターデバイス４０から第３の伝送路を介して受信するチップイネーブル信号ＣＥ１をトリガーとして、データ送受信回路５１及び５２の通信方向を反転する。例えば、初期設定において、データ送受信回路５１は受信モードに設定され、データ送受信回路５２は送信モードに設定されるが、通信方向が反転されると、データ送受信回路５１は送信モードに設定され、データ送受信回路５２は受信モードに設定される。

以下に、クロック信号Ｃ１及びチップイネーブル信号ＣＥ１（負論理）に基づいて、スレーブデバイス５０を選択するためのシステムチップイネーブル信号ＳＣＥ（負論理）と、データの通信方向を反転するためのＤＤＣ信号（正論理）とを求める論理式を示す。以下において、［ＡＮＤ］はＡＮＤ演算を表しており、［ＮＯＴ］は反転を表している。
ＳＣＥ＝Ｃ１［ＡＮＤ］ＣＥ１
ＤＤＣ＝（［ＮＯＴ］Ｃ１）［ＡＮＤ］ＣＥ１

また、制御回路５３は、クロック信号Ｃ１をバッファすることによりクロック信号Ｃ２としてスレーブデバイス６０に中継すると共に、クロック信号Ｃ１がローレベルに固定されているときにマスターデバイス４０から第３の伝送路を介して受信するチップイネーブル信号ＣＥ１のレベル変化をマスクして、該信号をチップイネーブル信号ＣＥ２としてスレーブデバイス６０に中継する。

末端用のスレーブデバイス６０は、スレーブデバイス５０との間でデータの送受信を行うデータ送受信回路６１と、データ送受信回路６１に接続された抵抗Ｒ６１及び入出力端子６１ａと、データ送受信回路６１を制御する制御回路６２と、制御回路６２に接続された入力端子６２ａ〜６２ｂとを含んでいる。

データ送受信回路６１は、スレーブデバイス５０からのデータＤ２の受信とスレーブデバイス５０へのデータＤ３の送信とを、１つの伝送路を介して時分割で行う。データ送受信回路６１の構成は、図２に示すデータ送受信回路と同様である。

制御回路６２は、クロック信号Ｃ２に同期してデータを受信又は送信するようにデータ送受信回路６１を制御すると共に、クロック信号Ｃ２に含まれている正のパルスの数をカウントしてカウント値を求め、該カウント値に基づいてデータ送受信回路６１の通信方向を反転する。例えば、初期設定において、データ送受信回路６１は受信モードに設定されるが、通信方向が反転されると、データ送受信回路６１は送信モードに設定される。

次に、図４に示すデータ送受信システムの動作について詳しく説明する。
図５は、図４に示すデータ送受信システムにおける各部の波形を示すタイミングチャートである。

図５に示すように、当初、マスターデバイス４０において、クロック信号Ｃ１がハイレベルに設定され、データ送受信回路４１が受信モードに設定されている。また、スレーブデバイス５０において、データ送受信回路５１が受信モードに設定され、データ送受信回路５２が送信モードに設定されており、スレーブデバイス６０において、データ送受信回路６１が受信モードに設定されている。

時刻ｔ１において、マスターデバイス４０がチップイネーブル信号ＣＥ１をハイレベル（インアクティブ）からローレベル（チップアクティブ）に移行させると、スレーブデバイス５０もチップイネーブル信号ＣＥ２をローレベルに活性化し、スレーブデバイス６０が選択される。スレーブデバイス６０が選択されると、制御回路６２は、クロック信号Ｃ２に含まれている正のパルスのカウント値をゼロに初期化する。

その後、リセット状態が解除され、時刻ｔ２において、マスターデバイス４０の制御回路４２がデータ送受信回路４１を送信モードに設定する。マスターデバイス４０のデータ送受信回路４１がクロック信号Ｃ１に同期してデータＤ１の送信を開始し、スレーブデバイス５０のデータ送受信回路５１がクロック信号Ｃ１に同期してデータＤ１を受信する。また、スレーブデバイス５０のデータ送受信回路５２がクロック信号Ｃ２に同期してデータＤ２の送信を開始し、スレーブデバイス６０のデータ送受信回路６１がクロック信号Ｃ２に同期してデータＤ２を受信する。このようにして、マスターデバイス４０が一連のデータＤ１（０）〜Ｄ１（３）を送信し、スレーブデバイス５０が一連のデータＤ２（０）〜Ｄ２（３）を送信する。

マスターデバイス４０がデータＤ１の送信を終了すると、制御回路４２がデータ送受信回路４１を受信モードに設定する。その後、制御回路４２が、クロック信号Ｃ１をローレベルに固定したまま、時刻ｔ３において、チップイネーブル信号ＣＥ１をハイレベルに一旦非活性化する。これにより、スレーブデバイス５０において、データ送受信回路５１が送信モードに設定され、データ送受信回路５２が受信モードに設定される。このように、マスターデバイス４０のデータ送受信回路４１を受信モードに設定してから、時間をおいて、スレーブデバイス５０のデータ送受信回路５１を送信モードに設定することにより、マスターデバイス４０のデータ送受信回路４１とスレーブデバイス５０のデータ送受信回路５１とが同時に送信モードになることを防止できる。

時刻ｔ４において、クロック信号Ｃ２が立ち上がると、スレーブデバイス６０において、クロック信号Ｃ２に含まれている正のパルスのカウント値が所定値（５）に達し、時刻ｔ５において、制御回路６２がデータ送受信回路６１を送信モードに設定する。このように、スレーブデバイス５０のデータ送受信回路５２を受信モードに設定してから、時間をおいて、スレーブデバイス６０のデータ送受信回路６１を送信モードに設定することにより、マスターデバイス２０のデータ送受信回路５２とスレーブデバイス６０のデータ送受信回路６１とが同時に送信モードになることを防止できる。

スレーブデバイス６０のデータ送受信回路６１がクロック信号Ｃ２に同期してデータＤ３の送信を開始し、スレーブデバイス５０のデータ送受信回路５２がクロック信号Ｃ２に同期してデータＤ３を受信する。また、スレーブデバイス５０のデータ送受信回路５１がクロック信号Ｃ１に同期してデータＤ４の送信を開始し、マスターデバイス４０のデータ送受信回路４１がクロック信号Ｃ１に同期してデータＤ４を受信する。このようにして、スレーブデバイス６０が一連のデータＤ３（０）〜Ｄ３（ｎ＋１）を送信し、スレーブデバイス５０が一連のデータＤ４（０）〜Ｄ４（ｎ＋１）を送信する。

マスターデバイス４０がデータＤ４の受信を終了すると、制御回路４２が、クロック信号Ｃ１をハイレベルにしたまま、時刻ｔ６において、チップイネーブル信号ＣＥ１をハイレベルに非活性化し、スレーブデバイス５０もチップイネーブル信号ＣＥ２をハイレベルに非活性化する。これにより、スレーブデバイス６０に対する一連の送受信動作が終了する。

以上においては、スレーブデバイスに所定の動作を実行させる例として、スレーブデバイスにおける通信方向を反転する場合について説明したが、本発明は、これに限定されず、スレーブデバイスが様々な動作を実行する場合に適用することができる。例えば、スレーブデバイスは、クロック信号が第２のレベルに固定されている間に、マスターデバイスから第３の伝送路を介して受信する信号をトリガーとして、供給された任意幅のデータを用いた演算処理を行うようにしても良い。具体的な例を示すと、図３において、スレーブデバイス２０は、スレーブデバイス３０からデータＤ３（１）〜Ｄ３（３）として供給された３ビットの値を加算処理して、得られた結果をマスターデバイス１０に送信する。

第１の実施形態に係るデータ送受信システムの構成を示すブロック図。図１に示すデータ送受信回路の具体的な構成例を示す回路図。図１に示すデータ送受信システムにおける各部の波形を示すタイミング図。第２の実施形態に係るデータ送受信システムの構成を示すブロック図。図４に示すデータ送受信システムにおける各部の波形を示すタイミング図。

符号の説明

１０、４０マスターデバイス、１１、２１、２２、３１、４１、５１、５２、６１データ送受信回路、１１ａ、２１ａ、２２ａ、３１ａ、４１ａ、５１ａ、５２ａ、６１ａ入出力端子、１２、２３、３２、４２、５３、６２制御回路、１２ａ、１２ｂ、２３ｃ、２３ｄ、４２ａ、４２ｂ、５３ｃ、５３ｄ出力端子、２０、５０中継用のスレーブデバイス、２３ａ、２３ｂ、３２ａ、３２ｂ、５３ａ、５３ｂ、６２ａ、６２ｂ入力端子、３０、６０末端用のスレーブデバイス、Ｒ１１〜Ｒ６１抵抗、ＱＰ１〜ＱＰ５Ｐチャネルトランジスタ、ＱＮ１〜ＱＮ５Ｎチャネルトランジスタ、ＩＮＶインバータ

Claims

スレーブデバイスとの間でデータの送受信を行うマスターデバイスであって、
前記スレーブデバイスへのデータの送信と前記スレーブデバイスからのデータの受信と
を第１の伝送路を介して時分割で行うデータ送受信回路と、
データが送受信される際にデータに同期したクロック信号を第２の伝送路を介して前記
スレーブデバイスに供給すると共に、クロック信号を第１のレベルに固定している間に、
前記スレーブデバイスの状態を設定するための信号を第３の伝送路を介して前記スレーブ
デバイスに供給し、クロック信号を第１のレベルと異なる第２のレベルに固定している間
に、前記スレーブデバイスに所定の動作を実行させるためのトリガーとなる信号を前記第
３の伝送路を介して前記スレーブデバイスに供給する制御回路と、
を具備するマスターデバイス。
前記制御回路が、クロック信号を第１のレベルに固定している間に、前記スレーブデバ
イスをリセットするためのリセット信号を前記第３の伝送路を介して前記スレーブデバイ
スに供給する、請求項１記載のマスターデバイス。
前記制御回路が、クロック信号を第１のレベルに固定している間に、前記スレーブデバ
イスを選択するためのチップイネーブル信号を前記第３の伝送路を介して前記スレーブデ
バイスに供給する、請求項１記載のマスターデバイス。
前記制御回路が、クロック信号を第２のレベルに固定している間に、前記スレーブデバ
イスにおける通信方向を反転するためのトリガーとなる信号を前記第３の伝送路を介して
前記スレーブデバイスに供給する、請求項１〜３のいずれか１項記載のマスターデバイス
。
前記制御回路が、初期設定として前記データ送受信回路を送信モードに設定し、その後
、前記データ送受信回路を受信モードに設定した後に、クロック信号を第２のレベルに固
定して、前記スレーブデバイスの通信方向を反転するためのトリガーとなる信号を前記ス
レーブデバイスに供給する、請求項４記載のマスターデバイス。
請求項１〜５のいずれか１項記載のマスターデバイスを具備するデータ送受信システム。