[go: up one dir, main page]

JP4589375B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4589375B2
JP4589375B2 JP2007324992A JP2007324992A JP4589375B2 JP 4589375 B2 JP4589375 B2 JP 4589375B2 JP 2007324992 A JP2007324992 A JP 2007324992A JP 2007324992 A JP2007324992 A JP 2007324992A JP 4589375 B2 JP4589375 B2 JP 4589375B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
antenna
semiconductor
semiconductor device
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007324992A
Other languages
Japanese (ja)
Other versions
JP2008097644A (en
Inventor
光雄 宇佐美
和隆 辻
武志 齋藤
朗 佐藤
賢二 鮫島
和夫 宝木
千津子 安信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007324992A priority Critical patent/JP4589375B2/en
Publication of JP2008097644A publication Critical patent/JP2008097644A/en
Application granted granted Critical
Publication of JP4589375B2 publication Critical patent/JP4589375B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は紙またはフィルム状の媒体、たとえば各種トークンデバイス媒体、有価証券、各種金券、重要ドキュメント、ICカード、プリペイドカードなどの偽造防止を主目的とし、半導体チップを活用したバッテリレス非接触認識方式の実現手段に関する技術に属する。   The present invention mainly aims to prevent counterfeiting of paper or film-like media, such as various token device media, securities, various cash vouchers, important documents, IC cards, prepaid cards, etc., and is a batteryless non-contact recognition method utilizing a semiconductor chip. Belongs to the technology related to the realization means.

本発明に関する技術として、まず特開平8−50672について説明する(特許文献1)。この技術は各種トークンデバイス媒体のセキュリティースレッド認識装置に関するものであって、各種トークンデバイス媒体の中に文字などの金属パターンを埋め込んでおきこのパターンをメタルの有無で電気的に検出しようとするものである。基本的に通常の紙のみに高度のコピー技術をほどこして偽造する目的に対して何らかの金属パターンをいれることによって偽造が困難とするものである。
次に、特開平8−202844にて開示されている従来技術について説明する(特許文献2)。この技術は紙または合成紙からなるベース基材に異方導電性ペーストにて半導体チップを接続する技術である。
As a technique relating to the present invention, first, Japanese Patent Laid-Open No. 8-50672 will be described (Patent Document 1). This technology relates to a security thread recognition device for various token device media, in which a metal pattern such as characters is embedded in various token device media to electrically detect this pattern with or without metal. is there. Basically, it is difficult to forge by putting some metal pattern for the purpose of applying forgery by applying advanced copy technology only to ordinary paper.
Next, the prior art disclosed in JP-A-8-202844 will be described (Patent Document 2). In this technique, a semiconductor chip is connected to a base substrate made of paper or synthetic paper with an anisotropic conductive paste.

また、図4には従来の技術例を示す。チッピング41から割れ42があることを示している。この図ではパッド43が半導体チップ44の上にあって接着樹脂45のなかにある導電粒子46がエッジとショートする可能性を示し、また導電粒子48はアンテナ配線47が基板49の上にあるのでその電極との接続に寄与する役割を示している。   FIG. 4 shows an example of a conventional technique. It shows that there is a crack 42 from the chipping 41. In this figure, the pad 43 is on the semiconductor chip 44 and the conductive particles 46 in the adhesive resin 45 may be short-circuited to the edge, and the conductive particles 48 have the antenna wiring 47 on the substrate 49. The role which contributes to the connection with the electrode is shown.

また、図7は従来の別の実施例を示している。接着樹脂71はデバイスシリコン層72の表面にアルミパッド73と表面酸化膜74がある半導体チップを導電粒子75が分散され、金パッド77の表面に捕獲された導電粒子77がアンテナ配線78との導通に寄与する状態を示している。絶縁物79はパッシベーション膜である。この図では従来の異方導電性接着剤によって接続される半導体チップの断面構造を示している。   FIG. 7 shows another conventional example. The adhesive resin 71 is a semiconductor chip having an aluminum pad 73 and a surface oxide film 74 on the surface of the device silicon layer 72. The conductive particles 75 are dispersed, and the conductive particles 77 captured on the surface of the gold pad 77 are electrically connected to the antenna wiring 78. The state which contributes to is shown. The insulator 79 is a passivation film. This figure shows a cross-sectional structure of a semiconductor chip connected by a conventional anisotropic conductive adhesive.

特開平8−50672号公報JP-A-8-50672 特開平8−202844号公報JP-A-8-202844

従来技術として開示されている特開平8−50672では次に述べるような課題が存在すると本発明者は考える。すなわち、各種トークンデバイス媒体等の偽造に関して対策を配慮するなら、偽造方法が容易であるかどうかに技術的付加価値が存在すると考える。この従来例では金属のパターンを各種トークンデバイス媒体に封入することが述べられているが、この方法では、パターン作成法が容易であるばかりでなく、偽造方法を推奨するに近い危険性を有している。偽造防止技術は安全性を向上する使命と同時に信頼性を高めてしまうのでので、高度の偽造に対しては全くノーガードとなるおそれがあって、安易な偽造防止技術は逆に偽造を増加させる作用をもつことを深く思料する必要がある。この場合、金属のパターン作成の技術レベルであるが、検出技術がメタルの有無である以上、開封して精密に調査すれば高度の技術を使わずに解明できることは自明である。すなわち、金属のパターン有無が必要条件であるのでその実現手段を選択することは通常の技術レベルで十分可能である。   The present inventor considers that the following problems exist in JP-A-8-50672 disclosed as the prior art. That is, if measures are taken with respect to counterfeiting of various token device media, it is considered that there is a technical added value as to whether or not the counterfeit method is easy. In this conventional example, it is stated that a metal pattern is encapsulated in various token device media. However, this method not only facilitates the pattern creation method but also has a risk of nearly recommending a forgery method. ing. Anti-counterfeiting technology increases reliability at the same time as a mission to improve safety, so there is a risk that it will become completely unguarded against advanced counterfeiting, and easy anti-counterfeiting technology acts to increase counterfeiting on the contrary It is necessary to think deeply about having In this case, although it is at the technical level of metal pattern creation, it is obvious that if the detection technology is the presence or absence of metal, it can be elucidated without using advanced technology if it is opened and examined precisely. That is, since the presence or absence of a metal pattern is a necessary condition, it is sufficiently possible to select the means for realizing it at a normal technical level.

さて、特開平8−202844に関する課題であるが、この技術は単なる材料変更ではなく紙などの薄い媒体を考慮したものと本発明者は思料するが、紙というものについて機械的強度と半導体チップの強度についてさらに深い検討を要するものと考える。この従来例の構造が厚さ100ミクロン以下の構成を考えてみれば、全く機械的応力がないかあるかによって課題の捕らえかたが全く異なる。すなわち、薄い紙状の媒体に半導体チップを実装することは異なる制約条件を明確にする必要がある。半導体チップの厚さ、サイズへの検討が必要となる。たとえば、1mmの半導体チップが100ミクロン厚さの紙で通常の使用レベルに耐えていけるかどうかは構造上作成できるかどうかではなく使用に耐えられるかの観点が必要である。本発明者はこの公知例のみでは実用に耐える100ミクロン以下の薄型媒体の実装形態のものを作成するには不十分であると考察した。   The present inventor thinks that this technique is a problem related to Japanese Patent Laid-Open No. 8-202844, but that this technique is not a simple material change but considers a thin medium such as paper. It is thought that further examination on strength is required. Considering a structure in which the structure of this conventional example has a thickness of 100 microns or less, how to catch the problem is completely different depending on whether there is any mechanical stress. In other words, mounting a semiconductor chip on a thin paper-like medium needs to clarify different constraints. It is necessary to consider the thickness and size of the semiconductor chip. For example, whether or not a 1 mm semiconductor chip can withstand a normal use level with a paper having a thickness of 100 microns requires whether it can withstand use, not whether it can be made structurally. The present inventor has considered that this known example alone is insufficient to produce a thin medium mounting form of 100 microns or less that can withstand practical use.

次に図4の従来例での課題を述べる。半導体チップの周辺部加工ではダイヤモンドブレードによってダイシングされた半導体チップが使用されるので外部からの応力が半導体チップに加わると半導体チップ周辺に応力が集中すると亀裂などの割れが発生し、半導体チップの一部またはすべての機能が喪失する。紙などの薄い媒体に半導体チップが封入される場合は曲げや集中荷重の応力が印加され易いので、半導体チップの周辺のわずかなチッピングすなわち欠けがあっても半導体チップの破壊につながる課題が存在する。   Next, problems in the conventional example of FIG. 4 will be described. Semiconductor chips diced with a diamond blade are used for processing the peripheral part of the semiconductor chip. Therefore, when external stress is applied to the semiconductor chip, cracks such as cracks occur when the stress is concentrated around the semiconductor chip. Department or all functions are lost. When a semiconductor chip is encapsulated in a thin medium such as paper, the stress of bending or concentrated load is likely to be applied, so there is a problem that leads to destruction of the semiconductor chip even if there is slight chipping or chipping around the semiconductor chip. .

次に図7での従来例での課題を述べる。この構造では金のバンプをもつことと半導体チップの周辺に異方導電接着剤または導電接着剤に対する副作用すなわち、縦横造寸法の金バンプの存在による増大や、半導体周辺でのショートに対する配慮がない。このことによって金バンプを含む半導体チップの構成によって全体が異常に厚くなり曲げに強い構造をえることを妨げている課題が存在する。   Next, problems in the conventional example in FIG. 7 will be described. In this structure, there are no considerations for having gold bumps and side effects on anisotropic conductive adhesive or conductive adhesive around the semiconductor chip, that is, increase due to the presence of vertical and horizontal gold bumps and short circuit around the semiconductor chip. As a result, there is a problem that the structure of the semiconductor chip including the gold bump is abnormally thick and prevents a structure that is strong against bending from being obtained.

前記の課題を解決する第1の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。   A first means for solving the above problem is that a semiconductor chip has a planar dimension of 0.5 mm or less in the long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and has a plurality of bits. The semiconductor device is characterized by transmitting the above information.

前記の課題を解決する第2の手段は半導体チップの周辺が絶縁材料で形成され、半導体上の端子は導電性接着剤で搭載基板の端子に接続されることを特徴とする半導体装置とすることである。   According to a second means for solving the above-mentioned problem, a semiconductor device is characterized in that the periphery of the semiconductor chip is formed of an insulating material, and the terminals on the semiconductor are connected to the terminals of the mounting substrate with a conductive adhesive. It is.

前記の課題を解決する第3の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップはエッチングによって分離されて、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。   A third means for solving the above-mentioned problem is that the planar dimension of the semiconductor chip is 0.5 mm or less in the long side, the semiconductor chip is separated by etching, and the antenna is attached to a paper or film-like medium. The semiconductor device is characterized in that it is inserted in a state and sends out information of a plurality of bits.

前記の課題を解決する第4の手段は半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され電子線直接描画によって形成された複数ビットの情報を送出することを特徴とする半導体装置とすることである。   A fourth means for solving the above-described problem is that the semiconductor chip has a planar dimension of 0.5 mm or less in the long side and is formed by direct drawing with an electron beam inserted into a paper or film medium with an antenna. Another object is to provide a semiconductor device characterized by transmitting a plurality of bits of information.

前記の課題を解決する第5の手段は半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップのパッドがタングステンによって形成され、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。   A fifth means for solving the above-mentioned problem is a state in which the semiconductor chip has a planar dimension of 0.5 mm or less in the long side, the semiconductor chip pad is formed of tungsten, and an antenna is provided in a paper or film-like medium. And a plurality of bits of information are transmitted.

前記の課題を解決する第6の手段は半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップのパッドが半導体主面上のデバイス上に一つまたは複数個存在し、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。   A sixth means for solving the above-described problem is that the planar dimension of the semiconductor chip is 0.5 mm or less on the long side, and one or a plurality of pads of the semiconductor chip are present on the device on the semiconductor main surface. A semiconductor device is characterized in that it is inserted into a film-like medium with an antenna and transmits a plurality of bits of information.

前記の課題を解決する第7の手段は半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にコンデンサ内蔵アンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。   A seventh means for solving the above-mentioned problem is that a semiconductor chip has a planar dimension of 0.5 mm or less in a long side and is inserted into a paper or film-like medium with a capacitor built-in antenna so that a plurality of bits of information can be obtained. The semiconductor device is characterized by being sent out.

前記の課題を解決する第8の手段は半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出し、当該の情報を暗号化して媒体上に印刷されていることを特徴とする半導体装置とすることである。   The eighth means for solving the above-mentioned problem is that the semiconductor chip has a planar dimension of 0.5 mm or less in the long side and is inserted into a paper or film-like medium with an antenna to send out a plurality of bits of information. The semiconductor device is characterized in that the information is encrypted and printed on a medium.

前記の課題を解決する第9の手段は半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップ上に乱数を発生するためにアンテナと接続するためのパッドより小のパッドが複数個存在することを特徴とする半導体装置とすることである。
前記の課題を解決する第10の手段は半導体チップ内に書き込み可能なメモリ領域が存在して、当該の半導体チップ内に第1の乱数を発生する領域が存在して当該の第1の乱数が読み出されて暗号化されて当該のメモリ領域に書き込まれた後、当該の乱数とは別の第2の乱数が半導体チップに与えられて第1の乱数が暗号化されて読み出されさらに当該のメモリ領域の内容が読み出されて第2の乱数にもどることにより当該の半導体チップが偽造されたものでないことを確認することを特徴とする半導体装置とすることである。
A ninth means for solving the above-described problem is that the planar dimension of the semiconductor chip is 0.5 mm or less on the long side, and a plurality of pads smaller than the pad for connecting to the antenna for generating random numbers on the semiconductor chip are provided. The semiconductor device is characterized in that there are two semiconductor devices.
A tenth means for solving the above problem is that there is a writable memory area in the semiconductor chip, there is an area for generating the first random number in the semiconductor chip, and the first random number is After being read and encrypted and written in the memory area, a second random number different from the random number is given to the semiconductor chip, and the first random number is encrypted and read. The semiconductor device is characterized in that it is confirmed that the semiconductor chip is not forged by reading the contents of the memory area and returning to the second random number.

前記の課題を解決する第11の手段は搬送波が複数周波単位に周期的に振幅変調してアンテナ付き半導体チップに与えられて、各周期の前縁をクロックとして使用し、当該周期内で半導体チップ内のアンテナ負荷を変えて当該の半導体チップ内の情報の1ビット分を送出することを特徴とする半導体装置とすることである。
前記の課題を解決する第12の手段は搬送波が複数周波単位に周期的に振幅変調してアンテナ付き半導体チップに与えられて、当該半導体チップ内にはカウンタをもち、各周期の前縁をクロックとして使用してカウンタに入力され、さらにカウンタの出力がメモリ出力をセレクトし、当該周期内で半導体チップ内のアンテナ負荷を変えて当該の半導体チップ内の情報の1ビット分を送出しすることを特徴とする半導体装置とすることである。
An eleventh means for solving the above-mentioned problem is that a carrier wave is periodically amplitude-modulated in units of a plurality of frequencies and given to a semiconductor chip with an antenna, and the leading edge of each period is used as a clock, It is a semiconductor device characterized in that one bit of information in the semiconductor chip is sent out by changing the antenna load inside the semiconductor device.
A twelfth means for solving the above-described problem is that a carrier wave is periodically amplitude-modulated in units of a plurality of frequencies and applied to a semiconductor chip with an antenna. The semiconductor chip has a counter, and the leading edge of each period is clocked. And the counter output selects the memory output, changes the antenna load in the semiconductor chip within the period, and sends 1 bit of information in the semiconductor chip. The semiconductor device is characterized.

前記の課題を解決する第13の手段は複数の半導体チップが一つのアンテナを共有し、各半導体チップはアンテナの負荷状態をみて動作することを特徴とする半導体装置とすることである。   A thirteenth means for solving the above problem is to provide a semiconductor device characterized in that a plurality of semiconductor chips share one antenna, and each semiconductor chip operates in view of the load state of the antenna.

前記の課題を解決する第14の手段は紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出する半導体チップのサイズ、厚さ、位置、度の物理情報の全てまたは一部を暗号化して印刷してあることを特徴とする半導体装置とすることである。   The fourteenth means for solving the above-mentioned problem is that all physical information of the size, thickness, position and degree of the semiconductor chip inserted into a paper or film-like medium with an antenna and transmitting multiple bits of information Alternatively, a part of the semiconductor device is encrypted and printed.

前記の課題を解決する第15の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中に2枚以上のロールシートの間にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることである。   According to a fifteenth means for solving the above-mentioned problem, the planar dimension of the semiconductor chip is 0.5 mm or less in the long side, and the semiconductor chip is placed between two or more roll sheets in a paper or film-like medium. A semiconductor device is characterized in that it is inserted with an antenna and transmits information of a plurality of bits.

前記の課題を解決する第16の手段は前記の課題を解決する第15の手段は半導体チップのサイズより小さなアンテナを半導体チップ上に搭載して、当該の半導体チップは紙またはフィルム状の媒体の中に複数個挿入され複数ビットの情報を混信なく送出することを特徴とする半導体装置とすることである。   A sixteenth means for solving the above-mentioned problem is a fifteenth means for solving the above-mentioned problem, wherein an antenna smaller than the size of the semiconductor chip is mounted on the semiconductor chip, and the semiconductor chip is made of a paper or film-like medium. A semiconductor device is characterized in that a plurality of bits are inserted therein and a plurality of bits of information are transmitted without interference.

前記の課題を解決する第17の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、各半導体チップは当該媒体の整数倍の折りたたみ位置には配置しないことを特徴とする半導体装置とすることである。   A seventeenth means for solving the above-mentioned problem is that a semiconductor chip has a planar dimension of 0.5 mm or less in the long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna so as to have a plurality of bits. The semiconductor device is characterized in that each semiconductor chip is not disposed at a folding position that is an integral multiple of the medium.

前記の課題を解決する第18の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該半導体チップのコーナは長辺長の100分の1以上のテーパカットがされていることを特徴とする半導体装置とすることである。   An eighteenth means for solving the above problem is that a semiconductor chip has a planar dimension of 0.5 mm or less in a long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and has a plurality of bits. The corner of the semiconductor chip has a taper cut that is 1/100 or more of the long side length.

前記の課題を解決する第19の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップは点字用凸部内に存在することを特徴とする半導体装置とすることである。   A nineteenth means for solving the above-described problem is that a semiconductor chip has a planar dimension of 0.5 mm or less in the long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna, and has a plurality of bits. The semiconductor device is characterized in that the semiconductor chip is present in the Braille convex portion.

前記の課題を解決する第20の手段は複数の半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、各半導体チップの情報は暗号化文様パターン化されて媒体上に印刷されていることを特徴とする半導体装置とすることである。   A twentieth means for solving the above-mentioned problem is that the planar dimensions of a plurality of semiconductor chips have a long side of 0.5 mm or less, and the semiconductor chips are inserted into a paper or film-like medium with an antenna. A semiconductor device is characterized in that information of a plurality of bits is transmitted, and information of each semiconductor chip is formed into an encrypted pattern and printed on a medium.

前記の課題を解決する第21の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップよりも厚いメタルが当該の半導体チップに接着されていることを特徴とする半導体装置とすることである。   A twenty-first means for solving the above-described problem is that a semiconductor chip has a planar dimension of 0.5 mm or less in a long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and is a plurality of bits. The semiconductor device is characterized in that a metal thicker than the semiconductor chip is bonded to the semiconductor chip.

前記の課題を解決する第22の手段は半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは和紙の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップは和紙を漉く時に和紙繊維の一部として扱われて和紙内部または表面に実装されることを特徴とする半導体装置とすることである。   According to a twenty-second means for solving the above-mentioned problem, a semiconductor chip has a planar dimension of 0.5 mm or less in a long side, and the semiconductor chip is inserted into a Japanese paper medium with an antenna to store a plurality of bits of information. The semiconductor chip is characterized in that the semiconductor chip is treated as a part of the Japanese paper fiber when the Japanese paper is spread and is mounted on or inside the Japanese paper.

前記の課題を解決する第23の手段は当該の半導体チップはシリコンオンインシュレータウエハによって作成されていることを特徴とする請求項1から請求項22までの半導体装置とすることである。   A twenty-third means for solving the above problem is to provide a semiconductor device according to any one of claims 1 to 22, wherein the semiconductor chip is made of a silicon-on-insulator wafer.

前記の課題を解決する第24の手段は当該の半導体チップは厚さが50ミクロン以下で作成されていることを特徴とする請求項1から請求項22までの半導体装置とすることである。   A twenty-fourth means for solving the above-described problems is to provide a semiconductor device according to any one of claims 1 to 22, wherein the semiconductor chip has a thickness of 50 microns or less.

前記の課題を解決する第25の手段は少なくとも、リーダライタとの電気的接触が無い状態で情報の授受を行うためのアンテナとIC半導体チップを有する半導体装置において、前記アンテナが一対の短冊状導電体よりなり、前記IC半導体チップに接続される部分における幅が前記IC半導体チップの少なくとも一方の辺の長さより小さいことを特徴とする半導体装置とすることである。   According to a twenty-fifth means for solving the above problem, in the semiconductor device having at least an antenna and an IC semiconductor chip for transmitting and receiving information in a state where there is no electrical contact with the reader / writer, the antenna is a pair of strip-shaped conductive members. The width of the portion connected to the IC semiconductor chip is smaller than the length of at least one side of the IC semiconductor chip.

前記の課題を解決する第26の手段は少なくとも、リーダライタとの電気的接触が無い状態で情報の授受を行うためのアンテナとIC半導体チップを有する半導体装置において、前記IC半導体チップのデバイスが形成されている側とその反対側に一対の細線状導電体よりなる前記アンテナを有し、該アンテナの前記IC半導体チップに接続される部分における断面積が前記IC半導体チップの面積より小さいことを特徴とする半導体装置とすることである。   According to a twenty-sixth means for solving the above problem, at least a semiconductor device having an antenna and an IC semiconductor chip for transmitting and receiving information in the absence of electrical contact with a reader / writer is formed by the IC semiconductor chip device. The antenna is made of a pair of thin wire conductors on the opposite side and the cross-sectional area of the antenna connected to the IC semiconductor chip is smaller than the area of the IC semiconductor chip. This is a semiconductor device.

前記の課題を解決する第27の手段は少なくとも、前記IC半導体チップを半導体ウエハ上に形成する工程、該半導体ウエハを所定の支持体に接着する工程、前記IC半導体チップを相互に分離する工程、並びに前記支持体上で分離された複数の前記IC半導体チップと複数の前記アンテナを同時に接続する工程を有することを特徴とする請求項25又は26記載の半導体装置の製造方法とすることである。   The twenty-seventh means for solving the above-described problems includes at least a step of forming the IC semiconductor chip on a semiconductor wafer, a step of bonding the semiconductor wafer to a predetermined support, a step of separating the IC semiconductor chips from each other, 27. The method of manufacturing a semiconductor device according to claim 25, further comprising a step of simultaneously connecting the plurality of IC semiconductor chips separated on the support and the plurality of antennas.

前記の課題を解決する第28の手段は前記支持体上で分離された前記IC半導体チップの内、直線状に並んだ複数のIC半導体チップと複数の前記アンテナを同時に接続する工程を有することを特徴とする請求項27記載の半導体装置の製造方法とすることである。   A twenty-eighth means for solving the above-described problem has a step of simultaneously connecting a plurality of IC semiconductor chips arranged in a straight line and a plurality of the antennas among the IC semiconductor chips separated on the support. 28. A method of manufacturing a semiconductor device according to claim 27.

前記の課題を解決する第29の手段は前記支持体上で分離された前記IC半導体チップの内、2次元的に並んだ複数のIC半導体チップと複数の前記アンテナを同時に接続する工程を有することを特徴とする請求項27記載の半導体装置の製造方法とすることである。   A twenty-ninth means for solving the above-described problem includes a step of simultaneously connecting a plurality of IC semiconductor chips arranged two-dimensionally and a plurality of the antennas among the IC semiconductor chips separated on the support. 28. A method of manufacturing a semiconductor device according to claim 27.

前記の課題を解決する第30の手段は少なくとも、リーダライタとの電気的接触が無い状態で情報の授受を行うためのアンテナとIC半導体チップを有する半導体装置において、前記IC半導体チップのデバイスが形成されている側とその反対側に一対の前記アンテナを有し、前記IC半導体チップの主面が前記アンテナの長軸方向に対して傾斜していることを特徴とする半導体装置とすることである。   According to a thirtieth means for solving the above-described problem, at least a semiconductor device having an antenna and an IC semiconductor chip for transmitting and receiving information in the absence of electrical contact with a reader / writer is formed by the IC semiconductor chip device. The semiconductor device has a pair of antennas on the opposite side and the opposite side, and a main surface of the IC semiconductor chip is inclined with respect to a major axis direction of the antenna. .

本発明は、紙またはフィルム状の媒体、たとえば各種トークンデバイス媒体、有価証券、各種金券、重要ドキュメント、ICカード、プリペイドカードなどの偽造防止に用いて有用な半導体装置を提供することが出来る。   The present invention can provide a semiconductor device useful for preventing counterfeiting of paper or film-like media such as various token device media, securities, various cash vouchers, important documents, IC cards, and prepaid cards.

図1は本発明の実施例を示す。半導体チップ側壁酸化膜11はデバイス層シリコン12のサイドにあって、パッド13は裏面酸化膜14と半導体チップ側壁酸化膜15を持つ半導体チップの表面にあって、接着樹脂16によってアンテナ配線17に接続され、アンテナ配線は基板18の表面に銀ペーストなどの導電性材料によって形成されている。導電粒子19は直接パッドとアンテナ配線の間にあって縦方向の導通に寄与するが、導電粒子19aは半導体チップのサイド付近にあって直接パッドとアンテナ配線の導通には寄与しない。しかし半導体チップの周辺が絶縁材料で形成され、半導体上の端子は導電性接着剤で搭載基板の端子に接続されることを特徴とする半導体装置とすればこの導電粒子は半導体チップのエッジに接してもアンテナ配線と半導体チップとショートすることはない。また、異方導電性接着剤ではなく通常の導電接着剤を利用する場合は特に効果が顕著になる。すなわち半導体チップのエッジに導電接着剤が接しても電気的ショートの原因となることはないからである。   FIG. 1 shows an embodiment of the present invention. The semiconductor chip side wall oxide film 11 is on the side of the device layer silicon 12, and the pad 13 is on the surface of the semiconductor chip having the back surface oxide film 14 and the semiconductor chip side wall oxide film 15, and is connected to the antenna wiring 17 by the adhesive resin 16. The antenna wiring is formed on the surface of the substrate 18 with a conductive material such as silver paste. The conductive particles 19 are directly between the pad and the antenna wiring and contribute to the conduction in the vertical direction. However, the conductive particles 19a are near the side of the semiconductor chip and do not contribute directly to the conduction between the pad and the antenna wiring. However, in the case of a semiconductor device in which the periphery of the semiconductor chip is formed of an insulating material and the terminals on the semiconductor are connected to the terminals of the mounting substrate with a conductive adhesive, the conductive particles are in contact with the edges of the semiconductor chip. However, there is no short circuit between the antenna wiring and the semiconductor chip. In addition, the effect is particularly remarkable when a normal conductive adhesive is used instead of the anisotropic conductive adhesive. That is, even if the conductive adhesive contacts the edge of the semiconductor chip, it does not cause an electrical short circuit.

図2の(a)より(f)は本発明の別の実施例を示す。図2の(a)は半導体チップがウエハ状で完成された直後の工程の断面を示している。あらかじめ、図1で示す側壁酸化膜はウエハ状態で半導体チップの分離される位置に酸化されていて、それは主面と酸化膜層23の酸化膜と繋がっている。パッド21はデバイス層シリコン22の上に形成されていて、酸化膜層23はシリコン基板24とデバイス層シリコンにはさまれたサンドイッチ構造となっている。この構造はシリコンオンインシュレータウエハである。図2の(b)は支持テープを続けてウエハ主面に貼り付けた直後の工程の断面図を示している。図2の(b)での符号30は接着材層である。以下、符号30は同様の接着剤層を示す。図2の(c)は水酸化カリウム、ヒドラジン、アンモニアなどによってシリコン基板24をエッチングで除去した工程直後の断面図を示す。図2の(d)はフォトレジスト26をウエハ裏面に塗布して露光現像した直後の断面図を示す。半導体チップに分離する部分のパターンを焼き付けが終了している。図2の(e)はエッチング溝27を形成した直後の工程の断面図を示している。エッチングは酸化膜をエッチングするふっ酸またはその混合液またはドライエッチングを用いる。図2の(f)はエキスパンドした支持テープ28によって半導体チップがエキスパンドしている断面図を示している。このようにして薄型で小型でチッピングがない半導体チップを容易かつ経済的に作成することができる。この半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは実施例のようにエッチングによって分離されて、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とするものを形成する。   2A to 2F show another embodiment of the present invention. FIG. 2A shows a cross section of a process immediately after a semiconductor chip is completed in a wafer shape. The side wall oxide film shown in FIG. 1 is oxidized in advance to a position where the semiconductor chip is separated in a wafer state, and it is connected to the main surface and the oxide film of the oxide film layer 23. The pad 21 is formed on the device layer silicon 22, and the oxide film layer 23 has a sandwich structure sandwiched between the silicon substrate 24 and the device layer silicon. This structure is a silicon-on-insulator wafer. FIG. 2B shows a cross-sectional view of the process immediately after the supporting tape is continuously attached to the main surface of the wafer. Reference numeral 30 in FIG. 2B denotes an adhesive layer. Hereinafter, the code | symbol 30 shows the same adhesive bond layer. FIG. 2C shows a sectional view immediately after the step of removing the silicon substrate 24 by etching with potassium hydroxide, hydrazine, ammonia or the like. FIG. 2D shows a cross-sectional view immediately after the photoresist 26 is applied to the back surface of the wafer and exposed and developed. The patterning of the portion to be separated into the semiconductor chip has been finished. FIG. 2E shows a cross-sectional view of the process immediately after the etching groove 27 is formed. For the etching, hydrofluoric acid or a mixed solution thereof for etching the oxide film or dry etching is used. FIG. 2F shows a cross-sectional view in which the semiconductor chip is expanded by the expanded support tape 28. In this way, a thin, small and chipless semiconductor chip can be easily and economically produced. The planar dimension of the semiconductor chip is 0.5 mm or less on the long side, and the semiconductor chip is separated by etching as in the embodiment, and is inserted into a paper or film-like medium with an antenna. Form what is characterized by sending bit information.

図3は本発明の別の実施例を示す。パッド31はメモリマット32や読み出し回路33やセレクタ回路34や送受信回路36や電源回路38などのアクティブなデバイスの上に形成されている。このようするとアンテナ配線と信頼性よく安定に接続するために面積が大きなパッドを形成することが可能となる。半導体チップの周辺には導電接着剤とのショート防止のために半導体チップ側壁酸化膜35が存在する。パッド31はスルーホール37によって回路と接続される。半導体チップには乱数発生用小パッド39があってこの部分で半導体チップとアンテナは緯線間での導電粒子との接触抵抗や強誘電体との容量のばらつきによってアナログ値が変化した値が得られるので乱数発生回路39aによってアナログデジタル変換を行って情報化する。この値は人間の指紋のように繰り返しのない固有情報として使うことができ、この半導体チップが使われる媒体の偽造防止に寄与することができる。この固有情報は半導体チップとアンテナ配線を分離すると消失してしまうのでタンパレジスタンスすなわち偽造に強い特徴をもつ。このようにパッドが半導体主面上のデバイス上に一つまたは複数個存在し、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とし、また半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップ上に乱数を発生するためにアンテナと接続するためのパッドより小のパッドが複数個存在することを特徴とする半導体装置が偽造防止のために有効となる。また、メモリマット32は電子線直接描画によって任意に乱数をウエハ上で各半導体チップに微細な面積でパターンを焼き付けることが行われる。   FIG. 3 shows another embodiment of the present invention. The pad 31 is formed on an active device such as the memory mat 32, the readout circuit 33, the selector circuit 34, the transmission / reception circuit 36, and the power supply circuit 38. In this way, it is possible to form a pad having a large area for reliable and stable connection with the antenna wiring. A semiconductor chip side wall oxide film 35 exists around the semiconductor chip to prevent a short circuit with the conductive adhesive. The pad 31 is connected to the circuit by a through hole 37. The semiconductor chip has a small pad 39 for random number generation, and in this portion, the semiconductor chip and the antenna can obtain a value in which the analog value has changed due to the contact resistance with the conductive particles between the latitudes and the capacitance variation with the ferroelectric. Therefore, the random number generation circuit 39a performs analog-digital conversion to obtain information. This value can be used as unique information that does not repeat like a human fingerprint, and can contribute to prevention of counterfeiting of a medium in which this semiconductor chip is used. This unique information is lost when the semiconductor chip and the antenna wiring are separated, and thus has a strong characteristic against tamper resistance, that is, forgery. As described above, one or a plurality of pads exist on a device on the semiconductor main surface, and the semiconductor is characterized by being inserted into a paper or film-like medium with an antenna and transmitting a plurality of bits of information. The device is characterized in that the planar dimension of the semiconductor chip is 0.5 mm or less on the long side, and there are a plurality of pads smaller than the pads for connecting to the antenna for generating random numbers on the semiconductor chip. The semiconductor device is effective for preventing counterfeiting. Further, the memory mat 32 is arbitrarily printed with random numbers by direct electron beam drawing onto a pattern on each semiconductor chip on a wafer.

図5の(a)より(c)は本発明の別の実施例を示している。図5の(a)は半導体チップ51はアンテナ52に接続されフィルム状媒体の中に存在する状態を示している平面図である。図5の(b)は図5の(a)の断面図の一つであって半導体チップの表および裏から電極をとり、容量を形成するアンテナ電極1、55と容量を形成するアンテナ電極2、56がとられ、これらの電極で容量が形成される。このことにより、半導体チップ側で容量をもたず、小さな半導体チップを形成し、経済的、歩留まり的に有利な半導体チップを作成することが可能となった。図5の(c)は半導体チップの表面から複数の電極がとられ、容量を形成するアンテナ電極3、57と容量を形成するアンテナ電極4、58がとられ、これらの電極で容量が形成される。これらは半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にコンデンサ内蔵アンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とすることにより経済的で有効な偽造防止認識機能デバイスとすることが可能となる。   FIGS. 5A to 5C show another embodiment of the present invention. FIG. 5A is a plan view showing a state in which the semiconductor chip 51 is connected to the antenna 52 and exists in the film-like medium. FIG. 5B is one of the cross-sectional views of FIG. 5A, in which electrodes are taken from the front and back of the semiconductor chip to form antenna electrodes 1 and 55 that form a capacitor and antenna electrode 2 that forms a capacitor. , 56 are taken, and a capacitance is formed by these electrodes. As a result, it is possible to form a small semiconductor chip having no capacitance on the semiconductor chip side, and to produce a semiconductor chip advantageous in terms of economy and yield. In FIG. 5C, a plurality of electrodes are taken from the surface of the semiconductor chip, and antenna electrodes 3 and 57 forming a capacitor and antenna electrodes 4 and 58 forming a capacitor are taken, and a capacitor is formed by these electrodes. The These semiconductor devices have a semiconductor chip having a planar dimension of 0.5 mm or less on the long side and are inserted into a paper or film-like medium with a capacitor built-in antenna to transmit a plurality of bits of information. By doing so, it is possible to obtain an economical and effective anti-counterfeit recognition function device.

図6は本発明の別の実施例を示している。接着樹脂61は裏面酸化膜62をもち、デバイスシリコン層63のサイドに側壁酸化膜66をもつ半導体チップにおいて、導電粒子65を分散させた異方導電性接着剤によって表面酸化膜66の上のタングステンパッド68を導電粒子67によってアンテナ配線69と電気的に接続することが可能となる。タングステンまたは酸化しないメタルによってパッドが形成されているためと、また側壁酸化膜の採用によって薄く、ショートしない半導体チップとアンテナの組み合わせが形成される。このように半導体チップの平面寸法が長辺0.5mm以下であって、半導体チップのパッドがタングステンによって形成され、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とする偽造防止各種トークンデバイス媒体を形成する。   FIG. 6 shows another embodiment of the present invention. The adhesive resin 61 has a back surface oxide film 62, and in a semiconductor chip having a side wall oxide film 66 on the side of the device silicon layer 63, tungsten on the surface oxide film 66 is dispersed by an anisotropic conductive adhesive in which conductive particles 65 are dispersed. The pad 68 can be electrically connected to the antenna wiring 69 by the conductive particles 67. Because the pad is formed of tungsten or a metal that does not oxidize, and by using a sidewall oxide film, a combination of a thin semiconductor chip and an antenna that does not short-circuit is formed. As described above, the planar dimension of the semiconductor chip is 0.5 mm or less in the long side, the pad of the semiconductor chip is formed of tungsten, and is inserted into a paper or film-like medium with an antenna so that a plurality of bits of information can be obtained. Various token device media for preventing counterfeiting are formed as semiconductor devices characterized by being sent out.

図8は本発明の別の実施例を示す。媒体表面印刷パターン81はフィルム状媒体83の表面にあってその中にアンテナを含む半導体チップ82が存在する。半導体チップのリードオンリメモリの情報のみではそのままエミュレーションされると偽造防止に対して抵抗力がなくなるので、その情報を暗号化して数値やパターンにして印刷すれば、偽造かどうかの確認をより厳しく行うことができる。また、半導体チップの方はリードオンリメモリのみでよいため小さなサイズで半導体チップを作成することが可能となる。すなわち、半導体チップの平面寸法が長辺0.5mm以下であって、紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出し、当該の情報を暗号化して媒体上に印刷されていることを特徴とする半導体装置とすることによって偽造に強い各種トークンデバイス媒体などを形成する。暗号化した印刷情報は特殊インク、磁性体などを組み合わせたものを使用することがさらに行われる。   FIG. 8 shows another embodiment of the present invention. The medium surface print pattern 81 is on the surface of the film-like medium 83, and the semiconductor chip 82 including the antenna exists therein. If only the information in the read-only memory of the semiconductor chip is emulated as it is, there is no resistance to forgery prevention, so if the information is encrypted and printed as a numerical value or pattern, it is more strictly confirmed whether it is forgery or not. be able to. Further, since the semiconductor chip only needs to be a read-only memory, the semiconductor chip can be produced with a small size. That is, the semiconductor chip has a planar dimension of 0.5 mm or less in the long side, is inserted into a paper or film-like medium with an antenna, and sends out a plurality of bits of information, and the information is encrypted and the medium is encrypted. Various token device media that are resistant to counterfeiting are formed by using the semiconductor device printed on. The encrypted print information is further used using a combination of special ink, magnetic material, and the like.

図9A、図9Bは本発明の別の実施例を示す。図9Aは半導体チップ91の平面図を示している。導電粒子92は小パッド93の上に分散して存在する。また半導体チップ内には書き込み可能メモリ領域97が存在している。図9Bは半導体チップ91が基板96の上のアンテナ配線95に接着樹脂94で接続された断面図を示している。半導体チップの小パッドの部分で半導体チップとアンテナ配線間での導電粒子との接触抵抗や強誘電体との容量のばらつきによってアナログ値が変化した値が得られるので乱数発生回路によってアナログデジタル変換を行って情報化する。この値は人間の指紋やインクの模様のように繰り返しのない固有情報として使うことができ、この半導体チップが使われる媒体の偽造防止に寄与することができる。この固有情報は半導体チップとアンテナ配線を分離すると消失して再現することが困難であるためタンパレジスタンスすなわち偽造に強い特徴をもつ。   9A and 9B show another embodiment of the present invention. FIG. 9A shows a plan view of the semiconductor chip 91. The conductive particles 92 are dispersed on the small pad 93. A writable memory area 97 exists in the semiconductor chip. FIG. 9B shows a cross-sectional view in which the semiconductor chip 91 is connected to the antenna wiring 95 on the substrate 96 with an adhesive resin 94. The analog-to-digital conversion is performed by the random number generator because the analog value is changed by the contact resistance between the semiconductor chip and the antenna wiring at the small pad portion of the semiconductor chip and the capacitance variation with the ferroelectric substance. Go and computerize. This value can be used as unique information that does not repeat, such as human fingerprints and ink patterns, and can contribute to prevention of counterfeiting of the medium on which this semiconductor chip is used. Since this unique information disappears when it is separated from the semiconductor chip and the antenna wiring and is difficult to reproduce, it has a strong characteristic against tamper resistance, that is, forgery.

図10は本発明の別の実施例を示す。この図は本発明の半導体チップとその中にある乱数発生回路を使用した偽造防止のプロトコル実施例である。大きくオープン型とクローズ型の2通りがある。まず、オープン型のプロトコル実施例を述べる。オープン型ではリーダライタなどのインクワイアラからカードなどのフィルム媒体にある本発明の半導体チップに対してイニシャル時にカード内での半導体チップが発生する乱数Nを問い合わせる。カードはNを返答した後、自らまたはインクワイアラのコマンドによりN読み出し回路を閉鎖し、読み出し不可能とする。インクワイアラはNを受け取るとデータベースに登録する。次に運用時点では、まずインクワイアラはカードのIDを問い合わせる。カードのIDをインクワイアラに戻すと、インクワイアラは更に乱数をカードにおくる。カードはNを鍵にして乱数を暗号化してインクワイアラにもどす。インクワイアラはデータベースから得たNと今回解読した数値を比較して同じであれば正当なカードとみなす。この実施例ではカードは本発明の形成媒体すなわち各種トークンデバイス媒体、有価証券など適用については特に制限なく置き換えて使用することが可能である。次に、クローズ型では、半導体チップ内に書き込み可能なメモリ領域が存在して、イニシャル時にはインクワイアラから暗号化されたNがカードのメモリ領域に書き込まれる。この後、カード側のN読み出し回路は閉鎖される。次に当該の半導体チップ内にの乱数Nとは別の第2の乱数が半導体チップに与えられて乱数Nが暗号化されて読み出されさらに当該のメモリ領域の内容が読み出されてインクワイアラの方で第2の乱数にもどることにより当該の半導体チップが偽造されたものでないことを確認することを特徴とするカードおよびシステムとする。これらのことにより安全にNがチェックされて、正当なカードであることの認証が行われる。   FIG. 10 shows another embodiment of the present invention. This figure shows an embodiment of a forgery prevention protocol using the semiconductor chip of the present invention and the random number generation circuit therein. There are two types: open and closed. First, an example of an open type protocol will be described. In the open type, a random number N generated by the semiconductor chip in the card is inquired from the inquirer such as a reader / writer to the semiconductor chip of the present invention on a film medium such as a card at the time of initialization. After returning N, the card closes the N reading circuit by itself or by the command of the inquirer and makes the reading impossible. When the inquirer receives N, it registers it in the database. Next, at the time of operation, the inquiryer first inquires about the ID of the card. When the card ID is returned to the inquirer, the inquirer further sends a random number to the card. The card encrypts the random number with N as a key and returns it to the inquirer. The inquirer compares the N obtained from the database with the numerical value decoded this time, and if it is the same, it is regarded as a valid card. In this embodiment, the card can be used without being particularly limited for application of the forming medium of the present invention, that is, various token device media, securities and the like. Next, in the closed type, there is a writable memory area in the semiconductor chip, and N encrypted from the inquirer is written into the memory area of the card at the initial time. Thereafter, the N reading circuit on the card side is closed. Next, a second random number different from the random number N in the semiconductor chip is given to the semiconductor chip, and the random number N is encrypted and read out. On the other hand, by returning to the second random number, it is confirmed that the semiconductor chip is not forged. By these things, N is checked safely and authentication that it is a valid card is performed.

図11A、図11Bは本発明の別の実施例を示している。図11Aは本発明でのインクワイアラから半導体チップを含む紙またはフィルム状の媒体へ送られる電磁波の波形を示している。搬送波の周波数は任意であるが、搬送波は振幅変調され、n番目のクロック111が与えられるとリードオンリメモリのn番目アドレスのデータが半導体チップから送出される。従ってクロック周期の後半はn番目のデータ112が送出される期間である。同様にn+1番目のクロック113やn+1番目のデータ114の期間が続く。これらを繰り返して半導体チップ内のリードオンリメモリの内容なインクワイアラに読み込まれれる。すなわち、搬送波が複数周波単位に周期的に振幅変調してアンテナ付き半導体チップに与えられて、各周期の前縁をクロックとして使用し、当該周期内で半導体チップ内のアンテナ負荷を変えて当該の半導体チップ内の情報の1ビット分を送出することを特徴とする半導体装置となる。図11Bは半導体チップ118内の回路ブロック図を示す。アンテナ115は整流器116に接続され半導体チップ内に電圧を供給する。同時にカウンタ119に入り、ROM117の出力のセレクタ119aとともに1ビットずつデータを送出するようにする。これらの構成によって小型の半導体チップを構成する。すなわち、搬送波が複数周波単位に周期的に振幅変調してアンテナ付き半導体チップに与えられて、当該半導体チップ内にはカウンタをもち、各周期の前縁をクロックとして使用してカウンタに入力され、さらにカウンタの出力がメモリ出力をセレクトし、当該周期内で半導体チップ内のアンテナ負荷を変えて当該の半導体チップ内の情報の1ビット分を送出することを特徴とする半導体装置を形成する。   11A and 11B show another embodiment of the present invention. FIG. 11A shows a waveform of an electromagnetic wave sent from the inquirer according to the present invention to a paper or film medium including a semiconductor chip. Although the frequency of the carrier wave is arbitrary, the carrier wave is amplitude-modulated, and when the nth clock 111 is given, the data of the nth address of the read only memory is sent from the semiconductor chip. Therefore, the second half of the clock cycle is a period in which the nth data 112 is transmitted. Similarly, the period of the (n + 1) th clock 113 and the (n + 1) th data 114 continues. These are repeated and the contents of the read-only memory in the semiconductor chip are read into the inquirer. That is, the carrier wave is periodically amplitude-modulated in units of multiple frequencies and given to the semiconductor chip with the antenna, and the leading edge of each period is used as a clock, and the antenna load in the semiconductor chip is changed within the period to change the antenna load. The semiconductor device is characterized by transmitting one bit of information in the semiconductor chip. FIG. 11B shows a circuit block diagram in the semiconductor chip 118. The antenna 115 is connected to the rectifier 116 and supplies a voltage into the semiconductor chip. At the same time, the counter 119 is entered, and data is sent bit by bit together with the selector 119a of the output of the ROM 117. With these configurations, a small semiconductor chip is configured. That is, a carrier wave is periodically amplitude-modulated in units of multiple frequencies and given to a semiconductor chip with an antenna, and the semiconductor chip has a counter, and is input to the counter using the leading edge of each period as a clock. Further, the output of the counter selects the memory output, changes the antenna load in the semiconductor chip within the period, and transmits one bit of information in the semiconductor chip, thereby forming a semiconductor device.

図12は本発明の別の実施例を示している。フィルム状媒体124の中には、第1の半導体チップ121と第2の半導体チップ123がアンテナ122の両端に接続されている。一般に複数の半導体チップが一つのアンテナを共有し、各半導体チップはアンテナの負荷状態をみて動作することを特徴とする半導体装置を形成する。このようにすれば複雑な輻湊回路を半導体チップ内に持つことなく簡単に複数半導体チップを実装して、壊れたとき他の半導体チップが補助するようにすることが可能となり、媒体の信頼性を向上することができる。さらに、複数の半導体チップに固有の情報をもたせ、お互いの関係を連絡しあって、複数である条件がそろえばデータを送信するようにしておくことにより、よりセキュリティの高いシステムを構築する。   FIG. 12 shows another embodiment of the present invention. In the film-like medium 124, the first semiconductor chip 121 and the second semiconductor chip 123 are connected to both ends of the antenna 122. In general, a plurality of semiconductor chips share one antenna, and each semiconductor chip forms a semiconductor device that operates by looking at the load state of the antenna. In this way, it is possible to easily mount a plurality of semiconductor chips without having a complicated radiation circuit in the semiconductor chip, and to assist other semiconductor chips in the event of breakage, thereby improving the reliability of the medium. Can be improved. Furthermore, by providing specific information to a plurality of semiconductor chips, communicating with each other, and transmitting data when a plurality of conditions are met, a system with higher security is constructed.

図13は本発明の別の実施例を示している。半導体チップ131は表面に暗号化物理情報記入欄132を持つフィルム状媒体133に封入されている。偽造防止のためには、物理的に同一のものが精度よく作成することが困難であることと鑑別技術が高度であることが必要条件である。半導体チップそのものを高度のプロセス技術で作成すること自体製造技術がともなわないとクローンと呼ばれる半導体チップの模造品をつくることは困難である。半導体プロセス技術は微細パターンの精度レベルで代表される。従って同一機能を実現しても、プロセス技術が高ければ高いほど半導体チップサイズは小さくなり、かつ時間とともに技術レベルが向上して機能が同一であれば物理形状は小さくなり、物理形状が同一であれば機能は向上することになる。紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出する半導体チップのサイズ、厚さ、位置、度の物理情報の全てまたは一部を暗号化して印刷してあることを特徴とする半導体装置とすることにより半導体チップおよび実装方法が偽造品かどうか鑑別して区別が付けやすくなる。   FIG. 13 shows another embodiment of the present invention. The semiconductor chip 131 is enclosed in a film-like medium 133 having an encrypted physical information entry field 132 on the surface. In order to prevent counterfeiting, it is a necessary condition that it is difficult to accurately create the physically same thing and that the discrimination technique is advanced. It is difficult to make a semiconductor chip imitation product called a clone without producing a semiconductor chip itself by a high-level process technology and without manufacturing technology. Semiconductor process technology is represented by the precision level of fine patterns. Therefore, even if the same function is realized, the higher the process technology, the smaller the semiconductor chip size, and the technical level will improve with time and the function will be the same. The functionality will be improved. All or part of the physical information of the size, thickness, position, and degree of the semiconductor chip that is inserted into a paper or film-like medium with an antenna and sends out multiple bits of information is encrypted and printed. By making the semiconductor device characterized by this, it becomes easy to distinguish whether the semiconductor chip and the mounting method are counterfeit.

図14は本発明の別の実施例を示している。第1のカバーフィルムロール141と第2のカバーフィルムロール144があって第1のカバーフィルム145と第2のカバーフィルム143の間に半導体チップ142が挿入されて巻き取りロール146に完成した半導体チップを含む媒体が巻き取られる。カバーフィルムは紙、合成紙、プラスチック、布、ファイバークロスなど特に材料を選択しない。半導体チップは自動的にピックアップされて位置決めされる。この半導体チップにはあらかじめアンテナが付着されていている場合と、第1または第2のフィルムに印刷やワイヤがあって挿入時点で導電性接着剤で接合する場合がある。半導体チップを挿入されている中間接合フィルム面には別の接着剤たとえばウレタン系やシアノール系やUV硬化系などの接着剤があって低温でかつ完成媒体の平坦性、剛性を確保するように形成される。   FIG. 14 shows another embodiment of the present invention. A semiconductor chip that has a first cover film roll 141 and a second cover film roll 144, and a semiconductor chip 142 is inserted between the first cover film 145 and the second cover film 143 to complete the take-up roll 146. The medium containing is wound up. The cover film is not particularly selected from materials such as paper, synthetic paper, plastic, cloth, and fiber cloth. The semiconductor chip is automatically picked up and positioned. There are cases where an antenna is attached to this semiconductor chip in advance, and there are cases where printing or wires are present on the first or second film and bonded with a conductive adhesive at the time of insertion. There is another adhesive, such as urethane, cyanol, or UV curable adhesive, on the surface of the intermediate bonding film where the semiconductor chip is inserted, so that the flatness and rigidity of the finished medium can be secured at low temperatures. Is done.

図15A、図15Bは本発明の別の実施例を示している。図15Aは複数の半導体チップ151がフィルム状媒体152の中に分散して配置されている形態の一つを示している。図15Bは図15Aの半導体チップ151は半導体チップの上に小さなアンテナ154を搭載している一例を示している。アンテナの形状および特性は使用する無線周波数やエネルギ量によって異なる。アンテナの形成法の一つとしては半導体配線プロセス技術を用いて、微細な配線をコイル状にすることが考えられる。また多層配線や銅配線技術を用いればコンパクトにして低抵抗で配線長の長いコイルをえることが可能となる。また、オン半導体チップでアンテナを形成すれば、アンテナ接続の信頼性を増すともに製造工程の低減を図り経済的に半導体チップを作成することが可能となる。また複数の半導体チップを分散して媒体に配置すれば、非繰り返し性が確保可能であり、また半導体の故障に対しても補償手段となることが可能となり、偽造防止と信頼性向上を図ることができる。半導体チップのサイズより小さなアンテナを半導体チップ上に搭載して、当該の半導体チップは紙またはフィルム状の媒体の中に複数個挿入され複数ビットの情報を混信なく送出することを特徴とする半導体装置を形成すると偽造防止各種トークンデバイス媒体などを実現しやすくなる。   15A and 15B show another embodiment of the present invention. FIG. 15A shows one form in which a plurality of semiconductor chips 151 are dispersed and arranged in a film-like medium 152. FIG. 15B shows an example in which the semiconductor chip 151 of FIG. 15A has a small antenna 154 mounted on the semiconductor chip. The shape and characteristics of the antenna vary depending on the radio frequency and energy used. As one of the methods for forming the antenna, it is conceivable to form a fine wiring in a coil shape using a semiconductor wiring process technology. In addition, if multilayer wiring or copper wiring technology is used, it is possible to obtain a coil that is compact and has a low resistance and a long wiring length. Further, if an antenna is formed with an on-semiconductor chip, it is possible to increase the reliability of antenna connection and reduce the manufacturing process, thereby making it possible to produce a semiconductor chip economically. In addition, if a plurality of semiconductor chips are distributed and arranged on a medium, non-repeatability can be ensured, and it becomes possible to be a compensation means for a semiconductor failure, thereby preventing forgery and improving reliability. Can do. A semiconductor device characterized in that an antenna smaller than the size of the semiconductor chip is mounted on the semiconductor chip, and a plurality of such semiconductor chips are inserted into a paper or film-like medium and a plurality of bits of information are transmitted without interference. When it is formed, it becomes easy to realize various token device media for preventing forgery.

図16は本発明の別の実施例を示している。第1のアンテナ用パッド161と第2のアンテナ用パッド162が半導体チップのアクティブなデバイスの上に存在して、アンテナコイル163の両端に接続されている。この図ではコイル状のアンテナを想定しているが、ダイポール型のアンテナのそれぞれのアンテナ端子であってもよい。第1のアンテナ用パッドは第1のスルーホール164により半導体チップの送受信回路と接続し、第2のアンテナ用パッドは第2のスルーホール165によって半導体チップの送受信回路と接続する。このようにアクティブデバイス上には複数のパッドをおいてアンテナや必要に応じて外部の容量との接続を行う。パッドとアンテナ端子の接続は圧着または接着剤によって行う。接着剤は異方導電性接着剤を使用すれば一回の接合加熱加圧処理によって効率よく複数パッドと基板の配線パターンとの接続を行うことが可能となる。   FIG. 16 shows another embodiment of the present invention. A first antenna pad 161 and a second antenna pad 162 exist on the active device of the semiconductor chip and are connected to both ends of the antenna coil 163. Although a coiled antenna is assumed in this figure, each antenna terminal of a dipole antenna may be used. The first antenna pad is connected to the transmission / reception circuit of the semiconductor chip through the first through hole 164, and the second antenna pad is connected to the transmission / reception circuit of the semiconductor chip through the second through hole 165. In this way, a plurality of pads are placed on the active device and connected to an antenna or an external capacitor as necessary. The pad and antenna terminal are connected by crimping or adhesive. If an anisotropic conductive adhesive is used as the adhesive, a plurality of pads and the wiring pattern of the substrate can be efficiently connected by a single heating and pressing process.

図17は本発明の別の実施例を示している。テーパ状コーナ171を半導体チップのコーナに設けていることを示す実施例の平面図である。集中荷重や曲げなどの機械的強度を増すこととダイシングブレードのカット幅をなくすして有効に半導体チップ面積を使うために、エッチング技術によって半導体チップを分離することが実施される。このとき分離溝のパターン設計を半導体チップコーナにテーパまたはラウンド状の形状をもたらすことによって仕上がりの半導体チップのコーナ形状を機械的応力集中を緩和するように最適化を行なう。半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該半導体チップのコーナは長辺長の100分の1以上のテーパカットがされていることを特徴とする半導体装置とする形態の偽造防止各種トークンデバイス媒体とすると信頼性の高いものができる。   FIG. 17 shows another embodiment of the present invention. It is a top view of the Example which shows providing the taper-shaped corner 171 in the corner of a semiconductor chip. In order to increase the mechanical strength such as concentrated load and bending and to eliminate the cutting width of the dicing blade and effectively use the semiconductor chip area, the semiconductor chip is separated by an etching technique. At this time, the pattern design of the separation groove is optimized to reduce the mechanical stress concentration by bringing the corner shape of the finished semiconductor chip into a tapered or round shape at the semiconductor chip corner. The planar dimension of the semiconductor chip is 0.5 mm or less on the long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and sends out a plurality of bits of information. The corner of the semiconductor chip has a taper cut of 1/100 or more of the long side length, and if it is a variety of anti-counterfeit token device media in the form of a semiconductor device, a highly reliable one can be obtained.

図18は本発明の別の実施例を示している。集中荷重ツール181はフィルム状媒体182に押し付けられており、その下には半導体チップ183が媒体の中立面または中立面に近いところにある。フィルム状の媒体は鋼板185の上にあるシリコンラバー184が存在する。シリコンラバーは実生活空間でフィルム状の媒体の近傍にある環境を示している。集中荷重のツールの直径は1mm以上である。これは実生活空間での集中荷重として印加される環境を示している。この図18に示されるようにフィルム状の媒体は集中荷重の程度により変形し、図18のような断面状態となる。このような状態で耐集中荷重と厚さ50ミクロンの半導体チップのサイズとの関係を実験的に求めたものが図19である。実生活空間で人間がボールペンで押し付ける程度は700gとし、集中荷重に対して1kgに耐えられうるかをクライテリアとすれば、図19より、半導体の半導体チップサイズが0.5mm以下であれば集中荷重に強い領域、0.5mm以上であれば集中荷重に弱い領域というように分離できると発明者は見出した。この事実をふまえれば、半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とする半導体装置とし、当該の半導体チップは厚さが50ミクロン以下で作成されていることを特徴として半導体装置とする偽造防止の各種トークンデバイス媒体を作成することは技術的制約として必要要件であり、本発明の構成部分をなすものと考える。   FIG. 18 shows another embodiment of the present invention. The concentrated load tool 181 is pressed against the film-like medium 182, and the semiconductor chip 183 is positioned below or near the neutral surface of the medium. The film-like medium has silicon rubber 184 on the steel plate 185. Silicon rubber represents an environment in the vicinity of a film-like medium in real life space. The diameter of the concentrated load tool is 1 mm or more. This shows the environment applied as a concentrated load in the real life space. As shown in FIG. 18, the film-like medium is deformed depending on the concentrated load and has a cross-sectional state as shown in FIG. FIG. 19 shows the relationship between the concentrated load resistance and the size of a semiconductor chip having a thickness of 50 microns obtained experimentally in such a state. In a real life space, the extent to which a person presses with a ball-point pen is 700 g, and if the criterion is that it can withstand 1 kg against the concentrated load, from FIG. 19, if the semiconductor chip size of the semiconductor is 0.5 mm or less, the concentrated load The inventor has found that a strong region, 0.5 mm or more, can be separated as a weak region against concentrated load. Based on this fact, the planar dimension of the semiconductor chip is 0.5 mm or less on the long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna to transmit multiple bits of information. It is a technical restriction to produce various token device media for preventing counterfeiting as a semiconductor device characterized in that the semiconductor chip is produced with a thickness of 50 microns or less. It is a necessary requirement and is considered to be a constituent part of the present invention.

図20A、図20Bは本発明の別の実施例である。フィルム状媒体204にある点字用突起201の中にはアンテナ203がついた半導体チップ202がある。点字用突起部分は各種トークンデバイス媒体などに添付されるが、半導体チップサイズは0.5mm以下であれば、突起部分におさめることが可能となる。このことによって半導体チップの実装部分の構造的強度改善に寄与することが可能となる。すなわち、半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップは点字用凸部内に存在することを特徴とする半導体装置とした偽造防止各種トークンデバイス媒体とすることにより信頼度の向上を図ることができる。   20A and 20B show another embodiment of the present invention. Among the Braille protrusions 201 on the film-like medium 204 is a semiconductor chip 202 with an antenna 203. Braille protrusions are attached to various token device media and the like, but if the semiconductor chip size is 0.5 mm or less, it can be included in the protrusions. This can contribute to improving the structural strength of the mounting portion of the semiconductor chip. That is, the planar dimension of the semiconductor chip is 0.5 mm or less on the long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna and sends out multiple bits of information. The reliability of the semiconductor chip can be improved by using various token device media for preventing counterfeiting as a semiconductor device characterized in that the semiconductor chip is present in the raised portion for Braille.

図21は本発明の別の実施例を示す。第1のアンテナ212に接続された第1の半導体チップ211と第2のアンテナ214に接続された第2の半導体チップ213がフィルム状媒体217に存在する。このとき、フィルム状媒体の表面には第1の暗号化記載領域215と第2の暗号化記載領域216がある。第1の半導体チップから送出される情報は第1の暗号化記載領域に数値または特殊なパターンによって印刷され、第2の半導体チップから送出される情報は第2の暗号化記載領域に数値または特殊なパターンによって印刷される。このことによって、どちらかの半導体チップが破壊されても偽造鑑定が可能となる。一般に、複数の半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、各半導体チップの情報は暗号化文様パターン化されて媒体上に印刷されていることを特徴とする半導体装置とする偽造防止各種トークンデバイス媒体を形成することによって信頼性のよい方法を提供することが可能となる。   FIG. 21 shows another embodiment of the present invention. A first semiconductor chip 211 connected to the first antenna 212 and a second semiconductor chip 213 connected to the second antenna 214 are present in the film-like medium 217. At this time, there are a first encryption description area 215 and a second encryption description area 216 on the surface of the film-like medium. Information sent from the first semiconductor chip is printed in the first encryption description area with a numeric value or a special pattern, and information sent from the second semiconductor chip is numeric or special in the second encryption description area. Printed with various patterns. As a result, forgery inspection is possible even if one of the semiconductor chips is destroyed. In general, the planar dimensions of a plurality of semiconductor chips have a long side of 0.5 mm or less, and the semiconductor chips are inserted into a paper or film-like medium with an antenna to transmit a plurality of bits of information. Providing a reliable method by forming various anti-counterfeit token device media as a semiconductor device, characterized in that the information of each semiconductor chip is printed on the medium in an encrypted pattern pattern It becomes possible to do.

図22は本発明の別の実施例を示している。第1のカバーフィルム221と第2のカバーフィルム224の間には、アンテナ226がアンテナパッド225に接続した構造を持つ半導体チップ223があって、当該の半導体チップは補強メタル222によって補強されている構造をもつ。補強メタルは弾性係数が大きい材料であることによって集中荷重に対して改善をもたらすことができる。補強メタルの厚さは厚いほうが望ましいが、フィルム状媒体の厚さ制限があって、限界がある。従って、補強メタルの厚さは半導体チップの厚さ以上が相当であって、それにより改善効果を得ることが可能である。補強メタルと半導体チップの接着は強力であることが望ましい。これは、薄い半導体チップの引っ張り応力を緩和するために必要なことである。本発明では、半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップよりも厚いメタルが当該の半導体チップに接着されていることを特徴とする半導体装置とする偽造防止各種トークンデバイス媒体とすることにより信頼性にすぐれた方法を提供することが可能となる。   FIG. 22 shows another embodiment of the present invention. Between the first cover film 221 and the second cover film 224, there is a semiconductor chip 223 having a structure in which an antenna 226 is connected to an antenna pad 225. The semiconductor chip is reinforced by a reinforcing metal 222. It has a structure. Reinforcing metal is a material with a large elastic modulus, so that it can improve against concentrated loads. Although it is desirable that the thickness of the reinforcing metal is thick, there is a limit due to the limitation of the thickness of the film-like medium. Accordingly, the thickness of the reinforcing metal is substantially equal to or greater than the thickness of the semiconductor chip, and thereby an improvement effect can be obtained. It is desirable that adhesion between the reinforcing metal and the semiconductor chip is strong. This is necessary to relieve the tensile stress of the thin semiconductor chip. In the present invention, the semiconductor chip has a planar dimension of 0.5 mm or less in the long side, and the semiconductor chip is inserted into a paper or film-like medium with an antenna to transmit a plurality of bits of information. To provide a method having excellent reliability by using various token device media for preventing counterfeiting as a semiconductor device characterized in that a metal thicker than the semiconductor chip is bonded to the semiconductor chip. Is possible.

図23は本発明の別の実施例を示している。和紙繊維231は和紙の漉き込み網235上に漉き込み枠234に形状を整えられて多数存在する。この和紙繊維といっしょにアンテナ233付き半導体チップ232が漉き込まれるようにする。半導体チップが0.5mm以下にすれば繊維状の一部として扱い和紙の中に挿入することができる。この図では一つの半導体チップを代表的に示してあるが、複数の半導体チップを混ぜ合わせても本発明の範囲内である。すなわち、半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは和紙の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、当該の半導体チップは和紙を漉く時に和紙繊維の一部として扱われて和紙内部または表面に実装されることを特徴とする半導体装置による偽造防止の各種トークンデバイス媒体とすれば簡便な工程で実現できる手段を提供できる。   FIG. 23 shows another embodiment of the present invention. A number of Japanese paper fibers 231 are arranged on a Japanese paper paper net 235 so that the shape of the paper frame 234 is adjusted. The semiconductor chip 232 with the antenna 233 is inserted together with this Japanese paper fiber. If the semiconductor chip is 0.5 mm or less, it can be treated as a fibrous part and inserted into Japanese paper. In this figure, one semiconductor chip is representatively shown, but it is within the scope of the present invention to mix a plurality of semiconductor chips. That is, the planar dimension of the semiconductor chip is 0.5 mm or less in the long side, the semiconductor chip is inserted into a Japanese paper medium with an antenna, and sends out a plurality of bits of information. The semiconductor chip is treated as a part of the Japanese paper fiber when the Japanese paper is spread, and is mounted on or inside the Japanese paper. Can be provided.

図24の(a)より(g)は本発明の別の実施例を示す。図24の(a)はデバイス層シリコン241基板シリコンウエハ243の間に酸化膜層242をもつシリコンオンインシュレータウエハのデバイス作成完了した工程直後の断面図を示している。図24の(b)は続けて第1の支持シート244をウエハの主面側に貼り付けた工程直後の断面図を示している。図24の(c)は続けて、シリコンのみをエッチングする薬液たとえば水酸化カリウムなどによって基板シリコンを除去した工程の直後の断面図を示している。酸化膜層242は当該の薬液のエッチングストッパの役割をはたし、きわめて薄いたとえば0.1ミクロンから50ミクロンの薄さの半導体を得るのに有効である。図24の(d)は続けて第2の支持シート246がついた補強メタル245にとりつけた工程の直後の断面図を示している。図24の(e)は続けて第1の支持シートを除去した工程の直後の断面図を示している。図24の(f)は続けてフォトレジスト247を塗布、露光、現像した工程の直後の断面図を示している。マスクパターンは半導体チップを分離するライン状パターンである。図24の(g)は続けてエッチング技術によって、補強メタル、酸化膜層、デバイス層シリコンをエッチングして分離溝を形成した直後の断面図を示している。これらの工程によって、薄型で補強メタルがついた小型の半導体チップを効率よく、信頼性良く安定に作成することが可能となる。   24 (a) to 24 (g) show another embodiment of the present invention. FIG. 24A shows a cross-sectional view immediately after a device is completed on a silicon-on-insulator wafer having an oxide film layer 242 between a device layer silicon 241 substrate and a silicon wafer 243. FIG. 24B shows a cross-sectional view immediately after the step of attaching the first support sheet 244 to the main surface side of the wafer. FIG. 24C is a cross-sectional view immediately after the step of removing the substrate silicon with a chemical solution that etches only silicon, such as potassium hydroxide. The oxide film layer 242 serves as an etching stopper for the chemical solution, and is effective in obtaining a very thin semiconductor having a thickness of, for example, 0.1 to 50 microns. FIG. 24D shows a cross-sectional view immediately after the step of attaching to the reinforcing metal 245 with the second support sheet 246 attached. FIG. 24E shows a cross-sectional view immediately after the step of removing the first support sheet. FIG. 24F shows a cross-sectional view immediately after the step of applying, exposing, and developing the photoresist 247 in succession. The mask pattern is a line pattern for separating the semiconductor chips. FIG. 24G shows a cross-sectional view immediately after forming the isolation groove by etching the reinforcing metal, the oxide film layer, and the device layer silicon by the etching technique. By these steps, a thin semiconductor chip with a reinforcing metal can be efficiently and stably manufactured with high reliability.

図25は本発明の別の実施例を示す。整数倍折れ目線251が図のフィルム状媒体の平面図の長辺および短辺にそって存在する。この中にアンテナ253つき半導体チップ252を置く時、半導体チップの平面寸法が長辺0.5mm以下であって、当該の半導体チップは紙またはフィルム状の媒体の中にアンテナ付きの状態で挿入され複数ビットの情報を送出することを特徴とし、各半導体チップは当該媒体の整数倍の折りたたみ位置には配置しないことを特徴とする半導体装置とする偽造防止の各種トークンデバイス媒体などとすれば整数倍の位置で折り曲げても半導体チップがなく折り曲げによる破壊の確率が低減され信頼性の良い構造を提供することになる。   FIG. 25 shows another embodiment of the present invention. An integer multiple fold line 251 exists along the long side and the short side of the plan view of the film-like medium in the figure. When the semiconductor chip 252 with the antenna 253 is placed therein, the planar dimension of the semiconductor chip is 0.5 mm or less in the long side, and the semiconductor chip is inserted into the paper or film medium with the antenna. It is characterized by sending multiple bits of information, and each semiconductor chip is not placed at a folding position that is an integral multiple of the medium. Even if it is bent at this position, there is no semiconductor chip, the probability of breakage due to bending is reduced, and a highly reliable structure is provided.

図26A、図26Bを用いて、本発明の別の実施例を説明する。本実施例は、ISO/IEC14443に準拠した近接型の非接触ICカードに本発明を適用したものであり、図26Aはアンテナコイル9002が形成されたカード状配線基板9003にメモリと通信制御機能を内蔵した1個のIC半導体チップ9001が実装された状態をIC半導体チップのデバイスが形成されていない側から見た図、図26Bは完成したカードの図26AのA−B線における半導体チップ部分の断面図である。   Another embodiment of the present invention will be described with reference to FIGS. 26A and 26B. In this embodiment, the present invention is applied to a proximity non-contact IC card conforming to ISO / IEC14443. FIG. 26A shows a memory and communication control function on a card-like wiring board 9003 on which an antenna coil 9002 is formed. FIG. 26B is a view of a state in which a single IC semiconductor chip 9001 is mounted as viewed from the side where the IC semiconductor chip device is not formed, and FIG. 26B is a semiconductor chip portion of the completed card taken along line AB of FIG. 26A. It is sectional drawing.

本実施例では、コイル9002が形成された配線基板9003に、電極バンプ9004がコイルと対向するフェースダウン方向でIC半導体チップ9001が搭載されている。配線基板9003はPET(ポリエチレンテレフタレート)よりなり、導電性ペーストのスクリーン印刷でコイル9002が形成してある。電極バンプ9004とコイル9002の接続には異方導電性接着剤9005を用いた。異方導電性接着剤は、接着剤層中に導電性微粒子を分散させたものであり、電極バンプ9004とコイル9002の対向部分は両者の間に挟まれた導電性微粒子を介して電気的に接続されるが、導電性微粒子が分散されているため、対向していない電極バンプやコイル配線の間で電気的短絡が発生することはない。ここで、IC半導体チップ9001のサイズは0.3mm、厚さは約30μmであり、デバイスが形成されたSiウエハの裏面を、機械的研磨と化学的研磨の併用によって研磨して薄型化した後、ダイシングを行なって薄型IC半導体チップを得た。IC半導体チップ9001のデバイスが形成されていない側には、PETよりなるカード表面層9006が設けられており、IC半導体チップ9001と樹脂層9007を2層のPETで挟む形のラミネート構造でカードを形成した。   In this embodiment, an IC semiconductor chip 9001 is mounted on a wiring substrate 9003 on which a coil 9002 is formed in a face-down direction where an electrode bump 9004 faces the coil. The wiring substrate 9003 is made of PET (polyethylene terephthalate), and a coil 9002 is formed by screen printing of a conductive paste. An anisotropic conductive adhesive 9005 was used to connect the electrode bump 9004 and the coil 9002. The anisotropic conductive adhesive is obtained by dispersing conductive fine particles in an adhesive layer, and an opposing portion of the electrode bump 9004 and the coil 9002 is electrically connected through the conductive fine particles sandwiched therebetween. Although connected, since conductive fine particles are dispersed, an electrical short circuit does not occur between electrode bumps and coil wirings that are not opposed to each other. Here, the size of the IC semiconductor chip 9001 is 0.3 mm, the thickness is about 30 μm, and the back surface of the Si wafer on which the device is formed is polished and thinned by a combination of mechanical polishing and chemical polishing. Then, dicing was performed to obtain a thin IC semiconductor chip. A card surface layer 9006 made of PET is provided on the side of the IC semiconductor chip 9001 where no device is formed, and the card has a laminated structure in which the IC semiconductor chip 9001 and the resin layer 9007 are sandwiched between two layers of PET. Formed.

本実施例では、半導体チップ面積が小さいことと厚さが薄いこと、並びに異方導電性接着剤によって印刷コイルに接続していることから、曲げと点圧に対して強く、且つ薄型化が可能で低コストの非接触ICカードが得られる。   In this embodiment, the semiconductor chip area is small, the thickness is thin, and the printed coil is connected by an anisotropic conductive adhesive, so it is strong against bending and point pressure and can be thinned. A low-cost non-contact IC card can be obtained.

図27A、図27Bは、本発明による半導体装置の別の実施例を示す図であり、図27Aは平面図、図27Bは半導体チップ部分の断面図である。本実施例では、IC半導体チップ9011のデバイスが形成された側と裏面に蒸着によって形成されたAuバンプ9013が各1個設けられ、バンプ9013がSnメッキしたCuよりなる短冊状のアンテナ9012に接続されている。IC半導体チップ9011はその端部がアンテナの両面よりも突出しておらず、主面がアンテナ9012の主面に対して傾斜した形で接続されている。IC半導体チップ9011の周囲は樹脂9014で充填されており、一対のアンテナの間にIC半導体チップが埋め込まれた形で全体が平坦な短冊状をなしている。   27A and 27B are diagrams showing another embodiment of the semiconductor device according to the present invention. FIG. 27A is a plan view and FIG. 27B is a cross-sectional view of a semiconductor chip portion. In this embodiment, one Au bump 9013 formed by vapor deposition is provided on each of the IC semiconductor chip 9011 on the side where the device is formed and the back surface, and the bump 9013 is connected to a strip-shaped antenna 9012 made of Sn-plated Cu. Has been. The end portion of the IC semiconductor chip 9011 does not protrude from both sides of the antenna, and the main surface is connected so as to be inclined with respect to the main surface of the antenna 9012. The periphery of the IC semiconductor chip 9011 is filled with a resin 9014, and the whole of the IC semiconductor chip 9011 has a flat strip shape in which the IC semiconductor chip is embedded between a pair of antennas.

本実施例で用いたIC半導体チップ9011の大きさは0.25mm、厚さはAuバンプを含めて約50μmであり、アンテナ9012の厚さは0.15mmである。IC半導体チップ9011の主面とアンテナ9012のなす度は約30度とすることでIC半導体チップがアンテナ面から突出しない構造としてあり、アンテナ9012の幅はIC半導体チップ9011の幅より大きくしてある。
本実施例では、IC半導体チップ全体をダイポールアンテナの厚さの中に埋め込んでいることから極めて平坦性の良い半導体装置が得られ、IC半導体チップのサイズが小さいことから傾斜した構造でも全体を薄くすることが可能である。なお、本実施例による半導体装置は単体で使用しても良いが、図27に示した短冊状の半導体装置をさらに別の基材の中に埋め込んで、例えば通常のクレジットカードサイズ等とすることも可能である。
The size of the IC semiconductor chip 9011 used in this embodiment is 0.25 mm, the thickness is about 50 μm including the Au bump, and the thickness of the antenna 9012 is 0.15 mm. The IC semiconductor chip 9011 has a structure in which the main surface of the IC semiconductor chip 9011 and the antenna 9012 are approximately 30 degrees so that the IC semiconductor chip does not protrude from the antenna surface. The width of the antenna 9012 is larger than the width of the IC semiconductor chip 9011. .
In this embodiment, since the entire IC semiconductor chip is embedded in the thickness of the dipole antenna, a semiconductor device with extremely good flatness can be obtained, and since the size of the IC semiconductor chip is small, the entire structure is thinned even in an inclined structure. Is possible. The semiconductor device according to the present embodiment may be used alone, but the strip-shaped semiconductor device shown in FIG. 27 is embedded in another base material to obtain, for example, a normal credit card size. Is also possible.

図28Aより図28Eは、本発明による半導体装置の別の実施例とその製造方法を示す図である。本実施例では、図28Aの平面図と図28Bの断面図に示した様に、IC半導体チップ9021のデバイスが形成された側の面に2つのバンプ9023が形成されており、それぞれアンテナ9022と異方導電性接着剤9024で接続されている。Cuよりなる短冊状のアンテナ9022は幅がIC半導体チップ9021の幅よりも狭くしてある。   28A to 28E are views showing another embodiment of the semiconductor device according to the present invention and a method for manufacturing the same. In this embodiment, as shown in the plan view of FIG. 28A and the cross-sectional view of FIG. 28B, two bumps 9023 are formed on the surface of the IC semiconductor chip 9021 on which the device is formed. They are connected by an anisotropic conductive adhesive 9024. The strip-shaped antenna 9022 made of Cu is narrower than the width of the IC semiconductor chip 9021.

本実施例による半導体装置の製造では、アンテナ部材を、図28Cに示した様に多数のアンテナ9022が並んだ状態でアンテナフレーム9025に接続されたリードフレーム構造に加工した。ここで隣接するアンテナのピッチはSiウエハ上に形成されたIC半導体チップ9021のピッチと等しく、対向するアンテナの間隔はIC半導体チップに接続されるべき状態の一対のアンテナの間隔に等しい。図28Dは、アンテナ9022とIC半導体チップ9021を接続するために前記リードフレーム状のアンテナ部材とLSIウエハ9026を重ねた状態を示す。LSIウエハ9026は所定のシートフレーム9028に張られた支持シートに接着された状態で、ダイシングによってそれぞれのIC半導体チップに分離されている。この状態でアンテナ部材は支持シート上の所定の一列のIC半導体チップ上でそれぞれのアンテナの先端部がIC半導体チップのバンプ上に配置されるように位置合わせをする。図28Eは、アンテナ9022とIC半導体チップ9021を接続する状態の図28DのA−B線における断面構造を示す図である。支持シート9027上に接着されたIC半導体チップ9021のうち、図の左端のIC半導体チップ上に、アンテナフレーム9025で支えられたアンテナ9022の先端部を合わせ、加熱/加圧装置9029によって、IC半導体チップ上のバンプ9023とアンテナ9022を異方導電性接着剤9024で接続する。所定の時間加熱/加圧を行った後加圧を終了すると、IC半導体チップ9021と支持シート9027は熱によって剥離され、IC半導体チップが支持シートから分離されてアンテナに接続された状態となる。ここで、加熱/加圧装置9029は図の紙面に垂直な方向に長い構造をしており、以上に述べた接続工程において、支持シート上の一列の有効半導体チップ全てが同時にアンテナに接続され、その後、アンテナ9022をアンテナフレーム9025から図のC−D及びC−Dで切断することでダイポールアンテナが接続されたIC半導体チップが完成する。なお、図28Eにおいて接続される半導体チップより左側の半導体チップは既にアンテナに接続されて分離済みであり、本工程に続いて、図の左から2番目のIC半導体チップとそれと列をなす複数のIC半導体チップのアンテナ接続が行われる。   In the manufacture of the semiconductor device according to this example, the antenna member was processed into a lead frame structure connected to the antenna frame 9025 in a state where a large number of antennas 9022 are arranged as shown in FIG. 28C. Here, the pitch of adjacent antennas is equal to the pitch of the IC semiconductor chip 9021 formed on the Si wafer, and the distance between the opposing antennas is equal to the distance between a pair of antennas to be connected to the IC semiconductor chip. FIG. 28D shows a state in which the lead frame-shaped antenna member and the LSI wafer 9026 are overlapped in order to connect the antenna 9022 and the IC semiconductor chip 9021. The LSI wafer 9026 is separated into respective IC semiconductor chips by dicing in a state where the LSI wafer 9026 is bonded to a support sheet stretched on a predetermined sheet frame 9028. In this state, the antenna member is aligned so that the tip of each antenna is arranged on the bump of the IC semiconductor chip on a predetermined row of IC semiconductor chips on the support sheet. FIG. 28E is a diagram showing a cross-sectional structure taken along line AB of FIG. 28D in a state where the antenna 9022 and the IC semiconductor chip 9021 are connected. Of the IC semiconductor chip 9021 bonded onto the support sheet 9027, the tip of the antenna 9022 supported by the antenna frame 9025 is aligned with the IC semiconductor chip at the left end of the figure, and the IC semiconductor is heated by the heating / pressurizing device 9029. A bump 9023 on the chip and the antenna 9022 are connected by an anisotropic conductive adhesive 9024. When the pressurization is finished after heating / pressurizing for a predetermined time, the IC semiconductor chip 9021 and the support sheet 9027 are separated by heat, and the IC semiconductor chip is separated from the support sheet and connected to the antenna. Here, the heating / pressurizing device 9029 has a structure that is long in a direction perpendicular to the drawing sheet. In the connection step described above, all the rows of effective semiconductor chips on the support sheet are simultaneously connected to the antenna, After that, the antenna 9022 is cut from the antenna frame 9025 at CD and CD in the drawing to complete an IC semiconductor chip to which the dipole antenna is connected. Note that the semiconductor chip on the left side of the semiconductor chip to be connected in FIG. 28E has already been connected to the antenna and has been separated, and following this step, the second IC semiconductor chip from the left of the figure and a plurality of columns forming a row with it are arranged. The antenna connection of the IC semiconductor chip is performed.

以上に述べたように、本実施例では、アンテナ9022の幅がIC半導体チップ9021の幅よりも狭いことからSiウエハ上に形成された列状の複数のIC半導体チップを同時にアンテナに接続することが可能であり、製造工程のスループットが大きく低コストであるという利点が得られる。なお、本実施例の図28A、図28Bで示した構造をさらに樹脂やその他の基材に埋め込んで使用することも可能である。   As described above, in this embodiment, since the width of the antenna 9022 is narrower than the width of the IC semiconductor chip 9021, a plurality of columnar IC semiconductor chips formed on the Si wafer are simultaneously connected to the antenna. It is possible to obtain the advantage that the throughput of the manufacturing process is large and the cost is low. It is also possible to use the structure shown in FIGS. 28A and 28B of this embodiment by being embedded in a resin or other base material.

図29Aより図29Dは、本発明による半導体装置の別の実施例とその製造方法を示す図である。本実施例では、図29Aに示した様に、IC半導体チップ9031のデバイスが形成された側の面とデバイスが形成されていない裏面にそれぞれバンプ9033が形成されており、それぞれアンテナ9032とハンダ9034で接続されている。Cu被覆した鉄よりなる細線状のアンテナ9032はIC半導体チップ9021との接続部において太くなっているがその断面積はIC半導体チップ9021の面積よりも小さくしてある。   29A to 29D are diagrams showing another embodiment of the semiconductor device according to the present invention and a method for manufacturing the same. In this embodiment, as shown in FIG. 29A, bumps 9033 are formed on the surface of the IC semiconductor chip 9031 on which the device is formed and the back surface on which the device is not formed, respectively, and antenna 9032 and solder 9034, respectively. Connected with. The thin wire antenna 9032 made of iron coated with Cu is thick at the connection portion with the IC semiconductor chip 9021, but its cross-sectional area is smaller than the area of the IC semiconductor chip 9021.

本実施例による半導体装置の製造では、アンテナ部材を、図29Cに示した様に多数のアンテナ9032が2次元状に並んだ状態で、アンテナ支持具9038に設けられた穴に挿入する。ここでアンテナの配置はSiウエハ上に形成されたIC半導体チップ9031の配列と等しい。図29Bは、IC半導体チップ9021が形成されたLSIウエハ9035を示しており、LSIウエハ9035は所定のシートフレーム9037に張られた支持シート9036に接着された状態で、ダイシングによってそれぞれのIC半導体チップに分離されている。図29Dに、図29BのLSIウエハと図29Cのアンテナを対向する形で配置した状態の断面図を示す。アンテナ9032は、アンテナ支持具9038に設けられた穴を貫通しているが、IC半導体チップに接続される太い部分は穴よりも径が大きいためにアンテナが支持具から抜け落ちることはない。この状態で各アンテナ部材は支持シート9036に接着されたIC半導体チップ9031にそれぞれ対向するように位置合わせをする。次に図に示していない加熱/加圧装置によって、IC半導体チップ上のバンプ9033とアンテナ9032をハンダ9034で接続する。所定の時間加熱/加圧を行った後加圧を終了すると、IC半導体チップ9031と支持シート9036は熱によって剥離され、IC半導体チップが支持シートから分離されてアンテナに接続された状態となる。以上に述べた接続工程において、支持シート上の有効半導体チップ全ての一方の面が同時にアンテナに接続される。その後、同様に2次元状に配列されたアンテナをIC半導体チップの他方の面に同時に接続する。この工程では、アンテナを図29Dとは逆の向きにして位置合わせを行う必要があることから支持体に平行な磁石を用いてアンテナが抜け落ちることを防止した。   In the manufacture of the semiconductor device according to the present embodiment, the antenna member is inserted into a hole provided in the antenna support 9038 in a state where a large number of antennas 9032 are arranged two-dimensionally as shown in FIG. 29C. Here, the arrangement of the antennas is equal to the arrangement of the IC semiconductor chips 9031 formed on the Si wafer. FIG. 29B shows an LSI wafer 9035 on which an IC semiconductor chip 9021 is formed. The LSI wafer 9035 is bonded to a support sheet 9036 stretched on a predetermined sheet frame 9037, and each IC semiconductor chip is diced by dicing. Have been separated. FIG. 29D is a cross-sectional view showing a state where the LSI wafer of FIG. 29B and the antenna of FIG. 29C are arranged to face each other. Although the antenna 9032 passes through a hole provided in the antenna support 9090, the thick portion connected to the IC semiconductor chip has a diameter larger than that of the hole, so that the antenna does not fall out of the support. In this state, each antenna member is positioned so as to face the IC semiconductor chip 9031 bonded to the support sheet 9036. Next, the bump 9033 on the IC semiconductor chip and the antenna 9032 are connected by solder 9034 by a heating / pressurizing device not shown in the drawing. When the pressurization is completed after heating / pressurizing for a predetermined time, the IC semiconductor chip 9031 and the support sheet 9036 are peeled off by heat, and the IC semiconductor chip is separated from the support sheet and connected to the antenna. In the connection process described above, one surface of all the effective semiconductor chips on the support sheet is simultaneously connected to the antenna. Thereafter, antennas arranged in a two-dimensional manner are simultaneously connected to the other surface of the IC semiconductor chip. In this step, since it is necessary to align the antenna in the direction opposite to that shown in FIG. 29D, the antenna is prevented from falling off using a magnet parallel to the support.

以上に述べたように、本実施例では、アンテナ9032の断面積がIC半導体チップ9031の面積よりも小さいことからSiウエハ上に形成された面状の複数のIC半導体チップを同時にアンテナに接続することが可能であり、製造工程のスループットが大きく低コストであるという利点が得られる。なお、本実施例の図29Aで示した構造をさらに樹脂やその他の基材に埋め込んで使用することも可能である。   As described above, in this embodiment, since the cross-sectional area of the antenna 9032 is smaller than the area of the IC semiconductor chip 9031, a plurality of planar IC semiconductor chips formed on the Si wafer are simultaneously connected to the antenna. And has the advantage of a high manufacturing process throughput and low cost. Note that the structure shown in FIG. 29A of this embodiment can be used by being further embedded in a resin or other base material.

各種トークンデバイス媒体等の偽造に関して対策を配慮するなら、偽造方法が容易であるかどうかに技術的付加価値が存在すると考える。従来例では金属のパターンを各種トークンデバイス媒体に封入することが述べられているが、この方法では、パターン作成法が容易であるばかりでなく、偽造方法を推奨するに近い危険性を有している。偽造防止技術は安全性を向上する使命と同時に信頼性を高めてしまうのでので、高度の偽造に対してしては全くノーガードとなるおそれがあって、安易な偽造防止技術は逆に偽造を増加させる作用をもつことを深く思料する必要がある。この場合、金属のパターン作成の技術レベルであるが、検出技術がメタルの有無である以上、開封して精密に調査すれば高度の技術が不要で解明できることは自明である。すなわち、金属のパターン有無が必要条件であるのでその実現手段を選択することは通常の技術レベルで十分可能である。本発明では各種トークンデバイス媒体などの偽造防止のため半導体チップを使いまた暗号化技術を併用しまた乱数発生手法をもちまた実用的な構造を経済的に実現できる手だてを示すことに前記の課題解決の効果を見出すことができる。   If measures against counterfeiting of various token device media and the like are taken into consideration, it is considered that there is a technical added value as to whether the forgery method is easy. In the conventional example, it is stated that the metal pattern is encapsulated in various token device media, but this method not only facilitates the pattern creation method, but also has a risk of nearly recommending a forgery method. Yes. Anti-counterfeiting technology increases reliability at the same time as a mission to improve safety, so there is a risk that it will be completely no guard against advanced counterfeiting, and easy anti-counterfeiting technology increases counterfeiting It is necessary to think deeply that it has an action to make. In this case, although it is the technical level of metal pattern creation, since the detection technology is the presence or absence of metal, it is obvious that it can be clarified without opening a high level of technology if it is opened and examined precisely. That is, since the presence or absence of a metal pattern is a necessary condition, it is sufficiently possible to select the means for realizing it at a normal technical level. The present invention solves the above-mentioned problem by showing a means of using a semiconductor chip to prevent counterfeiting of various token device media, using an encryption technique, using a random number generation method, and realizing a practical structure economically. Can find the effect.

紙というものについて機械的強度と半導体チップの強度についてさらに深い検討を要するものと考える。従来例の構造が厚さ100ミクロン以下の構成を考えてみれば、全く機械的応力がないかあるかによって課題の捕らえかたが全く異なる。すなわち、薄い紙状の媒体に半導体チップを実装することは異なる制約条件を明確にする必要があって、このことは深い考察によって意識的に明言するする価値があるが従来開示例で意識的認識に不足している。半導体チップの厚さ、サイズへの検討が必要となる。たとえば、1mmの半導体チップが100ミクロン厚さの紙で通常の使用レベルに耐えていけるかどうかは構造上作成できるかどうかではなく使用に耐えられるかの観点が必要である。本発明によればこれらの課題を解決する効果をえることができる。
半導体チップの周辺はダイアモンドブレードによってダイシングされた半導体チップが使用されるので外部からの応力が半導体チップに加わると半導体チップ周辺に応力が集中すると亀裂などの割れが発生し、半導体チップの一部またはすべての機能が喪失する。紙などの薄い媒体に半導体チップが封入される場合は曲げや集中荷重の応力が印加され易いので、半導体チップの周辺のわずかなチッピングすなわち欠けがあっても半導体チップの破壊につながる課題が存在する。この観点からの深い考察が従来の構造ではない。本発明によればこれらの課題を解決する効果をえることができる。
金のバンプをもつことと半導体チップの周辺に異方導電接着剤または導電接着剤に対する副作用すなわち、縦構造寸法の金バンプの存在による増大や、半導体チップ周辺でのショートに対するする配慮がない。このことによって薄い金バンプを含む半導体チップの構成によって曲げに強い構造を得ることを妨げている課題が存在する。本発明によればこれらの課題を解決する効果を得ることができる。
I think that it is necessary to further examine the mechanical strength and the strength of the semiconductor chip for paper. Considering a structure in which the structure of the conventional example has a thickness of 100 microns or less, how to catch the problem is completely different depending on whether there is any mechanical stress. In other words, mounting a semiconductor chip on a thin paper-like medium requires clarification of different constraints, and this is worth consciously clarifying with deep consideration, but it is consciously recognized in the conventional disclosure examples. Is lacking. It is necessary to consider the thickness and size of the semiconductor chip. For example, whether or not a 1 mm semiconductor chip can withstand a normal use level with a paper having a thickness of 100 microns requires whether it can withstand use, not whether it can be made structurally. According to the present invention, the effect of solving these problems can be obtained.
Since a semiconductor chip diced by a diamond blade is used around the semiconductor chip, if stress from the outside is applied to the semiconductor chip, cracks such as cracks occur when stress concentrates around the semiconductor chip. All functions are lost. When a semiconductor chip is encapsulated in a thin medium such as paper, the stress of bending or concentrated load is likely to be applied, so there is a problem that leads to destruction of the semiconductor chip even if there is slight chipping or chipping around the semiconductor chip. . Deep consideration from this point of view is not the conventional structure. According to the present invention, the effect of solving these problems can be obtained.
There are no considerations for having gold bumps and side effects on the anisotropic conductive adhesive or conductive adhesive around the semiconductor chip, that is, increase due to the presence of gold bumps in the vertical structure dimension, and short circuit around the semiconductor chip. As a result, there is a problem that prevents the structure of a semiconductor chip including thin gold bumps from obtaining a structure resistant to bending. According to the present invention, the effect of solving these problems can be obtained.

本発明は紙またはフィルム状の媒体、たとえば各種トークンデバイス媒体、有価証券、各種金券、重要ドキュメント、ICカード、プリペイドカードなどの偽造防止に用いて有用である。更には、半導体チップを活用したバッテリレス非接触認識方式の実現することが可能とする。   The present invention is useful for preventing counterfeiting of paper or film-like media such as various token device media, securities, various cash vouchers, important documents, IC cards, prepaid cards and the like. Furthermore, it is possible to realize a batteryless non-contact recognition method using a semiconductor chip.

図1は本発明の実施例を示す図面である。FIG. 1 shows an embodiment of the present invention. 図2は本発明の実施例を示す図面である。FIG. 2 shows an embodiment of the present invention. 図3は本発明の実施例を示す図面である。FIG. 3 is a view showing an embodiment of the present invention. 図4は従来の実施例を示す図面である。FIG. 4 shows a conventional embodiment. 図5は本発明の実施例を示す図面である。FIG. 5 is a view showing an embodiment of the present invention. 図6は本発明の実施例を示す図面である。FIG. 6 shows an embodiment of the present invention. 図7は従来の実施例を示す図面である。FIG. 7 shows a conventional embodiment. 図8は本発明の実施例を示す図面である。FIG. 8 shows an embodiment of the present invention. 図9Aは本発明の実施例を示す平面図である。FIG. 9A is a plan view showing an embodiment of the present invention. 図9Bは本発明の実施例を示す断面図である。FIG. 9B is a cross-sectional view showing an embodiment of the present invention. 図10は本発明の実施例を示す図面である。FIG. 10 shows an embodiment of the present invention. 図11Aは本発明の実施例での電磁波の波形を示す図である。FIG. 11A is a diagram showing a waveform of an electromagnetic wave in the example of the present invention. 図11Bは本発明の実施例の回路ブロックを示す図面である。FIG. 11B is a diagram showing a circuit block according to an embodiment of the present invention. 図12は本発明の実施例を示す図面である。FIG. 12 shows an embodiment of the present invention. 図13は本発明の実施例を示す図面である。FIG. 13 shows an embodiment of the present invention. 図14は本発明のフィルムロールの状態の例を示す図面である。FIG. 14 is a drawing showing an example of the state of the film roll of the present invention. 図15Aは半導体チップがフィルム状媒体の中に分散している状態を示す図である。FIG. 15A is a diagram showing a state in which semiconductor chips are dispersed in a film-like medium. 図15Bは半導体チップがアンテナを搭載している状態を示す図面である。FIG. 15B is a diagram showing a state in which the antenna is mounted on the semiconductor chip. 図16は本発明の実施例を示す図面である。FIG. 16 shows an embodiment of the present invention. 図17は本発明の実施例を示す図面である。FIG. 17 shows an embodiment of the present invention. 図18は本発明の実施例を示す図面である。FIG. 18 shows an embodiment of the present invention. 図19は本発明の根拠の例を示す図面である。FIG. 19 shows an example of the basis of the present invention. 図20Aは本発明の実施例を示す平面面である。FIG. 20A is a plan view showing an embodiment of the present invention. 図20Bは図20Aに対応する断面図である。20B is a cross-sectional view corresponding to FIG. 20A. 図21は本発明の実施例を示す図面である。FIG. 21 shows an embodiment of the present invention. 図22は本発明の実施例を示す断面図である。FIG. 22 is a sectional view showing an embodiment of the present invention. 図23は本発明の実施例を示す平面図である。FIG. 23 is a plan view showing an embodiment of the present invention. 図24は本発明の実施例を示す図面である。FIG. 24 shows an embodiment of the present invention. 図25は本発明の実施例を示す平面図である。FIG. 25 is a plan view showing an embodiment of the present invention. 図26Aは本発明の実施例を示す平面図である。FIG. 26A is a plan view showing an embodiment of the present invention. 図26Bは図26Aの実施例の断面図である。FIG. 26B is a cross-sectional view of the embodiment of FIG. 26A. 図27Aは本発明の実施例を示す平面図である。FIG. 27A is a plan view showing an embodiment of the present invention. 図27Bは半導体チップの部分断面図である。FIG. 27B is a partial cross-sectional view of the semiconductor chip. 図28Aは本発明の実施例の平面図である。FIG. 28A is a plan view of an embodiment of the present invention. 図28Bは図28Aの実施例の断面図である。FIG. 28B is a cross-sectional view of the embodiment of FIG. 28A. 図28Cはアンテナフレームを示す平面図である。FIG. 28C is a plan view showing the antenna frame. 図28Dはアンテナ部材とLSIウエハを重ねた状態を上方から見た図である。FIG. 28D is a view of the antenna member and the LSI wafer as viewed from above. 図28Eはアンテナと半導体チップを接続する状態を示す断面図である。FIG. 28E is a cross-sectional view showing a state in which the antenna and the semiconductor chip are connected. 図29Aは本発明の実施例を説明する断面図である。FIG. 29A is a cross-sectional view illustrating an embodiment of the present invention. 図29BはLSIウエハを示す平面図である。FIG. 29B is a plan view showing an LSI wafer. 図29Cはアンテナの配置状態を示す平面図である。FIG. 29C is a plan view showing an antenna arrangement state. 図29DはLSIウエハとアンテナを対向させた状態を示す断面図である。FIG. 29D is a cross-sectional view showing a state in which the LSI wafer and the antenna face each other.

符号の説明Explanation of symbols

11…半導体チップ側壁酸化膜、12…デバイス層シリコン、13…パッド、14…裏面酸化膜、15…半導体チップ側壁酸化膜、16…接着樹脂、17…アンテナ配線、18…基板、19…導電粒子、19a…導電粒子、21…パッド、22…デバイス層シリコン、23…酸化膜層、24…シリコン基板、25…支持テープ、26…フォトレジスト、27…エッチング溝、28…エキスパンドした支持テープ、29…ギャップ、30…接着層、31…パッド、32…メモリマット、33…読み出し回路、34…セレクタ回路、35…半導体チップ側壁酸化膜、36…送受信回路、37…スルーホール、38…電源回路、39…乱数発生用小パッド、39a…乱数発生回路、41…チッピング、42…割れ、43…パッド、44…半導体チップ、45…接着樹脂、46…導電粒子、47…アンテナ配線、48…導電粒子、49…基板、51…半導体チップ、52…アンテナ、53…フィルム状媒体、55…容量を形成するアンテナ電極1、56…容量を形成するアンテナ電極2、57…容量を形成するアンテナ電極358…容量を形成するアンテナ電極4、61…接着樹脂、62…裏面酸化膜、63…デバイスシリコン層、64…側壁酸化膜、65…導電粒子、66…表面酸化膜、67…導電粒子、68…タングステンパッド、69…アンテナ配線、71…接着樹脂、72…デバイスシリコン層、73…アルミパッド、74…表面酸化膜、75…導電粒子、76…金パッド、77…導電粒子、78…アンテナ配線、79…絶縁物、81…媒体表面印刷パターン、82…半導体チップ、83…フィルム状媒体、91…半導体チップ、92…導電粒子、93…小パッド、94…接着樹脂、95…アンテナ配線、96…基板、97…書き込み可能メモリ領域、111…n番目のクロック、112…n番目のデータ、113…n+1番目のクロック、114…n+1番目のデータ、115…アンテナ、116…整流器、117…ROM、118…半導体チップ、119…カウンタ、119a…セレクタ、121…第1の半導体チップ、122…アンテナ、123…第2の半導体チップ、124…フィルム状媒体、131…半導体チップ、132…暗号化物理情報記入欄、133…フィルム状媒体、141…第1のカバーフィルムロール、142…半導体チップ、143…第2のカバーフィルム、144…第2のカバーフィルムロール、145…第1のカバーフィルム、146…巻き取りロール、151…半導体チップ、152…フィルム状媒体、154…アンテナ、161…第1のアンテナ用パッド、162…第2のアンテナ用パッド、163…アンテナコイル、164…第1のスルーホール、165…第2のスルーホール、171…テーパ状コーナ、181…集中荷重ツール、182…フィルム状媒体、183…半導体チップ、184…シリコンラバー、185…鋼板、201…点字用突起、202…半導体チップ、203…アンテナ、204…フィルム状媒体、211…第1の半導体チップ、212…第1のアンテナ、213…第2の半導体チップ、214…第2のアンテナ、215…第1の暗号化記載領域、216…第2の暗号化記載領域、217…フィルム状媒体、221…第1のカバーフィルム、222…補強メタル、223…半導体チップ、224…第2のカバーフィルム、225…アンテナ用パッド、226…アンテナ、231…和紙繊維、232…半導体チップ、233…アンテナ、234…漉き込み用枠、235…漉き込み網、241…デバイス層シリコン、242…酸化膜層、243…基板シリコンウエハ、244…第1の支持シート、245…補強メタル、246…第2の支持シート、247…フォトレジスト、248…エッチング溝、251…整数倍折れ目線、252…半導体チップ、253…アンテナ、9001…IC半導体チップ、9002…コイル、9003…配線基板、9004…電極バンプ、9005…異方導電性接着剤、9006…表面層、9007…樹脂層、9011…IC半導体チップ、9012…アンテナ、9013…バンプ、9014…樹脂、9021…IC半導体チップ、9022…アンテナ、9023…バンプ、9024…異方導電性接着剤、9025…アンテナフレーム、9026…ウエハ、9027…支持シート、9028…シートフレーム、9029…加熱/加圧装置、9031…IC半導体チップ、9032…アンテナ、9033…バンプ、9034…ハンダ、9035…ウエハ、9036…支持シート、9037…シートフレーム、9038…アンテナ支持体。 DESCRIPTION OF SYMBOLS 11 ... Semiconductor chip side wall oxide film, 12 ... Device layer silicon, 13 ... Pad, 14 ... Back surface oxide film, 15 ... Semiconductor chip side wall oxide film, 16 ... Adhesive resin, 17 ... Antenna wiring, 18 ... Substrate, 19 ... Conductive particle 19a ... conductive particles, 21 ... pad, 22 ... device layer silicon, 23 ... oxide layer, 24 ... silicon substrate, 25 ... support tape, 26 ... photoresist, 27 ... etching groove, 28 ... expanded support tape, 29 ... Gap, 30 ... Adhesive layer, 31 ... Pad, 32 ... Memory mat, 33 ... Read circuit, 34 ... Selector circuit, 35 ... Semiconductor chip side wall oxide film, 36 ... Transmission / reception circuit, 37 ... Through hole, 38 ... Power supply circuit, 39 ... Small pad for random number generation, 39a ... Random number generation circuit, 41 ... Chipping, 42 ... Crack, 43 ... Pad, 44 ... Semiconductor chip 45 ... adhesive resin, 46 ... conductive particles, 47 ... antenna wiring, 48 ... conductive particles, 49 ... substrate, 51 ... semiconductor chip, 52 ... antenna, 53 ... film-like medium, 55 ... antenna electrode 1 forming capacitance 56 ... Antenna electrode 2 for forming capacitance, 57 ... Antenna electrode 358 for forming capacitance ... Antenna electrode 4, 61 for forming capacitance ... Adhesive resin, 62 ... Backside oxide film, 63 ... Device silicon layer, 64 ... Side wall oxide film , 65 ... conductive particles, 66 ... surface oxide film, 67 ... conductive particles, 68 ... tungsten pad, 69 ... antenna wiring, 71 ... adhesive resin, 72 ... device silicon layer, 73 ... aluminum pad, 74 ... surface oxide film, 75 ... Conductive particles, 76 ... Gold pads, 77 ... Conductive particles, 78 ... Antenna wiring, 79 ... Insulator, 81 ... Media surface printed pattern, 82 ... Semiconductor chip DESCRIPTION OF SYMBOLS 83 ... Film-like medium, 91 ... Semiconductor chip, 92 ... Conductive particle, 93 ... Small pad, 94 ... Adhesive resin, 95 ... Antenna wiring, 96 ... Substrate, 97 ... Writable memory area, 111 ... Nth clock, 112 ... nth data, 113 ... n + 1th clock, 114 ... n + 1th data, 115 ... antenna, 116 ... rectifier, 117 ... ROM, 118 ... semiconductor chip, 119 ... counter, 119a ... selector, 121 ... first Semiconductor chip, 122 ... antenna, 123 ... second semiconductor chip, 124 ... film-like medium, 131 ... semiconductor chip, 132 ... encryption physical information entry column, 133 ... film-like medium, 141 ... first cover film roll, 142 ... Semiconductor chip, 143 ... Second cover film, 144 ... Second cover film roll DESCRIPTION OF SYMBOLS 145 ... 1st cover film, 146 ... Winding roll, 151 ... Semiconductor chip, 152 ... Film-like medium, 154 ... Antenna, 161 ... 1st antenna pad, 162 ... 2nd antenna pad, 163 ... Antenna coil, 164 ... first through hole, 165 ... second through hole, 171 ... tapered corner, 181 ... concentrated load tool, 182 ... film-like medium, 183 ... semiconductor chip, 184 ... silicon rubber, 185 ... steel plate 201 ... Braille projections, 202 ... Semiconductor chip, 203 ... Antenna, 204 ... Film-like medium, 211 ... First semiconductor chip, 212 ... First antenna, 213 ... Second semiconductor chip, 214 ... Second Antenna, 215... First encryption description area, 216... Second encryption description area, 217. 221 ... first cover film, 222 ... reinforcing metal, 223 ... semiconductor chip, 224 ... second cover film, 225 ... antenna pad, 226 ... antenna, 231 ... Japanese paper fiber, 232 ... semiconductor chip, 233 ... antenna, 234 ... Punching frame, 235 ... Punching net, 241 ... Device layer silicon, 242 ... Oxide film layer, 243 ... Substrate silicon wafer, 244 ... First support sheet, 245 ... Reinforcement metal, 246 ... Second support Sheet, 247 ... photoresist, 248 ... etching groove, 251 ... integer fold line, 252 ... semiconductor chip, 253 ... antenna, 9001 ... IC semiconductor chip, 9002 ... coil, 9003 ... wiring substrate, 9004 ... electrode bump, 9005 ... Anisotropic conductive adhesive, 9006 ... surface layer, 9007 ... resin layer, 9011 ... C semiconductor chip, 9012 ... antenna, 9013 ... bump, 9014 ... resin, 9021 ... IC semiconductor chip, 9022 ... antenna, 9023 ... bump, 9024 ... anisotropic conductive adhesive, 9025 ... antenna frame, 9026 ... wafer, 9027 ... Support sheet, 9028 ... seat frame, 9029 ... heating / pressurizing device, 9031 ... IC semiconductor chip, 9032 ... antenna, 9033 ... bump, 9034 ... solder, 9035 ... wafer, 9036 ... support sheet, 9037 ... seat frame, 9038 ... Antenna support.

Claims (18)

半導体チップの平面寸法が長辺0.5mm以下であって、
前記半導体チップはフィルム状の曲がる紙媒体の中にアンテナ付きの状態で挿入され、
複数ビットの情報を前記アンテナを介して送出し、
前記半導体チップは、前記紙媒体の中に紙繊維とともに漉き込まれることを特徴とする半導体装置。
The plane dimension of the semiconductor chip is 0.5 mm or less on the long side,
The semiconductor chip is inserted in a film-like bent paper medium with an antenna,
Sending multiple bits of information through the antenna,
The semiconductor device, wherein the semiconductor chip is inserted into the paper medium together with paper fibers.
前記情報は、電子線描画によって形成された前記半導体チップ上のパターンにより記録されていることを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the information is recorded by a pattern on the semiconductor chip formed by electron beam drawing. 平面寸法が長辺0.5mm以下であり識別番号の情報を記憶するメモリを有する半導体チップと、
前記半導体チップに接続され、前記情報を送出するアンテナとを有し、
前記半導体チップがフィルム状の曲がる紙媒体に挿入され、
前記半導体チップは、紙繊維とともに前記紙媒体の中に漉き込まれることを特徴とする半導体装置。
A semiconductor chip having a plane dimension of a long side of 0.5 mm or less and having memory for storing identification number information;
An antenna connected to the semiconductor chip and transmitting the information;
The semiconductor chip is inserted into a film-like bent paper medium,
The semiconductor device, wherein the semiconductor chip is encased in the paper medium together with paper fibers.
前記メモリは、電子線描画によって形成された前記半導体チップ上のパターンであることを特徴とする請求項3記載の半導体装置。   4. The semiconductor device according to claim 3, wherein the memory is a pattern on the semiconductor chip formed by electron beam drawing. 前記アンテナの負荷を変えて前記情報の1ビット分を送出することを特徴とする請求項1から4のいずれかに記載の半導体装置。   5. The semiconductor device according to claim 1, wherein one bit of the information is transmitted by changing a load on the antenna. 前記半導体チップはカウンタを有し、
前記カウンタは、前記アンテナに与えられる信号の前縁をカウントし、
前記カウンタの出力によって選択される前記メモリの出力に応じて、
前記アンテナの負荷を変えて前記情報の1ビット分を送出することを特徴とする請求項3または4に記載の半導体装置。
The semiconductor chip has a counter;
The counter counts the leading edge of the signal applied to the antenna;
Depending on the output of the memory selected by the output of the counter,
5. The semiconductor device according to claim 3, wherein one bit of the information is transmitted by changing a load of the antenna.
前記半導体チップはエッチングによって分離されていることを特徴とする請求項1から6のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor chip is separated by etching. 前記半導体チップは、シリコンオンインシュレータウエハによって作成されていることを特徴とする請求項1から7のいずれかに記載の半導体装置。   8. The semiconductor device according to claim 1, wherein the semiconductor chip is made of a silicon-on-insulator wafer. 前記半導体チップは厚さが50ミクロン以下で作成されていることを特徴とする請求項1から8のいずれかに記載の半導体装置。   9. The semiconductor device according to claim 1, wherein the semiconductor chip is formed with a thickness of 50 microns or less. 前記半導体チップは端子を有し、
前記半導体チップの周辺が絶縁材料で形成され、
前記アンテナは導電性接着剤を介して前記端子に接続されることを特徴とする請求項1から9のいずれかに記載の半導体装置。
The semiconductor chip has terminals,
The periphery of the semiconductor chip is formed of an insulating material,
The semiconductor device according to claim 1, wherein the antenna is connected to the terminal via a conductive adhesive.
前記アンテナは前記半導体チップ上に形成されていることを特徴とする請求項1から10のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the antenna is formed on the semiconductor chip. 前記半導体チップは複数であることを特徴とする請求項1から11のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor chip includes a plurality of semiconductor chips. 前記紙媒体は折れ目を有するものであって、
前記折れ目位置には、前記半導体チップが配置されないことを特徴とする請求項1から12のいずれかに記載の半導体装置。
The paper medium has a fold,
The semiconductor device according to claim 1, wherein the semiconductor chip is not disposed at the fold position.
前記紙媒体は点字用凸部を有するものであって、
前記半導体チップは前記紙媒体の点字用凸部内に配置されることを特徴とする請求項1から13のいずれかに記載の半導体装置。
The paper medium has a raised portion for Braille,
The semiconductor device according to claim 1, wherein the semiconductor chip is disposed in a Braille convex portion of the paper medium.
請求項6に記載の半導体装置であって、
前記アンテナに与えられる振幅変調された信号のn番目のクロックにより、前記メモリのn番目アドレスのデータが半導体チップから送出されることを特徴とする半導体装置。
The semiconductor device according to claim 6,
A semiconductor device, wherein data at an nth address of the memory is transmitted from a semiconductor chip by an nth clock of an amplitude-modulated signal applied to the antenna.
平面寸法が長辺0.5mm以下であり識別番号の情報を記憶するメモリを有する半導体チップと、
前記半導体チップに接続され、前記情報を送出するアンテナとを有し、
前記半導体チップがアンテナ付きの状態で曲がる紙に挿入されることを特徴とする半導体装置。
A semiconductor chip having a plane dimension of a long side of 0.5 mm or less and having memory for storing identification number information;
An antenna connected to the semiconductor chip and transmitting the information;
A semiconductor device, wherein the semiconductor chip is inserted into paper that bends with an antenna.
前記半導体チップを前記紙媒体の中立面又は中立面に近いところに配置することを特徴とする請求項1又は3に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the semiconductor chip is arranged at a neutral surface of the paper medium or a position close to a neutral surface. 5. 前記紙媒体は凸部を有するものであって、
前記半導体チップは前記紙媒体の凸部内に配置されることを特徴とする請求項1又は3に記載に半導体装置。
The paper medium has a convex part,
The semiconductor device according to claim 1, wherein the semiconductor chip is disposed in a convex portion of the paper medium.
JP2007324992A 1998-12-17 2007-12-17 Semiconductor device Expired - Fee Related JP4589375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007324992A JP4589375B2 (en) 1998-12-17 2007-12-17 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35867498 1998-12-17
JP2007324992A JP4589375B2 (en) 1998-12-17 2007-12-17 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000588726A Division JP4132675B2 (en) 1998-12-17 1999-12-10 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2008097644A JP2008097644A (en) 2008-04-24
JP4589375B2 true JP4589375B2 (en) 2010-12-01

Family

ID=39380350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007324992A Expired - Fee Related JP4589375B2 (en) 1998-12-17 2007-12-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4589375B2 (en)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58145175A (en) * 1982-02-22 1983-08-29 Nec Corp Manufacture of josephson integrated circuit chip
JPS63274156A (en) * 1987-05-02 1988-11-11 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JPH0444336A (en) * 1990-06-12 1992-02-14 Nec Kyushu Ltd Manufacture of semiconductor device
JPH0685113A (en) * 1992-09-01 1994-03-25 Nec Corp Semiconductor device and manufacture thereof
JPH06210834A (en) * 1992-07-30 1994-08-02 Heidelberger Druckmas Ag Roller sheel indentifying device
JPH0722831A (en) * 1993-03-11 1995-01-24 Csir Method for mounting electronic circuit on board and packaging component
JPH0799267A (en) * 1993-08-04 1995-04-11 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPH07240426A (en) * 1994-03-01 1995-09-12 Japan Radio Co Ltd Integrated circuit manufacturing equipment
JPH0888581A (en) * 1994-09-09 1996-04-02 Internatl Business Mach Corp <Ibm> Radio frequency identification tagging device
JPH08139208A (en) * 1994-11-04 1996-05-31 Toyota Motor Corp Manufacturing system of non-volatile memory and method of manufacturing the same
JPH1013296A (en) * 1996-03-25 1998-01-16 Internatl Business Mach Corp <Ibm> Radio transponder
WO1998029261A1 (en) * 1996-12-26 1998-07-09 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JPH10193849A (en) * 1996-12-27 1998-07-28 Rohm Co Ltd Circuit chip-mounted card and circuit chip module
WO1998048379A1 (en) * 1997-04-18 1998-10-29 Pav Card Gmbh Chip card and method for producing a chip card
DE19833746A1 (en) * 1998-07-27 2000-02-03 Joergen Brosow Security paper and method for checking authenticity of documents recorded on it protects securities like bank notes against forgery by using embedded electronic switching circuit

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58145175A (en) * 1982-02-22 1983-08-29 Nec Corp Manufacture of josephson integrated circuit chip
JPS63274156A (en) * 1987-05-02 1988-11-11 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JPH0444336A (en) * 1990-06-12 1992-02-14 Nec Kyushu Ltd Manufacture of semiconductor device
JPH06210834A (en) * 1992-07-30 1994-08-02 Heidelberger Druckmas Ag Roller sheel indentifying device
JPH0685113A (en) * 1992-09-01 1994-03-25 Nec Corp Semiconductor device and manufacture thereof
JPH0722831A (en) * 1993-03-11 1995-01-24 Csir Method for mounting electronic circuit on board and packaging component
JPH0799267A (en) * 1993-08-04 1995-04-11 Hitachi Ltd Semiconductor device and manufacturing method thereof
JPH07240426A (en) * 1994-03-01 1995-09-12 Japan Radio Co Ltd Integrated circuit manufacturing equipment
JPH0888581A (en) * 1994-09-09 1996-04-02 Internatl Business Mach Corp <Ibm> Radio frequency identification tagging device
JPH08139208A (en) * 1994-11-04 1996-05-31 Toyota Motor Corp Manufacturing system of non-volatile memory and method of manufacturing the same
JPH1013296A (en) * 1996-03-25 1998-01-16 Internatl Business Mach Corp <Ibm> Radio transponder
WO1998029261A1 (en) * 1996-12-26 1998-07-09 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JPH10193849A (en) * 1996-12-27 1998-07-28 Rohm Co Ltd Circuit chip-mounted card and circuit chip module
WO1998048379A1 (en) * 1997-04-18 1998-10-29 Pav Card Gmbh Chip card and method for producing a chip card
DE19833746A1 (en) * 1998-07-27 2000-02-03 Joergen Brosow Security paper and method for checking authenticity of documents recorded on it protects securities like bank notes against forgery by using embedded electronic switching circuit

Also Published As

Publication number Publication date
JP2008097644A (en) 2008-04-24

Similar Documents

Publication Publication Date Title
JP4132675B2 (en) Semiconductor device
JP2004078991A (en) Semiconductor device and method of manufacturing the same
EP1048483B1 (en) Card-like semiconductor device
KR101105626B1 (en) Semiconductor device, manufacturing method, electronic commerce method and transponder reading device
EP1884889B1 (en) Semiconductor device
US6837438B1 (en) Non-contact information medium and communication system utilizing the same
KR101493295B1 (en) Semiconductor device and manufacturing method thereof
EP0855675A2 (en) Radio frequency circuit and memory in thin flexible package
JP5078478B2 (en) Semiconductor device
JP2000137779A (en) Non-contact information medium and production thereof
WO2007034764A1 (en) Noncontact information storage medium and method for manufacturing same
JP2001034725A (en) Non-contact ic module, production thereof and non- contact information medium
JP4589375B2 (en) Semiconductor device
JP2004046903A (en) Semiconductor device and method of manufacturing the same
JP2000276567A (en) Non-contact IC card

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees