JP4589009B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP4589009B2 JP4589009B2 JP2004003914A JP2004003914A JP4589009B2 JP 4589009 B2 JP4589009 B2 JP 4589009B2 JP 2004003914 A JP2004003914 A JP 2004003914A JP 2004003914 A JP2004003914 A JP 2004003914A JP 4589009 B2 JP4589009 B2 JP 4589009B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- circuit block
- base material
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、全体が100で表される、本発明の実施の形態にかかる電力用半導体装置の断面図である。
半導体装置100は、例えば、銅やアルミニウムからなる放熱板1を含む。放熱板1の上には、半導体素子2がはんだ3により接続されている。半導体素子2は、例えば、IGBT、MOSFET等のパワー半導体素子や、ダイオード、サイリスタ等の制御用素子である。なお、半導体素子2のゲート信号やセンス信号用の信号配線は、ここでは図示しない。
半導体素子2の上には、接続部材4が載置され、更に、接続部材4の上には、回路ブロック5が載置される。回路ブロック5には、半導体素子2を制御するための制御回路等が形成されている。
弾性基材4aは、例えば、低応力で容易に変形可能な、ポリイミド、エポキシ樹脂、フェノール樹脂等の有機材料から形成されることが好ましい。
金属材料であれば、金、銀、パラジウム、スズ、インジウム、及びこれらのいずれかを主成分とする合金から選択される材料からなることが好ましい。特に、金や銀は貴金属で酸化がほとんど進行しないために、接触抵抗が安定であるとともに、メッキ法、蒸着法で容易に形成できる。また、パラジウムやスズを主成分とするはんだは、クリーム半田として供給可能である。更に、導電性を有する樹脂から形成しても良い。
バイアホール4cも導電部材4bと同じ材料から形成されるのが好ましい。
なお、導電部材4bと電極との接触領域は、電極からはみ出さずに電極領域に含まれることが好ましい。
これにより、後述するように、半導体素子2の電極や回路ブロック5の電極に対して、導電部材4bを均一に接触させることができる。
モールド樹脂6は、例えば、エポキシ樹脂等の熱硬化性樹脂、PBT(Polybutylene Terephthalate)、PPS(Polyphenylene Sulfide)等の熱可塑性樹脂からなる。これらの樹脂は、硬化時に収縮し、半導体素子2や回路ブロック5に対して圧縮作用が働き、接圧を発生させることができる。
まず、上述のような有機材料からなる弾性基材4aを準備する。
続いて、例えば、エッチング加工、ドリル加工、レーザ加工等を用いて、弾性基材4aに貫通孔を形成する。
続いて、導電部材4bやバイアホール4cを形成する。導電部材4bは、弾性基材4aの表面および貫通孔の側面にメッキ層を形成した後、弾性基材4aの表面のメッキ層を所定に形状にエッチングして形成する。エッチングには、フォトレジスト等のエッチングマスクを用いる。
このように、導電部材4bは種々の方法で形成でき、有機材料からなる弾性基材4aの表面および貫通孔内に導電層を形成できる方法であれば上述の方法に限定されない。
また、貫通孔は、側面のみ金属等で覆うほか、金属等で埋め込んでも構わない。
接続部材24では、弾性基材24aに、マトリックス状に導電部材24bが形成されている。弾性基材24aの両面に形成された導電部材24bは、バイアホール24cにより接続されている。即ち、マトリックス状に配置されたそれぞれの導電部材24bに対して、バイアホール24cを通じて弾性基材24aの両面の導通が確保されている。
図6は、全体が200で表される、本発明の実施の形態にかかる電力用半導体装置の断面図である。図6中、図1と同一符号は、同一又は相当箇所を示す。
半導体装置200では、放熱板1の上に、金属層11、12が両面に設けられた、Al2O3等の絶縁基板10が固定される。更に、金属層11の上には、IGBT等の半導体素子2が、はんだ3により固定される。半導体素子2の上には、接続部材4、回路ブロック5が載置される。
更に、回路ブロック5、金属層11には、外部リード13a、13bがそれぞれ接続されている。外部リード13a、13bは、後述するケース15の外部にまで延び、外部電源等と接続される。
図7は、全体が300で表される、本発明の実施の形態にかかる電力用半導体装置の断面図である。図7中、図1と同一符号は、同一又は相当箇所を示す。
半導体装置300は、外部負荷(図示せず)に供給する交流電流を制御するための半導体装置であり、1相分の上アーム側と下アーム側の一組のスイッチング素子を、一つのモジュールとして構成している。
半導体装置300は、外部リード13c、13d、13eを有する。回路ブロック5aと放熱板1bとは、外部リード13c、導電部材17を介して電気的に接続されている。
また、絶縁層14a、14bの間には、エポキシ樹脂等のモールド樹脂6が設けられている。
図8は、全体が400で表される、本発明の実施の形態にかかる電力用半導体装置の断面図である。図8中、図7と同一符号は、同一又は相当箇所を示す。
半導体装置400では、放熱板1cの上に、金属膜11、12が設けられた絶縁基板10が設けられている。更に、半導体素子2a、2bが、金属膜11の上に設けられている。
他の構造は、図7に示す半導体装置300と同様である。
Claims (9)
- 複数の電極を有する半導体素子と、複数の電極を有し該半導体素子を制御する回路ブロックとがモールド樹脂で封止された電力用半導体装置であって、
該半導体素子と該回路ブロックとが、それらの間に挟まれた接続部材に向かって該モールド樹脂により加圧された状態で、該半導体素子の電極と該回路ブロックの電極とが該接続部材に、物理的な接合ではなく当接して電気的に接続され、
該接続部材は、低応力で容易に変形可能な板状の弾性基材と、該弾性基材の両面に設けられ、バイアホールで互いに接続された導電部材とを含むことを特徴とする電力用半導体装置。 - 複数の電極を有する半導体素子と、複数の電極を有し該半導体素子を制御する回路ブロックとがパッケージに封入された電力用半導体装置であって、
該半導体素子と該回路ブロックとが、それらの間に挟まれた接続部材に向かって該パッケージの蓋により加圧された状態で、該半導体素子の電極と該回路ブロックの電極とが該接続部材に、物理的な接合ではなく当接して電気的に接続され、
該接続部材は、低応力で容易に変形可能な板状の弾性基材と、該弾性基材の両面に設けられ、バイアホールで互いに接続された導電部材とを含むことを特徴とする電力用半導体装置。 - 上記導電部材と上記電極との接触領域が、該電極領域に含まれることを特徴とする請求項1または2に記載の電力用半導体装置。
- 上記導電部材が、上記弾性基材上に略平行に形成された、複数のストライプ形状の突起部からなることを特徴とする請求項1または2に記載の電力用半導体装置。
- 上記弾性基材が、上記突起部の間に、該突起部と略平行に設けられたスリットを含むことを特徴とする請求項4に記載の電力用半導体装置。
- 上記導電部材が、上記弾性基材上にマトリックス状に形成された、複数の突起部からなることを特徴とする請求項1または2に記載の電力用半導体装置。
- 上記弾性基材が、上記突起部の間に、略十字形状のスリットを含むことを特徴とする請求項6に記載の電力用半導体装置。
- 上記導電部材および上記バイアホールが、金、銀、パラジウム、スズ、インジウム、及びこれらのいずれかを主成分とする合金からなる群から選択される一の材料からなることを特徴とする請求項1または2に記載の電力用半導体装置。
- 上記導電部材および上記バイアホールが、導電性を有する樹脂からなることを特徴とする請求項1または2に記載の電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003914A JP4589009B2 (ja) | 2004-01-09 | 2004-01-09 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003914A JP4589009B2 (ja) | 2004-01-09 | 2004-01-09 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005197563A JP2005197563A (ja) | 2005-07-21 |
JP4589009B2 true JP4589009B2 (ja) | 2010-12-01 |
Family
ID=34818680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004003914A Expired - Fee Related JP4589009B2 (ja) | 2004-01-09 | 2004-01-09 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4589009B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011211017A (ja) * | 2010-03-30 | 2011-10-20 | Denso Corp | 半導体モジュールおよびそれを備えた半導体装置 |
JP5402778B2 (ja) * | 2010-03-30 | 2014-01-29 | 株式会社デンソー | 半導体モジュールを備えた半導体装置 |
WO2013157172A1 (ja) * | 2012-04-20 | 2013-10-24 | パナソニック株式会社 | 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5793153U (ja) * | 1980-11-27 | 1982-06-08 | ||
JPH03283377A (ja) * | 1990-03-30 | 1991-12-13 | Canon Inc | 電気的接続部材及びその製造方法 |
JPH0645518A (ja) * | 1992-07-24 | 1994-02-18 | Fuji Electric Co Ltd | パワー半導体装置 |
JPH07122669A (ja) * | 1993-10-28 | 1995-05-12 | Fuji Electric Co Ltd | 電力用半導体装置 |
JPH08235935A (ja) * | 1996-01-10 | 1996-09-13 | Nitto Denko Corp | 異方導電フィルム |
JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
JPH11154550A (ja) * | 1997-11-19 | 1999-06-08 | Jsr Corp | コネクター |
JP2002217363A (ja) * | 2001-01-17 | 2002-08-02 | Matsushita Electric Ind Co Ltd | 電力制御系電子回路装置及びその製造方法 |
-
2004
- 2004-01-09 JP JP2004003914A patent/JP4589009B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5793153U (ja) * | 1980-11-27 | 1982-06-08 | ||
JPH03283377A (ja) * | 1990-03-30 | 1991-12-13 | Canon Inc | 電気的接続部材及びその製造方法 |
JPH0645518A (ja) * | 1992-07-24 | 1994-02-18 | Fuji Electric Co Ltd | パワー半導体装置 |
JPH07122669A (ja) * | 1993-10-28 | 1995-05-12 | Fuji Electric Co Ltd | 電力用半導体装置 |
JPH08235935A (ja) * | 1996-01-10 | 1996-09-13 | Nitto Denko Corp | 異方導電フィルム |
JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
JPH11154550A (ja) * | 1997-11-19 | 1999-06-08 | Jsr Corp | コネクター |
JP2002217363A (ja) * | 2001-01-17 | 2002-08-02 | Matsushita Electric Ind Co Ltd | 電力制御系電子回路装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005197563A (ja) | 2005-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8890310B2 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
JP4635564B2 (ja) | 半導体装置 | |
JP4438489B2 (ja) | 半導体装置 | |
JP4254527B2 (ja) | 半導体装置 | |
JP2007311441A (ja) | パワー半導体モジュール | |
JPWO2015111691A1 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
JP2003100987A (ja) | 半導体装置 | |
US12100631B2 (en) | Semiconductor device | |
JP2005064479A (ja) | 回路モジュール | |
JP2010034350A (ja) | 半導体装置 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP7204174B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007158279A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
JP2017123360A (ja) | 半導体モジュール | |
JP5218009B2 (ja) | 半導体装置 | |
US7479693B2 (en) | Arrangement of conductive connectors in a power semiconductor device | |
JP4589009B2 (ja) | 電力用半導体装置 | |
JP2005347327A (ja) | 半導体装置 | |
CN112530915A (zh) | 半导体装置 | |
US11587861B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004296837A (ja) | 半導体装置 | |
JP6455723B2 (ja) | 電子装置およびその製造方法 | |
JP5962364B2 (ja) | パワー半導体モジュール | |
JP2021141237A (ja) | 半導体装置 | |
JP2002076259A (ja) | パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |