JP4586269B2

JP4586269B2 - Output circuit

Info

Publication number: JP4586269B2
Application number: JP2000395110A
Authority: JP
Inventors: 伸治加美
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-12-26
Filing date: 2000-12-26
Publication date: 2010-11-24
Anticipated expiration: 2020-12-26
Also published as: JP2002198798A

Description

【０００１】
【発明の属する技術分野】
本発明は、モノシリック集積回路において、互いに相補的な電圧を出力する出力回路に関する。
【０００２】
【従来の技術】
従来、出力回路としてエミッタフォロアがよく用いられ、これが低出力インピーダンス特性を持つところから、負荷の影響をうけにくい出力回路として広く知られている。特に、半導体集積回路においては、差動増幅回路の後段に出力回路としてエミッタフォロアを組み合わせて用いることが一般的に行われ、出力差電圧信号は様々な同相ノイズが除去され、非常に良好な波形を出力することが可能である。ところが、エミッタフォロアは、たとえば配線や次段の入力回路により等価的に容量性負荷がついた場合、その出力波形はリンギングと呼ばれる振動をおこすことがある。このリンギングは変調速度の増加に伴い顕著に現れる現象である。一方、差動信号を用いることで様々な同相ノイズは除去できるが、このリンギングは差動モードでも起こるため、除去できない。特に、動作速度が上がるにつれて、この問題は大きくなり、波形劣化の度合いも大きくなる。この波形劣化は抵抗をエミッタフォロアの入力、出力に入れることにより、抑えることができるが、帯域特性を劣化させる。
【０００３】
例えば、図７に示すような出力回路を構成するエミッタフォロアに容量性負荷Ｃ７_１が接続された場合、その伝達関数Ｆ（ｓ）は式（１）のように表される。
【０００４】
【数１】

【０００５】
ただし、τ_π＝Ｃ_π×Ｒ_π、τ_Ｌ＝Ｃ７_１×Ｒ７_２であり、Ｃ_π、Ｒ_π、β０はそれぞれベース−エミッタ間容量、小信号入力抵抗、小信号入力利得である。この式の極が複素極を持つと応答は振動的になり、上記リンギングの原因となる。複素極を持つのは分母の判別式が負のときで、これは明らかにτ_Ｌ≒τ_πのときである。説明を簡単にするためτ_Ｌ＝τ_π＝τのときを考える。このとき式１の分母を式（２）のように置く。
【０００６】
【数２】

【０００７】
ここでωは共振周波数、ζは制動定数とよばれ、ζは式（３）のように表される。
【０００８】
【数３】

【０００９】
ζが０＜ζ＜１の時、応答は振動的でζが０に近いほど振動の減衰は遅い。これよりζを大きくすることがリンギングを抑えるのに重要なポイントとなる。従来はトランジスタのベースに抵抗を入れ、トランジスタの寄生の容量とでローパスフィルターを作ることで、リンギングを抑えるなどの試みが施され、これはまた、信号源出力インピーダンスＲ７_１が純抵抗でなく、誘導性のときに発生する持続振動の抑制にも効果がある。しかし、この方法では帯域劣化につながり、動作速度の観点からは必ずしも望ましいものではなく、場合によっては効果をなさない。ζを小さくするためにはＲ７_２を小さくすればいいが、この方法だとＲ７_２を非常に小さくしなくてはならず、バイアス電流が大きくなるため、その分トランジスタの数を増やさねばならない。
【００１０】
一方、このような問題の解決技術として、特開昭６０−４１８１５号公報に記載のパルス回路において、一対のエミッタフォロアの出力端間に抵抗を接続することが提案されている。これによれば、バイアス点、バイアス電流を変化させることなく、出力端子と交流的接地との間に抵抗を接続したことと等価にして、前記制動定数ζを等価的に大きくすることができ、これによりリンギングを抑制することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、前記パルス回路にあっては、前記エミッタフォロアの出力端間の抵抗値が小さい場合、大きな過渡電流が流れることになり、このため、場合によってはエミッタフォロアに流れるコレクタ電流が大きくなりすぎてしまい、適当な動作範囲を越えてしまうという問題があった。また、本出力回路の次段に接続される回路規模が大きい場合、抵抗値は小さくなる傾向があり、またバイアス点が変動しやすくなるという問題があった。
【００１２】
本発明は前記のような問題を解決するものであり、エミッタフォロアなどで構成される差動信号を出力する一対の出力回路端に抵抗を接続する出力回路において、リンギングを抑制しながら、負荷の影響によるバイアス点の変動を抑制できるとともに、エミッタフォロアを構成するトランジスタのコレクタ電流の抵抗による過渡変動を調節できる出力回路を得ることを目的とする。
【００１３】
【課題を解決するための手段】
前記目的達成のために、本発明にかかる出力回路は、モノシリック集積回路において、二組の差動増幅器が出力する一対の差動信号および中心バイアス信号を受けて、一対の差動電圧および中心バイアス電圧を出力し、前記一対の差動電圧を出力する出力端間に抵抗値が等しい第一の抵抗および第二の抵抗が直列接続され、これらの第一の抵抗および第二の抵抗の接続点に変調電圧の中心バイアス電圧が与えられ、前記二組の差動増幅器のうち一組の差動増幅器は、各コレクタが抵抗を介して電源に接続され、各エミッタが共通の第一の電流源を介して接地された第一のトランジスタおよび第二のトランジスタを備え、他組の差動増幅器は、各コレクタが抵抗を介して電源に接続され、各エミッタが共通の第二の電流源を介して接地された第三のトランジスタおよび第四のトランジスタを備え、前記第一のトランジスタおよび第三のトランジスタの各ベースが接続されて一方の差動信号が入力され、第二のトランジスタおよび第四のトランジスタの各ベースが接続されて他方の差動信号が入力され、前記第二のトランジスタおよび第三のトランジスタの各コレクタが接続され、前記第一のトランジスタのコレクタ電位を正相出力信号、第二のトランジスタまたは第三のトランジスタの各コレクタ電位を中心バイアス出力信号、第四のトランジスタの各コレクタ電位を逆相出力信号として、これらにもとづき前記一対の差動電圧および中心バイアス電圧を出力することを特徴とする。
【００１５】
これにより、変調信号のバイアスが前記両抵抗の接続点にかかり、このバイアス点の安定化により波形劣化の抑制効果が上がる。
【００１６】
また、簡単なトランジスタ回路を用いて変調信号のバイアスを前記抵抗の接続点にかけることができ、バイアス点を安定化できる。
【００１９】
【発明の実施の形態】
以下に、本発明の実施の形態を図について説明する。図１はバイアス点を安定化した出力回路を示し、差動出力をもつ出力回路１_１の次段に、入力回路１_２が接続され、これらの出力回路１_１および入力回路１_２を繋ぐライン上の各一のノード間に大きさの等しい二つの抵抗Ｒ１_１、Ｒ１_２が直列に接続されている。そして抵抗Ｒ１_１、Ｒ１_２を接続するノードにバイアス電圧を出力するバイアス回路１_３が接続されている。これにより出力のバイアス点が安定化され、波形劣化の抑制の効果がある。
【００２０】
図２にバイアス回路を含む出力回路の実施例を示す。出力回路の前段に設置する増幅回路は差動増幅器を二つ組み合わせたもので、差動入力ＩＮ_Ｐ、ＩＮ_Ｎに対し、正相、逆相、中心バイアスの三つの出力信号を出力する。この増幅回路はトランジスタＱ２_１、Ｑ２_２によって差動対を構成し、そのエミッタに第一の電流源Ｉ２_１をもつ差動増幅器Ａと、トランジスタＱ２_３、Ｑ２_４によって差動対を構成し、そのエミッタに第二の電流源Ｉ２_２をもつ差動増幅器Ｂにより構成され、Ｑ２_１とＱ２_３のベース、Ｑ２_２とＱ２_４のベースがそれぞれ接続され、Ｑ２_２とＱ２_３のコレクタが接続されている。また入力端子はＱ２_１（もしくはＱ２_３）とＱ２_２（もしくはＱ２_４）のベース、出力端子はＱ２_１のコレクタ、Ｑ２_２（もしくはＱ２_３）のコレクタ、Ｑ２_４のコレクタの三端子である。ノードＰ２、ノードＮ２は差動信号の正相、逆相となり、ノードＩ２は中心バイアスとなる。この増幅回路の次段に出力回路としてトランジスタＱ２_５（またはＱ２_６、Ｑ２_７）によりそれぞれ構成されるエミッタフォロアを接続し、その出力端間に抵抗Ｒ２_８、Ｒ２_９を直列接続している。これにより、ノードＩ２は常にノードＰ２とノードＮ２の中心のバイアスがかかることになり、バイアス点が安定化される。なお、２_１は入力回路である。図３、図４に従来のエミッタフォロアにより構成した出力回路対、および本発明による出力回路に容量性負荷を接続した時の、互いに相補的な12.5Gbpsにおける電圧入力に対する出力の正相、逆相信号の差電圧波形をそれぞれ示す。ここで横軸は時間、縦軸は差電圧である。従来の波形にリンギングが見えるのに対し、本発明ではリンギングが抑制されている。
【００２１】
図５は本発明の実施の他の形態を示す。これは電流値調整機能付きの出力回路の図であり、トランジスタＱ５_１、Ｑ５_２で構成される出力回路のエミッタフォロアの負荷をそれぞれ変調電流源Ｉ５_１、Ｉ５_２とし、エミッタフォロアの出力端間に抵抗Ｒ５_１を接続している。５_１は入力回路である。この抵抗Ｒ５_１が接続されているため、正相と逆相の電圧差を抵抗Ｒ５_１の抵抗値で割った電流値の電流Ｉｔｅｒｍが抵抗Ｒ５_１を流れるが、この電流Ｉｔｅｒｍは信号の変調に同期して方向が変わる。そして、この電流ＩｔｅｒｍはエミッタフォロアのトランジスタＱ５_１、Ｑ５_２を流れることになり、トランジスタＱ５_１、Ｑ５_２を流れる電流は、変調電流源Ｉ５_１、Ｉ５_２で決められるバイアス電流から、その電流分だけずれることになる。この電流Ｉｔｅｒｍは特性に大きく影響を与えるほど大きい場合があるが、変調電流源Ｉ５_１、Ｉ５_２を電流Ｉｔｅｒｍの変化に同期して変調することで、特性を劣化させることなく、出力回路の波形劣化を抑制することが可能となる。
【００２２】
図６は変調電流源を持った出力回路の具体例を示す。図５における変調電流源を二つのトランジスタＱ６_５、Ｑ６_６で構成しており、トランジスタＱ６_６のベースにトランジスタＱ６_２、抵抗Ｒ６_６、Ｒ６_３で構成されるエミッタフォロアから作られる変調電圧を入力し、トランジスタＱ６_６を流れる電流値をトランジスタＱ６_４により構成されるエミッタフォロアに入力される変調電圧と逆相で変調し、一方、トランジスタＱ６_５のベースにトランジスタＱ６_３、抵抗Ｒ６_５、Ｒ６_２で構成されるエミッタフォロアから作られる変調電圧を入力し、トランジスタＱ６_５を流れる電流値をトランジスタＱ６_１により構成されるエミッタフォロアに入力される変調電圧と逆相で変調することで、波形劣化を防止している。６_１は入力回路である。また、抵抗Ｒ６_１、Ｒ６_２、Ｒ６_３、Ｒ６_４、Ｒ６_５、Ｒ６_６の値を調節することで、変調電流値を最適値に調節可能となる。
【００２３】
【発明の効果】
以上のように、本発明によれば、モノシリック集積回路において、一対の差動電圧を出力する出力端間に、抵抗値が等しい第一の抵抗および第二の抵抗を直列接続し、これらの第一の抵抗および第二の抵抗の接続点に変調電圧の中心バイアス電圧を与えるバイアス回路を接続することで、リンギングを抑制しながら、出力回路に接続する負荷の影響によるバイアス点の変動を抑制でき、かつ安定化させることができる。また、二つのエミッタフォロアにこれらの負荷として変調電流源を接続し、かつ各エミッタフォロアが出力する差動電圧の出力端間に抵抗を接続して、この抵抗に流れる電流の変化に同期して、前記変調電流源を変調させることで、前記抵抗に流れる電流の変化に応じて変調電流を最適値に調整できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の一形態による出力回路を示すブロック図である。
【図２】本発明の実施の他の形態による出力回路を示す回路図である。
【図３】従来の出力回路における出力波形にリンギングが含まれた状態を示す波形図である。
【図４】本発明の出力回路によりリンギングが抑制された出力波形を示す波形図である。
【図５】本発明の実施の他の形態による出力回路を示す回路図である。
【図６】本発明の実施の他の形態による出力回路を示す回路図である。
【図７】従来の出力回路を示す回路図である。
【符号の説明】
Ｒ１_１第一の抵抗
Ｒ１_２第二の抵抗
Ｒ２_１、Ｒ２_２、Ｒ２_３、Ｒ２_４、Ｒ５_１抵抗
１_１出力回路
Ａ、Ｂ差動増幅器
Ｉ２_１第一の電流源
Ｉ２_２第二の電流源
Ｉ５_１、Ｉ５_２変調電流源
１_３バイアス回路
Ｑ２_１第一のトランジスタ
Ｑ２_２第二のトランジスタ
Ｑ２_３第三のトランジスタ
Ｑ２_４第四のトランジスタ
Ｑ６_５、Ｑ６_６トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an output circuit that outputs mutually complementary voltages in a monolithic integrated circuit.
[0002]
[Prior art]
Conventionally, an emitter follower is often used as an output circuit, and since it has a low output impedance characteristic, it is widely known as an output circuit that is hardly affected by a load. In particular, in semiconductor integrated circuits, it is common to use an emitter follower in combination with an output follower as an output circuit after the differential amplifier circuit. Can be output. However, when a capacitive load is equivalently applied to the emitter follower by, for example, wiring or an input circuit at the next stage, the output waveform may cause vibration called ringing. This ringing is a phenomenon that appears conspicuously as the modulation rate increases. On the other hand, various common-mode noises can be removed by using differential signals, but since this ringing occurs even in the differential mode, it cannot be removed. In particular, as the operating speed increases, this problem increases and the degree of waveform deterioration also increases. This waveform deterioration can be suppressed by putting a resistor in the input and output of the emitter follower, but the band characteristic is deteriorated.
[0003]
For example, when the capacitive load C7_1 is connected to the emitter follower that constitutes the output circuit as shown in FIG. 7, the transfer function F (s) is expressed as in Expression (1).
[0004]
[Expression 1]

[0005]
However, τ_π = C_π × R_π and τ_L = C7_1 × R7_2, and C_π, R_π, and β0 are a base-emitter capacitance, a small signal input resistance, and a small signal input gain, respectively. If the poles of this equation have complex poles, the response becomes oscillatory and causes the ringing. It has a complex pole when the denominator discriminant is negative, which is clearly when τ_L≈τ_π. To simplify the explanation, consider the case of τ_L = τ_π = τ. At this time, the denominator of Equation 1 is set as shown in Equation (2).
[0006]
[Expression 2]

[0007]
Here, ω is called a resonance frequency, ζ is called a braking constant, and ζ is expressed as in equation (3).
[0008]
[Equation 3]

[0009]
When ζ is 0 <ζ <1, the response is oscillatory, and the closer ζ is to 0, the slower the vibration attenuation. Making ζ larger than this is an important point for suppressing ringing. Conventionally, an attempt was made to suppress ringing by putting a resistor in the base of the transistor and creating a low-pass filter with the parasitic capacitance of the transistor. This is also because the signal source output impedance R7_1 is not a pure resistance, but an induction. It is also effective in suppressing continuous vibrations that occur during sex. However, this method leads to band degradation and is not always desirable from the viewpoint of operation speed, and may not be effective in some cases. In order to reduce ζ, R7_2 should be reduced. However, with this method, R7_2 must be made very small, and the bias current becomes large. Therefore, the number of transistors must be increased accordingly.
[0010]
On the other hand, as a technique for solving such a problem, it has been proposed to connect a resistor between the output terminals of a pair of emitter followers in a pulse circuit described in Japanese Patent Application Laid-Open No. 60-41815. According to this, without changing the bias point and the bias current, it is possible to equivalently increase the braking constant ζ, equivalent to connecting a resistor between the output terminal and the AC ground, Thereby, ringing can be suppressed.
[0011]
[Problems to be solved by the invention]
However, in the pulse circuit, when the resistance value between the output terminals of the emitter follower is small, a large transient current flows. For this reason, in some cases, the collector current flowing through the emitter follower becomes too large. As a result, there is a problem that the operation range is exceeded. Further, when the circuit scale connected to the next stage of the output circuit is large, there is a problem that the resistance value tends to be small and the bias point is likely to fluctuate.
[0012]
The present invention solves the above-mentioned problem, and in an output circuit in which a resistor is connected to a pair of output circuit ends that output a differential signal composed of an emitter follower or the like, while suppressing ringing, An object of the present invention is to provide an output circuit that can suppress fluctuations in the bias point due to influences and can adjust transient fluctuations due to the resistance of the collector current of the transistors that constitute the emitter follower.
[0013]
[Means for Solving the Problems]
To achieve the above object, an output circuit according to the present invention, in a monolithic integrated circuit, receives a pair of differential signals and a center bias signal output from two sets of differential amplifiers, and receives a pair of differential voltages and a center bias. A first resistor and a second resistor having the same resistance value are connected in series between output terminals for outputting a voltage and outputting the pair of differential voltages, and a connection point between these first resistor and second resistor A center bias voltage of a modulation voltage is applied to the first differential current amplifier, and one of the two differential amplifiers has a collector connected to a power source through a resistor and a common first current source having a common emitter. The other pair of differential amplifiers is connected to a power source through a resistor and each emitter is connected through a common second current source. Grounded second And the fourth transistor, the bases of the first transistor and the third transistor are connected, and one differential signal is input, and the bases of the second transistor and the fourth transistor are connected. The other differential signal is input, the collectors of the second transistor and the third transistor are connected, and the collector potential of the first transistor is set to the positive phase output signal, the second transistor or the third transistor. Each collector potential of the transistor is used as a center bias output signal, and each collector potential of the fourth transistor is used as a negative phase output signal. Based on these, the pair of differential voltages and the center bias voltage are output .
[0015]
This ensures that the bias modulation signal is applied to the connection point of the two resistors, the effect of suppressing waveform deterioration increases by stabilization of the bias point.
[0016]
Further , the bias of the modulation signal can be applied to the connection point of the resistor using a simple transistor circuit, and the bias point can be stabilized.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows an output circuit with a stabilized bias point. An input circuit 1_2 is connected to the next stage of an output circuit 1_1 having a differential output, and each one on a line connecting the output circuit 1_1 and the input circuit 1_2. Two resistors R1_1 and R1_2 having the same size are connected in series between these nodes. A bias circuit 1_3 that outputs a bias voltage is connected to a node connecting the resistors R1_1 and R1_2. This stabilizes the output bias point and has the effect of suppressing waveform deterioration.
[0020]
FIG. 2 shows an embodiment of an output circuit including a bias circuit. The amplifier circuit installed in the front stage of the output circuit is a combination of two differential amplifiers, and outputs three output signals of positive phase, negative phase, and center bias with respect to the differential inputs IN_P and IN_N. In this amplifier circuit, a differential pair is formed by transistors Q2_1 and Q2_2, a differential amplifier A having a first current source I2_1 at its emitter, and a differential pair is formed by transistors Q2_3 and Q2_4. The bases of Q2_1 and Q2_3, the bases of Q2_2 and Q2_4, and the collectors of Q2_2 and Q2_3, respectively, are connected. The input terminal is the base of Q2_1 (or Q2_3) and Q2_2 (or Q2_4), the output terminal is the three terminals of the collector of Q2_1, the collector of Q2_2 (or Q2_3), and the collector of Q2_4. Nodes P2 and N2 are in the positive and negative phases of the differential signal, and node I2 is the center bias. An emitter follower composed of transistors Q2_5 (or Q2_6, Q2_7) as output circuits is connected to the next stage of the amplifier circuit, and resistors R2_8 and R2_9 are connected in series between the output terminals. As a result, the node I2 is always biased at the center of the node P2 and the node N2, and the bias point is stabilized. Reference numeral 2_1 denotes an input circuit. FIGS. 3 and 4 show the output circuit pair constituted by the conventional emitter follower and the output phase with respect to the voltage input at 12.5 Gbps complementary to each other when a capacitive load is connected to the output circuit according to the present invention. The difference voltage waveforms of the signals are shown respectively. Here, the horizontal axis represents time, and the vertical axis represents the differential voltage. Whereas the ringing is seen in the conventional waveform, the ringing is suppressed in the present invention.
[0021]
FIG. 5 shows another embodiment of the present invention. This is a diagram of an output circuit with a current value adjustment function, where the emitter follower loads of the output circuit composed of transistors Q5_1 and Q5_2 are modulation current sources I5_1 and I5_2, respectively, and a resistor R5_1 is provided between the output terminals of the emitter follower. Connected. Reference numeral 5_1 denotes an input circuit. Since the resistor R5_1 is connected, a current Iterm having a current value obtained by dividing the voltage difference between the positive phase and the negative phase by the resistance value of the resistor R5_1 flows through the resistor R5_1. This current Iterm is synchronized with the modulation of the signal. The direction changes. This current Itam flows through the emitter-follower transistors Q5_1 and Q5_2, and the current flowing through the transistors Q5_1 and Q5_2 deviates from the bias current determined by the modulation current sources I5_1 and I5_2 by that amount. Although this current Iterm may be so large as to greatly affect the characteristics, the modulation of the modulation current sources I5_1 and I5_2 in synchronization with the change in the current Iterm can reduce the waveform of the output circuit without degrading the characteristics. It becomes possible to suppress.
[0022]
FIG. 6 shows a specific example of an output circuit having a modulation current source. The modulation current source in FIG. 5 includes two transistors Q6_5 and Q6_6. A modulation voltage generated from an emitter follower including a transistor Q6_2 and resistors R6_6 and R6_3 is input to the base of the transistor Q6_6, and flows through the transistor Q6_6. The current value is modulated in the opposite phase to the modulation voltage input to the emitter follower configured by the transistor Q6_4, while the modulation voltage generated from the emitter follower configured by the transistor Q6_3 and the resistors R6_5 and R6_2 is applied to the base of the transistor Q6_5. Waveform deterioration is prevented by modulating the input current value flowing through the transistor Q6_5 in a phase opposite to the modulation voltage input to the emitter follower constituted by the transistor Q6_1. Reference numeral 6_1 denotes an input circuit. Further, by adjusting the values of the resistors R6_1, R6_2, R6_3, R6_4, R6_5, and R6_6, the modulation current value can be adjusted to the optimum value.
[0023]
【The invention's effect】
As described above, according to the present invention, in the monolithic integrated circuit, the first resistor and the second resistor having the same resistance value are connected in series between the output terminals that output a pair of differential voltages. By connecting a bias circuit that applies the center bias voltage of the modulation voltage to the connection point of the first resistor and the second resistor, fluctuations in the bias point due to the influence of the load connected to the output circuit can be suppressed while suppressing ringing. And can be stabilized. Also, a modulation current source is connected to the two emitter followers as these loads, and a resistor is connected between the output terminals of the differential voltage output by each emitter follower, and in synchronization with the change of the current flowing through the resistors. By modulating the modulation current source, it is possible to obtain an effect that the modulation current can be adjusted to an optimum value in accordance with a change in the current flowing through the resistor.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an output circuit according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing an output circuit according to another embodiment of the present invention.
FIG. 3 is a waveform diagram showing a state in which ringing is included in an output waveform in a conventional output circuit.
FIG. 4 is a waveform diagram showing an output waveform in which ringing is suppressed by the output circuit of the present invention.
FIG. 5 is a circuit diagram showing an output circuit according to another embodiment of the present invention.
FIG. 6 is a circuit diagram showing an output circuit according to another embodiment of the present invention.
FIG. 7 is a circuit diagram showing a conventional output circuit.
[Explanation of symbols]
R1_1 first resistor R1_2 second resistor R2_1, R2_2, R2_3, R2_4, R5_1 resistor 1_1 output circuit A, B differential amplifier I2_1 first current source I2_2 second current source I5_1, I5_2 modulation current source 1_3 bias circuit Q2_1 First transistor Q2_2 Second transistor Q2_3 Third transistor Q2_4 Fourth transistor Q6_5, Q6_6 transistor

Claims

In a monolithic integrated circuit, an output that receives a pair of differential signals and a center bias signal output from two sets of differential amplifiers, outputs a pair of differential voltages and a center bias voltage, and outputs the pair of differential voltages A first resistor and a second resistor having the same resistance value between the ends are connected in series, and a center bias voltage of a modulation voltage is given to a connection point of the first resistor and the second resistor ,
Of the two sets of differential amplifiers, one set of differential amplifiers includes a first transistor having each collector connected to a power source through a resistor and each emitter grounded through a common first current source; With a second transistor,
Another set of differential amplifiers includes a third transistor and a fourth transistor, each collector connected to a power source via a resistor, and each emitter grounded via a common second current source,
Each base of the first transistor and the third transistor is connected to input one differential signal, and each base of the second transistor and the fourth transistor is connected to input the other differential signal. The collectors of the second transistor and the third transistor are connected,
The collector potential of the first transistor is a positive phase output signal, each collector potential of the second transistor or the third transistor is a center bias output signal, and each collector potential of the fourth transistor is a negative phase output signal. An output circuit characterized by outputting the pair of differential voltage and center bias voltage .