JP4576759B2

JP4576759B2 - 直交周波数分割信号復調装置

Info

Publication number: JP4576759B2
Application number: JP2001190279A
Authority: JP
Inventors: 康成池田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-06-22
Filing date: 2001-06-22
Publication date: 2010-11-10
Anticipated expiration: 2021-06-22
Also published as: JP2003008542A

Description

【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割（ＯＦＤＭ：Orthogonal Frequancy Division Multiprexing）方式によるデジタル放送などに適用されるＯＦＤＭ復調装置に関する。
【０００２】
【従来の技術】
地上デジタル放送方式、例えば、地上デジタルラジオ放送、地上デジタルテレビジョン放送などの変調方式として、多数の交流搬送波を用い、各搬送波を位相変調（ＰＳＫ）方式や直交振幅変調（ＱＡＭ）方式で信号を変調する直交周波数分割（ＯＦＤＭ）方式が提案されている。ＯＦＤＭ方式が提案されている理由としては、ＯＦＤＭ信号がマルチパスの影響を受けにくいことが挙げられる。例えば、都市部などの建築物が多い地域で地上デジタル放送を受信する場合や、移動体受信装置が地上デジタル放送を受信する場合などにも、ＯＦＤＭ信号はマルチパスの影響を受けにくい。
【０００３】
このデジタル放送における変調回路や復調回路は、機能の高度化や複雑化、安定性の向上などの面から、最近では盛んにデジタル回路による実装が行われている。このような用途、とりわけ受信器においては、受信した変調信号をアナログ信号からデジタル信号へ変換することが必要となる。
【０００４】
アナログ信号をデジタル信号へ変換するにあたって、アナログデジタル変換回路（以下、Ａ／Ｄ変換回路とする。）が用いられる。Ａ／Ｄ変換回路では供給される信号の最小レベルと最大レベルがあらかじめ定義されており、この最小レベルと最大レベルとの差はダイナミックレンジと呼ばれている。Ａ／Ｄ変換回路は、供給された信号をこのダイナミックレンジの範囲内でデジタル信号とする。
【０００５】
【発明が解決しようとする課題】
ところで、Ａ／Ｄ変換回路へ供給される信号の振幅が過大であるときや過小であるときには、復調装置は受信した信号を正確に復調することが困難となる。
【０００６】
例えば、信号に対してＱＡＭ方式による変調がなされている場合には、送信側では所定の位置に信号点をマッピングしている。このとき、Ａ／Ｄ変換回路へ供給される信号の振幅が過大である場合には、各信号点の間隔が、図７（Ａ）に示すように、図７（Ｂ）に示す送信側で仮定しているコンスタレーションと比較して大きくなってしまい、復調装置は信号を正確に復調することができなくなる。一方、Ａ／Ｄ変換回路へ供給される信号の振幅が過小である場合には、各信号点の間隔が、図７（Ｃ）に示すように、図７（Ｂ）に示す送信側で仮定しているコンスタレーションと比較して小さくなってしまい、復調装置は信号を正確に復調することができなくなる。
【０００７】
さらにまた、Ａ／Ｄ変換回路へ供給される信号の振幅が過大である場合には、Ａ／Ｄ変換回路にて供給された信号がクリップされて歪みが発生する。ＯＦＤＭ信号は、多数の搬送波が直交している信号であるが、上記クリップが発生すると各搬送波のエネルギーが他の搬送波に漏れ、直交性が損なわれる。この結果、ＯＦＤＭ信号は品質が低下し、伝送誤りが発生することとなる。また、Ａ／Ｄ変換回路へ供給される信号の振幅が過小である場合には量子化雑音が大きくなる。このときにもＯＦＤＭ信号は品質が低下し、伝送誤りが発生することとなる。
【０００８】
そこで、図８に示すように、Ａ／Ｄ変換回路１１０の前に、自動レベル制御（Automatic Level Control；ＡＬＣ）回路１１１を備えることで、Ａ／Ｄ変換回路１１０へ供給されるアナログ信号を常に一定の振幅としている。ＡＬＣ回路１１１は、レベル検出回路１１２と電圧制御増幅（ＶＣＡ）回路１１３とを備えている。レベル検出回路１１２は、ＶＣＡ回路１１３から供給された信号の振幅を検出して所定の振幅との差分を検出し、この差分を直流電圧としてＶＣＡ回路１１３に供給する。そして、ＶＣＡ回路１１３は、この直流電圧に基づいて増幅率を制御しながら、Ａ／Ｄ変換回路１１２に供給する信号のレベルを常に一定にしている。
【０００９】
しかしながら、ＡＬＣ回路１１１は、Ａ／Ｄ変換回路１１０に供給される前の信号の振幅を調節することができるものの、Ａ／Ｄ変換回路１１０から供給された信号に歪みが生じたときに、この歪みを解消することはできない。したがって、例えば、Ａ／Ｄ変換回路１１０の変換特性が不安定であるなどの理由で、Ａ／Ｄ変換回路１１０から供給された信号に歪みが生じたときには、復調装置は信号を正確に復調することが困難となる。
【００１０】
本発明はこのような従来の実情を鑑みて考案されたものであり、Ａ／Ｄ変換回路から供給された信号の歪みを解消することが可能である直交周波数分割信号復調装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る直交周波数分割信号復調装置は、直交周波数分割多重（ＯＦＤＭ：ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕａｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｒｅｘｉｎｇ）方式による変調がなされたＯＦＤＭ信号を復調する直交周波数分割信号復調装置であって、上記ＯＦＤＭ信号の周波数を変換した中間周波数信号を、フィードバックされる直流電圧に応じた増幅率で増幅する電圧制御増幅手段と、上記電圧制御増幅手段によって増幅された中間周波数信号を、アナログ信号からデジタル信号へ変換するアナログデジタル変換手段と、上記アナログデジタル変換手段から供給されたデジタル信号に基づいて、上記電圧制御増幅手段によって増幅された中間周波数信号の振幅値を検出する振幅検出手段と、第１の入力ポートから入力された基準振幅値と、上記振幅検出手段に接続された第２の入力ポートから入力された振幅値とを比較し、当該比較の結果、上記第２の入力ポートから入力された振幅値が上記基準振幅値よりも大きく、かつ、上記振幅値から上記基準振幅値を差し引いた差が所定の閾値よりも大きい場合には、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも大きいことを示す第１のフラグを出力する第１の出力ポートと、上記第２の入力ポートから入力された振幅値が上記基準振幅値よりも大きく、かつ、上記振幅値から上記基準振幅値を差し引いた差が０よりも大きく上記閾値よりも小さい場合には、上記振幅値から上記基準振幅値を差し引いた差が０よりも大きく上記閾値よりも小さいことを示す第２のフラグを出力する第２の出力ポートと、上記第２の入力ポートから入力された振幅値が上記基準振幅値よりも小さく、かつ、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも大きく０よりも小さい場合には、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも大きく０よりも小さいことを示す第３のフラグを出力する第３の出力ポートと、上記第２の入力ポートから入力された振幅値が上記基準振幅値よりも小さく、かつ、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも小さい場合には、上記振幅値が上記基準振幅値よりも小さく、かつ、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも小さいことを示す第４のフラグを出力する第４の出力ポートとを備えるデジタル比較回路と、第１端に電源が接続され、上記デジタル比較回路の第４の出力ポートに接続された第２端から上記第４のフラグが入力された場合には、上記電源から印加される所定の電圧を第３端から出力し、上記第２端から第４のフラグが入力されない場合には、ハイインピーダンスの状態を維持する第１の充電用バッファと、上記第１の充電用バッファの第３端に一端が接続された第１の抵抗素子と、第１端に電源が接続され、上記デジタル比較回路の第３の出力ポートに接続された第２端から第３のフラグが入力された場合には、上記電源から印加される所定の電圧を第３端から出力し、上記第２端から第３のフラグが入力されない場合には、ハイインピーダンスの状態を維持する第２の充電用バッファと、上記第２の充電用バッファの第３端に一端が接続された第２の抵抗素子と、第１端が接地され、上記デジタル比較回路の第２の出力ポートに接続された第２端から第２のフラグが入力されない場合には、ハイインピーダンスの状態を維持し、上記第２端から第２のフラグが入力された場合には、上記第１端と第３端との間のインピーダンス値を、上記第２端から第２のフラグが入力されない場合における上記第１端と第３端との間のインピーダンス値よりも低い値とする第１の放電用バッファと、上記第１の放電用バッファの第３端に一端が接続された第３の抵抗素子と、第１端が接地され、上記デジタル比較回路の第１の出力ポートに接続された第２端から第１のフラグが入力されない場合には、ハイインピーダンスの状態を維持し、上記第２端から第１のフラグが入力された場合には、上記第１端と第３端との間のインピーダンス値を、第２端から第１のフラグが入力されない場合における上記第１端と第３端との間のインピーダンス値よりも低い値とする第２の放電用バッファと、上記第２の放電用バッファの第３端に一端が接続された第４の抵抗素子と、一端が接地され、更に上記第１の抵抗素子の他端、上記第２の抵抗素子の他端、上記第３の抵抗素子の他端、及び上記第４の抵抗素子の他端に、他端が接続されたコンデンサと、上記第１の抵抗素子の他端、上記第２の抵抗素子の他端、上記第３の抵抗素子の他端、上記第４の抵抗素子の他端、及び上記コンデンサの他端に接続され、上記コンデンサに蓄積された電荷の変化に応じた直流電圧を上記電圧制御増幅手段にフィードバックするための出力端とを備えることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明を適用した復調装置について、図面を参照しながら詳細に説明する。
【００１４】
第１の実施の形態
まず、本発明の第１の実施の形態について、図１及び図２を用いて説明する。ここでは、ＯＦＤＭ方式によるデジタルテレビジョン放送の復調装置（ＯＦＤＭ復調装置）について説明する。図１は、ＯＦＤＭ復調装置のブロック構成図である。
【００１５】
図１に示すように、ＯＦＤＭ復調装置１は、アンテナ２と、チューナ３と、電圧制御増幅（ＶＣＡ）回路４と、アナログデジタル（Ａ／Ｄ）変換回路５と、デジタル直交復調回路６と、ＦＦＴ（Fast Fourier Transform）演算回路７と、ウィンドウ同期回路８と、イコライザ９と、デマッピング回路１０と、エラー訂正回路１１と、振幅検出回路１２と、振幅制御信号生成回路１３とを備えている。
【００１６】
放送局から放送されたデジタルテレビジョン放送の放送波は、ＯＦＤＭ復調装置１のアンテナ２により受信され、無線周波数（ＲＦ）信号としてチューナ３へ供給される。アンテナ２により受信されたＲＦ信号は、チューナ３により中間周波数（ＩＦ）信号に周波数変換され、ＶＣＡ回路４へ供給される。
【００１７】
ＶＣＡ回路４は、チューナ３から供給されたＩＦ信号を増幅してＡ／Ｄ変換回路５に供給する。ＶＣＡ回路４は、電力供給回路１３から供給される直流電圧に応じて増幅率を制御しながら、ＩＦ信号を増幅する。
【００１８】
Ａ／Ｄ変換回路５は、ＶＣＡ回路４から供給されたＩＦ信号をデジタル信号に変換し、デジタル直交復調回路６に供給する。また、Ａ／Ｄ変換回路５から供給されるデジタル信号は、後述する振幅検出回路１２へも供給される。
【００１９】
デジタル直交復調回路６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を供給する。このデジタル直交復調回路６から供給されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算される前のいわゆる時間領域の信号である。このことから、以下デジタル直交復調後でＦＦＴ演算される前のベースバンド信号を、ＯＦＤＭ時間領域信号と呼ぶ。このＯＦＤＭ時間信号領域は、直交復調された結果、実軸成分（Ｉチャンネル信号）と、虚軸成分（Ｑチャンネル信号）とを含んだ復素信号となる。デジタル直交復調回路６により供給されるＯＦＤＭ時間領域信号は、ＦＦＴ演算回路７及びウィンドウ同期回路８に供給される。
【００２０】
ＦＦＴ演算回路７は、ＯＦＤＭ時間領域信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されているデータを抽出して供給する。このＦＦＴ演算回路７から供給される信号は、ＦＦＴされた後のいわゆる周波数領域の信号である。このことから、以下、ＦＦＴ演算後の信号をＯＦＤＭ周波数領域信号と呼ぶ。
【００２１】
ＦＦＴ演算回路７は、１つのＯＦＤＭシンボルから有効シンボル長の範囲（例えば２０４８サンプル）の信号を抜き出し、すなわち、１つのＯＦＤＭシンボルからガードインターバルの分範囲を除き、抜き出した有効シンボル長の範囲のＯＦＤＭ時間領域信号に対してＦＦＴ演算を行う。具体的にその演算開始位置は、ＯＦＤＭシンボルの境界から、ガードインターバルの終了位置までの間のいずれかの位置となる。この演算範囲のことをＦＦＴウィンドウと呼ぶ。
【００２２】
このようにＦＦＴ演算回路７から供給されたＯＦＤＭ周波数領域信号は、ＯＦＤＭ時間領域信号と同様に、実軸成分（Ｉチャンネル信号）と、虚軸成分（Ｑチャンネル信号）とからなる復素信号となっている。この復素信号は、例えば、１６ＱＡＭ方式や６４ＱＡＭ方式等で直交振幅変調された信号である。ＯＦＤＭ周波数領域信号は、イコライザ９に供給される。
【００２３】
ウィンドウ同期回路８は、供給されたＯＦＤＭ時間領域信号を有効シンボル期間分延長させて、ガードインターバル部分とこのガードインターバルの複写元となる信号との相関性を求め、この相関性が高い部分に基づきＯＦＤＭシンボルの境界位置を算出し、その境界位置を示すウィンドウ同期信号Ｗ_ｓｙｎｃを発生する。ＦＦＴウィンドウ同期回路８は、発生したウィンドウ同期信号Ｗ_ｓｙｎｃをＦＦＴ演算回路７に供給する。
【００２４】
イコライザ９は、スキャッタードパイロット信号（ＳＰ信号）を用いて、ＯＦＤＭ周波数領域信号の位相等化及び振幅等化を行う。位相等化及び振幅等化がされたＯＦＤＭ周波数領域信号は、デマッピング回路１０に供給される。
【００２５】
デマッピング回路１０は、イコライザ９により振幅等化及び位相等化されたＯＦＤＭ周波数領域信号を、例えば、１６ＱＡＭ方式に従ってデマッピングを行ってデータの復号をする。デマッピング回路１０により復号されたデータは、エラー訂正回路１１に供給される。
【００２６】
エラー訂正回路１１は、供給されたデータに対して、例えば、ビタビ復号やリード−ソロモン符号を用いたエラー訂正を行う。エラー訂正が行われたデータは、例えば後段のＭＰＥＧ復号回路等に供給される。
【００２７】
振幅検出回路１２は、Ａ／Ｄ変換回路５から供給されたデジタル信号に基づいて、ＶＣＡ回路４によって増幅されたＩＦ信号の振幅を検出して、この検出結果を振幅制御信号生成回路１３に供給する。
【００２８】
振幅制御信号生成回路１３は、振幅検出回路１２によって検出されたＩＦ信号の振幅と所定の振幅との差分を検出し、この差分を直流電圧に変換してＶＣＡ回路４に供給する。なお、この直流電圧が、ＶＣＡ回路の増幅率を制御する振幅制御信号となる。
【００２９】
つぎに、ＶＣＡ回路４、振幅検出回路１２、及び振幅制御信号生成回路１３により、Ａ／Ｄ変換回路５へ供給するＩＦ信号の振幅を調節する方法について説明する。
【００３０】
本実施の形態では、図２に示すように、振幅検出回路１２が、二乗回路２１、及びローパスフィルタ２２を備えており、振幅制御信号生成回路１３が、減算回路２３、累積加算回路２４、及びデジタルアナログ（Ｄ／Ａ）変換回路２５を備えている。
【００３１】
この振幅検出回路１２及び振幅制御信号生成回路１３の動作、並びにＶＣＡ回路４の動作は、以下に説明する通りとなる。
【００３２】
振幅検出回路１２では、先ず、Ａ／Ｄ変換回路５から供給されたデジタル信号が、二乗回路２１へ供給される。二乗回路２１は、Ａ／Ｄ変換回路５から供給された信号を二乗する。二乗回路２１によって二乗された信号は、ローパスフィルタ２２へ供給される。
【００３３】
次に、ローパスフィルタ２２が、二乗回路２１から供給された信号を平均化する。ローパスフィルタ２２によって平均化された信号は、Ａ／Ｄ変換回路５を通過した信号の実効値を表す。このローパスフィルタ２２によって平均化された信号は、振幅制御信号生成回路１３に供給される。
【００３４】
なお、ここでは、振幅を検出するためにＡ／Ｄ変換回路５から供給されたデジタル信号を二乗しているが、振幅を求めるためには、Ａ／Ｄ変換回路５から供給されたデジタル信号を２ｎ（但しｎは自然数）乗した後に、ローパスフィルタによって平均化すれば良い。また、Ａ／Ｄ変換回路５から供給されたデジタル信号の絶対値をとった後に、ローパスフィルタによって平均化することによっても、振幅を求めることが可能となる。
【００３５】
振幅制御信号生成回路１３では、先ず、減算回路２３が、振幅検出回路１２によって検出された振幅Ｘと所定の振幅Ｙとの差分Ｘ−Ｙを求める。減算回路２３は、この差分Ｘ−Ｙに基づいた信号を累積加算回路２４に供給する。
【００３６】
次に、累積加算回路２４が、減算回路２３から供給された信号に基づいて、差分Ｘ−Ｙを累積加算する。累積加算回路２４は、累積加算した結果に基づいた信号を、Ｄ／Ａ変換回路２５に供給する。
【００３７】
次に、Ｄ／Ａ変換回路２５が、累積加算回路２４から供給された信号を直流電圧へ変換する。Ｄ／Ａ変換回路２５は、この直流電圧をＶＣＡ回路４に供給する。
【００３８】
そして、ＶＣＡ回路４は、振幅制御信号生成回路１３から供給された直流電圧に基づいて増幅率を制御しながら、チューナ３から供給されるＩＦ信号を増幅してＡ／Ｄ変換回路５へ供給する。詳述すると、ＶＣＡ回路４は、チューナ３から供給されるＩＦ信号が入力される端子と、振幅制御信号生成回路１３から供給される直流電圧が入力される制御端子とを有している。ＶＣＡ回路４は、この制御端子から供給される直流電圧に応じて、Ａ／Ｄ変換回路５から供給されるデジタル信号の歪みが解消されるように増幅率を制御しながら、ＩＦ信号を増幅している。
【００３９】
以上説明したように、本発明を適用したＯＦＤＭ復調装置１は、Ａ／Ｄ変換回路５から供給されたデジタル信号に基づいて、ＶＣＡ回路４の増幅率を決定している。したがって、Ａ／Ｄ変換回路５による利得のばらつきが原因となってＡ／Ｄ変換回路５から供給される信号に歪みが生じているときにも、この歪みを解消することが可能となり、Ａ／Ｄ変換回路５による変換特性を安定にすることができる。
【００４０】
また、本発明を適用したＯＦＤＭ復調装置１は、振幅の誤差をＡ／Ｄ変換回路５の前段に設けられたＶＣＡ回路４に対して帰還することによって、Ａ／Ｄ変換回路５から供給される信号の歪みを解消しているため、広いダイナミックレンジを有するＯＦＤＭ信号がＡ／Ｄ変換されたときに発生する歪みを、解消することが可能となる。
【００４１】
第２の実施の形態
つぎに、本発明の第２の実施の形態について、図３を参照しながら説明する。
【００４２】
本実施の形態で説明するＯＦＤＭ復調装置は、振幅制御信号生成回路３０以外の部分は、第１の実施の形態で説明したＯＦＤＭ復調装置１と同様であるので、その説明を流用する。ここでは、振幅制御信号生成回路３０について説明する。
【００４３】
図３に示すように、振幅制御信号生成回路３０は、減算回路３１と、累積加算回路３２と、パルス幅変調（ＰＷＭ；pulse width modulation）回路３３と、ローパスフィルタ３４とを備える。
【００４４】
以上説明した振幅制御信号生成回路３０の動作及びＶＣＡ回路４の動作は、以下に説明する通りとなる。
【００４５】
振幅制御信号生成回路３０では、振幅検出回路１２によって検出された信号が、先ず減算回路３１に供給される。
【００４６】
減算回路３１は、振幅検出回路１２によって検出された振幅Ｘと所定の振幅Ｙとの差分Ｘ−Ｙを求める。減算回路３１は、この差分Ｘ−Ｙに基づいた信号を累積加算回路３２に供給する。
【００４７】
次に、累積加算回路３２は、減算回路３１から供給された信号に基づいて、差分Ｘ−Ｙを累積加算する。累積加算回路３２は、この累積加算した結果に基づいた信号をＰＷＭ回路３３に供給する。
【００４８】
ＰＷＭ回路３３は、累積加算回路３２から供給された信号に基づいたパルスデューティの信号を生成する。ＰＷＭ回路３３によって生成される信号は、ローパスフィルタ３４に供給される。
【００４９】
ローパスフィルタ３４は、ＰＷＭ回路３３から供給された信号を平均化する。ローパスフィルタ３４は、この平均化した信号を直流電圧に変換してＶＣＡ回路４に供給する。
【００５０】
そして、ＶＣＡ回路４は、振幅制御信号生成回路３０から供給された直流電圧に基づいて増幅率を制御しながら、チューナ３から供給されるＩＦ信号を増幅してＡ／Ｄ変換回路５へ供給する。ＶＣＡ回路４は、この制御端子から供給される直流電圧に応じて、Ａ／Ｄ変換回路５から供給されるデジタル信号の歪みが解消されるように増幅率を制御しながら、ＩＦ信号を増幅している。
【００５１】
第３の実施の形態
つぎに、本発明の第３の実施の形態について、図４を参照しながら説明する。
【００５２】
本実施の形態で説明するＯＦＤＭ復調装置は、振幅制御信号生成回路４０以外の部分は、第１の実施の形態で説明したＯＦＤＭ復調装置１と同様であるので、その説明を流用する。ここでは振幅制御信号生成回路４０について説明する。
【００５３】
図４に示すように、振幅制御信号生成回路４０は、デジタル比較回路４１と、充放電回路４２とを備えている。
【００５４】
デジタル比較回路４１は、振幅検出回路１２から供給された振幅Ｘと、所定の振幅Ｙとを比較する。デジタル比較回路４１は、第１のポート４３と第２のポート４４とを備えている。第１のポート４３は、Ｘ＞Ｙであるときににフラグを出力する。また、第２のポート４４は、Ｘ＜Ｙであるときにフラグを出力する。なお、Ｘ＝Ｙであるときには、どちらのポートもフラグを出力しない。
【００５５】
充放電回路４２は、充電用バッファ５０と、放電用バッファ５１と、第１及び第２の抵抗５２，５３と、コンデンサ５４と、入力用電源５５とを備えている。なお、充電用バッファ５０及び放電用バッファ５１は、いわゆるスリーステートバッファである。充電用バッファ５０は、入力が入力用電源５５と接続しており、出力が第１の抵抗５２を介してコンデンサ５４と接続しており、制御入力が第２のポート４４と接続している。この充電用バッファ５０に、第２のポート４４からのフラグが入力されたときには、第１の抵抗５２を介してコンデンサ５４と電源５５とが接続する。また、放電用バッファ５１は、入力が接地されており、出力が第２の抵抗５３を介してコンデンサ５４と接続しており、制御入力が第１のポート４３と接続している。この放電用バッファ５１に、第１のポート４３からのフラグが入力されたときには、第２の抵抗５３を介してコンデンサ５４が接地される。
【００５６】
以上説明した振幅制御信号生成回路４０及びＶＣＡ回路４の動作は、以下に述べる通りとなる。
【００５７】
先ず、デジタル比較回路４１が、振幅検出回路１２から供給された振幅Ｘと所定の振幅Ｙとを比較する。
【００５８】
ここで、Ｘ＞Ｙであるときには、第１のポート４３がフラグを出力し、放電用バッファ５１の制御入力にフラグが入力される。このとき、第２のポート４４はフラグを出力せず、充電用バッファ５０はハイインピーダンスとなる。すなわち、コンデンサ５４は第２の抵抗５３を介して接地する。したがって、コンデンサ５４と第２の抵抗５３とで決定される時定数により、コンデンサ５４に蓄積された電圧が減少する。すなわち、コンデンサ５４は放電する。コンデンサ５４に蓄積された電圧が減少すると、充放電回路４２からＶＣＡ回路４へ供給される直流電圧が減少する。
【００５９】
一方、Ｘ＜Ｙであるときには、第２のポート４４がフラグを出力し、充電用バッファ５０の制御入力にフラグが入力される。このとき、第１のポート４３はフラグを出力せず、放電用バッファ５１はハイインピーダンスとなる。すなわち、コンデンサ５４は第１の抵抗５２を介して入力用電源５５と接続する。したがって、第１の抵抗５２を介して入力用電源５５からコンデンサ５４に対して電圧が供給され、コンデンサ５４に蓄積されている電圧が増加する。すなわち、コンデンサ５４は充電される。コンデンサ５４に蓄積された電圧が増加すると、充放電回路４２からＶＣＡ回路４へ供給される直流電圧が増加する。
【００６０】
そして、ＶＣＡ回路４は、振幅制御信号生成回路４０から供給された直流電圧に基づいて増幅率を制御しながら、チューナ３から供給されるＩＦ信号を増幅してＡ／Ｄ変換回路５へ供給する。ＶＣＡ回路４は、制御端子から供給される直流電圧に応じて、Ａ／Ｄ変換回路５から供給されるデジタル信号の歪みが解消されるように増幅率を制御しながら、ＩＦ信号を増幅している。
【００６１】
第４の実施の形態
つぎに、本発明の第４の実施の形態について、図５を参照しながら説明する。本実施の形態で説明するＯＦＤＭ復調装置は、振幅制御信号生成回路６０以外の部分は、第１の実施の形態で説明したＯＦＤＭ復調装置１と同様であるので、その説明を流用する。ここでは振幅制御信号生成回路６０について説明する。
【００６２】
図５に示すように、振幅制御信号生成回路６０は、デジタル比較回路６１と、充放電回路６２とを備えている。
【００６３】
デジタル比較回路６１は、振幅検出手段１２から供給された振幅Ｘと、所定の振幅Ｙとを比較する。デジタル比較回路６１は、第１のポート６３と第２のポート６４とを備えている。第１のポート６３は、Ｘ＝Ｙであるときにフラグを出力する。また、第２のポート６４は、Ｘ＜Ｙであるときにフラグを出力する。なお、Ｘ＞Ｙであるときには、どちらのポートもフラグを出力しない。
【００６４】
充電用回路６２は、バッファ７０と、抵抗７１と、コンデンサ７２とを備えている。バッファ７０はいわゆるスリーステートバッファであり、入力が第２のポート６４と接続しており、出力が抵抗７１を介してコンデンサ７２と接続しており、制御入力が第１のポート６３と接続している。このバッファ７０は、第１のポート６３からフラグが入力されることによって、ハイインピーダンスとなる。
【００６５】
以上説明した振幅制御信号生成回路６０及びＶＣＡ回路４の動作は、以下に述べる通りとなる。
【００６６】
先ず、デジタル比較回路６１が、振幅検出回路１２から供給された振幅Ｘと所定の振幅Ｙとを比較する。
【００６７】
ここで、Ｘ＞Ｙであるときには、第１のポート６３及び第２のポート６４ともにフラグを出力しない。第１のポート６３からフラグが出力されないために、バッファ７０はハイインピーダンスとはならない。また、第２のポート６４からは電圧が供給されない。したがって、コンデンサ７２と抵抗７１とで決定される時定数によりコンデンサ７２に蓄積された電圧が減少する。すなわち、コンデンサ７２は放電する。コンデンサ７２に蓄積された電圧が減少すると、充放電回路６２からＶＣＡ回路４へ供給される直流電圧が減少する。
【００６８】
一方、Ｘ＜Ｙであるときには、第２のポート６４がフラグを出力する。したがって、バッファ７０から供給される電圧の量が増加し、抵抗７１を介してコンデンサ７２に電圧が供給され、コンデンサ７２に蓄積されている電圧が増加する。すなわち、コンデンサ７２は充電される。コンデンサ７２に蓄積された電圧が増加すると、充放電回路６２からＶＣＡ回路４へ供給される直流電圧が増加する。
【００６９】
また、Ｘ＝Ｙであるときには、第１のポート６３がフラグを出力して、バッファ７０をハイインピーダンスとする。バッファ７０がハイインピーダンスとなるために、コンデンサ７２に蓄積されている電圧の量は増減しない。したがって、ＶＣＡ回路４へ供給される直流電圧は維持される。
【００７０】
そして、ＶＣＡ回路４は、振幅制御信号生成回路６０から供給された直流電圧に基づいて増幅率を制御しながら、チューナ３から供給されるＩＦ信号を増幅してＡ／Ｄ変換回路５へ供給する。ＶＣＡ回路４は、制御端子から入力される電圧に応じて、Ａ／Ｄ変換回路５から供給されるデジタル信号の歪みが解消されるように増幅率を制御しながら、ＩＦ信号を増幅している。
【００７１】
第５の実施の形態
つぎに、本発明の第５の実施の形態について、図６を参照しながら説明する。
【００７２】
本実施の形態で説明するＯＦＤＭ復調装置は、振幅制御信号生成回路８０以外の部分は、第１の実施の形態で説明したＯＦＤＭ復調装置１と同様であるので、その説明を流用する。ここでは振幅制御信号生成回路８０について説明する。
【００７３】
図６に示すように、振幅制御信号生成回路８０は、デジタル比較回路８１と、充放電回路８２とを備えている。
【００７４】
デジタル比較回路８１は、振幅検出手段１２から供給された振幅Ｘと、所定の振幅Ｙとを比較する。デジタル比較回路８１は、第１〜第４のポート８３〜８６を備えている。第１のポート８３は、Ｘ−Ｙ＞ｋ（ｋはしきい値。但し、ｋ＞０とする。）であるときにフラグを出力する。第２のポート８４は、ｋ≧Ｘ−Ｙ＞０であるときにフラグを出力する。第３のポート８５は、０＞Ｘ−Ｙ≧−ｋであるときにフラグを出力する。第４のポート８６は、−ｋ＞Ｘ−Ｙであるときにフラグを出力する。なお、Ｘ−Ｙ＝０であるときには、いずれのポートもフラグを出力しない。
【００７５】
充放電回路８２は、第１及び第２の充電用バッファ９０，９１と、第１及び第２の放電用バッファ９２，９３と、第１〜第４の抵抗９４〜９７と、入力用電源９８と、コンデンサ９９とを備えている。第１及び第２の充電用バッファ９０，９１と、第１及び第２の放電用バッファ９２，９３とは、いわゆるスリーステートバッファである。第１の充電用バッファ９０は、入力が入力用電源９８と接続しており、出力が第１の抵抗９４を介してコンデンサ９９と接続しており、制御入力が第４のポート８６と接続している。第２の充電用バッファ９１は、入力が入力用電源９８と接続しており、出力が第２の抵抗９５を介してコンデンサ９９と接続しており、制御入力が第３のポート８５と接続している。第１の放電用バッファ９２は、入力が接地しており、出力が第３の抵抗９６を介してコンデンサ９９と接続しており、制御入力が第２のポート８４と接続している。第２の放電用バッファ９３は、入力が接地しており、出力が第４の抵抗９７を介してコンデンサ９９と接続しており、制御入力が第１のポート８３と接続している。
【００７６】
以上説明した振幅制御信号生成回路８０及びＶＣＡ回路４の動作は、以下に述べる通りとなる。
【００７７】
先ず、デジタル比較回路８１が、振幅検出回路１２から供給された振幅Ｘと所定の振幅Ｙとを比較する。
【００７８】
ここで、Ｘ−Ｙ＞ｋであるときには、第１のポート８３がフラグを出力し、第２の放電用バッファ９３にフラグが入力される。このとき、第２〜第４のポート８４〜８６はいずれもフラグを出力せず、第１及び第２の充電用バッファ９０，９１、第１の放電用バッファ９２はそれぞれハイインピーダンスとなる。すなわち、コンデンサ９９は第４の抵抗９７を介して接地する。したがって、コンデンサ９９と第４の抵抗９７とで決定される時定数により、コンデンサ９９に蓄積された電圧が減少する。すなわち、コンデンサ９９は放電する。コンデンサ９９に蓄積された電圧が減少すると、充放電回路８２からＶＣＡ回路４へ供給される直流電圧が減少する。
【００７９】
また、ｋ≧Ｘ−Ｙ＞０であるときには、第２のポート８４がフラグを出力し、第１の放電用バッファ９２にフラグが入力される。このとき、第１、第３、第４のポート８３，８５，８６はいすれもフラグを出力せず、第１及び第２の充電用バッファ９０，９１、第２の放電用バッファ９３はそれぞれハイインピーダンスとなる。すなわち、コンデンサ９９は第３の抵抗９６を介して接地する。したがって、コンデンサ９９と第３の抵抗９６とで決定される時定数により、コンデンサ９９に蓄積された電圧が減少する。すなわち、コンデンサ９９は放電する。コンデンサ９９に蓄積された電圧が減少すると、充放電回路８２からＶＣＡ回路４へ供給される直流電圧が減少する。
【００８０】
このとき、コンデンサ９９から放電される電圧は、コンデンサ９９が第３の抵抗９６を介して接地したときと比較して、第４の抵抗９７を介して接地したときの方が多くなるように設定されている。
【００８１】
一方、０＞Ｘ−Ｙ≧−ｋであるときには、第３のポート８５がフラグを出力し、第２の充電用バッファ９１にフラグが入力される。このとき、第１、第２、第４のポート８３，８４，８６はいずれもフラグを出力せず、第１の充電用バッファ９０、第１及び第２の放電用バッファ９２，９３はそれぞれハイインピーダンスとなる。すなわち、コンデンサ９９は、第２の抵抗９５を介して入力用電源９８と接続する。したがって、第２の抵抗９５を介して入力用電源９８からコンデンサ９９に対して電圧が供給され、コンデンサ９９に蓄積されている電圧が増加する。すなわち、コンデンサ９９は充電される。コンデンサ９９に蓄積された電圧が増加すると、充放電回路８２からＶＣＡ回路４へ供給される直流電圧が増加する。
【００８２】
また、Ｘ−Ｙ＜−ｋであるときには、第４のポート８６がフラグを出力し、第１の充電用バッファ９０にフラグが入力される。このとき、第１〜第３のポート８３〜８５はいずれもフラグを出力せず、第２の充電用バッファ９１、第１の放電用バッファ９２及び第２の放電用バッファ９３は、それぞれハイインピーダンスとなる。すなわち、コンデンサ９９は、第１の抵抗９４を介して入力用電源９８と接続する。したがって、第１の抵抗９４を介して入力用電源９８からコンデンサ９９に対して電圧が供給され、入力用電源９８からコンデンサ９９に蓄積されている電圧が増加する。すなわち、コンデンサ９９は充電される。コンデンサ９９に蓄積された電圧が増加すると、充放電回路８２からＶＣＡ回路４へ供給される直流電圧が増加する。
【００８３】
このとき、コンデンサ９９に充電される電圧は、コンデンサ９９が抵抗９５を介して入力用電源９８と接続しているときと比較して、抵抗９４を介して入力用電源９８と接続しているときの方が多くなるように設定されている。
【００８４】
そして、ＶＣＡ回路４は、振幅制御信号生成回路８０から供給された直流電圧に基づいて増幅率を制御しながら、チューナ３から供給されるＩＦ信号を増幅してＡ／Ｄ変換回路５へ供給する。ＶＣＡ回路４は、制御端子から供給される直流電圧に応じて、Ａ／Ｄ変換回路５から出力するデジタル信号の歪みが解消されるように増幅率を制御しながら、ＩＦ信号を増幅している。
【００８５】
ところで、この充放電回路８２では、コンデンサ９９から放電される電圧は、コンデンサ９９が第３の抵抗９６を介して接地したときと比較して、第４の抵抗９７を介して接地したときの方が多くなるように設定されている。また、この充放電回路８２では、コンデンサ９９に充電される電圧は、コンデンサ９９が抵抗９５を介して入力用電源９８と接続しているときと比較して、抵抗９４を介して入力用電源９８と接続しているときの方が多くなるように設定されている。
【００８６】
以上説明したように充放電回路８２を設定する方法としては、例えば第１〜第４の抵抗９４〜９７の抵抗値をそれぞれ変える方法が挙げられる。コンデンサ９９から放電される電圧量が、コンデンサ９９が第３の抵抗９６を介して接地したときと比較して第４の抵抗９７を介して接地したときの方が多くなるように設定するためには、第３の抵抗９６の抵抗値を第４の抵抗９７の抵抗値よりも小さくすれば良い。また、コンデンサ９９に充電される電圧量が、コンデンサ９９が入力用電源９８と接続しているときと比較して、入力用電源９８と接続しているときの方が多くなるように設定するためには、第２の抵抗９５の抵抗値よりも第１の抵抗９４の抵抗値を小さくすれば良い。
【００８７】
以上説明した振幅制御信号生成回路８０は、デジタル比較回路８１にしきい値ｋが設定されており、このしきい値ｋを利用してＸとＹとの差分を段階分けして、それぞれの段階に応じてフラグを出力することで、コンデンサ９９に充電する電圧の量又はコンデンサ９９から放電する電圧の量を段階的に変化させている。
振幅制御信号生成回路８０では、Ｘ−Ｙの差分を、ｋより大、０より大且つｋ以下、０、−ｋ以上且つ０未満、−ｋ未満の５段階に分けている。ここで、Ｘ−Ｙ＞ｋのときには第１のポート８３からフラグを出力して、コンデンサ９９からの放電量が所定の量となるように設定している。また、ｋ≧Ｘ−Ｙ＞０のときには第２のポート８４からフラグを出力して、コンデンサ９９からの放電量がＸ−Ｙ＞ｋのときと比較して少なくなるように設定している。さらに、−ｋ＜Ｘ−Ｙ＜０のときには第３のポート８５からフラグを出力して、コンデンサ９９への充電量が所定の量となるように設定している。さらにまた、Ｘ−Ｙ≦−ｋのときには第４のポート８６からフラグを出力して、コンデンサ９９への充電量が−ｋ＜Ｘ−Ｙ＜０のときと比較して多くなるように設定している。なお、Ｘ−Ｙ＝０のときは、どのポートからもフラグは出力されず、コンデンサ９９に対する充電及び放電はなされない。
【００８８】
すなわち、振幅制御信号生成回路８０を備えたＯＦＤＭ復調装置は、Ｘ−Ｙの値に応じてコンデンサ９９への充電量及びコンデンサ９９からの放電量を段階的に変化させ、コンデンサ９９への充電及びコンデンサ９９からの放電を効率良く行っている。したがって、振幅制御信号生成回路８０は、ＶＣＡ回路４へ供給される直流電圧を高速に制御し、Ａ／Ｄ変換回路５から供給されるデジタル信号の歪みを高速に解消することができる。
【００８９】
【発明の効果】
本発明を適用したＯＦＤＭ復調装置は、アナログデジタル変換手段から供給された信号に基づいて、電圧制御増幅手段の増幅率を決定している。したがって、アナログデジタル変換手段による利得のばらつきが原因となってアナログデジタル変換手段から供給される信号に歪みが生じているときにも、この歪みを解消することが可能となり、アナログデジタル変換手段による変換特性が安定なものとなる。
【００９０】
また、本発明を適用したＯＦＤＭ復調装置は、振幅の誤差をアナログデジタル変換手段の前段に設けられた電圧制御増幅手段に対して帰還することによって、アナログデジタル変換手段がら供給される信号の歪みを解消しているため、広いダイナミックレンジを有するＯＦＤＭ信号がデジタル信号へ変換されたときに発生する歪みを、解消することが可能となる。
【図面の簡単な説明】
【図１】本発明を適用したＯＦＤＭ復調装置の全体構成を示すブロック図である。
【図２】同ＯＦＤＭ復調装置の第１の実施の形態を示しており、振幅制御信号生成回路が減算回路、累積加算回路、及びＤ／Ａ変換回路からなるＯＦＤＭ復調装置を示すブロック図である。
【図３】同ＯＦＤＭ復調装置の第２の実施の形態を示しており、振幅制御信号生成回路が減算回路、累積加算回路、ＰＷＭ回路、及びローパスフィルタからなるＯＦＤＭ復調装置を示すブロック図である。
【図４】同ＯＦＤＭ復調装置の第３の実施の形態を示しており、振幅制御信号生成回路がデジタル比較回路、及び充放電回路からなるＯＦＤＭ復調装置を示すブロック図である。
【図５】同ＯＦＤＭ復調装置の第４の実施の形態を示しており、振幅制御信号生成回路がデジタル比較回路、及び充放電回路からなる他のＯＦＤＭ復調装置を示すブロック図である。
【図６】同ＯＦＤＭ復調装置の第５の実施の形態を示しており、振幅制御信号生成回路がデジタル比較回路、及び充放電回路からなるさらに他のＯＦＤＭ復調装置を示すブロック図である。
【図７】Ａ／Ｄ変換回路に供給されるＩＦ信号の振幅が不適切であるときに、受信信号を復調した状態を示す模式図である。
【図８】従来のＯＦＤＭ復調装置における振幅制御方法を示すブロック図である。
【符号の説明】
１ＯＦＤＭ復調回路、２アンテナ、３チューナ、４ＶＣＡ回路、５Ａ／Ｄ変換回路、６デジタル直交復調回路、７ＦＦＴ演算回路、８ウィンドウ同期回路、９イコライザ、１０デマッピング回路、１１エラー訂正回路、１２振幅検出回路、１３振幅制御信号生成回路

Claims

直交周波数分割多重（ＯＦＤＭ：ＯｒｔｈｏｇｏｎａｌＦｒｅｑｕａｎｃｙＤｉｖｉｓｉｏｎＭｕｌｔｉｐｒｅｘｉｎｇ）方式による変調がなされたＯＦＤＭ信号を復調する直交周波数分割信号復調装置であって、
上記ＯＦＤＭ信号の周波数を変換した中間周波数信号を、フィードバックされる直流電圧に応じた増幅率で増幅する電圧制御増幅手段と、
上記電圧制御増幅手段によって増幅された中間周波数信号を、アナログ信号からデジタル信号へ変換するアナログデジタル変換手段と、
上記アナログデジタル変換手段から供給されたデジタル信号に基づいて、上記電圧制御増幅手段によって増幅された中間周波数信号の振幅値を検出する振幅検出手段と、
第１の入力ポートから入力された基準振幅値と、上記振幅検出手段に接続された第２の入力ポートから入力された振幅値とを比較し、当該比較の結果、上記第２の入力ポートから入力された振幅値が上記基準振幅値よりも大きく、かつ、上記振幅値から上記基準振幅値を差し引いた差が所定の閾値よりも大きい場合には、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも大きいことを示す第１のフラグを出力する第１の出力ポートと、上記第２の入力ポートから入力された振幅値が上記基準振幅値よりも大きく、かつ、上記振幅値から上記基準振幅値を差し引いた差が０よりも大きく上記閾値よりも小さい場合には、上記振幅値から上記基準振幅値を差し引いた差が０よりも大きく上記閾値よりも小さいことを示す第２のフラグを出力する第２の出力ポートと、上記第２の入力ポートから入力された振幅値が上記基準振幅値よりも小さく、かつ、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも大きく０よりも小さい場合には、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも大きく０よりも小さいことを示す第３のフラグを出力する第３の出力ポートと、上記第２の入力ポートから入力された振幅値が上記基準振幅値よりも小さく、かつ、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも小さい場合には、上記振幅値が上記基準振幅値よりも小さく、かつ、上記振幅値から上記基準振幅値を差し引いた差が上記閾値よりも小さいことを示す第４のフラグを出力する第４の出力ポートとを備えるデジタル比較回路と、
第１端に電源が接続され、上記デジタル比較回路の第４の出力ポートに接続された第２端から上記第４のフラグが入力された場合には、上記電源から印加される所定の電圧を第３端から出力し、上記第２端から第４のフラグが入力されない場合には、ハイインピーダンスの状態を維持する第１の充電用バッファと、
上記第１の充電用バッファの第３端に一端が接続された第１の抵抗素子と、
第１端に電源が接続され、上記デジタル比較回路の第３の出力ポートに接続された第２端から第３のフラグが入力された場合には、上記電源から印加される所定の電圧を第３端から出力し、上記第２端から第３のフラグが入力されない場合には、ハイインピーダンスの状態を維持する第２の充電用バッファと、
上記第２の充電用バッファの第３端に一端が接続された第２の抵抗素子と、
第１端が接地され、上記デジタル比較回路の第２の出力ポートに接続された第２端から第２のフラグが入力されない場合には、ハイインピーダンスの状態を維持し、上記第２端から第２のフラグが入力された場合には、上記第１端と第３端との間のインピーダンス値を、上記第２端から第２のフラグが入力されない場合における上記第１端と第３端との間のインピーダンス値よりも低い値とする第１の放電用バッファと、
上記第１の放電用バッファの第３端に一端が接続された第３の抵抗素子と、
第１端が接地され、上記デジタル比較回路の第１の出力ポートに接続された第２端から第１のフラグが入力されない場合には、ハイインピーダンスの状態を維持し、上記第２端から第１のフラグが入力された場合には、上記第１端と第３端との間のインピーダンス値を、第２端から第１のフラグが入力されない場合における上記第１端と第３端との間のインピーダンス値よりも低い値とする第２の放電用バッファと、
上記第２の放電用バッファの第３端に一端が接続された第４の抵抗素子と、
一端が接地され、更に上記第１の抵抗素子の他端、上記第２の抵抗素子の他端、上記第３の抵抗素子の他端、及び上記第４の抵抗素子の他端に、他端が接続されたコンデンサと、
上記第１の抵抗素子の他端、上記第２の抵抗素子の他端、上記第３の抵抗素子の他端、上記第４の抵抗素子の他端、及び上記コンデンサの他端に接続され、上記コンデンサに蓄積された電荷の変化に応じた直流電圧を上記電圧制御増幅手段にフィードバックするための出力端と
を備える直交周波数分割信号復調装置。