JP4575913B2 - Ｃｍｏｓイメージセンサの製造方法 - Google Patents
Ｃｍｏｓイメージセンサの製造方法 Download PDFInfo
- Publication number
- JP4575913B2 JP4575913B2 JP2006344400A JP2006344400A JP4575913B2 JP 4575913 B2 JP4575913 B2 JP 4575913B2 JP 2006344400 A JP2006344400 A JP 2006344400A JP 2006344400 A JP2006344400 A JP 2006344400A JP 4575913 B2 JP4575913 B2 JP 4575913B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- region
- forming
- cmos image
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 44
- 238000009792 diffusion process Methods 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 37
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 238000010791 quenching Methods 0.000 claims 1
- 230000000171 quenching effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 65
- 238000002955 isolation Methods 0.000 description 19
- 239000012535 impurity Substances 0.000 description 13
- 238000011161 development Methods 0.000 description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明はイメージセンサの製造方法に関し、より詳細には、低照度特性を改善したＣＭＯＳイメージセンサの製造方法に関する。
一般に、イメージセンサは光学的映像を電気的信号に変換する半導体素子であり、電荷結合素子（ＣＣＤ）とＣＭＯＳイメージセンサに分けられる。
電荷結合素子（ＣＣＤ）は、光の信号を電気的信号に変換する複数のフォトダイオード（ＰＤ）がマトリクス状に配列され、マトリクス状に配列された各垂直方向のフォトダイオード間に形成されて各フォトダイオードで生成された電荷を垂直方向に伝送する複数の垂直方向電荷伝送領域（ＶＣＣＤ）と、各垂直方向電荷伝送領域により伝送された電荷を水平方向に伝送する水平方向電荷伝送領域（ＨＣＣＤ）と、水平方向に伝送された電荷をセンシングして電気的な信号を出力するセンス増幅器から構成される。
しかし、このようなＣＣＤは駆動方式が複雑で、電力消費が大きいだけでなく、多段階のフォト工程が必要なので製造工程が複雑であるという欠点を有する。
また、電荷結合素子は制御回路、信号処理回路、アナログ／デジタル変換回路などを電荷結合素子チップに集積させることが難しいので、製品の小型化が困難であるという欠点を有する。
最近は、電荷結合素子の欠点を克服するための次世代イメージセンサとしてＣＭＯＳイメージセンサが注目を集めている。
ＣＭＯＳイメージセンサは、制御回路と信号処理回路などを周辺回路として使用し、ＣＭＯＳ技術を用い、単位画素の数量に該当するＭＯＳトランジスタを半導体基板に形成することにより、ＭＯＳトランジスタで各単位画素の出力を順次検出するスイッチング方式を採用した素子である。
すなわち、ＣＭＯＳイメージセンサは、単位画素内にフォトダイオードとＭＯＳトランジスタを形成することにより、スイッチング方式で各単位画素の電気的信号を順次検出して映像を実現する。
ＣＭＯＳイメージセンサはＣＭＯＳ製造技術を用いるので、比較的少ない電力消費、比較的少ないフォト工程ステップ数による単純な製造工程などの利点を有する。
また、ＣＭＯＳイメージセンサは制御回路、信号処理回路、アナログ／デジタル変換回路などをＣＭＯＳイメージセンサチップに集積させることができるので、製品の小型化が容易であるという利点を有する。
従って、ＣＭＯＳイメージセンサは、現在、デジタルスチルカメラ、デジタルビデオカメラなどの多様な応用部分に広く使用されている。
ＣＭＯＳイメージセンサはトランジスタの数によって３Ｔ型、４Ｔ型、５Ｔ型などに区分される。３Ｔ型は１つのフォトダイオードと３つのトランジスタとから構成され、４Ｔ型は１つのフォトダイオードと４つのトランジスタとから構成される。
ここで、４Ｔ型ＣＭＯＳイメージセンサの単位画素のレイアウトを説明する。
図１は一般的な４Ｔ型ＣＭＯＳイメージセンサの等価回路図であり、図２は一般的な４Ｔ型ＣＭＯＳイメージセンサの単位画素を示すレイアウトである。
図１に示すように、ＣＭＯＳイメージセンサの単位画素１００は、光電変換部としてのフォトダイオード１０と、４つのトランジスタとから構成される。
ここで、前記４つの各トランジスタは、トランスファトランジスタ２０、リセットトランジスタ３０、ドライブトランジスタ４０、セレクトトランジスタ５０である。また、各単位画素１００の出力端ＯＵＴにはロードトランジスタ６０が電気的に接続されている。
ここで、符号ＦＤはフローティング拡散領域であり、Ｔｘはトランスファトランジスタ２０のゲート電圧であり、Ｒｘはリセットトランジスタ３０のゲート電圧であり、Ｄｘはドライブトランジスタ４０のゲート電圧であり、Ｓｘはセレクトトランジスタ５０のゲート電圧である。
一般的な４Ｔ型ＣＭＯＳイメージセンサの単位画素は、図２に示すように、アクティブ領域が区画され、そのアクティブ領域を除いた部分に素子分離膜が形成される。アクティブ領域のうち、幅の広い部分に１つのフォトダイオードＰＤが形成され、残りの部分のアクティブ領域にそれぞれオーバーラップするように４つのトランジスタのゲート電極２３、３３、４３、５３が形成されている。
すなわち、ゲート電極２３によりトランスファトランジスタ２０が形成され、ゲート電極３３によりリセットトランジスタ３０が形成され、ゲート電極４３によりドライブトランジスタ４０が形成され、ゲート電極５３によりセレクトトランジスタ５０が形成される。
ここで、各トランジスタのアクティブ領域には、各ゲート電極２３、３３、４３、５３の下側部を除いた部分に不純物イオンが注入されて各トランジスタのソース／ドレイン領域（Ｓ／Ｄ）が形成される。
図３ａ〜図３ｃは図２のＩ−Ｉ’線における従来のＣＭＯＳイメージセンサの製造方法を示す工程断面図である。
図３ａに示すように、高濃度Ｐ型半導体基板６１にエピタキシャル工程を施して低濃度Ｐ型エピ層６２を形成する。
次に、半導体基板６１にアクティブ領域と素子分離領域に分け、ＳＴＩ工程により素子分離領域に素子分離膜６３を形成する。
次に、素子分離膜６３が形成されたエピ層６２の全面に絶縁膜６４と導電層（例えば、高濃度多結晶シリコン層）を順次成膜し、選択的に導電層とゲート絶縁膜を除去してゲート電極６５を形成する。
図３ｂに示すように、半導体基板６１の全面に第１感光膜を塗布し、露光及び現像工程により青、緑、赤の各フォトダイオード領域が露出するようにパターニングする。
次に、パターニングされた第１感光膜をマスクとしてエピ層６２に低濃度ｎ型不純物イオンを注入し、青、緑、赤フォトダイオード領域である低濃度ｎ型拡散領域６７を形成する。
さらに、第１感光膜を完全に除去し、半導体基板６１の全面に絶縁膜を成膜した後、エッチバック工程を施してゲート電極６５の両側面にスペーサ６８を形成する。
さらに、半導体基板６１の全面に第２感光膜を塗布し、露光及び現像工程により、フォトダイオード領域がカバーされる一方、各トランジスタのソース／ドレイン領域が露出するようにパターニングする。
そのパターニングされた第２感光膜をマスクとして露出したソース／ドレイン領域に高濃度ｎ型不純物イオンを注入し、ｎ型拡散領域（フローティング拡散領域）７０を形成する。
図３ｃに示すように、第２感光膜を除去し、半導体基板６１の全面に第３感光膜を塗布した後、露光及び現像工程により各フォトダイオード領域が露出するようにパターニングする。次に、パターニングされた第３感光膜をマスクとしてｎ型拡散領域６７が形成されたフォトダイオード領域にｐ型不純物イオンを注入し、半導体基板の表面内にｐ型拡散領域７２を形成する。次に、第３感光膜７１を除去し、半導体基板６１に熱処理工程を施して各不純物拡散領域を拡散させる。
しかし、前記のような従来のＣＭＯＳイメージセンサの製造方法においては、次のような問題があった。
ゲート電極形成工程時にゲート絶縁膜と導電層にエッチング工程が施されるが、エッチング工程はフォトダイオードＰＤが形成される領域の半導体基板に損傷を与える。
また、その損傷した半導体基板にソース／ドレイン領域形成などのイオン注入工程が施されると、半導体基板にイオン注入工程による損傷も発生し、損傷した半導体基板の下部に形成されたフォトダイオードに対する単位画素の暗電流が増加し、これによりＣＭＯＳイメージセンサの低照度特性を低下させるという問題がある。
従って、前記のような問題を解決するために、本発明は低照度特性を向上させることのできるＣＭＯＳイメージセンサの製造方法を提供することを目的とする。
上記の目的を達成するために、本発明によるＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とトランジスタ領域を有する半導体基板を準備する段階と、前記半導体基板の全面にゲート絶縁膜用絶縁膜とゲート電極用導電層を順次積層する段階と、前記導電層の上部にゲート電極用感光膜パターンを形成した後、前記感光膜パターンをマスクとして前記導電層の一部の厚さだけエッチングする段階と、前記エッチングされた導電層上にイオン注入工程を施し、一部の厚さだけ除去された導電層をドーピングし、ドーピングされた導電層を形成する段階と、前記ドーピングされた導電層を含む結果物上に酸化工程を施し、前記ドーピングされた導電層を酸化膜に形成する段階と、前記酸化膜及び前記酸化膜の下部に形成された前記絶縁膜を除去し、前記トランジスタ領域に前記ゲート電極とゲート絶縁膜を形成する段階とを含む。
本発明の実施態様は、前記ゲート電極とゲート絶縁膜が形成された結果物上にイオン注入工程を施し、前記フォトダイオード領域に第１拡散領域を形成する段階と、前記ゲート電極とゲート絶縁膜の側壁にスペーサを形成する段階と、前記スペーサが形成された結果物上にイオン注入工程を施し、前記トランジスタ領域に第２拡散領域を形成する段階と、前記第２拡散領域が形成された結果物上にイオン注入工程を施し、前記第１拡散領域に第３拡散領域を形成する段階とをさらに含む。
前記ドーピングされた導電層を形成するイオン注入工程は、Ａｓ、Ｐ、Ｂのいずれか１つのイオンを使用して行う。
上記の目的を達成するために、他の実施態様のＣＭＯＳイメージセンサの製造方法は、フォトダイオード領域とトランジスタ領域に区画された半導体基板を準備する段階と、前記半導体基板の全面に絶縁膜と導電層を順次積層する段階と、前記導電層の上に第１感光膜パターンを形成した後、前記第１感光膜パターンをマスクとして前記導電層の一部の厚さだけエッチングする段階と、前記エッチングされた導電層上の前記フォトダイオード領域を覆う第２感光膜パターンを形成する段階と、前記第２感光膜パターンを利用して前記導電層と絶縁膜をエッチングし、フォトダイオード領域にのみ前記導電層と絶縁膜を残存させる段階と、前記第１及び第２感光膜パターンを除去する段階と、前記フォトダイオード領域のみ露出させる第３感光膜パターンを形成する段階と、前記第３感光膜パターンを利用して前記フォトダイオード領域に形成された前記導電層と酸化膜を除去し、前記トランジスタ領域にゲート電極とゲート酸化膜を形成する段階とを含む。
前記ゲート電極とゲート絶縁膜が形成された結果物上にイオン注入工程を施し、前記フォトダイオード領域に第１拡散領域を形成する段階と、前記ゲート電極とゲート絶縁膜の側壁にスペーサを形成する段階と、前記スペーサが形成された結果物上にイオン注入工程を施し、前記トランジスタ領域に第２拡散領域を形成する段階と、前記第２拡散領域が形成された結果物上にイオン注入工程を施し、前記第１拡散領域に第３拡散領域を形成する段階とをさらに含む。
本発明によれば、フォトダイオード領域の上部に形成される酸化膜又は絶縁膜をウェットエッチング工程で除去することにより、ドライエッチング工程によって発生するフォトダイオード領域の表面におけるイオンダメージの発生を防止できる。
また、本発明によれば、フォトダイオードＰＤ領域の上に酸化膜を形成した後、これをウェットエッチング工程によって除去する段階を設けることにより、半導体基板の損傷を防止できるという利点がある。
従って、本発明によれば、フォトダイオードに対する単位画素の暗電流増加を防止でき、これにより、ＣＭＯＳイメージセンサの低照度特性を向上させることができるという効果がある。
以下、添付図面を参照して本発明によるＣＭＯＳイメージセンサの製造方法の実施形態についてより詳細に説明する。
図４ａ〜図４ｅは図２のＩ−Ｉ’線における本発明の第１実施形態によるＣＭＯＳイメージセンサの製造方法を示す概略的な工程断面図である。
図４ａに示すように、高濃度Ｐ型半導体基板１６１にエピタキシャル工程を施して低濃度Ｐ型エピ層１６２を形成する。
次に、半導体基板１６１にアクティブ領域と素子分離領域を区画し、ＳＴＩ工程により素子分離領域に素子分離膜１６３を形成する。
ここで、図示していないが、素子分離膜１６３を形成する方法を説明する。
まず、半導体基板上にパッド酸化膜、パッド窒化膜、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜を順次形成し、ＴＥＯＳ酸化膜上に感光膜を形成する。次に、アクティブ領域と素子分離領域を区画するマスクを利用して感光膜を露光及び現像し、感光膜をパターニングする。ここで、素子分離領域の感光膜を除去する。
そして、パターニングされた感光膜をマスクとして素子分離領域のパッド酸化膜、パッド窒化膜、ＴＥＯＳ酸化膜を選択的に除去する。
次に、パターニングされたパッド酸化膜、パッド窒化膜、ＴＥＯＳ酸化膜をマスクとして半導体基板の素子分離領域を所定の深さにエッチングしてトレンチを形成し、感光膜を全て除去する。
さらに、トレンチの内部に絶縁物質を埋め込み、トレンチの内部に素子分離膜１６３を形成する。その後、パッド酸化膜、パッド窒化膜、ＴＥＯＳ酸化膜を除去する。
さらに、素子分離膜１６３が形成されたエピ層１６２の全面にゲート絶縁膜用絶縁膜１６４と導電層、例えばシリコン層１６５を順次成膜する。
ここで、絶縁膜１６４は熱酸化工程により形成することもでき、ＣＶＤ法により形成することもできる。
さらに、導電層１６５上に感光膜を塗布し、感光膜の上に所定のパターンが形成されたフォトマスクを整列させる。そして、光線を照射して露光した後、現像して感光膜をパターニングし、ゲート電極形成用感光膜パターン１５０を形成する。
この感光膜パターン１５０をマスクとして導電層１６５を所定厚さだけエッチングしてパターニングする。
従って、感光膜パターン１５０の下に導電層がそのまま残存すると共に基板の全面に所定厚さの導電層１６５が残存しており、エッチング工程時に半導体基板への損傷を防止できる。
図４ｂに示すように、所定厚さで残存する導電層１６５を含む基板の全面にＡｓ、Ｐ、Ｂなどのイオンによるイオン注入工程を施す。従って、イオン注入工程は、感光膜パターン１５０が形成された領域を除く導電層にのみ選択的にイオンを注入し、ドーピングされた導電層１６５ａを形成する。
感光膜パターン１５０が残された領域に形成された導電層１６５ｂは後工程によりゲート電極となる。
図４ｃに示すように、残っていた感光膜パターン１５０を除去し、ドーピングされた導電層１６５ａが形成された基板に酸化工程を施し、ドーピングされた導電層１６５ａを酸化させてシリコン酸化膜１５２を形成する。
酸化工程時にＡｓ、Ｐ、Ｂなどのイオンでドーピングされた導電層１６５ａの酸化率は、ゲート電極に使用される導電膜１６５ｂの酸化率より高い。従って、膜質によって異なる酸化率の差を利用することにより、ドーピングされた導電層１５２ａだけを選択的に酸化させてシリコン酸化膜１５２を形成することができる。
図４ｄに示すように、シリコン酸化膜１５２とシリコン酸化膜１５２の下に形成された絶縁膜１６４をウェットエッチング工程で除去することにより、ゲート電極１６５ｂ及びゲート絶縁膜１６４が形成される。
すなわち、シリコン酸化膜の除去によって残存する導電層がゲート電極１６５ｂとして形成され、ウェットエッチング時に絶縁膜がパターニングされてゲート絶縁膜１６４として形成される。
ゲート電極１６５ｂとゲート絶縁膜１６４が形成された基板の全面に感光膜を塗布し、露光及び現像工程により各フォトダイオード領域が露出するように感光膜を選択的にパターニングする。そして、パターニングされた感光膜をマスクとしてエピ層１６２に低濃度導電型（ｎ型）不純物イオンを注入し、フォトダイオード領域にｎ型拡散領域１６７を形成する。
さらに、感光膜を除去し、拡散領域１６７を含む半導体基板１６１の全面に絶縁膜を形成した後、全面にエッチバック工程を施してゲート電極１６５ｂの両側面にスペーサ１６８を形成する。
スペーサ１６８を含む半導体基板１６１の全面に感光膜を塗布し、露光及び現像工程により各フォトダイオード領域をカバーし、各トランジスタのソース／ドレイン領域（ここではフローティング拡散領域）が露出されるようにパターニングする。そして、そのパターニングされた感光膜をマスクとして露出したソース／ドレイン領域に高濃度第２導電型（ｎ型）不純物イオンを注入してｎ型拡散領域（フローティング拡散領域）１７０を形成する。
図４ｅに示すように、感光膜を除去し、半導体基板１６１の全面に感光膜を塗布した後、露光及び現像工程により各フォトダイオード領域が露出するようにパターニングする。そのパターニングされた感光膜をマスクとしてｎ型拡散領域１６７が形成されたエピ層１６２に第１導電型（ｐ型）不純物イオンを注入してエピ層１６２の表面内にｐ型拡散領域１７２を形成する。
感光膜を除去し、半導体基板１６１に熱処理工程を施して各不純物拡散領域を拡散させる。
図５ａ〜図５ｇは図２のＩ−Ｉ’線における本発明の第２実施形態によるＣＭＯＳイメージセンサの製造方法を示す概略的な工程断面図である。
図５ａに示すように、高濃度Ｐ型半導体基板１６１にエピタキシャル工程を施して低濃度Ｐ型エピ層１６２を形成する。
次に、半導体基板１６１にアクティブ領域と素子分離領域を区画し、ＳＴＩ工程により素子分離領域に素子分離膜１６３を形成する。
さらに、素子分離膜１６３が形成されたエピ層１６２の全面にゲート絶縁膜用絶縁膜１６４と導電層、例えばシリコン層１６５を順次成膜する。
さらに、導電層１６５上に感光膜を塗布し、感光膜の上に所定のパターンが形成されたフォトマスクを整列させる。そして、光線を照射して露光した後、現像して感光膜をパターニングし、ゲート電極形成用感光膜パターン１５０を形成する。
その感光膜パターン１５０をマスクとして導電層１６５を所定厚さだけエッチングしてパターニングする。
従って、感光膜パターン１５０の下に導電層がそのまま残存すると共に基板の全面に所定厚さの導電層１６５が残存しており、エッチング工程時に半導体基板への損傷を防止できる。
図５ｂに示すように、所定厚さで残存する導電層１６５上のフォトダイオード領域を覆う感光膜パターン１５２を形成する。
感光膜パターン１５２は導電層１６５の形成工程後に感光膜を塗布した後、この感光膜をＵＶを利用した現像によりハードニングさせて形成する。
次に、感光膜パターン１５２を利用して露出した導電層１６５にエッチング工程を施し、フォトダイオード領域以外の領域に形成された導電層１６５を除去する。
図５ｃに示すように、感光膜パターン１５２を除去する。これにより、フォトダイオード領域の上にのみ導電層１６５が形成される。
図５ｄに示すように、フォトダイオード領域の上にのみ形成された導電層１６５を除去するための感光膜パターン１５４を形成する。
感光膜パターン１５４をマスクとしてフォトダイオード領域の上に形成された導電層１６５と酸化膜１６４をウェットエッチング工程により除去する。従来は、ドライエッチング工程を行うことによってフォトダイオード領域の上部にイオンダメージが発生していたが、本発明の場合、ウェットエッチング工程を行うことによってイオンダメージの発生を予防することができる。
次に、図５ｅに示すように、感光膜パターン１５４を除去することにより、ゲート電極１６５ｂとゲート絶縁膜１６４が形成される。
図５ｆに示すように、ゲート電極１６５ｂとゲート絶縁膜１６４が形成された基板の全面に感光膜を塗布し、露光及び現像工程により各フォトダイオード領域が露出するように感光膜を選択的にパターニングする。そして、パターニングされた感光膜をマスクとしてエピ層１６２に低濃度導電型（ｎ型）不純物イオンを注入してフォトダイオード領域にｎ型拡散領域１６７を形成する。
次に、感光膜を除去し、拡散領域１６７を含む半導体基板１６１の全面に絶縁膜を形成した後、全面にエッチバック工程を施してゲート電極１６５ｂの両側面にスペーサ１６８を形成する。
そのスペーサ１６８を含む半導体基板１６１の全面に感光膜を塗布し、露光及び現像工程により各フォトダイオード領域をカバーして各トランジスタのソース／ドレイン領域（ここではフローティング拡散領域）が露出するようにパターニングする。そして、パターニングされた感光膜をマスクとして露出したソース／ドレイン領域に高濃度第２導電型（ｎ型）不純物イオンを注入してｎ型拡散領域（フローティング拡散領域）１７０を形成する。
図５ｇに示すように、感光膜を除去し、半導体基板１６１の全面に感光膜を塗布した後、露光及び現像工程により各フォトダイオード領域が露出するようにパターニングする。さらに、パターニングされた感光膜をマスクとしてｎ型拡散領域１６７が形成されたエピ層１６２に第１導電型（ｐ型）不純物イオンを注入してエピ層１６２の表面内にｐ型拡散領域１７２を形成する。感光膜を除去し、半導体基板１６１に熱処理工程を施して各不純物拡散領域を拡散させる。
その後、工程は図示していないが、全面に複数の層間絶縁膜の金属配線を形成した後、カラーフィルタ層とマイクロレンズを形成してイメージセンサを完成する。
１６１…基板、１６２…エピ層、１６４…ゲート酸化物、１６５ｂ…ゲート電極、１６７…ｎ型拡散領域、１７０…ｎ型拡散領域、１７２…ｐ型拡散領域
Claims (3)
- フォトダイオード領域とトランジスタ領域を有する半導体基板を準備する段階と、
前記半導体基板の全面にゲート絶縁膜用絶縁膜とゲート電極用導電層を順次積層する段階と、
前記導電層の上にゲート電極用感光膜パターンを形成した後、前記感光膜パターンをマスクとして前記導電層の一部の厚さだけエッチングする段階と、
前記エッチングされた導電層にイオン注入工程を施し、一部の厚さだけ除去された導電層をドーピングし、ドーピングされた導電層を形成する段階と、
前記ドーピングされた導電層を含む結果物に酸化工程を施し、前記ドーピングされた導電層を酸化膜に形成する段階と、
前記酸化膜と前記酸化膜の下部に形成された前記絶縁膜をウエットエッチング工程により除去し、前記トランジスタ領域に前記ゲート電極とゲート絶縁膜を形成する段階とを含むことを特徴とするＣＭＯＳイメージセンサの製造方法。 - 前記ゲート電極とゲート絶縁膜が形成された結果物上にイオン注入工程を施し、前記フォトダイオード領域に第１拡散領域を形成する段階と、
前記ゲート電極とゲート絶縁膜の側壁にスペーサを形成する段階と、
前記スペーサが形成された結果物にイオン注入工程を施し、前記トランジスタ領域に第２拡散領域を形成する段階と、
前記第２拡散領域が形成された結果物上にイオン注入工程を施し、前記第１拡散領域に第３拡散領域を形成する段階とをさらに含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。 - 前記ドーピングされた導電層を形成するイオン注入工程が、Ａｓ、Ｐ、Ｂのいずれか１つのイオンを使用して行うことを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134452A KR100685889B1 (ko) | 2005-12-29 | 2005-12-29 | 씨모스 이미지센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007184586A JP2007184586A (ja) | 2007-07-19 |
| JP4575913B2 true JP4575913B2 (ja) | 2010-11-04 |
Family
ID=38104394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006344400A Expired - Fee Related JP4575913B2 (ja) | 2005-12-29 | 2006-12-21 | Ｃｍｏｓイメージセンサの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7598135B2 (ja) |
| JP (1) | JP4575913B2 (ja) |
| KR (1) | KR100685889B1 (ja) |
| CN (1) | CN100470761C (ja) |
| DE (1) | DE102006061032B4 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100898452B1 (ko) * | 2007-09-27 | 2009-05-21 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| WO2013130038A1 (en) * | 2012-02-28 | 2013-09-06 | Carestream Health, Inc. | Radiographic detector arrays including scintillators and methods for same |
| CN113540140B (zh) * | 2021-07-15 | 2022-12-09 | 上海芯物科技有限公司 | 背照式互补金属氧化物半导体图像传感器及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065565A (ja) * | 1992-06-17 | 1994-01-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004214665A (ja) * | 2002-12-27 | 2004-07-29 | Hynix Semiconductor Inc | Ｃｍｏｓイメージセンサの製造方法 |
| JP2004247444A (ja) * | 2003-02-13 | 2004-09-02 | Sony Corp | 薄膜パターンの形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100204017B1 (ko) | 1995-12-16 | 1999-06-15 | 김영환 | 반도체 장치의 콘택 형성방법 |
| US6303421B1 (en) * | 2000-07-17 | 2001-10-16 | United Microelectronics Corp. | Method of manufacturing CMOS sensor |
| JP3840214B2 (ja) * | 2003-01-06 | 2006-11-01 | キヤノン株式会社 | 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ |
| US7354789B2 (en) * | 2003-11-04 | 2008-04-08 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
| KR100603247B1 (ko) * | 2003-12-31 | 2006-07-20 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
-
2005
- 2005-12-29 KR KR1020050134452A patent/KR100685889B1/ko not_active IP Right Cessation
-
2006
- 2006-12-19 US US11/612,609 patent/US7598135B2/en not_active Expired - Fee Related
- 2006-12-21 JP JP2006344400A patent/JP4575913B2/ja not_active Expired - Fee Related
- 2006-12-22 DE DE102006061032A patent/DE102006061032B4/de not_active Expired - Fee Related
- 2006-12-25 CN CNB2006101701841A patent/CN100470761C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065565A (ja) * | 1992-06-17 | 1994-01-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004214665A (ja) * | 2002-12-27 | 2004-07-29 | Hynix Semiconductor Inc | Ｃｍｏｓイメージセンサの製造方法 |
| JP2004247444A (ja) * | 2003-02-13 | 2004-09-02 | Sony Corp | 薄膜パターンの形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070155082A1 (en) | 2007-07-05 |
| US7598135B2 (en) | 2009-10-06 |
| JP2007184586A (ja) | 2007-07-19 |
| CN100470761C (zh) | 2009-03-18 |
| DE102006061032B4 (de) | 2011-09-15 |
| KR100685889B1 (ko) | 2007-02-26 |
| DE102006061032A1 (de) | 2007-07-12 |
| CN1992218A (zh) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4473240B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| CN1937235A (zh) | Cmos图像传感器及其制造方法 | |
| KR100832721B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2007110133A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4384113B2 (ja) | Ｃｍｏｓイメージセンサ | |
| KR20060076390A (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100672695B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2006191100A (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20070087847A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US7692225B2 (en) | CMOS image sensor | |
| CN1992315B (zh) | Cmos图像传感器及其制造方法 | |
| CN100477245C (zh) | Cmos图像传感器及其制造方法 | |
| JP4575913B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2007180540A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4115446B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2007180536A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2007180537A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| KR100720492B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100820 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |