JP4575621B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP4575621B2 JP4575621B2 JP2001151308A JP2001151308A JP4575621B2 JP 4575621 B2 JP4575621 B2 JP 4575621B2 JP 2001151308 A JP2001151308 A JP 2001151308A JP 2001151308 A JP2001151308 A JP 2001151308A JP 4575621 B2 JP4575621 B2 JP 4575621B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- thin film
- tft
- polysilicon
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、薄膜トランジスタ（以下、ＴＦＴとも言う）およびその作製方法に関するものである。特に寄生トランジスタの発生を抑えたＴＦＴおよびその作製方法に関するものである。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いてＴＦＴを構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００３】
従来のＴＦＴ構造の模式図を図１Ａ，１Ｂ，１Ｃに示す。
【０００４】
図１Ａは、ＴＦＴを上から眺めた図であり、図１Ｂは図１ＡのＴＦＴをＸ−Ｘ’線に沿って切断したときの断面図であり、図１Ｃは図１ＡのＴＦＴをＹ−Ｙ’線に沿って切断したときの断面図である。
【０００５】
ＴＦＴは、ガラス基板１６の上にＳｉＯ2絶縁膜１５、その上にポリシリコン活性層１４を積層し、ゲート絶縁膜１３を介してゲート電極１２を設け、さらにソース電極１０、ドレイン電極１１を設け、その上にさらに層間絶縁膜１７を被覆している。
【０００６】
図１Ａ〜１Ｃにおいて、ポリシリコン活性層１４は図１Ｂの両端部においても、図１Ｃの両端部においても、テーパー状の構造部１４ａ，１４ｂを有している。
【０００７】
すなわち、従来のＴＦＴにおいては、この図に示されるように、薄膜ポリシリコン活性層１４の端部には、膜厚が徐々に減少するテーパー状の構造部が存在するのが一般的である。
【０００８】
これは、たとえば直方体の断面端部のような構造とするとその端部に機械的、熱的応力が集中しやすく、クラック等の不具合の原因となりうるからである。
【０００９】
【発明が解決しようとする課題】
このような構造を持たせた場合、次のような問題が生じることが明らかになった。
【００１０】
すなわち、ＴＦＴにおいて、ドープ量をＮａ、ポリシリコン膜厚をＴｓｉとすると、ドレイン電流−ゲート電圧曲線における反転閾値電圧（以下、単に反転閾値電圧とも言う）は、Ｔｓｉ×Ｎａすなわちドープ濃度とシリコン膜厚との積に比例する関係となる。
【００１１】
しかしながら、テーパー状の構造部においては、端部以外の平坦部の部分、すなわち薄膜ポリシリコン活性層本体、に比べて膜厚が薄いために、低い反転閾値電圧で、ドレイン電流−ゲート電圧曲線（以下、Ｉｄ−Ｖｇ曲線とも言う）が立ち上がり、ＴＦＴ本体に対する寄生トランジスタ（寄生ＴＦＴ）として働くようになるのである。
【００１２】
この寄生ＴＦＴ特性は、ドーパントの濃度が高ければ高いほど、またテーパー角が小さければ小さいほど顕著に出てくる。なお、テーパー角とは図１のθの角度を意味する。
【００１３】
テーパーの構造部分のテーパー角を大きくすれば、寄生ＴＦＴ特性は減少していく。しかしながら、ポリシリコン活性層の上にゲート絶縁膜を成膜すると、ポリシリコン活性層の端部が急峻な構造となるため、ゲート絶縁膜の被膜性が悪くなる。
【００１４】
すなわち、端部上のゲート絶縁膜による被膜部分の厚みが一定せず、薄くなって、その部分でのゲート電圧の電界強度が強くなり、ゲート電圧に対するストレスが強くなるため、ＴＦＴ素子の耐圧や信頼性に悪影響を与えたり、逆に部分的にふくらんで、クラックが生じたりする問題を引き起こし、素子としての信頼性に大きな欠点を持つこととなる。
【００１５】
また、その部分に基板及び各薄膜の応力が集中するため、素子特性の変動を引き起こし問題となる。
【００１６】
本願発明は、ＴＦＴにおいて、テーパー構造を残しつつ、テーパー構造に起因する寄生ＴＦＴの発生を防ぐことを目的の一つとしている。
【００１７】
【課題を解決するための手段】
本願発明は、ポリシリコンからなる薄膜を活性層として有するＴＦＴにおいて、活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有しているＴＦＴに係るものである。
【００１８】
本願発明の一つの側面は、そのようなＴＦＴであって、当該テーパー状の構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加する構造を有するＴＦＴである。
【００１９】
また、本願発明の他の一つの側面は、そのようなＴＦＴであって、Ｉｄ−Ｖｇ曲線がその上昇部において、実質的に変曲点を有さないようになしたＴＦＴ、あるいは、反転閾値電圧が所定の範囲の値をもつＴＦＴである。
【００２０】
さらにまた、本願発明の他の一つの側面は、そのようなＴＦＴの製造方法も包含する。
【００２１】
このようにして、本願発明により、ＴＦＴにおいて、テーパー構造を残しつつ、テーパー構造に起因する寄生ＴＦＴの発生を防ぐことが可能となる。
【００２２】
【発明の実施の形態】
以下に図を用いて本願発明の実施の形態について説明する。ただし、これらの図は本願発明の実施の形態の一部に過ぎず、本願発明を限定するものではない。
【００２３】
図２は、ＴＦＴのＩｄ−Ｖｇ曲線の１例である。図２において、横軸がＶｇ、縦軸がＩｄである。図中のθはテーパー角を意味する。
【００２４】
図２中のＺ１に明確に示されるように、この例では、６０゜以下のテーパー角の場合、Ｉｄ−Ｖｇ曲線の上昇部には、変曲点が現れている。
【００２５】
また、図２中のＺ２は、Ｉｄ−Ｖｇ曲線における閾値電圧の例である。
【００２６】
閾値は、全体としてみるとそれ以下のＶｇではＶｇの増加と共にＩｄが減少する関係が、それ以上のＶｇでは、Ｖｇの増加と共にＩｄが増加する関係に転ずる点における電圧を意味するため、反転閾値電圧と呼ばれる。別の言い方で言えば、Ｉｄ−Ｖｇ曲線の上昇部の起点である。
【００２７】
このＺ２の値がテーパー角によって変動することが図２から理解される。すなわち、反転閾値電圧は、テーパー角の減少と共に図２の左方に移動する。
【００２８】
このような、変曲点の存在や反転閾値電圧の左方への移動は、ポリシリコンからなる薄膜を活性層として有するＴＦＴにおいて、活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域がテーパー状の構造部を有する場合に、その部分が寄生トランジスタとして働くためであると推定される。
【００２９】
すなわち、このような寄生トランジスタのない場合（図２のθ＝９０゜の場合）に対し、寄生トランジスタのある場合には、それより左側に反転閾値をもつ寄生トランジスタが現れるために、こぶ状の変曲点が現れ、また、反転閾値が左の方に移動して観察されるものと推定される。
【００３０】
従って、上記テーパー状の構造部の構造を適切なものとすることにより、上記の変曲点を解消し、あるいは反転閾値電圧を十分大きくできれば、寄生トランジスタの問題の解消を図ることができる。
【００３１】
すなわち、変曲点の観点から見れば、これを実質的に有さないようにすることが有用である。具体的にはたとえば、６０゜を越えるθを採用した場合に見られる程度に変曲点を消滅させることを目標とすることができる。
【００３２】
また、反転閾値電圧の観点から見れば、たとえば、６０゜を越えるθを採用した場合に見られる程度の反転閾値電圧以上の値を所定の範囲として目標とすることができる。
【００３３】
このような、効果を与える方法として、可能ならば、公知のどのような方法を利用しても良いが、なかんずく、前記構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加するようにすること、あるいは、これに、ドーパントの種類の変更や前記構造部のテーパー角の調節を組み合わせることが、再現性、確実性、大きな効果といった点で優れていることが判明した。
【００３４】
ドーパントの濃度を、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加するようにすることによって、テーパー部分が薄いところほど、アクセプター濃度が濃くなってくるので、テーパー状の構造部の反転閾値電圧が右側に寄り、寄生ＴＦＴの発生を防ぐことができるのである。
【００３５】
ＴＦＴにおけるドープ量ＮａとＩｄ−Ｖｇ曲線との関係を図３に示す。
【００３６】
図３から、Ｎａの増大と共に反転閾値電圧が増大することが理解される。
【００３７】
先述したごとく、反転閾値電圧はＴｓｉ×Ｎａに比例する関係にあるところから、テーパー状の構造部については、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に増加する構造を有するようにするのが好ましい。
【００３８】
また、テーパー角も影響することから、テーパー角を考慮してドーパントの濃度を決めることが望ましい。
【００３９】
すなわち、このような構造とすることにより、テーパー状の構造部が寄生トランジスタとして働かないようにするものである。
【００４０】
別の言い方をすれば、どのような方法であれ、その部分がチャネルとして機能した場合にも、反転閾値電圧が、θ＝９０゜の場合の反転閾値電圧に近くなり、上記のＺ１のような変曲点が実質的に消滅するようになすことが好ましい。
【００４１】
テーパー角としての望ましい範囲は３０゜〜６０゜である。この範囲より大きいと、ゲート絶縁膜の耐圧が低下する等の欠点が増大する傾向が大きくなる。この範囲より小さいと、素子自体の構造が大きくなったり、寄生トランジスタを十分には消せない等の問題が出てくる場合が増える。
【００４２】
さらに、ドーパントの種類を変更することも有効である。たとえば、当該構造部において、ドーパントの濃度を、活性層の下部から上部に向かう方向に、漸次、減少させるドーピングを行い、最上層部分のみについて、別種のドーパントを使用してドーピングする方法が考えられる。たとえば、上記の濃度を変えるドーパントがＩＩＩ族の場合、Ｖ族の元素を別種のドーパントとして使用することが好ましい。
【００４３】
なお、上記において漸次とは、次第にと言う意味である。
【００４４】
上記のような場合に最適な条件を見出すには、上記の変曲点や反転閾値電圧を確認しつつ試行錯誤による検討をすることも、適当な基礎データを元に、シミュレーションにより求めることも可能である。
【００４５】
本願発明の効果を得るためのＩｄ−Ｖｇ曲線における適切な条件としては、その実現手段の如何を問わず、上記の変曲点が実質的に存在しないことや、反転閾値電圧がθ＝９０゜の場合の反転閾値電圧に近くなっていることが望ましい条件として挙げられる。
【００４６】
次に、図１を用いて本願発明に係るＴＦＴの構造を説明する。
【００４７】
本願発明においても、外観的構造は図１に示すごとく、従来技術と変わるところはない。
【００４８】
ＴＦＴの構造をさらにくわしく説明すると、図１は、ポリシリコンからなる薄膜を活性層１４として有するＴＦＴであり、図１Ｃの図で、ポリシリコン活性層１４のうち、ゲート電極１２と重畳して見える重畳部分１８が、図１Ｂで見れば、テーパー状の構造部１４ａを有しているため、その部分による寄生トランジスタ効果を抑制せんとするのが本願発明の根底をなすものである。
【００４９】
すなわち、活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域とはこの重畳部分１８を指す。
【００５０】
なお、この重畳部分以外について本願発明と同様の構成とすることも本願発明の範疇に含めることができる。
【００５１】
図４は、本願発明の、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次増加する構造を作製する方法をモデル的に示したものである。
【００５２】
図４Ａは、ＴＦＴについて、図１におけるＹ−Ｙ’方向の断面（横断面）から見た場合、図４Ｂは、ＴＦＴについて、図１におけるＸ−Ｘ’方向の断面（縦断面）から見た場合における上記構造作製の順を示している。なお、ポリシリコン活性層は最初にアモルファスシリコン膜が形成され、ついでそれが、ポリシリコン化（多結晶化）され、ついでポリシリコン活性層となるため、便宜上同一の符号１４を付してある。
【００５３】
先ず、図４Ａ１，４Ｂ１に従い、透明絶縁基板たとえばガラス基板１６上に、ＰＣＶＤ（plasma chemical vapor deposition）等によってＳｉＯ2絶縁膜１５を成膜し、その上にアモルファスシリコン膜１４を５０ｎｍ程度成膜する。
【００５４】
ついで、アモルファスシリコン膜１４中には反転閾値電圧調整用にＢ（ホウ素）等のＩＩＩ族のドーパントがドーピングされる。ここではアモルファスシリコン膜１４の成膜中、原料ガス中にＢ2Ｈ6等のガスを混ぜることによってドーピングを行う。
【００５５】
具体的には、図４Ａ１，４Ｂ１に示すように、ドーパント濃度をアモルファスシリコン膜の下から上に向かって傾斜状もしくは段階的に薄くしていく。グラデーションで表してある部分の内、濃い方がドーパント濃度が高いことを意味する。
【００５６】
その後アモルファスシリコン膜１４をレーザーアニールなどの手段によって、ポリシリコン化する。
【００５７】
ポリシリコン膜１４上にレジストを塗布し、アイランド形状にパターンニング後ＲＩＥ（reactive ion etching）等のドライエッチング、もしくはウエットエッチングによって、ポリシリコン活性層となるポリシリコンアイランド１４を形成する。
【００５８】
この際、たとえばＲＩＥなどのドライエッチングにおいて、シリコンアイランド端はエッチングガスであるＣＦ4とＯ2との混合ガス中における、Ｏ2ガスを多めに添加すること等によって意図的にテーパー状の構造部を造ることができる。
【００５９】
テーパー状の構造部１４ａのテーパー角はゲート絶縁膜の被膜性を考えて、３０゜から６０゜が望ましい。このテーパー状の構造部の様子は図４Ａ２，４Ｂ２に示されている。
【００６０】
ついで、図４Ａ３，４Ｂ３に示すように、ゲート絶縁膜１３を成膜する。
【００６１】
次に、図４Ａ４，４Ｂ４に示すように、ゲートメタルとしてＡｌ等をスパッターなどの方法で成膜し、このＡｌをパターンニング、エッチング等して、ゲート電極１２を形成する。
【００６２】
ついで、ソース，ドレインとすべき位置の上にあるゲート絶縁膜をエッチングにより除去し、ゲート電極をマスクしてイオンドーピングなどの方法によって、ソースドレインにドーパントを注入する。
【００６３】
ドーピングガスとして、Ｎチャネルの場合、たとえばＰＨ4を用い、Ｐチャネルの場合、たとえばＢ2Ｈ6を用いる。加速電圧は１０Ｋｅｖ〜３０Ｋｅｖ程度、ドース量は１×１０13〜１×１０15／ｃｍ2程度である。
【００６４】
その後ドーパント活性化のためにエキシマレーザー等を用いて、表面にレーザー光を照射する。
【００６５】
レーザーによる活性化後、図４Ａ５に示すように、層間絶縁膜１７を成膜し、ついで、図４Ａ６に示すように、ソース電極、ドレイン電極１０，１１を作製する。
【００６６】
以上の工程で、本願発明に係るＴＦＴを作製することができる。
【００６７】
なお、前記構造部において、活性層の上部におけるドーパントの種類が、下部におけるドーパントの種類とは、異なるようにすることも有用である。
【００６８】
活性層の上部におけるドーパントの種類としては、上記ドーパントとしてＩＩＩ族のＢを使用した場合には、Ｖ族のＰが好ましいものの一つである。
【００６９】
実験によれば、前記テーパー状の構造部のドーパント濃度は、たとえば、テーパー角が３０゜の場合、ポリシリコン膜の下半分にドープしたときに、ドープ濃度２×１０17／ｃｍ3で寄生ＴＦＴ特性が消滅した。すなわち、ドレイン電流−ゲート電圧曲線がその上昇部において、実質的に変曲点を有さないようになり、反転閾値電圧がθ＝９０゜の時の値と実質的に同程度になった。
【００７０】
この場合は、２段階のドーピングであって、上半分にはドーピングを行わない場合（ゼロドーピング）に該当する。
【００７１】
なお、上記のドーピングにおいては、特にマスキングを行わなかったので、本願発明に係る領域以外のテーパー状部分や平坦部分も同様に２段階のドーピング処理が施されている。このように、本願発明に係る領域以外の部分についても、本願発明に係る領域についてと同様の処理をすることも本願発明の範疇に属し、マスキング等のよけいな処理を必要としないためより、合理的である場合が多い。
【００７２】
また、本願発明では、上記のようにゼロドーピングを含むような場合も含まれる。
【００７３】
ただし、ＴＦＴの反転閾値電圧が、ポリシリコン膜中の欠陥や絶縁膜中の固定電荷などに大きく影響されるため、ドーパントの濃度は、ＴＦＴ作製条件によって変化する。従って上記ドープ濃度以外の濃度が適切である場合もあり得る。
【００７４】
なお、本願発明を纏めると次の付記のようになる。
【００７５】
（付記１） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有し、
当該構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加する構造を有する
薄膜トランジスタ。
【００７６】
（付記２） 前記構造部のテーパー角が３０゜から６０゜の間にあることを特徴とする付記１に記載の薄膜トランジスタ。
【００７７】
（付記３） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有し、
ドレイン電流−ゲート電圧曲線がその上昇部において、実質的に変曲点を有さないようになした薄膜トランジスタ。
【００７８】
（付記４） ドレイン電流−ゲート電圧曲線がその上昇部において、実質的に変曲点を有さないようになしたことを特徴とする付記１または２に記載の薄膜トランジスタ。
【００７９】
（付記５） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有し、
ドレイン電流−ゲート電圧曲線における反転閾値電圧が所定の範囲の値をもつ薄膜トランジスタ。
【００８０】
（付記６） 前記構造部において、活性層の上部におけるドーパントの種類が、下部におけるドーパントの種類とは、異なることを特徴とする付記１〜５のいずれかに記載の薄膜トランジスタ。
【００８１】
（付記７） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有する薄膜トランジスタの製造方法であって、ドレイン電流−ゲート電圧曲線がその上昇部において、実質的に変曲点を有さないように、当該構造部におけるドーパントの種類、ドーパント濃度の調節、当該構造部のテーパー角の内の少なくともいずれか一つを調節あるいは変更する薄膜トランジスタの製造方法。
【００８２】
（付記８） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有する薄膜トランジスタの製造方法であって、ドレイン電流−ゲート電圧曲線における反転閾値電圧が所定の範囲の値をもつように、当該構造部におけるドーパントの種類、ドーパント濃度の調節、当該構造部のテーパー角の内の少なくともいずれか一つを調節あるいは変更する薄膜トランジスタの製造方法。
【００８３】
【発明の効果】
本願発明により、ＴＦＴにおいて、テーパー構造を残しつつ、テーパー構造に起因する寄生ＴＦＴの発生を防ぐことが可能となる。
【００８４】
従って、本願発明は、液晶ディスプレイや、イメージセンサーなどの駆動回路に組み込まれる、ＴＦＴとして有用性が高い。
【図面の簡単な説明】
【図１】ＴＦＴの構成図の１例を表す。
【図２】本願発明に係るＴＦＴのＩｄ−Ｖｇ曲線の１例を表す。
【図３】ＴＦＴにおけるドープ量ＮａとＩｄ−Ｖｇ曲線との関係を表す。
【図４】本願発明の、ドーパント構造を作製する方法をモデル的に示したものである。
【符号の説明】
１０ ソース電極
１１ ドレイン電極
１２ ゲート電極
１３ ゲート絶縁膜
１４ ポリシリコン活性層
１５ ＳｉＯ2絶縁膜
１６ ガラス基板
１７ 層間絶縁膜
【発明の属する技術分野】
本願発明は、薄膜トランジスタ（以下、ＴＦＴとも言う）およびその作製方法に関するものである。特に寄生トランジスタの発生を抑えたＴＦＴおよびその作製方法に関するものである。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いてＴＦＴを構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００３】
従来のＴＦＴ構造の模式図を図１Ａ，１Ｂ，１Ｃに示す。
【０００４】
図１Ａは、ＴＦＴを上から眺めた図であり、図１Ｂは図１ＡのＴＦＴをＸ−Ｘ’線に沿って切断したときの断面図であり、図１Ｃは図１ＡのＴＦＴをＹ−Ｙ’線に沿って切断したときの断面図である。
【０００５】
ＴＦＴは、ガラス基板１６の上にＳｉＯ2絶縁膜１５、その上にポリシリコン活性層１４を積層し、ゲート絶縁膜１３を介してゲート電極１２を設け、さらにソース電極１０、ドレイン電極１１を設け、その上にさらに層間絶縁膜１７を被覆している。
【０００６】
図１Ａ〜１Ｃにおいて、ポリシリコン活性層１４は図１Ｂの両端部においても、図１Ｃの両端部においても、テーパー状の構造部１４ａ，１４ｂを有している。
【０００７】
すなわち、従来のＴＦＴにおいては、この図に示されるように、薄膜ポリシリコン活性層１４の端部には、膜厚が徐々に減少するテーパー状の構造部が存在するのが一般的である。
【０００８】
これは、たとえば直方体の断面端部のような構造とするとその端部に機械的、熱的応力が集中しやすく、クラック等の不具合の原因となりうるからである。
【０００９】
【発明が解決しようとする課題】
このような構造を持たせた場合、次のような問題が生じることが明らかになった。
【００１０】
すなわち、ＴＦＴにおいて、ドープ量をＮａ、ポリシリコン膜厚をＴｓｉとすると、ドレイン電流−ゲート電圧曲線における反転閾値電圧（以下、単に反転閾値電圧とも言う）は、Ｔｓｉ×Ｎａすなわちドープ濃度とシリコン膜厚との積に比例する関係となる。
【００１１】
しかしながら、テーパー状の構造部においては、端部以外の平坦部の部分、すなわち薄膜ポリシリコン活性層本体、に比べて膜厚が薄いために、低い反転閾値電圧で、ドレイン電流−ゲート電圧曲線（以下、Ｉｄ−Ｖｇ曲線とも言う）が立ち上がり、ＴＦＴ本体に対する寄生トランジスタ（寄生ＴＦＴ）として働くようになるのである。
【００１２】
この寄生ＴＦＴ特性は、ドーパントの濃度が高ければ高いほど、またテーパー角が小さければ小さいほど顕著に出てくる。なお、テーパー角とは図１のθの角度を意味する。
【００１３】
テーパーの構造部分のテーパー角を大きくすれば、寄生ＴＦＴ特性は減少していく。しかしながら、ポリシリコン活性層の上にゲート絶縁膜を成膜すると、ポリシリコン活性層の端部が急峻な構造となるため、ゲート絶縁膜の被膜性が悪くなる。
【００１４】
すなわち、端部上のゲート絶縁膜による被膜部分の厚みが一定せず、薄くなって、その部分でのゲート電圧の電界強度が強くなり、ゲート電圧に対するストレスが強くなるため、ＴＦＴ素子の耐圧や信頼性に悪影響を与えたり、逆に部分的にふくらんで、クラックが生じたりする問題を引き起こし、素子としての信頼性に大きな欠点を持つこととなる。
【００１５】
また、その部分に基板及び各薄膜の応力が集中するため、素子特性の変動を引き起こし問題となる。
【００１６】
本願発明は、ＴＦＴにおいて、テーパー構造を残しつつ、テーパー構造に起因する寄生ＴＦＴの発生を防ぐことを目的の一つとしている。
【００１７】
【課題を解決するための手段】
本願発明は、ポリシリコンからなる薄膜を活性層として有するＴＦＴにおいて、活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有しているＴＦＴに係るものである。
【００１８】
本願発明の一つの側面は、そのようなＴＦＴであって、当該テーパー状の構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加する構造を有するＴＦＴである。
【００１９】
また、本願発明の他の一つの側面は、そのようなＴＦＴであって、Ｉｄ−Ｖｇ曲線がその上昇部において、実質的に変曲点を有さないようになしたＴＦＴ、あるいは、反転閾値電圧が所定の範囲の値をもつＴＦＴである。
【００２０】
さらにまた、本願発明の他の一つの側面は、そのようなＴＦＴの製造方法も包含する。
【００２１】
このようにして、本願発明により、ＴＦＴにおいて、テーパー構造を残しつつ、テーパー構造に起因する寄生ＴＦＴの発生を防ぐことが可能となる。
【００２２】
【発明の実施の形態】
以下に図を用いて本願発明の実施の形態について説明する。ただし、これらの図は本願発明の実施の形態の一部に過ぎず、本願発明を限定するものではない。
【００２３】
図２は、ＴＦＴのＩｄ−Ｖｇ曲線の１例である。図２において、横軸がＶｇ、縦軸がＩｄである。図中のθはテーパー角を意味する。
【００２４】
図２中のＺ１に明確に示されるように、この例では、６０゜以下のテーパー角の場合、Ｉｄ−Ｖｇ曲線の上昇部には、変曲点が現れている。
【００２５】
また、図２中のＺ２は、Ｉｄ−Ｖｇ曲線における閾値電圧の例である。
【００２６】
閾値は、全体としてみるとそれ以下のＶｇではＶｇの増加と共にＩｄが減少する関係が、それ以上のＶｇでは、Ｖｇの増加と共にＩｄが増加する関係に転ずる点における電圧を意味するため、反転閾値電圧と呼ばれる。別の言い方で言えば、Ｉｄ−Ｖｇ曲線の上昇部の起点である。
【００２７】
このＺ２の値がテーパー角によって変動することが図２から理解される。すなわち、反転閾値電圧は、テーパー角の減少と共に図２の左方に移動する。
【００２８】
このような、変曲点の存在や反転閾値電圧の左方への移動は、ポリシリコンからなる薄膜を活性層として有するＴＦＴにおいて、活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域がテーパー状の構造部を有する場合に、その部分が寄生トランジスタとして働くためであると推定される。
【００２９】
すなわち、このような寄生トランジスタのない場合（図２のθ＝９０゜の場合）に対し、寄生トランジスタのある場合には、それより左側に反転閾値をもつ寄生トランジスタが現れるために、こぶ状の変曲点が現れ、また、反転閾値が左の方に移動して観察されるものと推定される。
【００３０】
従って、上記テーパー状の構造部の構造を適切なものとすることにより、上記の変曲点を解消し、あるいは反転閾値電圧を十分大きくできれば、寄生トランジスタの問題の解消を図ることができる。
【００３１】
すなわち、変曲点の観点から見れば、これを実質的に有さないようにすることが有用である。具体的にはたとえば、６０゜を越えるθを採用した場合に見られる程度に変曲点を消滅させることを目標とすることができる。
【００３２】
また、反転閾値電圧の観点から見れば、たとえば、６０゜を越えるθを採用した場合に見られる程度の反転閾値電圧以上の値を所定の範囲として目標とすることができる。
【００３３】
このような、効果を与える方法として、可能ならば、公知のどのような方法を利用しても良いが、なかんずく、前記構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加するようにすること、あるいは、これに、ドーパントの種類の変更や前記構造部のテーパー角の調節を組み合わせることが、再現性、確実性、大きな効果といった点で優れていることが判明した。
【００３４】
ドーパントの濃度を、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加するようにすることによって、テーパー部分が薄いところほど、アクセプター濃度が濃くなってくるので、テーパー状の構造部の反転閾値電圧が右側に寄り、寄生ＴＦＴの発生を防ぐことができるのである。
【００３５】
ＴＦＴにおけるドープ量ＮａとＩｄ−Ｖｇ曲線との関係を図３に示す。
【００３６】
図３から、Ｎａの増大と共に反転閾値電圧が増大することが理解される。
【００３７】
先述したごとく、反転閾値電圧はＴｓｉ×Ｎａに比例する関係にあるところから、テーパー状の構造部については、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に増加する構造を有するようにするのが好ましい。
【００３８】
また、テーパー角も影響することから、テーパー角を考慮してドーパントの濃度を決めることが望ましい。
【００３９】
すなわち、このような構造とすることにより、テーパー状の構造部が寄生トランジスタとして働かないようにするものである。
【００４０】
別の言い方をすれば、どのような方法であれ、その部分がチャネルとして機能した場合にも、反転閾値電圧が、θ＝９０゜の場合の反転閾値電圧に近くなり、上記のＺ１のような変曲点が実質的に消滅するようになすことが好ましい。
【００４１】
テーパー角としての望ましい範囲は３０゜〜６０゜である。この範囲より大きいと、ゲート絶縁膜の耐圧が低下する等の欠点が増大する傾向が大きくなる。この範囲より小さいと、素子自体の構造が大きくなったり、寄生トランジスタを十分には消せない等の問題が出てくる場合が増える。
【００４２】
さらに、ドーパントの種類を変更することも有効である。たとえば、当該構造部において、ドーパントの濃度を、活性層の下部から上部に向かう方向に、漸次、減少させるドーピングを行い、最上層部分のみについて、別種のドーパントを使用してドーピングする方法が考えられる。たとえば、上記の濃度を変えるドーパントがＩＩＩ族の場合、Ｖ族の元素を別種のドーパントとして使用することが好ましい。
【００４３】
なお、上記において漸次とは、次第にと言う意味である。
【００４４】
上記のような場合に最適な条件を見出すには、上記の変曲点や反転閾値電圧を確認しつつ試行錯誤による検討をすることも、適当な基礎データを元に、シミュレーションにより求めることも可能である。
【００４５】
本願発明の効果を得るためのＩｄ−Ｖｇ曲線における適切な条件としては、その実現手段の如何を問わず、上記の変曲点が実質的に存在しないことや、反転閾値電圧がθ＝９０゜の場合の反転閾値電圧に近くなっていることが望ましい条件として挙げられる。
【００４６】
次に、図１を用いて本願発明に係るＴＦＴの構造を説明する。
【００４７】
本願発明においても、外観的構造は図１に示すごとく、従来技術と変わるところはない。
【００４８】
ＴＦＴの構造をさらにくわしく説明すると、図１は、ポリシリコンからなる薄膜を活性層１４として有するＴＦＴであり、図１Ｃの図で、ポリシリコン活性層１４のうち、ゲート電極１２と重畳して見える重畳部分１８が、図１Ｂで見れば、テーパー状の構造部１４ａを有しているため、その部分による寄生トランジスタ効果を抑制せんとするのが本願発明の根底をなすものである。
【００４９】
すなわち、活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域とはこの重畳部分１８を指す。
【００５０】
なお、この重畳部分以外について本願発明と同様の構成とすることも本願発明の範疇に含めることができる。
【００５１】
図４は、本願発明の、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次増加する構造を作製する方法をモデル的に示したものである。
【００５２】
図４Ａは、ＴＦＴについて、図１におけるＹ−Ｙ’方向の断面（横断面）から見た場合、図４Ｂは、ＴＦＴについて、図１におけるＸ−Ｘ’方向の断面（縦断面）から見た場合における上記構造作製の順を示している。なお、ポリシリコン活性層は最初にアモルファスシリコン膜が形成され、ついでそれが、ポリシリコン化（多結晶化）され、ついでポリシリコン活性層となるため、便宜上同一の符号１４を付してある。
【００５３】
先ず、図４Ａ１，４Ｂ１に従い、透明絶縁基板たとえばガラス基板１６上に、ＰＣＶＤ（plasma chemical vapor deposition）等によってＳｉＯ2絶縁膜１５を成膜し、その上にアモルファスシリコン膜１４を５０ｎｍ程度成膜する。
【００５４】
ついで、アモルファスシリコン膜１４中には反転閾値電圧調整用にＢ（ホウ素）等のＩＩＩ族のドーパントがドーピングされる。ここではアモルファスシリコン膜１４の成膜中、原料ガス中にＢ2Ｈ6等のガスを混ぜることによってドーピングを行う。
【００５５】
具体的には、図４Ａ１，４Ｂ１に示すように、ドーパント濃度をアモルファスシリコン膜の下から上に向かって傾斜状もしくは段階的に薄くしていく。グラデーションで表してある部分の内、濃い方がドーパント濃度が高いことを意味する。
【００５６】
その後アモルファスシリコン膜１４をレーザーアニールなどの手段によって、ポリシリコン化する。
【００５７】
ポリシリコン膜１４上にレジストを塗布し、アイランド形状にパターンニング後ＲＩＥ（reactive ion etching）等のドライエッチング、もしくはウエットエッチングによって、ポリシリコン活性層となるポリシリコンアイランド１４を形成する。
【００５８】
この際、たとえばＲＩＥなどのドライエッチングにおいて、シリコンアイランド端はエッチングガスであるＣＦ4とＯ2との混合ガス中における、Ｏ2ガスを多めに添加すること等によって意図的にテーパー状の構造部を造ることができる。
【００５９】
テーパー状の構造部１４ａのテーパー角はゲート絶縁膜の被膜性を考えて、３０゜から６０゜が望ましい。このテーパー状の構造部の様子は図４Ａ２，４Ｂ２に示されている。
【００６０】
ついで、図４Ａ３，４Ｂ３に示すように、ゲート絶縁膜１３を成膜する。
【００６１】
次に、図４Ａ４，４Ｂ４に示すように、ゲートメタルとしてＡｌ等をスパッターなどの方法で成膜し、このＡｌをパターンニング、エッチング等して、ゲート電極１２を形成する。
【００６２】
ついで、ソース，ドレインとすべき位置の上にあるゲート絶縁膜をエッチングにより除去し、ゲート電極をマスクしてイオンドーピングなどの方法によって、ソースドレインにドーパントを注入する。
【００６３】
ドーピングガスとして、Ｎチャネルの場合、たとえばＰＨ4を用い、Ｐチャネルの場合、たとえばＢ2Ｈ6を用いる。加速電圧は１０Ｋｅｖ〜３０Ｋｅｖ程度、ドース量は１×１０13〜１×１０15／ｃｍ2程度である。
【００６４】
その後ドーパント活性化のためにエキシマレーザー等を用いて、表面にレーザー光を照射する。
【００６５】
レーザーによる活性化後、図４Ａ５に示すように、層間絶縁膜１７を成膜し、ついで、図４Ａ６に示すように、ソース電極、ドレイン電極１０，１１を作製する。
【００６６】
以上の工程で、本願発明に係るＴＦＴを作製することができる。
【００６７】
なお、前記構造部において、活性層の上部におけるドーパントの種類が、下部におけるドーパントの種類とは、異なるようにすることも有用である。
【００６８】
活性層の上部におけるドーパントの種類としては、上記ドーパントとしてＩＩＩ族のＢを使用した場合には、Ｖ族のＰが好ましいものの一つである。
【００６９】
実験によれば、前記テーパー状の構造部のドーパント濃度は、たとえば、テーパー角が３０゜の場合、ポリシリコン膜の下半分にドープしたときに、ドープ濃度２×１０17／ｃｍ3で寄生ＴＦＴ特性が消滅した。すなわち、ドレイン電流−ゲート電圧曲線がその上昇部において、実質的に変曲点を有さないようになり、反転閾値電圧がθ＝９０゜の時の値と実質的に同程度になった。
【００７０】
この場合は、２段階のドーピングであって、上半分にはドーピングを行わない場合（ゼロドーピング）に該当する。
【００７１】
なお、上記のドーピングにおいては、特にマスキングを行わなかったので、本願発明に係る領域以外のテーパー状部分や平坦部分も同様に２段階のドーピング処理が施されている。このように、本願発明に係る領域以外の部分についても、本願発明に係る領域についてと同様の処理をすることも本願発明の範疇に属し、マスキング等のよけいな処理を必要としないためより、合理的である場合が多い。
【００７２】
また、本願発明では、上記のようにゼロドーピングを含むような場合も含まれる。
【００７３】
ただし、ＴＦＴの反転閾値電圧が、ポリシリコン膜中の欠陥や絶縁膜中の固定電荷などに大きく影響されるため、ドーパントの濃度は、ＴＦＴ作製条件によって変化する。従って上記ドープ濃度以外の濃度が適切である場合もあり得る。
【００７４】
なお、本願発明を纏めると次の付記のようになる。
【００７５】
（付記１） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有し、
当該構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加する構造を有する
薄膜トランジスタ。
【００７６】
（付記２） 前記構造部のテーパー角が３０゜から６０゜の間にあることを特徴とする付記１に記載の薄膜トランジスタ。
【００７７】
（付記３） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有し、
ドレイン電流−ゲート電圧曲線がその上昇部において、実質的に変曲点を有さないようになした薄膜トランジスタ。
【００７８】
（付記４） ドレイン電流−ゲート電圧曲線がその上昇部において、実質的に変曲点を有さないようになしたことを特徴とする付記１または２に記載の薄膜トランジスタ。
【００７９】
（付記５） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有し、
ドレイン電流−ゲート電圧曲線における反転閾値電圧が所定の範囲の値をもつ薄膜トランジスタ。
【００８０】
（付記６） 前記構造部において、活性層の上部におけるドーパントの種類が、下部におけるドーパントの種類とは、異なることを特徴とする付記１〜５のいずれかに記載の薄膜トランジスタ。
【００８１】
（付記７） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有する薄膜トランジスタの製造方法であって、ドレイン電流−ゲート電圧曲線がその上昇部において、実質的に変曲点を有さないように、当該構造部におけるドーパントの種類、ドーパント濃度の調節、当該構造部のテーパー角の内の少なくともいずれか一つを調節あるいは変更する薄膜トランジスタの製造方法。
【００８２】
（付記８） ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有する薄膜トランジスタの製造方法であって、ドレイン電流−ゲート電圧曲線における反転閾値電圧が所定の範囲の値をもつように、当該構造部におけるドーパントの種類、ドーパント濃度の調節、当該構造部のテーパー角の内の少なくともいずれか一つを調節あるいは変更する薄膜トランジスタの製造方法。
【００８３】
【発明の効果】
本願発明により、ＴＦＴにおいて、テーパー構造を残しつつ、テーパー構造に起因する寄生ＴＦＴの発生を防ぐことが可能となる。
【００８４】
従って、本願発明は、液晶ディスプレイや、イメージセンサーなどの駆動回路に組み込まれる、ＴＦＴとして有用性が高い。
【図面の簡単な説明】
【図１】ＴＦＴの構成図の１例を表す。
【図２】本願発明に係るＴＦＴのＩｄ−Ｖｇ曲線の１例を表す。
【図３】ＴＦＴにおけるドープ量ＮａとＩｄ−Ｖｇ曲線との関係を表す。
【図４】本願発明の、ドーパント構造を作製する方法をモデル的に示したものである。
【符号の説明】
１０ ソース電極
１１ ドレイン電極
１２ ゲート電極
１３ ゲート絶縁膜
１４ ポリシリコン活性層
１５ ＳｉＯ2絶縁膜
１６ ガラス基板
１７ 層間絶縁膜
Claims (3)
- ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、
活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有し、
当該構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次増加する構造を有し、
前記構造部のテーパー角が３０゜から６０゜の間にある、
薄膜トランジスタ。 - ドレイン電流−ゲート電圧曲線がその上昇部において、変曲点を有さないようになした、請求項１に記載の薄膜トランジスタ。
- 前記構造部において、活性層の上部におけるドーパントの種類が、下部におけるドーパントの種類とは、異なることを特徴とする請求項１または２に記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151308A JP4575621B2 (ja) | 2001-05-21 | 2001-05-21 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151308A JP4575621B2 (ja) | 2001-05-21 | 2001-05-21 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343976A JP2002343976A (ja) | 2002-11-29 |
| JP4575621B2 true JP4575621B2 (ja) | 2010-11-04 |
Family
ID=18996182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001151308A Expired - Fee Related JP4575621B2 (ja) | 2001-05-21 | 2001-05-21 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4575621B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7968889B2 (en) | 2005-11-02 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof |
| KR101226974B1 (ko) * | 2006-05-03 | 2013-01-28 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| US8067771B2 (en) | 2007-02-21 | 2011-11-29 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| WO2011135890A1 (ja) | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 半導体装置、表示装置、および半導体装置の製造方法 |
| WO2011158780A1 (ja) | 2010-06-15 | 2011-12-22 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2019047026A (ja) | 2017-09-05 | 2019-03-22 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176753A (ja) * | 1993-12-17 | 1995-07-14 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置およびその作製方法 |
| JPH1126769A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Works Ltd | Ｎ型ｍｏｓｆｅｔ及びその製造方法 |
| JPH11297623A (ja) * | 1999-01-11 | 1999-10-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2001
- 2001-05-21 JP JP2001151308A patent/JP4575621B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176753A (ja) * | 1993-12-17 | 1995-07-14 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置およびその作製方法 |
| JPH1126769A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Works Ltd | Ｎ型ｍｏｓｆｅｔ及びその製造方法 |
| JPH11297623A (ja) * | 1999-01-11 | 1999-10-29 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002343976A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563659B2 (en) | Method of fabricating poly-crystalline silicon thin film and method of fabricating transistor using the same | |
| CN101110429B (zh) | 电子装置、显示装置、图像显示系统及其制造方法 | |
| CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| KR101872629B1 (ko) | 저온폴리실리콘 박막 트랜지스터 및 그 제조방법 | |
| US7871872B2 (en) | Method of manufacturing thin film transistor having lightly doped drain regions | |
| US20060255338A1 (en) | Thin film transistor and the manufacturing method thereof | |
| KR20040021758A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| US20070254399A1 (en) | Low temperature direct deposited polycrystalline silicon thin film transistor structure and method for manufacturing the same | |
| JP4575621B2 (ja) | 薄膜トランジスタ | |
| TW565944B (en) | Method of forming a low temperature polysilicon thin film transistor | |
| CN1893116B (zh) | 薄膜晶体管板及其制造方法 | |
| CN100487878C (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN1655056B (zh) | 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP4377139B2 (ja) | 表示装置 | |
| US9257290B2 (en) | Low temperature poly-silicon thin film transistor and manufacturing method thereof | |
| WO2016165223A1 (zh) | 一种多晶硅薄膜晶体管及其制作方法和显示装置 | |
| US10600825B2 (en) | Manufacturing method for TFT array substrate and TFT array substrate | |
| WO2019223195A1 (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| WO2018196399A1 (zh) | 显示基板及其制造方法和显示装置 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| JP2007142287A (ja) | 回路素子、半導体装置、表示装置及び回路素子の製造方法 | |
| JP2002319678A (ja) | 薄膜型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050720 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100820 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4575621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |