JP4571076B2 - 半導体装置の検査装置 - Google Patents

Description

本発明は、半導体装置の検査装置に関し、より具体的には、半導体装置をＩＣソケットに設けて、当該半導体装置の電気的特性を検査する半導体装置の検査装置に関する。

半導体集積回路（ＩＣ）等の半導体装置の検査（試験）工程を開始する前に、基準サンプルを用いて測定を行い検査装置に異常が発生していないかどうかを確認する態様が、従前より知られている。

図１は、従来のフラット型パッケージ半導体装置の検査装置の構造を示す概略図である。

図１を参照するに、従来のフラット型パッケージ半導体装置の検査装置１０は、テスター１と、テスター１に配線を介して接続されたテストヘッド２と、テストヘッド２の上方において第１のポゴピン３を介してテストヘッド２に接続されたプリント基板４と、プリント基板４の上方において第２のポゴピン５を介してプリント基板４に接続されたＩＣソケット本体部６と、ＩＣソケット本体部６の上方からＩＣソケット本体部６を覆うように設けられたＩＣソケット蓋部７等から大略構成される。

第１のポゴピン３と第２のポゴピン５とは、プリント基板４中の配線及び端子を介して接続されている。また、ＩＣソケット蓋部７の内側下面から鉛直方向に半導体装置支持部８が形成されている。

図２は、図１に示す従来のフラット型パッケージ半導体装置の検査装置１０に半導体装置を搭載した状態における、当該検査装置１０の要部を示した図である。

図２を参照するに、ＩＣソケット本体部６に設けられた第２のポゴピン５の上に半導体装置１１のリード１２が設けられ、リード１２は上方から、ＩＣソケット蓋部７の半導体装置支持部８により支持されている。従って、半導体装置１１は、第２のポゴピン５、プリント基板４、及び第１のポゴピン３（図１参照）を介してテストヘッド２に電気的に接続可能とされ、更に、配線を介してテスター１に電気的に接続可能な構造となっている。

また、半導体装置が、エリア型パッケージ半導体装置である場合には、当該検査装置の要部を図３に示す構造にすることができる。ここで、図３は、従来のエリア型パッケージ半導体装置の検査装置に前記半導体装置を搭載した状態における、当該検査装置の要部を示した図である。

図３を参照するに、エリア型パッケージ半導体装置１３の下面に多数形成された接続端子１４が、ＩＣソケット本体部６において当該接続端子１４の形成位置に対応する位置に設けられた第２のポゴピン５の上に設けられ、半導体装置１３は上方から、ＩＣソケット蓋部７の半導体装置支持部１８により支持されている。従って、半導体装置１３は、第２のポゴピン５、プリント基板４、及び第１のポゴピン３（図１参照）を介してテストヘッド２に電気的に接続可能とされ、更に、配線を介してテスター１に接続可能な構造となっている。

図１乃至図３に示す構造において、半導体装置１１及び半導体装置１３の代わりに、所定の基準サンプルを装着することができる。従来は、半導体装置の検査（試験）工程の開始前に、先ず、図１乃至図３に示す検査装置により、当該基準サンプルを測定する。測定により取得した基準サンプルのデータ測定値と以前に取得し保管している基準サンプルのデータ基準値とを比較して、検査装置１０の異常の発生の有無の確認を行う。異常が発生していないことの確認がとれた上で、基準サンプルを実際の被検査体である半導体装置１１又は１３に取り替えて、半導体装置の検査（試験）工程を開始している。

なお、プリント板の配線試験時において、ファイルより与えられる配線試験パターン・データをプリント板に与え、試験装置において、プリント板の出力とファイルに格納されているシミュレーション結果とを比較してプリント板の配線試験を行う態様が提案されている（例えば、特許文献１参照）。

また、ソケットの各測子に対応するリードを有しかつ一つの特定のリードと他の各リード間に一定値の抵抗を接続等したテストＩＣと、そのテストＩＣのリードを測子に押圧する手段と、順次にテストＩＣの特定のリードと接触する特定の測子と他のリードに接触する他の測子夫々との間に電圧をかけ、測子間の抵抗値を測定し、基準値と比較し、測定した抵抗が基準値以下又は基準値を超える信号を出力する接触状態測定回路を設けたソケット方式のＩＣ試験装置が提案されている（例えば、特許文献２参照）。
特開平６−１４８２６９号公報 特開平５−３２２９７１号公報

しかしながら、上述の従来の半導体装置の検査装置では、基準サンプルを準備し、当該基準サンプルを測定して取得した当該基準サンプルのデータと以前に取得し保管している基準サンプルデータとを比較し、異常が発生していないこと等の確認がとれた場合に、基準サンプルを実際の被検査体である半導体装置に取り替えた上で半導体装置の検査（試験）工程が開始されるため、これらの作業に多くの工数を必要とし煩雑であった。

更に、異常の発生が確認された場合、当該異常の原因が、ＩＣソケットと基準サンプルの接触不良に因るものなのか、測定回路や測定装置（テスター）等の測定装置側に有るのか、その切り分けを行う作業も必要となり煩雑であった。

また、基準サンプルと基準サンプルデータは夫々離れた場所に設けられているため、両者の保管にミスが生じたり、基準サンプルの測定により取得したデータと以前に取得し保管している基準サンプルデータとの比較にエラーを発生するおそれもあった。

そこで、本発明は、上記の点に鑑みてなされたものであって、簡易且つ確実に、基準サンプル及び半導体装置の測定及び検査を行うことができる半導体装置の検査装置を提供することを本発明の目的とする。

本発明の一観点によれば、半導体装置が設けられるソケットと、前記半導体装置の電気的特性を検査する測定部と、基準サンプルが実装された基準サンプル基板と、を備え、前記基準サンプル基板と前記ソケットが一体化しており、前記半導体装置が設けられる前記ソケットと前記基準サンプル基板との間に、前記半導体装置と前記基準サンプルとを電気的に接続する中継基板が設けられており、前記測定部には、前記基準サンプルの基準値が記憶されており、前記測定部により測定された前記基準サンプルの測定値と前記基準値とが比較されることにより、前記測定部の異常の有無が判定されることを特徴とする半導体装置の検査装置が提供される。

前記基準サンプル基板は、前記測定部と電気的に接続されることとしてもよい。前記基準サンプル基板は、前記測定部と前記基準サンプルとを電気的に接続又は当該接続を切断するリレー回路を備えてもよい。

また、前記測定部に設けられた検査プログラムを実行することにより、前記測定部により測定された前記基準サンプルの測定値と前記測定部に記憶されている前記基準サンプルの前記基準値とが比較されることとしてもよい。

本発明によれば、簡易且つ確実に、基準サンプル及び半導体装置の測定及び検査を行うことができる半導体装置の検査装置を提供することができる。

以下、本発明の実施の形態について説明する。

図４は、本発明の実施形態に係る、フラット型パッケージ半導体装置の検査装置の構造を示す概略図である。

図４を参照するに、フラット型パッケージ半導体装置の検査装置４０は、測定部であるテスター４１と、テスター４１に配線を介して接続されたテストヘッド４２と、テストヘッド４２の上方において第１のポゴピン４３を介してテストヘッド４２に接続されたプリント基板４４と、プリント基板４４の上方において第２のポゴピン４５を介してプリント基板４４に接続されたＩＣソケット本体部４６と、ＩＣソケット本体部４６の上方からＩＣソケット本体部４６を覆うように設けられたＩＣソケット蓋部４７等から大略構成される。

第１のポゴピン４３と第２のポゴピン４５とは、プリント基板４４上の端子及びプリント基板４４中の配線を介して接続されている。また、ＩＣソケット蓋部４７の内側下面から鉛直方向に半導体装置支持部４８が形成されている。

ＩＣソケット本体部４６に設けられた第２のポゴピン４５の上に半導体装置１１のリード１２が設けられ、リード１２は上方からＩＣソケット蓋部４７の半導体装置支持部４８により支持されている。

更に、半導体ウエハをダイシングして得られた素子である基準サンプル５１を主面に実装した基準サンプル基板５０が、ＩＣソケット本体部４６とプリント基板４４との間に設けられている。即ち、本実施形態に係るフラット型パッケージ半導体装置の検査装置４０では、半導体装置１１が設けられたＩＣソケット本体部４６と基準サンプル５１が設けられた基準サンプル基板５０とが一体化された構造となっている。なお、ＩＣソケット本体部４６は消耗品であるため、適宜取り替えることが可能である。

かかる構造の下、半導体装置１１及び基準サンプル５１は、それぞれ、第２のポゴピン４５、プリント基板４４、及び第１のポゴピン４３を介してテストヘッド４２に電気的に接続可能とされ、更に、配線を介してテスター４１に電気的に接続可能な構造となっており、テスター４１で測定を行うことができる。

なお、基準サンプル基板５０は図８及び図９に示す基準サンプル基板７０と同一の構造を有するため、図８及び図９を参照して説明する基準サンプル基板７０の説明をもって、基準サンプル５０の説明とする。

図５は、本発明の実施形態に係る、エリア型パッケージ半導体装置の検査装置の構造を示す概略図である。

図５を参照するに、エリア型パッケージ半導体装置の検査装置６０は、測定部であるテスター６１と、テスター６１に配線を介して接続されたテストヘッド６２と、テストヘッド６２の上方において第１のポゴピン６３を介してテストヘッド６２に接続されたプリント基板６４と、第２のポゴピン６５を介して中継基板７５の上面に接続されたＩＣソケット本体部６６と、ＩＣソケット本体部６６の上方からＩＣソケット本体部６６を覆うように設けられたＩＣソケット蓋部６７と、第３のポゴピン７６を介して中継基板７５の下面に接続された基準サンプル基板７０等から大略構成される。

エリア型パッケージ半導体装置１３の下面に多数形成された接続端子１４が、ＩＣソケット本体部６６において当該接続端子１４の形成位置に対応する位置に設けられた第２のポゴピン６５の上に設けられ、半導体装置１３は上方からＩＣソケット蓋部６７の半導体装置支持部６８により支持されている。

基準サンプル基板７０の主面には、半導体ウエハをダイシングして得られた素子である基準サンプル７１が実装されている。基準サンプル基板７０は、ＩＣソケット本体部６６とプリント基板６４との間に設けられ、半導体装置１３が設けられたＩＣソケット本体部６６と基準サンプル７１が設けられた基準サンプル基板７０とが一体化された構造となっている。

基準サンプル基板７０には、第３のポゴピン７６が嵌挿されており、第３のポゴピン７６の下端は、プリント基板６４上に設けられた端子に接続している。

また、ＩＣソケット本体部６６と基準サンプル基板７０との間に、後述する構造を有する中継基板７５が設けられている。中継基板７５の上面は第２のポゴピン６５の下端と接続し、中継基板７５の下面は第３のポゴピン７６の上端と接続している。

従って、ＩＣソケット本体部６６に設けられた半導体装置１３は、第２のポゴピン６５、中継基板７５、第３のポゴピン７６、プリント基板６４、及び第１のポゴピン６３を介してテストヘッド６２に電気的に接続可能とされ、更に、配線を介してテスター６１に電気的に接続可能な構造となっており、テスター６１で測定を行うことができる。

また、基準サンプル基板７０の主面に実装された基準サンプル７１は、第３のポゴピン７６、プリント基板６４、及び第１のポゴピン６３介してテストヘッド６２に電気的に接続可能とされ、更に、配線を介してテスター６１に電気的に接続可能な構造となっており、テスター６１で測定を行うことができる。

次に、図５に示すエリア型パッケージ半導体装置の検査装置６０における、ＩＣソケット本体部６６と、基準サンプル基板７０と、中継基板７５との接続構造について図６を参照して説明する。ここで、図６は、ＩＣソケット本体部６６と、基準サンプル基板７０と、中継基板７５との接続構造を示す図である。

図５及び図６を参照するに、半導体装置１３が内部に設けられたＩＣソケット本体部６６と、主面に基準サンプル７１が実装された基準サンプル基板７０との間に、中継基板７５が設けられている。

なお、図６において、ＩＣソケット本体部６６と、基準サンプル基板７０と、中継基板７５の主面の四隅の円形のマークは、ＩＣソケット本体部６６と、基準サンプル基板７０と、中継基板７５との位置合わせに用いられる。

中継基板７５の上面には第２のポゴピン用接触パッド８０が設けられ、当該接触パッド８０上に、上端が半導体装置１３の接続端子に接触する第２のポゴピン６５（請求項に記載の「一のポゴピン」）の下端が接触する。また、中継基板７５の下面には、図６において点線の円で示すように、第３のポゴピン用接触パッド８１が設けられ、当該接触パッド８１に、第３のポゴピン７６（請求項に記載の「他のポゴピン」）の上端が接触する。

中継基板７５の内部には、図示を省略するパッド配線が設けられ、上述の第２のポゴピン用接触パッド８０及び第３のポゴピン用接触パッド８１が配線されている。

第３のポゴピン７６は、基準サンプル基板７０に形成された導電貫通孔８３に嵌挿して設けられ、上述のように、上端が中継基板７５の下面に形成された接触パッド８１に接触し、下端がプリント基板６４（図５参照）に接触している。

ここで、図７を参照して第３のポゴピン７６の基準サンプル基板７０への嵌挿構造について説明する。図７は、第３のポゴピン７６の基準サンプル基板７０への嵌挿構造を説明するための基準サンプル基板７０及び第３のポゴピン７６の断面図である。

図７を参照するに、基準サンプル基板７０に嵌挿して設けられた第３のポゴピン７６の上部及び下部は、基準サンプル基板７０から突出している。第３のポゴピン７６が嵌挿されている導電貫通孔８３には、後述するリレー回路９０（図８及び図９参照）を介して、基準サンプル７１に接続しているパターン配線８５が接続されている。

プリント基板６４と基準サンプル７１とは、中継基板７５及び第２のポゴピン６５を介して半導体装置１３に接続している第３のポゴピン７６を、基準サンプル基板７０に形成された導電貫通孔８３に嵌挿することにより、当該導電貫通孔８３及び基準サンプル７１に接続されたパターン配線８５を介して電気的に接続される。

次に、かかるリレー回路９０を備えた結線構造について、図８及び図９を参照して説明する。ここで、図８は、基準サンプル基板７０の平面図であり、図９は、テスター６１と、基準サンプル７１と、半導体装置１３と、リレー回路９０との結線構造を示すブロック図である。

図８を参照するに、第３のポゴピン７６が嵌挿される導電貫通孔８３と基準サンプル７１とを接続するパターン配線８５の途中にリレー回路９０が設けられている。なお、図６では、説明の便宜上、パターン配線８５及びリレー回路９０の図示を省略している。

図９に示すように、リレー回路９０は、測定ユニット９１を備えるテスター６１と基準サンプル７１とを接続又は当該接続を切断するリレー回路である。

即ち、半導体装置１３（図５参照）が検査装置６０に装着されていない場合には、テスター６１に設けられたリレー制御ユニット９２から当該リレーをオンする信号がリレー回路９０に送られ、リレーがオンとなり、パターン配線８５を介して基準サンプル７１とテスター６１とが接続される。

一方、半導体装置１３が検査装置６０に装着され半導体装置１３を測定する場合には、前記リレー制御ユニット９２から当該リレーをオフにする信号がリレー回路９０に送られ、リレーがオフとなり、テスター６１の測定ユニット９１は半導体装置１３のみと接続し、基準サンプル５１とは接続されず、当該測定時における基準サンプル５１からの悪影響が防止される。

このように、本発明の実施形態に係るエリア型パッケージ半導体装置の検査装置６０では、基準サンプル７１を主面に実装した基準サンプル基板７０が、ＩＣソケット本体部６６とプリント基板６４との間に設けられ、半導体装置１３が設けられたＩＣソケット本体部６６と上述の基準サンプル基板７０とが一体化された構造となっている。

また、半導体装置１３が設けられたＩＣソケット本体部６６と基準サンプル７１が主面に実装された基準サンプル基板７０との間に、第２のポゴピン６５及び第３のポゴピン７６を介して両者を接続する中継基板７５が設けられている。従って、多種類のパッケージの半導体装置に対しても、第２のポゴピン用接触パッド８０と第３のポゴピン用接触パッド８１とを接続する、中継基板７５の内部に設けられたパッド配線を変えることにより容易に対応することができる。

更に、基準サンプル基板７０には、テスター６１と基準サンプル７１とを接続又は当該接続を切断するリレー回路９０が設けられ、検査装置６０により半導体装置１３を測定する場合には、リレー回路９０が切断され基準サンプル５１とは切り離される一方、テスター６１の測定ユニット９１は半導体装置１３のみと接続し、当該測定時における基準サンプル５１からの悪影響が防止される。なお、上述したように、図４に示したフラット型パッケージ半導体装置の検査装置４０の基準サンプル基板５０にも上述のリレー回路９０が設けられている。

次に、上述の構造を備えたフラット型パッケージ半導体装置の検査装置４０又はエリア型パッケージ半導体装置の検査装置６０による、半導体装置１１又は１３の検査方法について、図１０乃至図１２を参照して説明する。

ここで、図１０乃至図１２は、フラット型パッケージ半導体装置の検査装置４０又はエリア型パッケージ半導体装置の検査装置６０による、半導体装置１１又は１３の検査方法を説明するためのフローチャート（その１）乃至（その３）である。

半導体装置１１又は１３の検査は、テスター６１の測定ユニット９１内に設けられた検査プログラムを実行することにより行われる。

先ず、検査プログラムを自己診断モードに設定する（ステップ１）。なお、後述するステップ２乃至ステップ１０の工程が、この自己診断モードにおいて実行される。

次いで、検査装置４０又は６０に搭載された基準サンプル基板５０又は７０に載置された基準サンプル５１又は７１の番号を入力して（ステップ２）、テスター４１又は６１に設けられたリレー制御ユニット９２からリレーをオンする信号がリレー回路９０に送られ、リレーをオンにし、パターン配線８５を介して基準サンプル５１又は７１とテスター４１又は６１とを接続する（ステップ３）。かかる接続により、テスター４１又は６１の測定ユニット９１で基準サンプル５１又は７１を測定し、基準サンプル５１又は７１のデータを取得する（ステップ４）
次いで、テスター４１又は６１に設けられたリレー制御ユニット９２からリレーをオフする信号がリレー回路９０に送られ、リレーをオフにし、パターン配線８５を介して基準サンプル５１又は７１とテスター４１又は６１との接続を切断し（ステップ５）、ステップ４において取得した基準サンプル５１又は７１のデータと、検査プログラム中に予め書き込み保管されている基準サンプルのデータ基準値と、を比較する（ステップ６）。

当該比較の結果に基づき、ステップ４において取得した基準サンプル５１又は７１のデータに異常の有無が判定される（ステップ７）。

基準サンプル５１又は７１の測定により得られた電圧と所定の電圧基準値との差が許容範囲を超えている等、ステップ４において取得した基準サンプル５１又は７１のデータに異常が有る、とステップ７において判定されると、テスター４１又は６１又は基準サンプル５１又は７１に異常が発生しているおそれがあるとして、その原因調査を行い（ステップ８）、テスター４１又は６１の修理又は基準サンプル５１又は７１の交換をし（ステップ９）、その上でステップ２に戻る。なお、テスター４１又は６１に異常が発生しているのか、それとも、基準サンプル５１又は７１に異常が発生しているのか、その判断は、例えば、テスター４１又は６１に関してはシステム再診断を実行した結果の確認により、また基準サンプル５１又は７１に関してはステップ２における基準サンプル番号の入力の誤入力の有無の確認によって行われる。

このように、ステップ４において取得した基準サンプル５１又は７１のデータと検査プログラム中に予め書き込み保管されている基準サンプルのデータ基準値との比較を行うことにより、テスター４１又は６１又は基準サンプル５１又は７１に異常が発生しているか否か、その診断を短時間且つ正確に行うことができる。

基準サンプル５１又は７１の測定により得られた電圧と所定の電圧基準値との差が許容範囲内である等、ステップ４において取得した基準サンプル５１又は７１のデータに異常が無い、とステップ７において判定されると、ステップ４において取得した基準サンプル５１又は７１のデータと検査プログラム中に予め書き込み保管されている基準サンプルのデータ基準値との差を、テスター４１又は６１の誤差として検査プログラムにフィードバックする（ステップ１０）。当該誤差を検査プログラムにフィードバックして校正することにより、より正確に半導体装置１１又は１３の検査を行うことが可能となる。

次いで、検査プログラムの自己診断モードを解除し（ステップ１１）、検査プログラムを通常測定モードに設定して（ステップ１２）、半導体装置１１又は１３の測定を行う（ステップ１３）。従来は、異常が発生していないことの確認がとれると、基準サンプルを実際の被検査体である半導体装置に取り替えて、半導体装置の検査（試験）工程を開始していたが、本実施の形態では当該作業を検査プログラムの自己診断モードの解除という簡易な操作で行うことができ、便利である。なお、ステップ１３乃至ステップ１５の工程が、この通常測定モードにおいて実行される。

半導体装置１１又は１３の測定が終了（ステップ１４）すると、測定対象の全部の半導体装置１１又は１３の測定が完了したか否かが判定される（ステップ１５）。

ステップ１５において、測定対象の全部の半導体装置１１又は１３の測定が完了していないと判定された場合には、ステップ１３に戻る。

ステップ１５において、測定対象の全部の半導体装置１１又は１３の測定が完了していると判定された場合には、当該測定結果が、異常な歩留まりを示していない否かを判定する（ステップ１６）。

ステップ１６において、当該異常な歩留まりを示していなければ、測定は終了する。

一方、ステップ１６において、例えば、測定した１０００個の半導体装置１１又は１３のうち２００個が低歩留まりを示している等、測定結果が所定の歩留まり規格を超える異常な歩留まりを示している場合は、上述の自己診断モードによりテスター４１又は６１は正常に機能していることは確認済みであるため、測定した半導体装置１１又は１３の特性不良であると判定される。そして、かかる特性を改善すべく、半導体装置１１又は１３の検査工程の前工程である、半導体装置の製造工程へ当該測定結果をフィードバックする（ステップ１７）。

なお、基準サンプル５１又は７１を交換できるように、当該基準サンプル５１又は７１を主面に実装した基準サンプル基板７０を検査装置４０又は６０から取り外し可能に設けることとしてもよい。かかる構造にすることにより、異なるプリント基板４４又は６４間、又は異なるテスター４１又は６１間の相関データの確認を容易に行うことができる。

以上説明したように、従来は、基準サンプルを測定し、異常が無ければ当該基準サンプルを被検査体である半導体装置に取り替えて当該半導体装置を測定していたが、本実施の形態の検査装置によれば、半導体装置が設けられたＩＣソケット本体部と基準サンプルが設けられた基準サンプル基板とが一体化された構造となっているため、かかる取替え作業は不要となり、当該取り替え作業をプログラムによる自己診断モードの解除という簡易な操作で行うことができ便利である。

また、かかる構造により、基準サンプルの測定に基づくテスター等の診断から半導体装置の検査までの一連の工程の短縮化及び簡素化を図ることができる。

なお、ＩＣソケット本体部やプリント基板自体は従来の構造を有するものを使用することができる。

更に、本実施の形態の検査装置では、基準サンプルの測定により取得した基準サンプルのデータと検査プログラム中に予め書き込み保管されている基準サンプルのデータ基準値との差を、テスターの誤差としてプログラムにフィードバックして校正しているため、より正確に半導体装置の検査を行うことが可能となる。

また、本実施の形態の検査装置では、当該基準サンプルに実装した基準サンプル基板を取り外し可能に設けることができ、これにより、基準サンプルを交換することができ、よって、異なるプリント基板間、又は異なるテスター間の相関データの確認を容易に行うことができる。また、半導体装置の特性が変更された場合であっても、基準サンプルを交換することにより容易に対応することができる。

以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。

以上の説明に関し、更に以下の項を開示する。
（付記１） 半導体装置が設けられるソケットと、
前記半導体装置の電気的特性を検査する測定部と、を備え、
基準サンプルが前記ソケットと一体に配設され、
前記測定部には、前記基準サンプルの基準値が記憶されており、
前記測定部により測定された前記基準サンプルの測定値と前記基準値とが比較されることにより、前記測定部の異常の有無が判定されることを特徴とする半導体装置の検査装置。
（付記２） 付記１記載の半導体装置の検査装置であって、
前記基準サンプルが実装された基準サンプル基板を備え、
前記基準サンプル基板と前記ソケットが一体化していることを特徴とする半導体装置の検査装置。
（付記３） 付記２記載の半導体装置の検査装置であって、
前記基準サンプル基板は、前記測定部と電気的に接続されることを特徴とする半導体装置の検査装置。
（付記４） 付記３記載の半導体装置の検査装置であって、
前記基準サンプル基板は、前記測定部と前記基準サンプルとを電気的に接続又は当該接続を切断するリレー回路を備えることを特徴とする半導体装置の検査装置。
（付記５） 付記４記載の半導体装置の検査装置であって、
前記リレー回路のリレーがオンになると、前記測定部と前記基準サンプルとを電気的に接続され、
前記リレー回路の前記リレーがオフになると、前記測定部と前記基準サンプルとの電気的接続が切断され、前記測定部は前記半導体装置と電気的に接続されることを特徴とする半導体装置の検査装置。
（付記６） 付記２乃至５いずれか一項記載の半導体装置の検査装置であって、
前記基準サンプル基板は、当該検査装置から取り外し可能に設けられていることを特徴とする半導体装置の検査装置。
（付記７） 付記２乃至６いずれか一項記載の半導体装置の検査装置であって、
前記半導体装置が設けられる前記ソケットと前記基準サンプル基板との間に、前記半導体装置と前記基準サンプルとを電気的に接続する中継基板が設けられていることを特徴とする半導体装置の検査装置。
（付記８） 付記７記載の半導体装置の検査装置であって、
前記中継基板と前記半導体装置とは一のポゴピンにより接続されることを特徴とする半導体装置の検査装置。
（付記９） 付記８記載の半導体装置の検査装置であって、
前記中継基板と前記基準サンプル基板とは、前記基準サンプル基板に嵌挿された他のポゴピンにより接続され、
前記他のポゴピンと前記基準サンプルとは、前記基準サンプル基板に形成されたパターン配線により接続される、ことを特徴とする半導体装置の検査装置。
（付記１０） 付記９記載の半導体装置の検査装置であって、
前記中継基板と前記半導体装置とを接続する前記一のポゴピンと、前記中継基板と前記基準サンプル基板とを接続する前記他のポゴピンと、は前記中継基板に設けられたパッド配線により電気的に接続されることを特徴とする半導体装置の検査装置。
（付記１１） 付記１乃至１０いずれか一項記載の半導体装置の検査装置であって、
前記測定部に設けられた検査プログラムを実行することにより、前記測定部により測定された前記基準サンプルの測定値と前記測定部に記憶されている前記基準サンプルの前記基準値とが比較されることを特徴とする半導体装置の検査装置。
（付記１２） 付記１１記載の半導体装置の検査装置であって、
前記比較により、前記測定部の異常は存在していないことが確認されると、前記基準サンプルの測定値と前記検査プログラム中に書き込まれている前記基準サンプルの前記基準値との差が、前記測定部の誤差として前記検査プログラムにフィードバックされることを特徴とする半導体装置の検査装置。

従来のフラット型パッケージ半導体装置の検査装置の構造を示す概略図である。 図１に示す従来の検査装置に半導体装置を搭載した状態における、当該検査装置の要部を示した図である。 従来のエリア型パッケージ半導体装置の検査装置に、当該エリア型パッケージ半導体装置を搭載した状態における、当該検査装置の要部を示した図である。 本発明の実施形態に係る、フラット型パッケージ半導体装置の検査装置の構造を示す概略図である。 本発明の実施形態に係る、エリア型パッケージ半導体装置の検査装置の構造を示す概略図である。 ＩＣソケット本体部と、基準サンプル基板と、中継基板との接続構造を示す図である。 第３のポゴピンの基準サンプル基板への嵌挿構造を説明するための基準サンプル基板及び第３のポゴピンの断面図である。 基準サンプル基板の平面図である。 テスターと、基準サンプルと、半導体装置と、リレー回路との結線構造を示すブロック図である。 半導体装置の検査方法を説明するためのフローチャート（その１）である。 半導体装置の検査方法を説明するためのフローチャート（その２）である。 半導体装置の検査方法を説明するためのフローチャート（その３）である。

符号の説明

１２、１３ 半導体装置
４０、６０ 検査装置
４１、６１ テスター
４３、６３ 第１のポゴピン
４５、６５ 第２のポゴピン
４６、６６ ＩＣソケット本体部
５０、７０ 基準サンプル基板
５１、７１ 基準サンプル
７５ 中継基板
７６ 第３のポゴピン
８５ パターン配線
９０ リレー回路

Claims (8)

1. 半導体装置が設けられるソケットと、
   前記半導体装置の電気的特性を検査する測定部と、
   基準サンプルが実装された基準サンプル基板と、を備え、
   前記基準サンプル基板と前記ソケットが一体化しており、
   前記半導体装置が設けられる前記ソケットと前記基準サンプル基板との間に、前記半導体装置と前記基準サンプルとを電気的に接続する中継基板が設けられており、
   前記測定部には、前記基準サンプルの基準値が記憶されており、
   前記測定部により測定された前記基準サンプルの測定値と前記基準値とが比較されることにより、前記測定部の異常の有無が判定されることを特徴とする半導体装置の検査装置。
2. 請求項１記載の半導体装置の検査装置であって、
   前記中継基板と前記半導体装置とは一のポゴピンにより接続されることを特徴とする半導体装置の検査装置。
3. 請求項２記載の半導体装置の検査装置であって、
   前記中継基板と前記基準サンプル基板とは、前記基準サンプル基板に嵌挿された他のポゴピンにより接続され、
   前記他のポゴピンと前記基準サンプルとは、前記基準サンプル基板に形成されたパターン配線により接続される、ことを特徴とする半導体装置の検査装置。
4. 請求項１乃至３いずれか一項記載の半導体装置の検査装置であって、
   前記基準サンプル基板は、前記測定部と電気的に接続されることを特徴とする半導体装置の検査装置。
5. 請求項４記載の半導体装置の検査装置であって、
   前記基準サンプル基板は、前記測定部と前記基準サンプルとを電気的に接続又は当該接続を切断するリレー回路を備えることを特徴とする半導体装置の検査装置。
6. 請求項５記載の半導体装置の検査装置であって、
   前記リレー回路のリレーがオンになると、前記測定部と前記基準サンプルとを電気的に接続され、
   前記リレー回路の前記リレーがオフになると、前記測定部と前記基準サンプルとの電気的接続が切断され、前記測定部は前記半導体装置と電気的に接続されることを特徴とする半導体装置の検査装置。
7. 請求項１乃至６いずれか一項記載の半導体装置の検査装置であって、
   前記測定部に設けられた検査プログラムを実行することにより、前記測定部により測定された前記基準サンプルの測定値と前記測定部に記憶されている前記基準サンプルの前記基準値とが比較されることを特徴とする半導体装置の検査装置。
8. 請求項７記載の半導体装置の検査装置であって、
   前記比較により、前記測定部の異常は存在していないことが確認されると、前記基準サンプルの測定値と前記検査プログラム中に書き込まれている前記基準サンプルの前記基準値との差が、前記測定部の誤差として前記検査プログラムにフィードバックされることを特徴とする半導体装置の検査装置。

Images