JP4570984B2 - Base station apparatus and method for realizing redundancy in case of failure - Google Patents
Base station apparatus and method for realizing redundancy in case of failure Download PDFInfo
- Publication number
- JP4570984B2 JP4570984B2 JP2005050881A JP2005050881A JP4570984B2 JP 4570984 B2 JP4570984 B2 JP 4570984B2 JP 2005050881 A JP2005050881 A JP 2005050881A JP 2005050881 A JP2005050881 A JP 2005050881A JP 4570984 B2 JP4570984 B2 JP 4570984B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- dsp
- base station
- transmission
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 74
- 238000012545 processing Methods 0.000 claims description 44
- 239000000872 buffer Substances 0.000 claims description 25
- 230000005856 abnormality Effects 0.000 claims description 13
- 239000000969 carrier Substances 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Mobile Radio Communication Systems (AREA)
Description
この発明は、異なる周波数の複数のキャリアを用いたマルチキャリア送受信装置等の基地局装置、および該基地局装置における故障時の冗長性実現方法に関するものである。 The present invention relates to a base station apparatus such as a multicarrier transmission / reception apparatus using a plurality of carriers having different frequencies, and a redundancy realizing method at the time of failure in the base station apparatus.
近年、携帯電話機などの携帯情報端末においては、画像データなどの情報の伝送の必要性が高まり、大容量かつ高速な伝送への要求が強くなっている。このために、マルチアンテナおよびマルチキャリアを使用したマルチキャリア送受信装置(基地局装置)の開発が進められている。また、マルチキャリア送受信装置では、デジタル信号処理を高速に行なう必要があるため、DSP(Digital Signal Processor)等を複数使用したマルチプロセッサ構成を採用する場合が多い。 In recent years, in mobile information terminals such as mobile phones, there is an increasing need for transmission of information such as image data, and the demand for high-capacity and high-speed transmission is increasing. For this reason, development of a multicarrier transmission / reception apparatus (base station apparatus) using multiantennas and multicarriers has been underway. In addition, since a multicarrier transmission / reception apparatus needs to perform digital signal processing at high speed, a multiprocessor configuration using a plurality of DSPs (Digital Signal Processors) and the like is often employed.
図6は、従来のマルチキャリア送受信装置(基地局装置)の構成例を示す図である。この従来のマルチキャリア送受信装置は、キャリア数m(例えば8キャリア)、アンテナn本(例えば、12本)のマルチアンテナ・マルチキャリア送受信装置の構成例であり、DSPを複数用いたマルチプロセッサ構成のシステムである。
なお、このマルチキャリア送受信装置は、上記アンテナを用いた無線通信により、複数の無線通信端末と通信をすることができる。
FIG. 6 is a diagram illustrating a configuration example of a conventional multicarrier transmission / reception apparatus (base station apparatus). This conventional multicarrier transmission / reception apparatus is a configuration example of a multiantenna / multicarrier transmission / reception apparatus having m carriers (for example, 8 carriers) and n antennas (for example, 12), and has a multiprocessor configuration using a plurality of DSPs. System.
In addition, this multicarrier transmission / reception apparatus can communicate with a some radio | wireless communication terminal by the radio | wireless communication using the said antenna.
図6に示すマルチキャリア送受信装置おいて、1はアンテナ(#1〜#n)、2は無線による送受信を行なうための高周波回路部(RF)、3は無線通信デジタル信号の復調用のDDC(デジタル・ダウン・コンバータ)、4は無線通信デジタル信号の変調用のDUC(デジタル・アップ・コンバータ)、5は各アンテナと各キャリアに対応してデータの変換を行なうパス制御部、6はキャリア単位で設けられた送受信用バッファ(Tx/Rxバッファ#1〜#m)、7aはキャリア(#1)に対応して設けられたバス(#1)、7bはキャリア(#2)に対応して設けられたバス(#2)、7cはキャリア(#m)に対応して設けられたバス(#m)、8aはキャリア(#1)に対応する信号処理を行なうDSP(#1〜#3)、8bはキャリア(#2)に対応する信号処理を行なうDSP(#4〜#6)、8cはキャリア(#m)に対応する信号処理を行なうDSP(#3m+1〜#3m+3)、9aはDSP(#1〜#3)8aに対する予備用のDSP、9bはDSP(#4〜#6)8bに対する予備用のDSP、9cはDSP(#3m+1〜#3m+3)8cに対する予備用のDSP、10はDSP8a、8b、8cのパラメータ設定および故障検出等を行なう主制御部を示している。
In the multicarrier transmission / reception apparatus shown in FIG. 6, 1 is an antenna (# 1 to #n), 2 is a high-frequency circuit unit (RF) for wireless transmission / reception, and 3 is a DDC for demodulating a wireless communication digital signal ( (Digital down converter) 4 is a DUC (Digital Up Converter) for modulating radio communication digital signals, 5 is a path control unit for converting data corresponding to each antenna and each carrier, and 6 is a carrier unit The transmission / reception buffers (Tx /
図6に示す例では、キャリア(#1)に対して、1つのバス(#1)7aと、3つのDSP(#1〜#3)8aと、予備用のDSP9aとを割り当てる。キャリア(#2)に対して、1つのバス(#2)7bと、3つのDSP(#4〜#6)8bと、予備用のDSP9bを割り当てる。以下、同様にして、キャリア(#m)に対して、1つのバス(#m)7cと、3つのDSP(#3m+1〜#3m+3)8cと、予備用のDSP9cを割り当てる。
In the example shown in FIG. 6, one bus (# 1) 7a, three DSPs (# 1 to # 3) 8a, and a
つまり、各キャリアごとに、3つのDSPと1つの予備用のDSPを割り当て、1つのDSPが故障した場合に、予備用のDSPが代替して処理を行なう。従って、予備用のDSPの必要個数は、キャリア数と同じになる。 That is, for each carrier, three DSPs and one spare DSP are allocated, and when one DSP fails, the spare DSP performs processing instead. Therefore, the required number of spare DSPs is the same as the number of carriers.
上述した従来のマルチキャリア送受信装置においては、キャリア数と同じ個数の予備用のDSPを用意する必要があり、キャリア数の増加により、回路構成が複雑となり、またコストが増加するという問題があった。 In the conventional multicarrier transmission / reception apparatus described above, it is necessary to prepare the same number of spare DSPs as the number of carriers, and there is a problem that the circuit configuration becomes complicated and the cost increases due to the increase in the number of carriers. .
なお、複数のDSPを使用した従来技術として、DSPプログラムダウンロードシステムが開示されている(例えば、特許文献1参照)。しかしながら、この従来技術では、電源投入時のシステムの初期化処理において、複数のDSPに対してDMA転送を用いてプログラムをダウンロードすることにより、DSPプログラムのダウンロードに掛かる時間を短縮することを目的としたものであり、この発明とは目的と構成が異なるものである。
従来技術のマルチキャリア送受信装置(基地局装置)のプロセッサ構成は、キャリア毎にリソースを割り当てていたため、プロセッサ故障時の冗長性を実現するためには、各キャリアに最低1個の予備プロセッサを持たせる必要があった。このため、回路基板における実装面積の増大及びコストの増加の問題、また回路構成が複雑になるという問題があった。 Since the processor configuration of the prior art multicarrier transmission / reception apparatus (base station apparatus) allocates resources for each carrier, each carrier has at least one spare processor in order to realize redundancy in the event of processor failure. It was necessary to let For this reason, there existed a problem of the increase in the mounting area in a circuit board, the increase in cost, and the problem that a circuit structure became complicated.
この発明はこのような問題を解決するためになされたもので、その目的は、従来技術のマルチキャリア送受信装置(基地局装置)と比較して単純かつ安価な構成で、プロセッサ故障時の冗長性を効果的に実現できる、基地局装置、および該基地局装置における故障時の冗長性実現方法を提供することにある。 The present invention has been made to solve such a problem, and its object is to provide a simple and inexpensive configuration compared to a conventional multi-carrier transmission / reception apparatus (base station apparatus), and redundancy in the event of a processor failure. It is to provide a base station apparatus and a redundancy realizing method at the time of failure in the base station apparatus.
本発明は上記課題を解決するために、以下の手段を採用する。
本発明に係る基地局装置は、異なる周波数の複数のキャリアを用い、前記キャリア上のデータを送受信する基地局装置において、キャリアごとの送受信データを保持する複数のバッファ手段と、前記バッファ手段とデータの送受信を行なう複数の演算手段と、通常は使用しない予備演算手段と、前記複数のバッファ手段と前記複数の演算手段と前記予備演算手段とを接続する1つの共通信号路と、前記複数の演算手段の各々にパラメータ設定を行い、各演算手段を前記各キャリアの処理に割り当てる制御手段と、前記複数の演算手段の異常を検出する監視手段とを備え、前記監視手段により前記複数の演算手段のいずれかに異常が検出された場合には、前記制御手段が前記予備演算手段にパラメータ設定を行い、当該異常が検出された演算手段の処理を前記予備演算手段に代替するよう制御すること
を特徴とする。
これにより、従来技術の基地局装置と比較して単純かつ安価な構成で、プロセッサ故障時の冗長性を実現できる。
In order to solve the above problems, the present invention employs the following means.
A base station apparatus according to the present invention uses a plurality of carriers having different frequencies and transmits / receives data on the carrier, a plurality of buffer means for holding transmission / reception data for each carrier, the buffer means and the data A plurality of arithmetic means for transmitting and receiving, a spare arithmetic means not normally used, a plurality of buffer means, a single signal path connecting the plurality of arithmetic means and the preliminary arithmetic means, and the plurality of arithmetic operations A control unit that sets parameters in each of the units, and assigns each calculation unit to the processing of each carrier; and a monitoring unit that detects an abnormality in the plurality of calculation units. If an abnormality is detected in either, the control unit sets parameters in the preliminary calculation means, calculating the hand which the abnormality is detected And controlling so as to substitute the processing in the preliminary operation means.
As a result, redundancy in the event of a processor failure can be realized with a simple and inexpensive configuration as compared with the base station apparatus of the prior art.
また、この発明の基地局装置は、前記予備演算手段が、1または2以上の演算手段の処理を代替するように構成されたことを特徴とする。
これにより、基地局装置内の複数の演算手段(プロセッサ等)が故障した場合にも、1つの予備演算手段(プロセッサ等)で代替して処理を続行できる。
Further, the base station apparatus of the present invention is characterized in that the preliminary calculation means is configured to substitute processing of one or more calculation means.
As a result, even when a plurality of arithmetic means (such as a processor) in the base station apparatus fails, the processing can be continued by replacing with one preliminary arithmetic means (such as a processor).
本発明に係る故障時の冗長性実現方法は、異なる周波数の複数のキャリアを用い、前記キャリア上のデータを送受信すると共に、キャリアごとの送受信データを保持する複数のバッファ手段と、前記バッファ手段とデータの送受信を行なう複数の演算手段と、前記複数のバッファ手段と前記複数の演算手段とを接続する1つの共通信号路と、前記複数の演算手段の各々にパラメータ設定を行い、各演算手段を前記各キャリアの処理に割り当てる制御手段とを有する基地局装置における故障時の冗長性実現方法であって、通常は使用しない予備演算手段を前記共通信号路に接続するステップと、前記複数の演算手段の異常を検出するステップと、前記複数の演算手段にいずれかに異常が検出された場合には、前記制御手段により前記予備演算手段のパラメータ設定を行い、当該異常が検出された演算手段の処理を前記予備演算手段に代替するよう制御するステップとを有することを特徴とする。
これにより、従来技術の基地局装置と比較して単純かつ安価な構成で、プロセッサ故障時の冗長性を実現できる。
Redundancy implementation of failure according to the present invention uses a plurality of carriers of different frequencies, transmits and receives data on the carrier, a plurality of buffer means for holding receive data for each carrier, and said buffer means A plurality of arithmetic means for transmitting and receiving data, one common signal path connecting the plurality of buffer means and the plurality of arithmetic means, and parameter setting for each of the plurality of arithmetic means, A redundancy realization method at the time of failure in a base station apparatus having a control means to be assigned to the processing of each carrier, the step of connecting a spare computing means not normally used to the common signal path, and the plurality of computing means detecting an abnormality, when the abnormality is detected in any of the plurality of computing means, the preliminary operations manually by the control means It performs parameter setting, characterized in that a step of controlling so as to substitute the process of the arithmetic unit where the abnormality is detected in the preliminary operation means.
As a result, redundancy in the event of a processor failure can be realized with a simple and inexpensive configuration as compared with the base station apparatus of the prior art.
この発明は、マルチキャリア送受信装置(基地局装置)を構成する各プロセッサ(演算手段)に割り当てるリソースを、パラメータにより変更できるようにすることにより、従来技術と比較して単純かつ安価な構成で、プロセッサ故障時の冗長性を実現できる。 In the present invention, the resources allocated to each processor (calculation means) constituting the multicarrier transmission / reception apparatus (base station apparatus) can be changed according to the parameters, so that the configuration is simple and inexpensive compared to the prior art. Redundancy in case of processor failure can be realized.
以下、図面を用いてこの発明の実施形態を説明する。
図1は、この発明によるマルチキャリア送受信装置(基地局装置)の構成例を示す図であり、キャリア数m、アンテナn本のマルチアンテナ・マルチキャリア送受信装置の構成例である。このマルチキャリア送受信装置は、無線通信により、他の無線通信端末と通信をすることができる。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a diagram showing a configuration example of a multicarrier transmission / reception apparatus (base station apparatus) according to the present invention, which is a configuration example of a multiantenna / multicarrier transmission / reception apparatus having m carriers and n antennas. This multicarrier transmission / reception apparatus can communicate with other wireless communication terminals by wireless communication.
同図に示すマルチキャリア送受信装置おいて、1はアンテナ(#1〜#m)、2は無線による送受信を行なうための高周波回路部(RF)、3は無線通信デジタル信号の復調用のDDC(デジタル・ダウン・コンバータ)、4は無線通信デジタル信号の変調用のDUC(デジタル・アップ・コンバータ)、5は各アンテナと各キャリアに対応してデータの変換を行なうパス制御部、6は各キャリア単位に用意されたTx/Rxバッファ(#1〜#3)(バッファ手段)、7は各DSPに共通に使用されるバス(共通信号路)、8はDSP(#1〜#3m+3)(演算手段)、9は予備用のDSP(予備演算手段)、10は主制御部(制御手段)である。 In the multicarrier transmission / reception apparatus shown in the figure, 1 is an antenna (# 1 to #m), 2 is a radio frequency circuit unit (RF) for wireless transmission / reception, and 3 is a DDC for demodulating a wireless communication digital signal ( (Digital down converter), 4 is a DUC (digital up converter) for modulation of radio communication digital signals, 5 is a path control unit for converting data corresponding to each antenna and each carrier, and 6 is each carrier Tx / Rx buffers (# 1 to # 3) (buffer means) prepared in units, 7 is a bus (common signal path) commonly used for each DSP, and 8 is a DSP (# 1 to # 3m + 3) (calculation) Means), 9 is a spare DSP (preliminary computing means), and 10 is a main controller (control means).
なお、主制御部10中のパラメータ設定部11は、各DSP(#1〜#3m+3)の処理動作を規定するパラメータを設定する処理部である。また、監視部(監視手段)12は、各DSP(#1〜#3m+3)の異常を検出する処理部である。また、制御部10は、ネットワークに接続されており(図示せず)、外部からデータを受信したり、逆に他の無線通信装置から受信したデータをネットワークに送信したりする、ネットワークインターフェース部(図示せず)も含む。
The parameter setting unit 11 in the
図1に示す例では、パラメータ設定部11により、キャリア(#1)に対して、3つのDSP(#1〜#3)8を割り当て、キャリア(#2)に対して、3つのDSP(#4〜#6)8を割り当て、以下、同様にして、キャリア(#m)に対して、3つのDSP(#3m+1〜#3m+3)8を割り当てている。また、予備用のDSP9を1つだけ用意し、これをバス9に接続している。 In the example shown in FIG. 1, the parameter setting unit 11 assigns three DSPs (# 1 to # 3) 8 to the carrier (# 1) and three DSPs (# 2) to the carrier (# 2). 4 to # 6) 8 are allocated, and in the same manner, three DSPs (# 3m + 1 to # 3m + 3) 8 are allocated to the carrier (#m). Also, only one spare DSP 9 is prepared and connected to the bus 9.
次に、図1に示すマルチキャリア送受信装置における信号の流れについて説明する。マルチキャリア送受信装置では、まず、電波を各アンテナ(#1〜#n)1を用いて受信する。その受信した電波を各RF2及びDDC3を通すことで、各アンテナ毎の中間周波数帯I/Fのデータを得る。パス制御部5は、アンテナ毎の受信I/Qデータをキャリア毎の受信I/Qデータに変換する。キャリア毎の受信I/Qデータは、各Tx/Rxバッファ6に格納される。
Next, a signal flow in the multicarrier transmission / reception apparatus shown in FIG. 1 will be described. In the multicarrier transmission / reception apparatus, first, radio waves are received using the respective antennas (# 1 to #n) 1. By passing the received radio wave through each
一方、主制御部10は、各DSP(#1〜#3m+3)8に対して、あらかじめ処理するキャリア番号とスロット番号を割り当てる。各DSP8は、バス7を介して、担当するキャリア番号及びスロット番号のTx/Rxバッファ6をアクセスして、受信I/Qデータを得る。この受信データをもとにDSP8は復調・復号処理を行う。
On the other hand, the
また、送信については、受信と逆の流れになる。各DSP8は、主制御部10がネットワークインターフェース部によってネットワークから受信したデータを受け取り、符号化・変調処理を行い、バス7を介して担当するキャリア番号及びスロット番号のTx/Rxバッファ6に送信I/Qデータを書き込む。パス制御部5は、キャリア毎の送信I/Qデータをアンテナ毎の送信I/Qデータに変換する。アンテナ毎の送信I/Qデータは、DUC4に送られRF2を経て各アンテナ1より送信される。
In addition, transmission is the reverse of reception. Each
ここでDSP(#1〜#3m+3)8のうちの1つが故障した場合には、予備のDSP9が代わりのDSPとして使用されることになる。 Here, if one of the DSPs (# 1 to # 3m + 3) 8 fails, the spare DSP 9 is used as a substitute DSP.
図6に示す従来のマルチキャリア送受信装置の構成では、DSPが故障した場合、このDSPが担当するキャリア番号及びスロット番号がパラメータ設定されていないため、故障DSPを補うために予備のDSPを用意するためには、キャリアの数だけ冗長性を持たせる必要があった。これに対し、図1に示すマルチキャリア送受信装置においては、あらかじめ用意しておいた1個の予備DSP9に対して、故障DSPが担当していたキャリア番号及びスロット番号をパラメータとして与えることで、送受信処理を継続できるため、マルチキャリア送受信装置の性能劣化を防止することができる。 In the configuration of the conventional multicarrier transmission / reception apparatus shown in FIG. 6, when a DSP breaks down, the carrier number and slot number handled by this DSP are not set with parameters, so a spare DSP is prepared to compensate for the failed DSP. For this purpose, it is necessary to provide redundancy by the number of carriers. On the other hand, in the multicarrier transmission / reception apparatus shown in FIG. 1, transmission / reception is performed by giving the carrier number and the slot number assigned to the fault DSP as parameters to one spare DSP 9 prepared in advance. Since the processing can be continued, the performance deterioration of the multicarrier transmission / reception apparatus can be prevented.
また、図2は、図1に示すマルチキャリア送受信装置の動作を説明するためのタイミングチャートである。図2に示す例は、TDMA/TDD(Time Division Multiple Access/Time Division Duplex)方式において、信号フレームが、受信スロット(RxSlot#1〜#3)11a、11b、11cと、送信スロット(TxSlot#1〜#3)12a、12b、12cとで構成された例であり、バス7の動作クロックの周波数を高くすることにより、全部のDSP8に共通なバス7を効率よく時分割で使用できるようにした例である。なお、図2に示すように、本実施例における信号フレームでは、受信スロットと送信スロットの期間は異なっている(受信スロットの方が送信スロットより長い)が、受信スロットと送信スロットの期間がそれぞれ等しくてもよいし、受信スロットの方が送信スロットより短くてもよい。
FIG. 2 is a timing chart for explaining the operation of the multicarrier transmission / reception apparatus shown in FIG. In the example shown in FIG. 2, in a TDMA / TDD (Time Division Multiple Access / Time Division Duplex) scheme, signal frames are received slots (
図2において、キャリア(#1)に対応する送受信処理は、DSP(#1〜#3)で行なわれ、キャリア#2に対応する送受信処理は、DSP(#4〜#6)で行なわれ、以下順番に、キャリアmに対応する送受信処理が、DSP(#3m+1〜#3m+3)で行なわれる。
In FIG. 2, transmission / reception processing corresponding to the carrier (# 1) is performed by the DSP (# 1 to # 3), and transmission / reception processing corresponding to the
そして、受信スロット(RxSlot#1)11aに対する受信信号処理は、RxSlot(#2)11bの開始タイミングから実行され、キャリア(#1)に対応する処理a、キャリア(#2)に対応する処理b、以下、キャリア(#m)に対応する処理mまで順番に実行される。 The reception signal processing for the reception slot (RxSlot # 1) 11a is executed from the start timing of the RxSlot (# 2) 11b, and the processing a corresponding to the carrier (# 1) and the processing b corresponding to the carrier (# 2). Thereafter, processing is executed in order up to the processing m corresponding to the carrier (#m).
同様にして、受信スロット(RxSlot#2)11bに対する受信信号処理は、受信スロットRxSlot#3)11cの開始タイミングから実行され、受信スロット(RxSlot#3)11cに対する受信信号処理は、送信スロット(TxSlot#1)12aの開始タイミングから実行される。 Similarly, the reception signal processing for the reception slot (RxSlot # 2) 11b is executed from the start timing of the reception slot RxSlot # 3) 11c, and the reception signal processing for the reception slot (RxSlot # 3) 11c is performed on the transmission slot (TxSlot # 3) 11c. # 1) It is executed from the start timing of 12a.
また、送信スロット(TxSlot#1)12aに対する送信信号処理は、受信スロット(RxSlot#3)11cの後半のタイミング(受信スロット(RxSlot#2)11bに対する処理の終了後)に実行され、キャリア(#1)に対応する処理a´、キャリア(#2)に対応する処理b´、以下、キャリア(#m)に対応する処理m´まで順番に実行される。 Also, the transmission signal processing for the transmission slot (TxSlot # 1) 12a is executed at the second half of the timing of the reception slot (RxSlot # 3) 11c (after completion of the processing for the reception slot (RxSlot # 2) 11b), and the carrier (# The process a ′ corresponding to 1), the process b ′ corresponding to the carrier (# 2), and thereafter the process m ′ corresponding to the carrier (#m) are executed in order.
同様にして、送信スロット(TxSlot#2)12bに対する送信信号処理は、送信スロット(TxSlot#1)12aの後半のタイミングで実行され、送信スロット(TxSlot#3)12cに対する送信信号処理は、送信スロット(TxSlot#2)12bの後半のタイミングで実行される。 Similarly, transmission signal processing for the transmission slot (TxSlot # 2) 12b is executed at the second half timing of the transmission slot (TxSlot # 1) 12a, and transmission signal processing for the transmission slot (TxSlot # 3) 12c is performed in the transmission slot. (TxSlot # 2) Executed at the latter half of 12b.
本実施例では、バス7の動作クロックの周波数を高くすることにより共通なバス7を効率よく時分割で使用できるようにしているが、具体的にはバス7の周波数は、ある一つのスロット内で、一つ前のスロットで受信したデータのTx/Rxバッファから全DSPへの送信と、次のスロットで送信されるデータの全DSPからTx/Rxバッファへの送信が完了するようなクロック周波数で動作させる。つまり、受信スロット(RxSlot#3)11cの時間内で、キャリア(#1)に対する送信処理a´からキャリア(#m)に対する送信処理m´までが完了する周波数でバス7は動作している。 In this embodiment, by increasing the frequency of the operation clock of the bus 7, the common bus 7 can be used efficiently in a time division manner. Specifically, the frequency of the bus 7 is set within a certain slot. The clock frequency at which transmission of data received in the previous slot from the Tx / Rx buffer to all DSPs and transmission of data transmitted in the next slot from the DSP to the Tx / Rx buffer is completed. Operate with. That is, the bus 7 operates at a frequency at which the transmission process a ′ for the carrier (# 1) to the transmission process m ′ for the carrier (#m) are completed within the time of the reception slot (RxSlot # 3) 11c.
また、図3は、図1に示すマルチキャリア送受信装置における動作の流れを示すフローチャートである。以下、図3を参照して説明する。 FIG. 3 is a flowchart showing a flow of operations in the multicarrier transmission / reception apparatus shown in FIG. Hereinafter, a description will be given with reference to FIG.
最初に、主制御部10では、各DSP8に処理対象を表すパラメータであるキャリア番号、スロット番号を割り当て、割り当てたパラメータをDSP8に送信する(ステップS1)。また、DSP8へパラメータを割り当てた後に、DSP8の障害検知処理に移行する(ステップS2)。そしてDSP8のいずれかに障害が発生した場合には、ステップS1に戻り、予備のDSP9に対し、該障害が発生したDSP8に割り当てられていたパラメータを割り当て直す。上記パラメータを割り当てられたことにより、予備DSP9はバス7にアクセスできるようになる
First, the
一方、各DSP8では、主制御部10から受信した割り当てパラメータ(キャリア番号/スロット番号)から、自身のバス占有時間を算出する(ステップS3)。その後、フレームの先頭位置を検出する処理に移行する(ステップS4)。そして、フレームの先頭が検出されると、自身に割り当てられた受信用バス占有時間まで待機し(ステップS5)、自身に割り当てられた受信用バス占有時間になると、受信処理を開始する(ステップS6)。
On the other hand, each
次に、自身に割り当てられた送信用バス占有時間まで待機し(ステップS7)、自身に割り当てられた送信バス占有時間になると、送信処理を開始する(ステップS6)。 Next, it waits until the transmission bus occupation time allocated to itself (step S7), and when the transmission bus occupation time allocated to itself is reached, transmission processing is started (step S6).
以上、図1に示すマルチキャリア送受信装置の構成と動作について説明したが、図1に示す例では、複数のDSP8中の1つのDSPが故障した場合に、予備用のDSP9が、故障したDSP8の代わりに使用される例であるが、この発明では、DSP8中の複数のDSPが故障した場合にも対応する構成とすることもできる。
The configuration and operation of the multicarrier transmission / reception apparatus illustrated in FIG. 1 have been described above. In the example illustrated in FIG. 1, when one DSP in the plurality of
図4は、マルチキャリア送受信装置の他の構成例を示す図である。図4に示す構成例は、図1に示す構成例と基本的には同じ構成であり、DSP9aが、DSP8中の複数のDSPが故障した場合に、これらのDSPに代替できる点だけが異なる。なお、他の部分の動作は図1に示すものと同じであるので、その説明は省略する。
FIG. 4 is a diagram illustrating another configuration example of the multicarrier transmission / reception apparatus. The configuration example shown in FIG. 4 is basically the same configuration as the configuration example shown in FIG. 1 except that the
図5は、図4に示すマルチキャリア送受信装置の動作を説明するためのタイミングチャートである。図5に示すタイミングチャートは、図2に示すタイミングチャートと同様に、信号のフレーム構成が受信スロット(RxSlot#1〜#3)11a、11b、11cと、送信スロット(TxSlot#1〜#3)12a、12b、12cとで構成された例である。
FIG. 5 is a timing chart for explaining the operation of the multicarrier transceiver shown in FIG. In the timing chart shown in FIG. 5, similarly to the timing chart shown in FIG. 2, the signal frame configuration includes reception slots (
図5に示すタイミングチャートは、DSP故障が発生していない通常の場合は、図2に示すタイミングチャートと同じであり、キャリア(#1)に対応する送受信処理は、通常は、DSP(#1〜#3)で行なわれ、キャリア(#2)に対応する送受信処理は、DSP(#4〜#6)で行なわれ、以下順番に、キャリア(#m)に対応する送受信処理が、DSP(#3m+1〜#3m+3)で行なわれる。 The timing chart shown in FIG. 5 is the same as the timing chart shown in FIG. 2 in a normal case where no DSP failure has occurred, and the transmission / reception processing corresponding to the carrier (# 1) is normally performed by the DSP (# 1 To # 3), and transmission / reception processing corresponding to the carrier (# 2) is performed by the DSP (# 4 to # 6), and transmission / reception processing corresponding to the carrier (#m) is sequentially performed in the DSP (#m). # 3m + 1 to # 3m + 3).
この状態で、DSP(#1)8とDSP(#5)8とが故障した場合は(図4参照)、DSP(#1)8で本来行なわれるべき処理a1、a1´と、DSP(#5)8で本来行なわれるべき処理b1、b1´とが、予備のDSP9aにより代替して行なわれることになる。
In this state, when the DSP (# 1) 8 and the DSP (# 5) 8 fail (see FIG. 4), the processing a1, a1 ′ to be originally performed by the DSP (# 1) 8 and the DSP (# 5) The processing b1 and b1 ′ that should be originally performed in 8 is performed by the
このように、複数のDSPが故障した場合にも、予備のDSPにより代替することができるようにすることで、マルチキャリア送受信装置としての動作をより円滑に実行できることになる。 As described above, even when a plurality of DSPs fail, the spare DSP can be used for replacement so that the operation as the multicarrier transmission / reception apparatus can be executed more smoothly.
以上、この発明の実施形態を詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。 The embodiment of the present invention has been described in detail above, but the specific configuration is not limited to this embodiment, and includes a design and the like within a range not departing from the gist of the present invention.
1…アンテナ 2…高周波回路部(RF) 3…デジタルダウンコンバータ(DDC) 4…デジタルアップコンバータ(DUC) 5…パス制御部 6…送受信用バッファ(Tx/Rxバッファ) 7,7a,7b,7c…バス 8,8a,8b,8c…DSP 9,9a…予備用のDSP 10…主制御部 11…パラメータ設定部 12…監視部
DESCRIPTION OF
Claims (4)
キャリアごとの送受信データを保持する複数のバッファ手段と、
前記バッファ手段とデータの送受信を行なう複数の演算手段と、
通常は使用しない予備演算手段と、
前記複数のバッファ手段と前記複数の演算手段と前記予備演算手段とを接続する1つの共通信号路と、
前記複数の演算手段の各々にパラメータ設定を行い、各演算手段を前記各キャリアの処理に割り当てる制御手段と、
前記複数の演算手段の異常を検出する監視手段と
を備え、
前記監視手段により前記複数の演算手段のいずれかに異常が検出された場合には、前記制御手段が前記予備演算手段にパラメータ設定を行い、当該異常が検出された演算手段の処理を前記予備演算手段に代替するよう制御すること
を特徴とする基地局装置。 In a base station device that uses a plurality of carriers of different frequencies and transmits and receives data on the carrier,
A plurality of buffer means for holding transmission / reception data for each carrier;
A plurality of computing means for transmitting and receiving data to and from the buffer means;
Preliminary computing means not normally used;
A common signal path connecting the plurality of buffer means, the plurality of arithmetic means, and the preliminary arithmetic means;
Control means for setting parameters in each of the plurality of computing means, and assigning each computing means to the processing of each carrier;
Monitoring means for detecting an abnormality of the plurality of calculation means,
When an abnormality is detected in any of the plurality of calculation means by the monitoring means, the control means sets a parameter in the preliminary calculation means, and the processing of the calculation means in which the abnormality is detected is set as the preliminary calculation. A base station apparatus that controls to replace the means.
前記制御手段はさらに、
前記演算手段と前記バッファ手段が、前記複数のバッファ手段が保持する、同じタイミングのスロットで送受信された前記キャリアごとのデータを、
該スロットの次のスロットのタイミングで前記共通信号路を用いて送受信を行うよう制御することを特徴とする請求項1または2記載の基地局装置。 The base station device performs time division multiplex communication by dividing into slots, which are units for transmitting and receiving data on the carrier,
The control means further includes
The calculation means and the buffer means hold the data for each carrier transmitted and received in the same timing slot held by the plurality of buffer means,
3. The base station apparatus according to claim 1, wherein control is performed so that transmission / reception is performed using the common signal path at a timing of a slot next to the slot.
通常は使用しない予備演算手段を前記共通信号路に接続するステップと、
前記複数の演算手段の異常を検出するステップと、
前記複数の演算手段にいずれかに異常が検出された場合には、前記制御手段により前記予備演算手段のパラメータ設定を行い、当該異常が検出された演算手段の処理を前記予備演算手段に代替するよう制御するステップと
を有することを特徴とする故障時の冗長性実現方法。 Using a plurality of carriers of different frequencies, transmits and receives data on the carrier, a plurality of buffer means for holding receive data for each carrier, a plurality of operation means for transmitting and receiving said buffer means and data, said plurality A common signal path connecting the buffer means and the plurality of arithmetic means, and a control means for setting parameters in each of the plurality of arithmetic means and assigning each arithmetic means to the processing of each carrier A redundancy realizing method at the time of failure in a station device,
Connecting preparatory computing means not normally used to the common signal path;
Detecting an abnormality in the plurality of computing means;
When an abnormality is detected in any of the plurality of calculation means, the control means sets parameters of the preliminary calculation means, and the processing of the calculation means in which the abnormality is detected is replaced with the preliminary calculation means. And a method for realizing redundancy at the time of a failure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050881A JP4570984B2 (en) | 2005-02-25 | 2005-02-25 | Base station apparatus and method for realizing redundancy in case of failure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050881A JP4570984B2 (en) | 2005-02-25 | 2005-02-25 | Base station apparatus and method for realizing redundancy in case of failure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006238140A JP2006238140A (en) | 2006-09-07 |
JP4570984B2 true JP4570984B2 (en) | 2010-10-27 |
Family
ID=37045292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005050881A Expired - Fee Related JP4570984B2 (en) | 2005-02-25 | 2005-02-25 | Base station apparatus and method for realizing redundancy in case of failure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4570984B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009093302A1 (en) * | 2008-01-21 | 2009-07-30 | Fujitsu Limited | Signal processing unit, radio base station device, judging method of fault state in signal processing unit and judging method of fault state in radio base station device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06110916A (en) * | 1992-09-28 | 1994-04-22 | Sharp Corp | Signal processing circuit |
JPH10501382A (en) * | 1994-06-01 | 1998-02-03 | エアーネット・コミュニケイションズ・コーポレイション | Broadband wireless base station utilizing time division multiple access to make a switchable connection to a modulator / demodulator |
JPH10190600A (en) * | 1996-12-24 | 1998-07-21 | Matsushita Electric Works Ltd | Communication control method and device |
JPH11136226A (en) * | 1997-10-31 | 1999-05-21 | Matsushita Electric Ind Co Ltd | Communication processing circuit |
JP2001166960A (en) * | 1999-12-10 | 2001-06-22 | Fujitsu Ltd | Multiprocessor system having individual areas in shared memory |
JP2004356940A (en) * | 2003-05-29 | 2004-12-16 | Kyocera Corp | Communication apparatus and communication method |
JP2004355273A (en) * | 2003-05-28 | 2004-12-16 | Matsushita Electric Ind Co Ltd | Redundancy device and method |
-
2005
- 2005-02-25 JP JP2005050881A patent/JP4570984B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06110916A (en) * | 1992-09-28 | 1994-04-22 | Sharp Corp | Signal processing circuit |
JPH10501382A (en) * | 1994-06-01 | 1998-02-03 | エアーネット・コミュニケイションズ・コーポレイション | Broadband wireless base station utilizing time division multiple access to make a switchable connection to a modulator / demodulator |
JPH10190600A (en) * | 1996-12-24 | 1998-07-21 | Matsushita Electric Works Ltd | Communication control method and device |
JPH11136226A (en) * | 1997-10-31 | 1999-05-21 | Matsushita Electric Ind Co Ltd | Communication processing circuit |
JP2001166960A (en) * | 1999-12-10 | 2001-06-22 | Fujitsu Ltd | Multiprocessor system having individual areas in shared memory |
JP2004355273A (en) * | 2003-05-28 | 2004-12-16 | Matsushita Electric Ind Co Ltd | Redundancy device and method |
JP2004356940A (en) * | 2003-05-29 | 2004-12-16 | Kyocera Corp | Communication apparatus and communication method |
Also Published As
Publication number | Publication date |
---|---|
JP2006238140A (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10973070B2 (en) | TDM transmission for inter-RAT dual connectivity UE | |
KR20230175347A (en) | Method for switching between uplinks, communication apparatus, and communication system | |
EP3843472B1 (en) | Method for transmitting uplink information and terminal | |
CN109495971B (en) | Transmission control method, related equipment and system | |
CN112291834A (en) | Communication method and device | |
US10798709B2 (en) | Communications method, terminal device, and network device | |
CN110098905B (en) | Information indication method, terminal equipment, network equipment and system | |
CN111800868A (en) | Communication method and device | |
JP2024511789A (en) | Transmission direction determination method, equipment, terminal and network side equipment | |
EP2097988B1 (en) | Method and apparatus for concurrent wimax and gsm operation | |
US20200404694A1 (en) | Data transmission method, terminal and base station | |
CN111918353A (en) | Method and device for measuring adjacent cell signals of mobile terminal | |
US20210376913A1 (en) | Interference coordination for 5g flight communication | |
CN115334678B (en) | Shared channel scheduling method, device, terminal and network side equipment | |
US11206660B2 (en) | Method for transmitting information, terminal and network device | |
JP4570984B2 (en) | Base station apparatus and method for realizing redundancy in case of failure | |
EP4156816A1 (en) | Uplink signal transmission method and device, communication node and storage medium | |
CN102265661A (en) | Coexistence method and device of multiple running main systems | |
CN113518451A (en) | A communication method and device | |
CN108605208A (en) | Method, user equipment, base station and the system that uplink signal transmits between multicarrier | |
CN110247744B (en) | Method, communication device and system for receiving or transmitting indication information | |
CN110875760B (en) | Communication method and device | |
CN114698416A (en) | Data transmission method and device | |
US20200076745A1 (en) | Wireless communication circuit with scheduling circuit in mac layer | |
CN112514483A (en) | Communication method and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |