JP4569136B2 - Driving method of plasma display panel - Google Patents
Driving method of plasma display panel Download PDFInfo
- Publication number
- JP4569136B2 JP4569136B2 JP2004072573A JP2004072573A JP4569136B2 JP 4569136 B2 JP4569136 B2 JP 4569136B2 JP 2004072573 A JP2004072573 A JP 2004072573A JP 2004072573 A JP2004072573 A JP 2004072573A JP 4569136 B2 JP4569136 B2 JP 4569136B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- electrode
- voltage
- substrate
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
本発明は、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネルの駆動方法に関する。 The present invention relates to a method for driving a plasma display panel used for a wall-mounted television, a large monitor, or the like.
プラズマディスプレイパネル(以下、PDPまたはパネルと略記する)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。 A plasma display panel (hereinafter abbreviated as PDP or panel) is a display device with excellent visibility characterized by a large screen, a thin shape, and a light weight.
PDPとして代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。 A typical AC surface discharge type panel as a PDP has a large number of discharge cells formed between a front plate and a back plate arranged to face each other. The front plate is formed with a plurality of pairs of display electrodes composed of scan electrodes and sustain electrodes on the front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of partition walls formed in parallel to the data electrodes on each of the dielectric layers. A phosphor layer is formed on the side surface of the partition wall. Then, the front plate and the back plate are arranged opposite to each other so that the display electrode and the data electrode are three-dimensionally crossed and sealed, and a discharge gas is sealed in the internal discharge space. In the panel having such a configuration, ultraviolet light is generated by gas discharge in each discharge cell, and phosphors of RGB colors are excited and emitted by the ultraviolet light to perform color display.
パネルを駆動する方法としては、サブフィールド法、すなわち1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間を有する。 As a method of driving the panel, a subfield method, that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields. Here, each subfield has an initialization period, an address period, and a sustain period.
初期化期間では、すべての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、つづく書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるという働きをもつ。書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電をおこし、選択的な壁電荷形成を行う。つづく維持期間では、走査電極と維持電極との間に所定の回数の維持パルスを印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。 In the initializing period, initializing discharge is simultaneously performed in all the discharge cells, the history of wall charges for the individual individual discharge cells is erased, and wall charges necessary for the subsequent address operation are formed. In addition, it has a function of generating priming (priming for discharge = excited particles) for reducing the discharge delay and stably generating the address discharge. In the address period, a scan pulse is sequentially applied to the scan electrode, an address pulse corresponding to an image signal to be displayed is applied to the data electrode, and an address discharge is selectively performed between the scan electrode and the data electrode. Selective wall charge formation is performed. In the subsequent sustain period, a predetermined number of sustain pulses are applied between the scan electrodes and the sustain electrodes, and the discharge cells in which the wall charges are formed by the address discharge are selectively discharged to emit light.
このように、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要であるが、回路構成上の制約から書込みパルスに高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電をおこり難くしていること等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。 Thus, in order to display an image correctly, it is important to reliably perform selective address discharge in the address period. However, due to restrictions on the circuit configuration, a high voltage cannot be used for the address pulse, There are many factors that increase the discharge delay with respect to the address discharge, such as making it difficult for the phosphor layer formed on the electrode to discharge. Therefore, priming for generating the address discharge stably is very important.
しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足して放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下するといった問題があった。あるいは、書込み動作を安定して行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるといった問題があった。 However, the priming caused by the discharge decreases rapidly with time. For this reason, in the above-described panel driving method, the address discharge after a long time has passed from the initialization discharge, the priming caused by the initialization discharge is insufficient, the discharge delay becomes large, and the address operation becomes unstable. There has been a problem that the image display quality deteriorates. Alternatively, there is a problem in that the writing time is set long in order to perform the writing operation stably, and as a result, the time spent in the writing period becomes too long.
これらの問題を解決するために、パネルの前面板に設けたプライミング放電セルを用いてプライミングを発生させ、放電遅れを小さくするパネルとその駆動方法が提案されている(たとえば特許文献1)。
近年、消費電力削減や輝度向上の要求にこたえるために、パネルの構造やパネル材料等に対する検討が活発になされている。たとえば、パネルに封入されている放電ガスのキセノン分圧を増加させることによりパネルの発光効率が向上することが一般に知られている。しかしながら上述のパネルおよびその駆動方法においては、キセノン分圧を増加させると放電、特に初期化放電が不安定になり、その結果、書込み不良を生じるおそれがあり、そのため書込み動作の駆動電圧マージンが狭くなるという課題があった。 In recent years, in order to meet demands for reducing power consumption and improving brightness, panel structures and panel materials have been actively studied. For example, it is generally known that the luminous efficiency of the panel is improved by increasing the xenon partial pressure of the discharge gas sealed in the panel. However, in the above-described panel and its driving method, if the xenon partial pressure is increased, the discharge, particularly the initializing discharge, becomes unstable, and as a result, there is a possibility that a write failure may occur, so that the drive voltage margin for the write operation is narrow. There was a problem of becoming.
本発明は、これらの課題に鑑みなされたものであり、初期化放電を安定化させ、良好な品質で画像表示させることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。 The present invention has been made in view of these problems, and an object of the present invention is to provide a method for driving a plasma display panel that can stabilize an initializing discharge and display an image with good quality.
本発明のプラズマディスプレイパネルの駆動方法は、第1の基板と、第1の基板上にあって平行に配置した走査電極および維持電極からなる複数の表示電極対と、放電空間を挟んで第1の基板に対向配置される第2の基板と、第2の基板上にあって表示電極対と交差する方向に配置した複数のデータ電極と、第1の基板と第2の基板の間にあって主放電を発生させる主放電セルおよびプライミング放電を発生させるプライミング放電セルを区画するように設けた隔壁とを備えたプラズマディスプレイパネルの駆動方法であって、1フィールドを初期化期間、書込み期間および維持期間を有する複数のサブフィールドで構成し、複数のサブフィールドのうち少なくともひとつのサブフィールドの初期化期間において主放電セル内の走査電極を陽極とし維持電極を陰極として放電を発生させる前にプライミング放電セル内の走査電極を陽極としデータ電極を陰極として放電を発生させるための電圧をデータ電極に印加することを特徴とする。この駆動方法により、プラズマディスプレイパネルの初期化放電を安定化させ、良好な品質で画像表示させることが可能となる。 The plasma display panel driving method of the present invention includes a first substrate, a plurality of display electrode pairs including scan electrodes and sustain electrodes arranged in parallel on the first substrate, and a first across the discharge space. A second substrate disposed opposite to the substrate, a plurality of data electrodes disposed on the second substrate in a direction intersecting with the display electrode pair, and between the first substrate and the second substrate. A method for driving a plasma display panel comprising a main discharge cell for generating discharge and a partition provided so as to partition a priming discharge cell for generating priming discharge, wherein one field has an initialization period, an address period, and a sustain period The scan electrode in the main discharge cell is positively connected during the initialization period of at least one subfield of the plurality of subfields. And applying were voltage for generating the discharge scanning electrodes as a cathode data electrodes as an anode in priming discharge cell before generating the discharge sustain electrodes as the cathode to the data electrodes and. With this driving method, it is possible to stabilize the initialization discharge of the plasma display panel and display an image with good quality.
また、本発明のプラズマディスプレイパネルの駆動方法は、第1の基板と、第1の基板上にあって平行に配置した走査電極および維持電極からなる複数の表示電極対と、放電空間を挟んで第1の基板に対向配置される第2の基板と、第2の基板上にあって表示電極対と交差する方向に配置した複数のデータ電極と、第1の基板と第2の基板の間にあって主放電を発生させる主放電セルおよびプライミング放電を発生させるプライミング放電セルを区画するように設けた隔壁とを備えたプラズマディスプレイパネルの駆動方法であって、1フィールドを初期化期間、書込み期間および維持期間を有する複数のサブフィールドで構成し、複数のサブフィールドのうち少なくともひとつのサブフィールドの初期化期間において主放電セル内の走査電極を陽極とし維持電極を陰極として放電を発生させる前にプライミング放電セル内の走査電極を陽極としデータ電極を陰極として放電を発生させるための電圧を維持電極に印加してもよい。この駆動方法によっても、プラズマディスプレイパネルの初期化放電を安定化させ、良好な品質で画像表示させることが可能となる。 Further, the driving method of the plasma display panel of the present invention includes a first substrate, a plurality of display electrode pairs including scan electrodes and sustain electrodes arranged in parallel on the first substrate, and a discharge space interposed therebetween. A second substrate disposed opposite to the first substrate; a plurality of data electrodes disposed on the second substrate in a direction intersecting the display electrode pair; and the first substrate and the second substrate. A plasma display panel driving method comprising: a main discharge cell that generates a main discharge; and a barrier rib provided so as to partition a priming discharge cell that generates a priming discharge. A plurality of subfields having a sustain period, and scanning power in the main discharge cell is set in an initialization period of at least one of the plurality of subfields. The voltage may be applied to the sustain electrode for the scanning electrodes in the priming discharge cell generates a discharge as a cathode data electrode as an anode before generating a discharge as a cathode and the sustain electrode as an anode. This driving method can also stabilize the initializing discharge of the plasma display panel and display an image with good quality.
本発明によれば、初期化放電を安定化させ、良好な品質で画像表示させることができるプラズマディスプレイパネルの駆動方法を提供することができる。 According to the present invention, it is possible to provide a driving method of a plasma display panel that can stabilize an initializing discharge and display an image with good quality.
以下、本発明の実施の形態におけるパネルについて、図面を用いて説明する。 Hereinafter, a panel according to an embodiment of the present invention will be described with reference to the drawings.
(実施の形態1)
図1は本発明の実施の形態1におけるパネルの構造を示す分解斜視図であり、図2は同パネルの断面図である。第1の基板であるガラス製の前面基板21と第2の基板である背面基板31とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオンとキセノンとの混合ガスが封入されている。
(Embodiment 1)
FIG. 1 is an exploded perspective view showing the structure of the panel according to
前面基板21上には、走査電極22と維持電極23とからなる表示電極対が互いに平行に複数対形成されている。このとき、走査電極22、維持電極23は、維持電極23−走査電極22−走査電極22−維持電極23−・・・となるように2本ずつ交互に配列されている。走査電極22と維持電極23はそれぞれ透明電極22a、23aと、透明電極22a、23a上に形成された金属母線22b、23bとから構成されている。走査電極22−走査電極22間、および維持電極23−維持電極23間には黒色材料からなる光吸収層28が設けられている。走査電極22の金属母線22bの突出部分22b’は光吸収層28上にまで突出して形成されている。そして、これらの走査電極22、維持電極23および光吸収層28とを覆うように誘電体層24および保護層25が形成されている。
On the
背面基板31上には、走査電極22および維持電極23と交差する方向にデータ電極32が互いに平行に複数形成され、そしてデータ電極32を覆うように誘電体層33が形成されている。そして誘電体層33の上に主放電セル40を区画するための隔壁34が形成されている。
On the
隔壁34は、データ電極32と平行な方向に延びる縦壁部34aと、主放電セル40を形成するとともに主放電セル40の間に隙間部41を形成する横壁部34bとで構成されている。その結果、隔壁34は一対の走査電極と維持電極とからなる表示電極対に沿って主放電セル40を複数連結した主放電セル行を形成し、隣接した主放電セル行の間に隙間部41を生じる。隙間部41のうち、2本の走査電極が隣り合う側に位置する隙間部には突出部分22b’が形成されており、この隙間部はプライミング放電セル41aとして働く。すなわち隙間部41は1つおきに突出部分22b’を有するプライミング放電セル41aとなっている。なお、隙間部41bは2本の維持電極が隣り合う側に位置する隙間部である。
The
そして、これら隔壁34の頂部は前面基板21に当接するように平坦に形成されている。これは、隣接する放電セルの相互干渉を防ぐためであり、特に書込み期間において隣接する放電セルの書込み放電にともない発生するプライミングの影響を受けて誤書込みを生じる等の誤動作を防ぐためである。さらには、プライミング放電にともない、プライミング放電セル41aに隣接する主放電セル40の壁電荷が減少し書込み不良を生じる等の誤動作を防ぐためである。本発明の実施の形態1においては、隔壁34の段差が10μm以下となるように形成されている。この値は、10μmを超えると隣り合う主放電セル40間の相互干渉が発生し、プライミング放電セル41aと主放電セル40との相互干渉も発生するという実験結果にもとづく値である。
The tops of the
そして、隔壁34により区画された主放電セル40に対応する誘電体層33の表面と隔壁34の側面とに蛍光体層35が設けられている。さらに、プライミング放電セル41aに対応する誘電体層33の表面と隔壁34の側面とに酸化マグネシウム(MgO)粉体を用いた電子放出層39が設けられている。電子放出層39の材料としては2次電子放出係数の大きい材料であればよく、他の金属酸化物、たとえば、Y2O3、La2O3、CeO2、Er2O3、Lu2O3、あるいは(La,M1)M2O3(ただし、M1はBaまたはSr、M2はCo、Ni、Fe、Mnのいずれか)であらわされるペロブスカイト型構造を持つもの、さらには、(La,M1)2M3O4(ただし、M1はBaまたはSr、M3はCuまたはNi)であらわされるK2NiF4型構造を持つもの等であってもよい。
A
なお、上述の説明ではデータ電極32を覆うように誘電体層33が形成されているが、この誘電体層33は形成しなくてもよい。
In the above description, the
図3は本発明の実施の形態1におけるパネルの電極配列図である。列方向にm列のデータ電極D1〜Dm(図1のデータ電極32)が配列され、行方向にn行の走査電極SC1〜SCn(図1の走査電極22)とn行の維持電極SU1〜SUn(図1の維持電極23)とが維持電極SU1−走査電極SC1−走査電極SC2−維持電極SU2−・・・となるように2本ずつ交互に配列されている。そして、本発明の実施の形態1においては隣り合う走査電極SCp、SCp+1(p=奇数)の突出部分(図1の突出部分22b’)の間でプライミング放電を行う。
FIG. 3 is an electrode array diagram of the panel according to
そして、一対の走査電極SCi、維持電極SUi(i=1〜n)と一つのデータ電極Dj(j=1〜m)とを含む主放電セルCi,j(図1の主放電セル40)が放電空間内にm×n個形成される。また隣り合う走査電極SCp、SCp+1の突出部分を含むプライミング放電セルPSp(図1のプライミング放電セル41a)が形成される。
A main discharge cell C i, j (a main discharge in FIG. 1) including a pair of scan electrodes SC i , sustain electrodes SU i (i = 1 to n) and one data electrode D j (j = 1 to m ). M × n cells 40) are formed in the discharge space. Further, a priming discharge cell PS p (priming
次に、パネルを駆動するための駆動波形とそのタイミングについて、パネルの動作とともに説明する。 Next, driving waveforms and timing for driving the panel will be described together with the operation of the panel.
図4は、本発明の実施の形態1におけるパネルの駆動波形図である。このように実施の形態1においては、1フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成されており、書込み期間は、奇数番目の走査電極(以下、奇数走査電極と略記する)をもつ主放電セルの書込み動作を行う奇数ライン書込み期間と、偶数番目の走査電極(以下、偶数走査電極と略記する)をもつ主放電セルの書込み動作を行う偶数ライン書込み期間とを有し、奇数走査電極と偶数走査電極との書込み動作を時間的に分離して行う。これは壁電荷を用いてプライミング放電を順次継続して安定して発生させるためである。 FIG. 4 is a drive waveform diagram of the panel in accordance with the first exemplary embodiment of the present invention. As described above, in the first embodiment, one field period is composed of a plurality of subfields having an initialization period, an address period, and a sustain period. The address period is an odd-numbered scan electrode (hereinafter referred to as an odd-number scan electrode). An odd line address period for performing an address operation of a main discharge cell having an abbreviation) and an even line address period for performing an address operation of a main discharge cell having an even number of scan electrodes (hereinafter abbreviated as even scan electrodes); The write operation of the odd-numbered scan electrode and the even-numbered scan electrode is performed with time separation. This is because the priming discharge is successively and stably generated using the wall charges.
まず、初期化期間前半部では、データ電極D1〜Dmに負の電圧Vx(V)を印加し、維持電極SU1〜SUnは0(V)に保持し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。主放電セルCi,jおよびプライミング放電セルPSi内では、この傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ1回目の微弱な初期化放電がおこる。
First, in the half of the initializing period, a negative voltage Vx (V) is applied to
このとき、主放電セルCi,j内で放電が発生する前に、まず最初にプライミング放電セルPSi内の走査電極SC1〜SCnとデータ電極D1〜Dmとの間で微弱なプライミング放電がおこる。このときの放電は電子放出層39の働きにより放電遅れの小さい安定した放電である。そして主放電セルCi,j内部にプライミングが供給される。つづいて、主放電セルCi,j内で走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電がおこる。このときの放電は主放電セルCi,j内部にプライミングが供給された後に発生するため非常に安定した初期化放電となる。
At this time, before the discharge occurs in the main discharge cell C i, j , first, the weakness is generated between the scan electrodes SC 1 to SC n and the data electrodes D 1 to D m in the priming discharge cell PS i . Priming discharge occurs. The discharge at this time is a stable discharge with a small discharge delay due to the action of the
そして、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部および維持電極SU1〜SUn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上あるいは蛍光体層上に蓄積された壁電荷により生じる電圧をあらわす。
Negative wall voltage is accumulated on
初期化期間後半部では、データ電極D1〜Dmを0(V)に保持し、維持電極SU1〜SUnに正電圧Veを印加し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。主放電セルCi,jおよびプライミング放電セルPSi内では、この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ2回目の微弱な初期化放電がおこる。そして、主放電セルCi,j内の走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。また、プライミング放電セルPSi内のデータ電極D1〜Dm上部の正の壁電圧は書込み期間におけるプライミング動作に適した値に調整される。
In the second half of the initializing period,
奇数ライン書込み期間では、奇数走査電極SCpを一旦電圧Vcに保持する。そして、偶数走査電極SCp+1には、隣接する奇数走査電極SCpとの間でプライミング放電セルPSp内部に放電を生じさせるための電圧Vqを印加する。次に、1番目の走査電極SC1に走査パルス電圧Vaを印加すると、プライミング放電セルPS1内において2番目の走査電極SC2との間でプライミング放電が発生し、主放電セルC1,1〜C1,m内部にプライミングが供給される。このとき、表示すべき画像信号に対応するデータ電極Dk(kは1〜mの整数)に正の書込みパルスVdを印加すると、データ電極Dkと走査電極SC1との交差部で放電が発生し、対応する主放電セルC1,kの維持電極SU1と走査電極SC1との間の放電に進展する。そして主放電セルC1,k内の走査電極SC1上部に正の壁電圧が蓄積され、維持電極SU1上部に負の壁電圧が蓄積され、1行目の書込み動作が終了する。なお、このとき、プライミング放電セルPS1内部の走査電極SC1上部には正の壁電圧が蓄積され、走査電極SC2上部には負の壁電圧が蓄積される。 The odd line address period, to hold the odd-number scan electrodes SC p temporarily voltage Vc. A voltage Vq is applied to the even-numbered scan electrode SC p + 1 to cause a discharge in the priming discharge cell PS p between the adjacent odd-numbered scan electrode SC p . Next, when scan pulse voltage Va is applied to first scan electrode SC 1, priming discharge occurs between the second scan electrode SC 2 in priming discharge cell PS 1, the main discharge cell C 1, 1 Priming is supplied inside ~ C1 , m . At this time, when a positive address pulse Vd is applied to the data electrode D k (k is an integer of 1 to m) corresponding to the image signal to be displayed, discharge occurs at the intersection of the data electrode D k and the scan electrode SC 1. generated, develop into a discharge between the corresponding sustain electrode SU 1 of the main discharge cell C 1, k and scan electrode SC 1. The main discharge cells C 1, positive wall voltage on scan electrodes SC 1 top of the k are accumulated negative wall voltage on sustain electrodes SU 1 upper is accumulated, the first line of the write operation is terminated. At this time, the priming discharge cell PS 1 inside the scan electrodes SC 1 upper accumulate positive wall voltage, to the scan electrodes SC 2 upper negative wall voltage is accumulated.
以下同様に奇数番目の主放電セルC3,k,C5,k,・・・について書込み動作を行う。 Similarly, an address operation is performed for odd-numbered main discharge cells C 3, k , C 5, k ,.
偶数ライン書込み期間では、偶数走査電極SCp+1を一旦電圧Vcに保持する。そして、奇数走査電極SCpには、隣接する偶数番目の走査電極SCp+1との間でプライミング放電セルPSp内部に放電を生じさせるための電圧Vqを印加する。そして、2番目の走査電極SC2に走査パルス電圧Vaを印加すると、プライミング放電セルPS1内において1番目の走査電極SC1との間でプライミング放電が発生する。このときの放電は、プライミング放電セルPS1内部の走査電極SC1上部に蓄積された正の壁電圧、走査電極SC2上部に蓄積された負の壁電圧が加算されるため放電遅れが小さく安定した放電となる。そして、主放電セルC2,1〜C2,m内部にプライミングが供給される。このとき、表示すべき画像信号に対応するデータ電極Dkに正の書込みパルスVdを印加すると、データ電極Dkと走査電極SC2との交差部で放電が発生し、対応する主放電セルC2,kの維持電極SU2と走査電極SC2との間の放電に進展する。そして主放電セルC2,k内の走査電極SC2上部に正の壁電圧が蓄積され、維持電極SU2上部に負の壁電圧が蓄積され、2行目の書込み動作が終了する。なお、プライミング放電セルPS1内部の壁電圧は反転し、プライミング放電セルPS1内部の走査電極SC1上部には負の壁電圧、走査電極SC2上部には正の壁電圧が蓄積される。 In the even line write period, the even scan electrode SC p + 1 is once held at the voltage Vc. The odd-numbered scan electrode SC p is applied with a voltage Vq for generating a discharge in the priming discharge cell PS p between the adjacent even-numbered scan electrode SC p + 1 . When scan pulse voltage Va is applied to second scan electrode SC 2, priming discharge occurs between the first and the scan electrodes SC 1 in priming discharge cell PS 1. Discharge at this time, priming discharge cell PS 1 inside the scan electrodes SC 1 accumulated positive wall voltage on the top, discharge delay because the negative wall voltage stored in the scan electrodes SC 2 top is subject to less stable Discharge. Then, priming is supplied into the main discharge cells C2,1 to C2 , m . At this time, by applying a positive write pulse Vd to the data electrode D k corresponding to the image signal to be displayed, discharge occurs at the intersection of the data electrode D k and scan electrode SC 2, the corresponding main discharge cells C 2, it develops the discharge between the sustain electrode SU 2 of k and scan electrode SC 2. The main discharge cells C 2, positive wall voltage on scan electrode SC 2 the upper part of the k are accumulated negative wall voltage on sustain electrode SU 2 top is stored, the second line of the write operation is terminated. Incidentally, the priming discharge cell PS 1 internal wall voltage is reversed, the priming discharge cell PS 1 inside the scan electrodes SC 1 and negative wall voltage on the top, to the scan electrodes SC 2 positive wall voltage is accumulated.
以下同様に偶数番目の主放電セルC4,k,C6,k,・・・について書込み動作を行い、書込み期間を終了する。 In the same manner, the address operation is performed for the even-numbered main discharge cells C 4, k , C 6, k ,.
維持期間では、走査電極SC1〜SCnおよび維持電極SU1〜SUnを0(V)に一旦戻した後、走査電極SC1〜SCnに正の維持パルス電圧Vsを印加する。このとき、書込み放電をおこした主放電セルCi,kにおける走査電極SCi上部と維持電極SUi上部との間の電圧は、正の維持パルス電圧Vsに加えて、書込み期間において走査電極SCi上部および維持電極SUi上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなる。これにより、主放電セルCi,kにおいて維持放電が発生する。以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに維持パルスを交互に印加することにより、書込み放電をおこした主放電セルCi,kに対して維持パルスの回数だけ維持放電が継続して行われる。
In the sustain period, after returning once to the
つづくサブフィールドの初期化期間では、維持電極SU1〜SUnを正電圧Veに保ち、走査電極SC1〜SCnには電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。すると、維持放電を行った主放電セルCi,kの走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電がおこる。そして、走査電極SC1〜SCn上部および維持電極SU1〜SUn上部の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。
In subsequent initializing period of sub-fields, maintaining the sustain
この後の書込み期間、維持期間、およびつづくサブフィールドの駆動波形およびパネルの動作は上述と同様である。 The subsequent write period, sustain period, and subsequent subfield drive waveforms and panel operation are the same as described above.
ここで、初期化期間前半部における動作について再度詳細に説明する。図5は初期化期間前半部における放電の説明図である。このときの放電は、(1)主放電セル40内の走査電極22を陽極とし維持電極23を陰極とする放電、(2)主放電セル40内の走査電極22を陽極としデータ電極32を陰極とする放電、(3)プライミング放電セル41a内の走査電極22を陽極としデータ電極32を陰極とする放電の3つの放電について考える必要がある。なお、図5には、陰極側から陽極側に向かう矢印を用いて(1)〜(3)の各放電を示している。初期化放電の目的は主放電セル40内の壁電圧の調整であるから、(1)と(2)の放電を安定して発生させることができればよい。しかし、(2)の放電は2次電子放出係数の小さい蛍光体層35が陰極となるため放電が発生しにくく、不安定な放電になる傾向がある。また(1)の放電は2次電子放出係数の大きい保護層25が陰極となるが、対向放電と比較して放電が発生しにくい面放電であるため、たとえばキセノン分圧を高めたパネル等の場合は放電が不安定になることがある。ところが(3)の放電は2次電子放出係数の大きい電子放出層39が陰極であり、しかも対向放電であるため非常に安定した放電を発生させることができる。
Here, the operation in the first half of the initialization period will be described again in detail. FIG. 5 is an explanatory diagram of discharge in the first half of the initialization period. The discharge at this time is (1) discharge with the
そこで、本発明の実施の形態1においては、データ電極に電圧Vxを印加することにより、(1)の放電を発生させる前に(3)の放電を発生させ、(3)の放電で生じたプライミングを利用して(1)の放電を安定して発生させるというものである。すなわち、主放電セル40内の走査電極22を陽極とし維持電極23を陰極とする放電を発生させる前にプライミング放電セル41a内の走査電極22を陽極としデータ電極32を陰極とする放電を発生させるための電圧Vxをデータ電極32に印加することを特徴としている。なお、プライミング放電セル41a内に設けた電子放出層39が走査電極−データ電極間の放電開始電圧を低下させるため、(2)の放電が(3)の放電より先に発生する恐れはない。
Therefore, in the first embodiment of the present invention, by applying the voltage Vx to the data electrode, the discharge of (3) is generated before the discharge of (1) is generated, and is generated by the discharge of (3). The discharge of (1) is stably generated using priming. That is, before generating a discharge using the
このように、本発明の実施の形態1におけるパネルの駆動方法によれば、初期化動作を安定して発生させることができるので、たとえば放電ガスのキセノン分圧を増加させたパネルであっても、初期化放電を安定化させ良好な品質で画像表示させることができる。 As described above, according to the panel driving method of the first embodiment of the present invention, the initialization operation can be stably generated. For example, even in a panel in which the xenon partial pressure of the discharge gas is increased. The initialization discharge can be stabilized and an image can be displayed with good quality.
なお、本発明の実施の形態1においては、主放電セル40内の走査電極22を陽極とし維持電極23を陰極として放電を発生させる前にプライミング放電セル41a内の走査電極22を陽極としデータ電極32を陰極とする放電を発生させるための電圧として、データ電極32に負の電圧Vxを印加したが、図6に示すように維持電極23に正の電圧Vyを印加しても同様の効果を得ることができる。この場合、維持電極23に正の電圧Vyを印加することにより、主放電セル40内の走査電極22と維持電極23との間の電圧差が小さくなり、(1)の放電の開始が遅れ結果的に(3)の放電が先行するので、(3)の放電で生じたプライミングを利用して(1)の放電を安定して発生させることが可能となる。
In the first embodiment of the present invention, the
(実施の形態2)
本発明の実施の形態2におけるパネルの構造は実施の形態1と同じである。また駆動方法においても、書込み期間として奇数ライン書込み期間と偶数ライン書込み期間とをもち、それらを時間的に分離して行うことも実施の形態1と同様である。実施の形態2が実施の形態1と異なるところは、初期化期間についても奇数ライン初期化期間と偶数ライン初期化期間とを時間的に分離して設けたサブフィールドをもつことである。すなわち、複数のサブフィールドのうち少なくとも1つのサブフィールドにおいて、奇数番目の走査電極をもつ主放電セルの初期化動作を行う奇数ライン初期化期間と、偶数番目の走査電極をもつ主放電セルの初期化動作を行う偶数ライン初期化期間とを有し、奇数ライン書込み期間の直前に奇数ライン初期化期間を設け、偶数ライン書込み期間の直前に偶数ライン初期化期間を設けたことである。そして、それぞれの初期化期間の前半部では主放電セル内の走査電極を陽極とし維持電極を陰極とする放電を発生させる前にプライミング放電セル内の走査電極を陽極としデータ電極を陰極とする放電を発生させるための電圧をデータ電極に印加したことである。
(Embodiment 2)
The panel structure in the second embodiment of the present invention is the same as that in the first embodiment. Also in the driving method, the odd-numbered line writing period and the even-numbered line writing period are used as the writing period, and these are performed separately in time as in the first embodiment. The difference between the second embodiment and the first embodiment is that the initialization period also has a subfield in which the odd line initialization period and the even line initialization period are separated in time. That is, in at least one subfield of the plurality of subfields, an odd line initialization period for performing initialization operation of a main discharge cell having an odd-numbered scan electrode and an initial stage of a main discharge cell having an even-numbered scan electrode The odd line initialization period is provided immediately before the odd line write period, and the even line initialization period is provided immediately before the even line write period. In the first half of each initialization period, the discharge with the scan electrode in the priming discharge cell as the anode and the data electrode as the cathode before the discharge with the scan electrode in the main discharge cell as the anode and the sustain electrode as the cathode is generated. Is applied to the data electrode.
次に、パネルを駆動するための駆動波形とそのタイミングについて、パネルの動作とともに説明する。図7は、本発明の実施の形態2におけるパネルの駆動波形図である。 Next, driving waveforms and timing for driving the panel will be described together with the operation of the panel. FIG. 7 is a drive waveform diagram of the panel in accordance with the second exemplary embodiment of the present invention.
まず、奇数ライン初期化期間の前半部では、データ電極D1〜Dmに負の電圧Vx(V)を印加し、維持電極SU1〜SUnは0(V)に保持し、奇数走査電極SCpには電圧Vi1から電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この間に奇数番目の主放電セルCp,jおよびプライミング放電セルPSp内では1回目の微弱な放電がおこり、奇数走査電極SCp上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部および奇数維持電極SUp上部には正の壁電圧が蓄積される。実施の形態2においても実施の形態1と同様に、プライミング放電セルPSp内のプライミング放電が最初に開始し主放電セルにプライミングを供給する。そしてその後主放電セル内の初期化放電が発生する。このように、主放電セル内の初期化放電はプライミングが供給された状態で発生するので非常に安定した初期化放電となる。そして、奇数ライン初期化期間の後半部では、維持電極SU1〜SUnを正電圧Veに保ち、奇数走査電極SCpには、電圧Vi3から電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に奇数番目の主放電セルCp,jおよびプライミング放電セルPSp内では2回目の微弱な放電がおこり、奇数走査電極SCp上部の負の壁電圧および奇数維持電極SUp上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整される。以上が奇数番目の主放電セル内部で発生する放電およびそれにともなう壁電圧の動きである。なお偶数ライン側の主放電セルCp+1,j内部では放電が発生しない。
First, in the first half of the odd-numbered line initialization time period, a negative voltage Vx (V) is applied to
このとき、プライミング放電セルPSp内部では以下のような放電と壁電圧の動きが発生する。まず、奇数ライン初期化期間の前半部では、データ電極D1〜Dmに負の電圧Vx(V)を印加しながら奇数走査電極SCpに緩やかに上昇する傾斜波形電圧を印加するため、まず最初に奇数走査電極SCpとデータ電極D1〜Dmとの間で微弱な放電が開始し、その後奇数走査電極SCpと偶数走査電極SCp+1との間で微弱な放電がおこる。そして、プライミング放電セルPSp内部の奇数走査電極SCp上部に負の壁電圧が蓄積されるとともに、偶数走査電極SCp+1上部には正の壁電圧が蓄積される。奇数ライン初期化期間の後半部では、奇数走査電極SCpには、電圧Vi3から電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。しかし、偶数走査電極SCp+1には放電を抑制するための電圧Vrを印加するために放電は発生しないか、発生しても壁電荷を大きくは減少させない。 At this time, inside the priming discharge cell PS p movements discharge and wall voltage the following occurs. First, the odd in the first half of the line setup period for applying a ramp waveform voltage gradually rises to the odd scan electrodes SC p while applying a negative voltage Vx (V) to the data electrodes D 1 to D m, is first initially starts a weak discharge between the odd-numbered scan electrode SC p and the data electrodes D 1 to D m, a weak discharge occurs between subsequent odd scan electrodes SC p and even-numbered scan electrode SC p + 1. Then, the priming discharge cell PS p inside the odd scan electrodes SC p and negative wall voltage on the top is accumulated, the even scan electrodes SC p + 1 positive wall voltage is accumulated. In the second half of the odd-numbered line initialization time period, the odd scan electrodes SC p, applying a ramp waveform voltage that gently decreases from voltage Vi 3 to the voltage Vi 4. However, since the voltage Vr for suppressing the discharge is applied to the even-numbered scan electrode SC p + 1 , no discharge is generated or even if it occurs, the wall charge is not greatly reduced.
このように、奇数ライン書込み期間に先立って、プライミング放電セルPSp内部の奇数走査電極SCp上には負の壁電圧が蓄積され、偶数走査電極SCp+1上には正の壁電圧が蓄積される。 Thus, prior to the odd-numbered line address period, negative wall voltage is accumulated in the priming discharge cell PS p inside the odd scan on electrodes SC p, and positive wall voltage is accumulated on even-numbered scan electrode SC p + 1 The
つづく奇数ライン書込み期間では、すでに負の壁電圧が蓄積している奇数走査電極SCpにさらに負電圧の走査電圧パルスVaを印加し、すでに正の壁電圧が蓄積している偶数走査電極SCp+1にさらに正の電圧Vqを印加してプライミング放電を発生させる。したがって、最初のサブフィールドにおける書込み期間のプライミング放電も放電遅れの小さい安定した放電となる。そして、プライミング放電セルPSp内の奇数走査電極SCp上に正の壁電圧、偶数走査電極SCp+1上に負の壁電圧が蓄積される。 In the subsequent odd line write period, a scan voltage pulse Va having a negative voltage is further applied to the odd scan electrode SC p in which the negative wall voltage has already been accumulated, and the even scan electrode SC p + 1 in which the positive wall voltage has already been accumulated. Further, a positive voltage Vq is applied to generate a priming discharge. Therefore, the priming discharge in the address period in the first subfield is also a stable discharge with a small discharge delay. Then, positive wall voltage, the negative wall voltage on the even scan electrodes SC p + 1 is accumulated on odd-numbered scan electrode SC p in priming discharge cell PS p.
次に、偶数ライン初期化期間の前半部では、データ電極D1〜Dmに負の電圧Vx(V)を印加し、維持電極SU1〜SUnは0(V)に保持し、偶数走査電極SCp+1には電圧Vi1から電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。このときも主放電セルCp+1,j内の初期化放電はプライミングが供給された状態で発生するので非常に安定した初期化放電となる。そして、偶数ライン初期化期間の後半部では、維持電極SU1〜SUnを正電圧Veに保ち、偶数走査電極SCpには、電圧Vi3から電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に偶数番目の主放電セルCp+1,j内では奇数番目の主放電セルCp,jと同様の初期化動作が行われる。なお偶数番目の主放電セルCp+1,j内部では放電が発生しない。
Next, in the first half of the even-numbered line initialization time period, a negative voltage Vx (V) is applied to
このとき、プライミング放電セルPSp内の奇数走査電極SCp上には正の壁電圧、偶数走査電極SCp+1上には負の壁電圧が蓄積されているため、偶数ライン初期化期間の前半部において偶数走査電極SCp+1に上昇する傾斜波形電圧を印加しても、壁電圧がこの電圧を打ち消す方向に働くために放電は発生しないか、発生しても壁電荷を大きくは減少させない。さらに、偶数ライン初期化期間の後半部において偶数走査電極SCp+1に下降する傾斜波形電圧を印加しても、奇数走査電極SCpに放電を抑制するための電圧Vrを印加するために放電は発生しないか、発生しても壁電荷を大きくは減少させない。 At this time, since the positive wall voltage on odd scan electrodes SC p in priming discharge cell PS p, the negative wall voltage on the even scan electrodes SC p + 1 is stored, the first half of the even-numbered line initialization time period Even when a rising ramp waveform voltage is applied to the even-numbered scan electrode SC p + 1 in FIG. 5, the wall voltage works in a direction to cancel this voltage, so that no discharge occurs or even if it occurs, the wall charge is not greatly reduced. Furthermore, even if a ramp waveform voltage that falls to the even-numbered scan electrode SC p + 1 is applied in the latter half of the even-numbered line initialization period, a discharge is generated because the voltage Vr for suppressing the discharge is applied to the odd-numbered scan electrode SC p. Even if it is generated, the wall charge is not greatly reduced.
つづく偶数ライン書込み期間では、負の壁電圧が蓄積している偶数走査電極SCp+1にさらに負電圧の走査電圧パルスVaを印加し、正の壁電圧が蓄積している奇数走査電極SCpにさらに正の電圧Vqを印加してプライミング放電を発生させる。このように、このときのプライミング放電も電極に印加した電圧にさらに壁電圧が加算されるため、放電遅れの小さい安定した放電となる。そして、プライミング放電セルPSp内の偶数走査電極SCp+1上に正の壁電圧、奇数走査電極SCp上に負の壁電圧が蓄積される。 In the subsequent even line writing period, a negative scan voltage pulse Va is further applied to the even scan electrode SC p + 1 in which the negative wall voltage is accumulated, and further applied to the odd scan electrode SC p in which the positive wall voltage is accumulated. A priming discharge is generated by applying a positive voltage Vq. Thus, the priming discharge at this time is a stable discharge with a small discharge delay because the wall voltage is added to the voltage applied to the electrode. Then, a positive wall voltage is accumulated on the even-numbered scan electrode SC p + 1 in the priming discharge cell PS p , and a negative wall voltage is accumulated on the odd-numbered scan electrode SC p .
このように、本発明の実施の形態2におけるパネルの駆動方法によっても、初期化動作を安定して発生させることができるので、たとえば放電ガスのキセノン分圧を増加させたパネルであっても、初期化放電を安定化させ良好な品質で画像表示させることができる。 As described above, since the initialization operation can be stably generated even by the panel driving method according to the second embodiment of the present invention, for example, even a panel in which the xenon partial pressure of the discharge gas is increased, It is possible to stabilize the initializing discharge and display an image with good quality.
なお、本発明の実施の形態2においても、図6に示すように、主放電セル40内の走査電極22を陽極とし維持電極23を陰極として放電を発生させる前にプライミング放電セル41a内の走査電極22を陽極としデータ電極32を陰極として放電を発生させるための電圧として、維持電極23に正の電圧Vyを印加してもよい。この場合も、維持電極23に正の電圧Vyを印加することにより、主放電セル40内の走査電極22と維持電極23との間の電圧差が小さくなり(1)の放電の開始が遅れ結果的に(3)の放電が先行するので、(3)の放電で生じたプライミングを利用して(1)の放電を安定して発生させることが可能となる。
Also in the second embodiment of the present invention, as shown in FIG. 6, the
また、本発明の実施の形態1および実施の形態2において、最初のサブフィールドの初期化期間はすべての主放電セルで初期化放電を行う全セル初期化動作を行い、次のサブフィールドの初期化期間は維持放電を行った主放電セルを選択的に初期化する選択初期化動作を行うものとして説明したが、これらの初期化動作は任意に組み合わせてもよい。 Further, in the first and second embodiments of the present invention, during the initializing period of the first subfield, an all-cell initializing operation is performed in which initializing discharge is performed in all main discharge cells, and the initial of the next subfield is performed. Although the description has been given of the case where the selective initializing operation for selectively initializing the main discharge cells that have undergone the sustain discharge is performed during the initializing period, these initializing operations may be arbitrarily combined.
また、AC型PDPの各電極は誘電体層に囲まれており放電空間と絶縁されているため、直流成分は放電そのものには何ら寄与しない。したがって、図4、図6および図7に示した駆動電圧波形に任意の直流電圧を重畳印加しても本発明の実施の形態1、実施の形態2と同様の効果が得られる。 Further, since each electrode of the AC type PDP is surrounded by a dielectric layer and insulated from the discharge space, the direct current component does not contribute to the discharge itself. Therefore, even if an arbitrary DC voltage is superimposed and applied to the drive voltage waveforms shown in FIGS. 4, 6 and 7, the same effects as those of the first and second embodiments of the present invention can be obtained.
本発明のパネルの駆動方法は、初期化放電を安定化させ、良好な品質で画像表示させることができるので、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイ装置等に有用である。 The panel driving method of the present invention is useful for a plasma display device used for a wall-mounted television, a large monitor, and the like because it can stabilize the initializing discharge and display an image with good quality.
21 前面基板
22 走査電極
22a,23a 透明電極
22b,23b 金属母線
22b’ 突出部分
23 維持電極
24 誘電体層
25 保護層
28 光吸収層
31 背面基板
32 データ電極
33 誘電体層
34 隔壁
34a 縦壁部
34b 横壁部
35 蛍光体層
39 電子放出層
40 主放電セル
41a プライミング放電セル
DESCRIPTION OF
Claims (2)
前記第1の基板上にあって、平行に配置した走査電極及び維持電極からなる複数の表示電極対と、
放電空間を挟んで前記第1の基板に対向配置された第2の基板と、
前記第2の基板上にあって、前記表示電極対と交差する方向に配置した複数のデータ電極と、
前記第2の基板上に、前記第1の基板と前記第2の基板の間にあって、一対の走査電極と維持電極からなる表示電極対に沿って主放電を発生させる主放電セルを形成し、2本の走査電極が隣り合う隙間部にプライミング放電を発生させるプライミング放電セルを形成するように設けた隔壁とを備えたプラズマディスプレイパネルの駆動方法であって、
1フィールドを初期化期間、書込み期間および維持期間を有する複数のサブフィールドで構成し、
前記複数のサブフィールドのうち少なくともひとつのサブフィールドの初期化期間において、前記走査電極に前記維持電極に対して放電開始電圧以下の電圧から前記放電開始電圧を超える電圧に向かって緩やかに上昇する傾斜波形電圧を印加する間に前記維持電極を0ボルトに保持しながら前記データ電極には負極の電圧を印加して、
前記主放電セル内の走査電極を陽極とし維持電極を陰極として放電を発生させる前に、前記プライミング放電セル内の走査電極を陽極としデータ電極を陰極として放電を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。 A first substrate;
A plurality of display electrode pairs on the first substrate, each including a scan electrode and a sustain electrode arranged in parallel;
A second substrate disposed opposite to the first substrate across a discharge space;
A plurality of data electrodes disposed on the second substrate in a direction intersecting with the display electrode pair;
Forming a main discharge cell between the first substrate and the second substrate and generating a main discharge along a display electrode pair including a pair of scan electrodes and sustain electrodes on the second substrate; A driving method of a plasma display panel comprising a partition wall provided so as to form a priming discharge cell for generating a priming discharge in a gap portion where two scanning electrodes are adjacent to each other,
One field is composed of a plurality of subfields having an initialization period, an address period, and a sustain period,
In the initializing period of at least one subfield of the plurality of subfields, the slope of the scan electrode gradually rises from a voltage lower than a discharge start voltage to a voltage exceeding the discharge start voltage with respect to the sustain electrode Applying a negative voltage to the data electrode while holding the sustain electrode at 0 volts while applying a waveform voltage,
A plasma display comprising: generating a discharge using the scan electrode in the priming discharge cell as an anode and the data electrode as a cathode before generating a discharge using the scan electrode in the main discharge cell as an anode and a sustain electrode as a cathode. Panel drive method.
前記第1の基板上にあって、平行に配置した走査電極及び維持電極からなる複数の表示電極対と、
放電空間を挟んで前記第1の基板に対向配置された第2の基板と、
前記第2の基板上にあって、前記表示電極対と交差する方向に配置した複数のデータ電極と、
前記第2の基板上に、前記第1の基板と前記第2の基板の間にあって、一対の走査電極と維持電極からなる表示電極対に沿って主放電を発生させる主放電セルを形成し、2本の走査電極が隣り合う隙間部にプライミング放電を発生させるプライミング放電セルを形成するように設けた隔壁とを備えたプラズマディスプレイパネルの駆動方法であって、
1フィールドを初期化期間、書込み期間および維持期間を有する複数のサブフィールドで構成し、
前記複数のサブフィールドのうち少なくともひとつのサブフィールドの初期化期間において、前記走査電極に前記維持電極に対して放電開始電圧以下の電圧から前記放電開始電圧を超える電圧に向かって緩やかに上昇する傾斜波形電圧を印加する間に前記データ電極を0ボルトに保持しながら前記維持電極には正極の電圧を印加して、
前記主放電セル内の走査電極を陽極とし維持電極を陰極として放電を発生させる前に、前記プライミング放電セル内の走査電極を陽極としデータ電極を陰極として放電を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。 A first substrate;
A plurality of display electrode pairs on the first substrate, each including a scan electrode and a sustain electrode arranged in parallel;
A second substrate disposed opposite to the first substrate across a discharge space;
A plurality of data electrodes disposed on the second substrate in a direction intersecting with the display electrode pair;
Forming a main discharge cell between the first substrate and the second substrate and generating a main discharge along a display electrode pair including a pair of scan electrodes and sustain electrodes on the second substrate; A driving method of a plasma display panel comprising a partition wall provided so as to form a priming discharge cell for generating a priming discharge in a gap portion where two scanning electrodes are adjacent to each other,
One field is composed of a plurality of subfields having an initialization period, an address period, and a sustain period,
In the initializing period of at least one subfield of the plurality of subfields, the slope of the scan electrode gradually rises from a voltage lower than a discharge start voltage to a voltage exceeding the discharge start voltage with respect to the sustain electrode Applying a positive voltage to the sustain electrode while holding the data electrode at 0 volts while applying a waveform voltage,
A plasma display comprising: generating a discharge using the scan electrode in the priming discharge cell as an anode and the data electrode as a cathode before generating a discharge using the scan electrode in the main discharge cell as an anode and a sustain electrode as a cathode. Panel drive method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004072573A JP4569136B2 (en) | 2004-03-15 | 2004-03-15 | Driving method of plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004072573A JP4569136B2 (en) | 2004-03-15 | 2004-03-15 | Driving method of plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005258279A JP2005258279A (en) | 2005-09-22 |
JP4569136B2 true JP4569136B2 (en) | 2010-10-27 |
Family
ID=35084026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004072573A Expired - Fee Related JP4569136B2 (en) | 2004-03-15 | 2004-03-15 | Driving method of plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4569136B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008126155A1 (en) * | 2007-04-13 | 2008-10-23 | Hitachi, Ltd. | Method for driving plasma display panel and plasma display device |
US8446399B2 (en) | 2007-09-03 | 2013-05-21 | Panasonic Corporation | Driving device and driving method of plasma display panel, and plasma display apparatus |
JPWO2009069175A1 (en) * | 2007-11-27 | 2011-04-07 | 株式会社日立製作所 | Plasma display device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162026A (en) * | 1994-12-06 | 1996-06-21 | Nec Corp | Plasma display panel and method for driving it |
JP2002150949A (en) * | 2000-11-09 | 2002-05-24 | Pioneer Electronic Corp | Plasma display panel |
JP2002278510A (en) * | 2001-03-19 | 2002-09-27 | Fujitsu Ltd | Driving method and display device for plasma display panel |
JP2002358047A (en) * | 2001-03-26 | 2002-12-13 | Lg Electronics Inc | Driving method of plasma display panel using selective inversion address system |
JP2003151445A (en) * | 2001-11-09 | 2003-05-23 | Pioneer Electronic Corp | Plasma display panel and its driving method |
JP2004012939A (en) * | 2002-06-07 | 2004-01-15 | Pioneer Electronic Corp | Display device and method for driving display panel |
JP2004031198A (en) * | 2002-06-27 | 2004-01-29 | Pioneer Electronic Corp | Display device and method of driving display panel |
-
2004
- 2004-03-15 JP JP2004072573A patent/JP4569136B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162026A (en) * | 1994-12-06 | 1996-06-21 | Nec Corp | Plasma display panel and method for driving it |
JP2002150949A (en) * | 2000-11-09 | 2002-05-24 | Pioneer Electronic Corp | Plasma display panel |
JP2002278510A (en) * | 2001-03-19 | 2002-09-27 | Fujitsu Ltd | Driving method and display device for plasma display panel |
JP2002358047A (en) * | 2001-03-26 | 2002-12-13 | Lg Electronics Inc | Driving method of plasma display panel using selective inversion address system |
JP2003151445A (en) * | 2001-11-09 | 2003-05-23 | Pioneer Electronic Corp | Plasma display panel and its driving method |
JP2004012939A (en) * | 2002-06-07 | 2004-01-15 | Pioneer Electronic Corp | Display device and method for driving display panel |
JP2004031198A (en) * | 2002-06-27 | 2004-01-29 | Pioneer Electronic Corp | Display device and method of driving display panel |
Also Published As
Publication number | Publication date |
---|---|
JP2005258279A (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100784597B1 (en) | Plasma display panel and plasma display device | |
JP3888322B2 (en) | Driving method of plasma display panel | |
JP4029841B2 (en) | Driving method of plasma display panel | |
JP4075878B2 (en) | Driving method of plasma display panel | |
JP4569136B2 (en) | Driving method of plasma display panel | |
US7298349B2 (en) | Drive method for plasma display panel | |
JP4325237B2 (en) | Plasma display panel | |
JP4046092B2 (en) | Driving method of plasma display panel | |
US7330165B2 (en) | Method of driving plasma display panel | |
JP4441368B2 (en) | Plasma display panel driving method and plasma display apparatus | |
JP4547949B2 (en) | Driving method of plasma display panel | |
JP4239779B2 (en) | Plasma display panel | |
JP4507709B2 (en) | Driving method of plasma display panel | |
JP4461733B2 (en) | Driving method of plasma display panel | |
JP4258351B2 (en) | Plasma display panel | |
JP4211579B2 (en) | Plasma display panel | |
JP4165351B2 (en) | Plasma display panel | |
JP2006351259A (en) | Plasma display panel | |
JP2009175201A (en) | Plasma display driving method and plasma display apparatus | |
JP2006172800A (en) | Plasma display panel and its driving method | |
JP2005037821A (en) | Driving method of plasma display panel | |
JP2007133207A (en) | Method for driving plasma display panel and plasma display device | |
JP2006108023A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |