JP4561246B2

JP4561246B2 - メモリ装置

Info

Publication number: JP4561246B2
Application number: JP2004251759A
Authority: JP
Inventors: 淳子佐々木; 健一中西; 暢宏金子
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-08-31
Filing date: 2004-08-31
Publication date: 2010-10-13
Anticipated expiration: 2024-08-31
Also published as: JP2006072441A; US7647470B2; US20060047889A1

Description

本発明は、データの書き込み単位と異なるブロック単位にデータが消去される不揮発性メモリを有するメモリ装置および不揮発性メモリの制御方法に関する。

近年、パーソナルコンピュータ、携帯情報端末、ビデオカメラ、デジタルカメラ、携帯電話等のホスト機器の外部記憶メディアとして、メモリ装置（メモリカードともいう）が広く普及し使用されている。このメモリカードには、静止画像データ、動画像データ、音声データ、音楽データ等の各種デジタルデータが記憶される。

メモリカードを外部記憶メディアとして利用するホスト機器には、ハードディスク等の内部記憶メディアが設けられる場合がある。ハードディスクは、一般的にＭＳ−ＤＯＳ（登録商標）等のファイル管理システムを媒介として、ホスト機器から論理フォーマットでアクセスされる。ＭＳ−ＤＯＳでは、ストレージメディアへのアクセス単位として、クラスタ単位が規定されている。ＭＳ−ＤＯＳでは、このクラスタ単位で、ＦＡＴ（ＦｉｌｅＡｌｌｏｃａｔｉｏｎＴａｂｌｅ）が生成され、記憶メディアに記録されているデータの連結関係が管理されている。

このため、他の記憶メディアとの互換性を考慮し、ＭＳ−ＤＯＳのファイル管理システムのような一般的なファイル管理システムを採用したメモリカードが知られている。このメモリカードでは、不揮発性メモリの一つであるＮＡＮＤ型のフラッシュメモリが使用されている。ＮＡＮＤ型のフラッシュメモリでは、データを一括消去するブロックを設け、このブロック単位にデータの消去を行なった後、新たなデータが書き込まれる。データの書き込みは、このブロック内に複数設けられるページ単位に行われる。

しかしながら、ＮＡＮＤ型のフラッシュメモリでは、ブロック単位でデータを消去するガベッジコレクションが行われるため、データのアクセス速度が遅いといった問題があった。このため、フラッシュメモリのブロックを効率的に書き換え、フラッシュメモリのアクセス速度を向上させるメモリ装置が提案されている（例えば、特許文献１参照）。
特開２００３−３０８２４０号公報

しかしながら、従来のフラッシュメモリでは、ファイル管理システムとしてＭＳ−ＤＯＳを用いた場合、データの連結関係を管理するファイルアロケーション情報が下位の論理アドレスに割り当てられるため、下位の論理アドレスが頻繁に使用される傾向があった。このため、下位の論理アドレスに対応するフラッシュメモリの下位の物理アドレスが頻繁に使用され、一部の物理アドレス領域のデータの書き換え回数が制限値に達してしまい、上位の物理アドレスの書き換え回数に余裕があるにも関らずフラッシュメモリの書き換えができなくなるといった問題があった。

本発明は、このような事情に鑑みなされたものであり、その目的は、ＭＳ−ＤＯＳのように下位の論理アドレスが頻繁に使用される傾向があるファイル管理システムを採用した場合、フラッシュメモリの物理ブロックを平均的に使用し、フラッシュメモリの寿命を長くすることができるメモリ装置および不揮発性メモリの制御方法を提供するにある。

上記の目的を達成するため、第１の発明のメモリ装置は、連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリと、前記不揮発性メモリへのデータのアクセス命令に基づいて論理アドレスが指定されたとき、指定された論理アドレスを対応する物理アドレスに変換するアドレス変換テーブルを記憶する記憶部と、前記記憶部に記憶された前記アドレス変換テーブルを参照して、前記指定された論理アドレスに対応する物理アドレスを特定するメモリ制御部と、を有し、前記アドレス変換テーブルにおいて、前記複数の物理アドレスは、連続する複数の物理アドレスを含む複数の物理セグメントに分割され、分割された当該複数の物理セグメントのそれぞれに対応して連続する複数のセグメント番号が割り当てられるとともに、複数の論理アドレスは、所定の論理アドレス以下の論理アドレスを含む下位グループと前記第１の論理アドレスより大きい論理アドレスを含む上位グループとに分割され、当該下位グループ及び上位グループに含まれる論理アドレスは、連続する複数の物理アドレスを含む複数の論理セグメントに分割され、分割された下位グループに含まれる複数の論理セグメントと上位グループに含まれる複数の論理セグメントのそれぞれに対応して連続する複数のセグメント番号が割り当てられ、前記メモリ制御部は、前記アクセス命令により指定された論理アドレスが属する論理セグメントのセグメント番号を特定し、特定されたセグメント番号の複数の物理セグメントに属する前記物理アドレスを検索して前記論理アドレスに対応する物理アドレスを特定する。

第２の発明のメモリ装置は、連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリと、前記不揮発性メモリへのデータのアクセス命令に基づいて論理アドレスが指定されたとき、指定された論理アドレスを対応する物理アドレスに変換するアドレス変換テーブルを記憶する記憶部と、前記記憶部に記憶された前記アドレス変換テーブルを参照して、前記指定された論理アドレスに対応する物理アドレスを特定するメモリ制御部と、を有し、前記アドレス変換テーブルにおいて、前記複数の物理アドレスは、連続する複数の物理アドレスを含む複数の数の物理セグメントに分割され、分割された当該複数の物理セグメントのそれぞれに対応して連続する複数のセグメント番号が割り当てられるとともに、複数の論理アドレスは、所定の論理アドレス以下の論理アドレスを含み、前記不揮発性メモリのファイル管理に使用される管理グループと、前記第１の論理アドレスより大きい論理アドレスを含み、ユーザのデータが書き込まれるユーザグループとに分割され、さらに前記ユーザグループは、前記第１の論理アドレスより大きく第２の論理アドレス以下の論理アドレスを含む下位グループと前記第２の論理アドレスより大きい論理アドレスを含む上位グループとに分割され、前記管理グループ、下位グループ及び上位グループに含まれる論理アドレスは、連続する複数の論理アドレスを含む第１の数の論理セグメントに分割され、分割された管理グループに含まれる複数の論理セグメント、下位グループに含まれる複数の論理セグメント及び上位グループに含まれる複数の論理セグメントのそれぞれに対応して連続する複数のセグメント番号が割り当てられ、前記メモリ制御部は、前記アクセス命令により指定された論理アドレスが属する論理セグメントのセグメント番号を特定し、特定されたセグメント番号の複数の物理セグメントに属する前記物理アドレスを検索して前記論理アドレスに対応する物理アドレスを特定する。

上記目的を達成するため、不揮発性メモリに割り当てられる複数の物理アドレスを複数のセグメントに分割する。次に、複数の物理アドレスのそれぞれに対応して割り当てられる複数の論理アドレスをファイル管理に使用される管理グループとユーザに使用されるユーザグループとに分割し、管理グループの複数の論理アドレスを複数のセグメントに分割して割り当てる。次に、ユーザグループの複数の論理アドレスを複数のグループに分割し、分割されたグループの複数の論理アドレスを複数のセグメントに分割して割り当てる。

以下、本発明の実施例１のメモリ装置および不揮発性メモリの制御方法について図面を参照して説明する。
図１は、実施例１のメモリ装置の概略構成を示す図である。
図１に示すように、実施例１のメモリ装置１は、例えばメモリスティック（登録商標）のようなカード型のメモリ装置からなり、図示しないホスト機器に装着され、ホスト機器により出力されるデータを記憶する。メモリ装置１は、前記ホスト装置に接続される１０本の信号線を転送する接続端子群１１と、接続端子群１１に接続されたメモリ制御部１０と、メモリ制御部１０により制御される不揮発性メモリ２０と、不揮発性メモリ２０へのデータの書き込みを防止するスイッチ３０とを備える。

メモリ制御部１０は、パラレルＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２、レジスタ回路１３、データバッファ１４、ＥＣＣ（ＥｒｒｏｒＣｏｒｒｅｃｔｉｎｇＣｉｒｃｕｉｔ）回路１５およびメモリＩ／Ｆコントローラ１６および発振器１７を備える。
パラレルＩ／Ｆ１２は、接続端子群１１に接続されている。パラレルＩ／Ｆ１２、レジスタ回路１３、データバッファ１４およびＥＣＣ回路１５は、バス１８を介して相互に接続されている。また、パラレルＩ／Ｆ１２、レジスタ回路１３、データバッファ１４およびＥＣＣ回路１５は、メモリＩ／Ｆコントローラ１６に接続されている。レジスタ回路１３は、スイッチ３０に接続されている。

パラレルＩ／Ｆ回路１２は、パラレル方式のデータ転送プロトコルに従ってホスト機器との間でデータの転送を行う。レジスタ回路１３は、例えば、ホスト機器から転送される制御コマンド、制御コマンドを実行するのに必要なパラメータ、メモリ装置１の内部状態、不揮発性メモリ２０のファイル管理情報等を記憶する。レジスタ回路１３は、ホスト機器およびメモリＩ／Ｆコントローラ１６の両者によりアクセスされる。

データバッファ回路１４は、不揮発性メモリ２０にアクセスされるデータを一時的に保持する。ホスト機器により不揮発性メモリ２０にデータを書き込む場合には、書き込みデータがホスト機器からデータバッファ回路１４に転送され、その後、データバッファ回路１４に格納された書き込みデータが読み出され、不揮発性メモリ２０に書き込まれる。一方、ホスト機器により不揮発性メモリ２０からデータを読み出す場合には、不揮発性メモリ２０から読み出しデータが読み出され、データバッファ回路１４に格納され、その後、読み出しデータがデータバッファ回路１４からホスト機器へ転送される。
ＥＣＣ回路１５は、不揮発性メモリ２０に書き込まれるデータに対して誤り訂正コード（ＥＣＣ）を付加する。また、ＥＣＣ回路１５は、不揮発性メモリ２０から読み出されたデータに付加された誤り訂正コードに基づいて読み出されたデータに誤り訂正処理を行う。

メモリＩ／Ｆコントローラ１６は、レジスタ回路１３に格納された制御コマンドに従って不揮発性メモリ２０の動作を制御する。メモリＩ／Ｆコントローラ１６は、例えば、不揮発性メモリ２０とデータバッファ１４との間のデータの授受や、レジスタ回路１３に格納されたデータの更新等を行う。発振器１７は、クロック信号を発生する。

不揮発性メモリ２０は、一つまたは複数のＮＡＮＤ型のフラッシュメモリ等の不揮発性メモリである。不揮発性メモリ２０では、物理ブロック単位にデータが消去される。不揮発性メモリ２０は、例えば、物理アドレス０〜２０４７が割り当てられた物理ブロックを有する。物理アドレス０〜２０４７の物理ブロックには、論理アドレス０〜１９８３の論理ブロックが割り当てられている。論理アドレス０〜１９８３のうち、論理アドレス０〜９５は、ファイル管理に使用されるシステムエリアとなり、論理アドレス９６〜１９８３は、ユーザに使用されるユーザエリアとなる。システムエリアおよびユーザエリアは、ホスト機器によりアクセスされるが、互いに異なるアドレス空間が形成されており、異なる制御コマンドによりアクセスされる。

この実施例１では、ホスト機器は、オペレーションシステムとしてＭＳ−ＤＯＳ（ＭｉｃｒｏｓｏｆｔＤｉｓｃＯｐｅｒａｔｉｏｎＳｙｓｔｅｍ）（登録商標）を用い、ストレージメディアを管理するものとする。ホスト機器は、論理アドレスを用いてメモリ装置１にアクセスする。アクセス命令により指定された論理アドレスは、メモリ装置１のメモリＩ／Ｆコントローラ１６により不揮発性メモリ２０の物理アドレスに変換される。メモリＩ／Ｆコントローラ１６は、論理アドレスと物理アドレスとを対応付けたアドレス変換テーブルを参照しアドレス変換を行う。
なお、この実施例１では、メモリ制御部１０は、不揮発性メモリ２０に割り当てられる複数の物理アドレスおよび前記複数の物理アドレスに対応して割り当てられる複数の論理アドレスを、ファイルデータ本体とファイル配置情報を分割して管理するＦＡＴ（ＦｉｌｅＡｌｌｏｃａｔｉｏｎＴａｂｌｅ）ファイルシステムに従って管理するとして説明するが、他のファイルシステム、例えばＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｖｉｄｅｏ、ＤＶＤ−Ｒが採用しているファイルデータ本体とファイル配置情報を分割して管理するＵＤＦ（ＵｎｉｖｅｒｓａｌＤｉｓｋＦｏｒｍａｔ）ファイルシステムに従って管理する構成であっても良い。
また、この実施例１では、アドレス変換テーブルは、ホスト機器によりアクセスされるデータの連結関係を記述したアロケーション情報として前記不揮発性メモリ２０のシステムエリアに記憶されるが、メモリ装置１の外部に記憶される構成であってもよい。

図２は、実施例１のアドレス変換テーブルの構成を示す図である。
図２に示すように、実施例1のアドレス変換テーブルは、物理アドレス０〜２０４７に論理アドレス０〜１９８３を割り当てる。論理アドレス数に比べ物理アドレス数が多いのは、物理ブロックには、有効ブロックと予備ブロックとが設けられているからである。有効ブロックは、ファイルのデータ等を記録する。予備ブロックは、後発性の不良の代替データを記録する。有効ブロックに不良が生じた場合には、未記録の予備ブロックに対して不良ブロックの論理アドレスが書き込まれ、論理アドレスの代替が行われる。これにより消去ブロックを確保し、不揮発性メモリの寿命を長くしている。

実施例1のアドレス変換テーブルでは、物理アドレス０〜２０４７が四つのセグメントに分割され、物理アドレスが小さいセグメントに小さいセグメント番号が割り当てられている。
また、この実施例1のアドレス変換テーブルでは、論理アドレス０〜１９８３は、論理アドレス０〜１０２３の下位アドレスのグループと論理アドレス１０２４〜１９８３の上位アドレスのグループとに分けられ、さらに、下位アドレスのグループの論理アドレス０〜１０２３および上位アドレスのグループの論理アドレス１０２４〜１９８３がそれぞれ四つのセグメントに分割され、論理アドレスが小さいセグメントに小さいセグメント番号が割り当てられている。

次に動作について説明する。
ホスト機器のアクセス命令に基づいて論理アドレスが指定されると、メモリＩ／Ｆコントローラ１６によりアドレス変換テーブルが参照され、指定された論理アドレスが属するセグメント番号が特定され、特定されたセグメント番号の複数の物理アドレスの中から論理アドレスに対応する物理アドレスが検索され、論理アドレスに対応する物理アドレスが特定される。したがって、不揮発性メモリ２０の全ての論理アドレスの中から指定された論理アドレスを検索する必要がないので、不揮発性メモリ２０のアクセス速度を向上させることができる。

このように実施例１によれば、論理アドレスを下位アドレスおよび上位アドレスのグループに分け、さらに、下位アドレスおよび上位アドレスの論理アドレスを四つのセグメントに分割し、物理アドレスが小さいセグメントに小さいセグメント番号を割り当てる。
したがって、下位の論理アドレスが頻繁にアクセスされた場合でも、セグメント番号０〜４のセグメントの物理アドレスが平均的に使用されるので、不揮発性メモリ２０の寿命を長くすることができる。

なお、以上の説明では、物理アドレス０〜２０４７に対するセグメント分割数を四つとして説明したが、このセグメント分割数は四つに限定されるものではない。
また、論理アドレス０〜１９８３を下位アドレスのグループと上位アドレスのグループの二つに分ける構成として説明したが、この論理アドレスのグループ分割数は二つに限定されるものではなく、さらに細かく多数のグループに分ける構成であっても良い。
このように、論理アドレス０〜１９８３をさらに細かく多数のグループに分ける構成にした場合には、論理アドレスの狭い範囲が頻繁にアクセスされるような状況においても、セグメント番号０〜４のセグメントの物理アドレスを、さらによりいっそう平均的に使用することができるので、不揮発性メモリ２０の寿命をさらによりいっそう長くすることができる。

図３は、実施例２のアドレス変換テーブルの構成を示す図である。
実施例２のメモリ装置は、図２に示される実施例１のアドレス変換テーブルを図３に示されるアドレス変換テーブルに置き換えたものである。実施例２のメモリ装置の他の構成は図１に示される実施例１のメモリ装置の構成と同様であり、その説明を省略する。

図３に示すように、実施例２のアドレス変換テーブルは、実施例１と同様に、物理アドレス０〜２０４７を四つのセグメントに分割し、物理アドレスが小さいセグメントに小さいセグメント番号を割り当て、論理アドレス０〜１９８３を論理アドレス０〜１０２３の下位アドレスのグループと論理アドレス１０２４〜１９８３の上位アドレスのグループとに分ける。

さらに、この実施例２のアドレス変換テーブルでは、下位アドレスのグループの論理アドレス０〜１０２３および上位アドレスのグループの論理アドレス１０２４〜１９８３をそれぞれ四つのセグメントに分割し、下位アドレスのグループには、論理アドレスが小さいセグメントに小さいセグメント番号を割り当て、上位アドレスのグループには、論理アドレスが大きいセグメントに小さいセグメント番号を割り当てる。

このように実施例２によれば、下位および上位グループの一方のグループには、論理アドレスが小さいセグメントに小さいセグメント番号を割り当て、下位および上位アドレスの他方のグループには、論理アドレスが大きいセグメントに小さいセグメント番号を割り当てる。
したがって、下位の論理アドレスが頻繁にアクセスされた場合でも、セグメント番号０〜４のセグメントの物理アドレスをいっそう平均的に使用することができるので、不揮発性メモリ２０の寿命をいっそう長くすることができる。

なお、この実施例２でも、セグメント分割数を四つとして説明したが、このセグメント分割数は四つに限定されるものではない。また、論理アドレス０〜１９８３のグループ分割数についても、下位アドレスのグループと上位アドレスのグループの二つに分けるものとして説明したが、下位アドレスのグループと上位アドレスのグループの二つに限定されるものではなく、さらに細かく多数のグループに分ける構成であっても良い。
このように、論理アドレス０〜１９８３をさらに細かく多数のグループに分ける構成にした場合には、論理アドレスの狭い範囲が頻繁にアクセスされるような状況においても、セグメント番号０〜４のセグメントの物理アドレスを、さらによりいっそう平均的に使用することができるので、不揮発性メモリ２０の寿命をさらによりいっそう長くすることができる。

図４は、実施例３のアドレス変換テーブルの構成を示す図である。
実施例３のメモリ装置は、図２に示される実施例１のアドレス変換テーブルを図４に示されるアドレス変換テーブルに置き換えたものである。実施例３のメモリ装置の他の構成は図１に示される実施例１のメモリ装置の構成と同様であり、その説明を省略する。

図４に示すように、実施例３のアドレス変換テーブルは、実施例１と同様に、０〜２０４７の物理アドレスを四つのセグメントに分割し、物理アドレスが小さいセグメントに小さいセグメント番号を割り当てる。
実施例３のアドレス変換テーブルは、論理アドレス０〜１９８１を論理アドレス０〜９５のシステムエリアと論理アドレス９６〜１９８３のユーザエリアとに分け、さらに、ユーザエリアの論理アドレス９６〜１９８３を論理アドレス９６〜１０３９の下位アドレスのグループと論理アドレス１０４０〜１９８３の上位アドレスのグループとに分ける。

実施例３のアドレス変換テーブルは、システムエリアの論理アドレス０〜９５、ユーザエリアの下位アドレスのグループの論理アドレス９６〜１０３９および上位アドレスのグループの論理アドレス１０４０〜１９８３をそれぞれ四つのセグメントに分割し、システムエリアには、論理アドレスが小さいセグメントに小さいセグメント番号を割り当て、下位アドレスのグループには、論理アドレスが小さいセグメントに小さいセグメント番号を付与し、上位アドレスのグループには、論理アドレスが大きいセグメントに小さいセグメント番号を割り当てる。

このように実施例３によれば、論理アドレスをシステムエリアとユーザエリアとに分ける。そして、システムエリアの論理アドレスを四つのセグメントに分割し、論理アドレスが小さいセグメントに小さいセグメント番号を割り当てる。
このため、最もアクセス頻度が高いシステムエリアの論理アドレスを四つのセグメントに分散させることができる。したがって、セグメント番号０〜４のセグメントの物理アドレスをいっそう平均的に使用することができるので、不揮発性メモリ２０の寿命をいっそう長くすることができる。

一方、ユーザエリアの論理アドレスを下位および上位アドレスのグループに分け、下位および上位アドレスのグループの論理アドレスをそれぞれ四つのセグメントに分割し、下位および上位グループの一方のグループには、物理アドレスが小さいセグメントに小さいセグメント番号を割り当て、下位および上位アドレスの他方のグループには、物理アドレスが大きいセグメントに小さいセグメント番号を割り当てる。
したがって、ユーザエリアの下位の論理アドレスが頻繁にアクセスされた場合でも、セグメント番号０〜４のセグメントの物理アドレスをいっそう平均的に使用することができるので、不揮発性メモリ２０の寿命をいっそう長くすることができる。

なお、この実施例３でも、セグメント分割数を四つとして説明したが、このセグメント分割数は四つに限定されるものではない。また、論理アドレス９６〜１９８３のグループ分割数についても、下位アドレスのグループと上位アドレスのグループの二つに分けるものとして説明したが、下位アドレスのグループと上位アドレスのグループの二つに限定されるものではなく、さらに細かく多数のグループに分ける構成であっても良い。
このように、論理アドレス９６〜１９８３をさらに細かく多数のグループに分ける構成にした場合には、論理アドレスの狭い範囲が頻繁にアクセスされるような状況においても、セグメント番号０〜４のセグメントの物理アドレスを、さらによりいっそう平均的に使用することができるので、不揮発性メモリ２０の寿命をさらによりいっそう長くすることができる。

図５は、実施例４のアドレス変換テーブルの構成を示す図である。
実施例４のメモリ装置は、図４に示される実施例３のアドレス変換テーブルを図５に示されるアドレス変換テーブルに置き換えたものである。実施例４のメモリ装置の他の構成は図１に示される実施例１のメモリ装置の構成と同様であり、その説明を省略する。

図５に示すように、実施例４のアドレス変換テーブルは、実施例３のシステムエリアの論理アドレス０〜９５を論理アドレス０〜４７の下位アドレスのグループと論理アドレス４８〜９５の上位アドレスのグループとに分け、下位および上位アドレスのグループの論理アドレスをそれぞれ四つのセグメントに分割し、下位および上位グループの一方のグループには、物理アドレスが小さいセグメントに小さいセグメント番号を割り当て、下位および上位アドレスの他方のグループには、物理アドレスが大きいセグメントに小さいセグメント番号を割り当てる。

このように実施例４によれば、最もアクセス頻度が高いシステムエリアの論理アドレスをユーザエリアの論理アドレスと同様の下位および上位アドレスのグループに分け、下位および上位グループの一方のグループには、物理アドレスが小さいセグメントに小さいセグメント番号を割り当て、下位および上位アドレスの他方のグループには、物理アドレスが大きいセグメントに小さいセグメント番号を割り当てる。
したがって、セグメント番号０〜４のセグメントの物理アドレスをいっそう平均的に使用することができるので、不揮発性メモリ２０の寿命をいっそう長くすることができる。

なお、実施例１〜４では、メモリ装置１にメモリ制御部１０を設け、メモリ制御部１０により不揮発性メモリ２０の動作を制御する例を示しているが、メモリ制御部１０を有しないメモリ装置の場合には、メモリ制御部１０を実現する機能をハードウェアまたはソフトウェアによりホスト機器に設けることができる。

また、実施例１〜４では、アドレス変換テーブルは、ホスト機器によりアクセスされるデータの連結関係を記述したアロケーション情報として不揮発性メモリ２０のシステムエリアに相当する物理ブロック記憶される例を示したが、アロケーション情報を記憶する記憶部は不揮発性メモリ２０と別途に設けることができる。
アロケーション情報の記憶部を不揮発性メモリ２０に設ければ、メモリＩ／Ｆコントローラ１６によりユーザエリアのデータと同様にアクセスすることができるので、制御が簡単になる。一方、アロケーション情報の記憶部を不揮発性メモリ２０と別途に設ければ、例えば、書き換え回数の制限のない記憶部を構成し、不揮発性メモリ２０にユーザデータのみを記憶し、その寿命を長くすることが可能となる。
また、この実施例４では、セグメント分割数を四つとして説明したが、このセグメント分割数は四つに限定されるものではない。
また、この実施例４では、システムエリアの論理アドレス０〜９５を下位および上位アドレスの二つのグループに分け、さらにユーザエリアの論理アドレス９６〜１９８３を下位アドレスのグループと上位アドレスのグループの二つに分けるものとして説明したが、これらシステムエリアやユーザエリアのグループ分割については、下位アドレスのグループと上位アドレスのグループの二つに限定されるものではなく、さらに細かく多数のグループに分ける構成であっても良い。
このように、システムエリアの論理アドレス０〜９５やユーザエリアの論理アドレス９６〜１９８３をさらに細かく多数のグループに分ける構成にした場合には、論理アドレスの狭い範囲が頻繁にアクセスされるような状況においても、セグメント番号０〜４のセグメントの物理アドレスを、さらによりいっそう平均的に使用することができるので、不揮発性メモリ２０の寿命をさらによりいっそう長くすることができる。

実施例１のメモリ装置の概略構成を示す図である。実施例１のアドレス変換テーブルの構成を示す図である。実施例２のアドレス変換テーブルの構成を示す図である。実施例３のアドレス変換テーブルの構成を示す図である。実施例４のアドレス変換テーブルの構成を示す図である。

符号の説明

１……メモリ装置、１１……接続端子群、１０……メモリ制御部、１２……パラレルＩ／Ｆ回路、１３……レジスタ回路、１４……データバッファ回路、１５……ＥＣＣ回路、１６……メモリＩ／Ｆコントローラ、２０……不揮発性メモリ、３０……スイッチ。

Claims

連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリと、
前記不揮発性メモリへのデータのアクセス命令に基づいて論理アドレスが指定されたとき、指定された論理アドレスを対応する物理アドレスに変換するアドレス変換テーブルを記憶する記憶部と、
前記記憶部に記憶された前記アドレス変換テーブルを参照して、前記指定された論理アドレスに対応する物理アドレスを特定するメモリ制御部と、
を有し、
前記アドレス変換テーブルにおいて、前記複数の物理アドレスは、連続する複数の物理アドレスを含む複数の物理セグメントに分割され、分割された当該複数の物理セグメントのそれぞれに対応して連続する複数のセグメント番号が割り当てられるとともに、前記複数の論理アドレスは、所定の論理アドレス以下の論理アドレスを含む下位グループと前記複数の論理アドレスより大きい論理アドレスを含む上位グループとに分割され、当該下位グループ及び上位グループに含まれる論理アドレスは、連続する前記複数の物理アドレスを含む複数の論理セグメントに分割され、分割された下位グループに含まれる前記複数の論理セグメントと上位グループに含まれる前記複数の論理セグメントのそれぞれに対応して連続する前記複数のセグメント番号が割り当てられ、
前記メモリ制御部は、前記アクセス命令により指定された論理アドレスが属する論理セグメントのセグメント番号を特定し、特定されたセグメント番号の複数の物理セグメントに属する前記物理アドレスを検索して前記論理アドレスに対応する物理アドレスを特定する
メモリ装置。
前記所定の論理アドレスは、前記複数の論理アドレスの中央値である
請求項１記載のメモリ装置。
前記メモリ制御部は、前記複数の物理アドレスを前記複数の物理セグメントに昇順に分割し、前記物理アドレスが小さい物理アドレスを含む前記物理セグメントに小さいセグメント番号を割り当てる
請求項１記載のメモリ装置。
前記記憶部に記憶された前記アドレス変換テーブルにおいて、前記下位グループおよび前記上位グループの論理アドレスはそれぞれ前記複数の論理セグメントに昇順に分割され、前記下位グループおよび前記上位グループの前記論理アドレスは小さい論理アドレスを含む前記論理セグメントに小さいセグメント番号を割り当てられる
請求項３記載のメモリ装置。
前記記憶部に記憶された前記アドレス変換テーブルにおいて、前記下位グループおよび前記上位グループの論理アドレスはそれぞれ複数の論理セグメントに昇順に分割され、前記下位グループおよび前記上位グループのうちの一方のグループの前記論理アドレスは小さい論理アドレスを含む前記論理セグメントから小さい前記セグメント番号を割り当てられ、前記下位グループおよび前記上位グループの他方のグループの前記論理アドレスは大きい論理アドレスを含む前記論理セグメントから小さいセグメント番号を割り当てられる
請求項３記載のメモリ装置。
連続する複数の物理アドレスのそれぞれが割り当てられる複数の物理ブロックを有し、前記物理ブロック単位にデータが消去される不揮発性メモリと、
前記不揮発性メモリへのデータのアクセス命令に基づいて論理アドレスが指定されたとき、指定された論理アドレスを対応する物理アドレスに変換するアドレス変換テーブルを記憶する記憶部と、
前記記憶部に記憶された前記アドレス変換テーブルを参照して、前記指定された論理アドレスに対応する物理アドレスを特定するメモリ制御部と、
を有し、
前記アドレス変換テーブルにおいて、前記複数の物理アドレスは、連続する複数の物理アドレスを含む複数の物理セグメントに分割され、分割された当該複数の物理セグメントのそれぞれに対応して連続する複数のセグメント番号が割り当てられるとともに、複数の論理アドレスは、第１の論理アドレス以下の論理アドレスを含み、前記不揮発性メモリのファイル管理に使用される管理グループと、前記第１の論理アドレスより大きい論理アドレスを含み、ユーザのデータが書き込まれるユーザグループとに分割され、さらに前記ユーザグループは、前記第１の論理アドレスより大きく第２の論理アドレス以下の論理アドレスを含む下位グループと前記第２の論理アドレスより大きい論理アドレスを含む上位グループとに分割され、前記管理グループ、下位グループ及び上位グループに含まれる論理アドレスは、連続する複数の論理アドレスを含む複数の論理セグメントに分割され、分割された管理グループに含まれる前記複数の論理セグメント、下位グループに含まれる前記複数の論理セグメント及び上位グループに含まれる前記複数の論理セグメントのそれぞれに対応して連続する複数のセグメント番号が割り当てられ、
前記メモリ制御部は、前記アクセス命令により指定された論理アドレスが属する論理セグメントのセグメント番号を特定し、特定されたセグメント番号の複数の物理セグメントに属する前記物理アドレスを検索して前記論理アドレスに対応する物理アドレスを特定する
メモリ装置。
前記メモリ制御部は、前記複数の物理アドレスを前記複数の物理セグメントに昇順に分割し、前記物理アドレスが小さい物理アドレスを含む前記物理セグメントに小さいセグメント番号を割り当てる
請求項６記載のメモリ装置。
前記メモリ制御部は、前記管理グループおよび前記ユーザグループの論理アドレスをそれぞれ複数の論理セグメントに昇順に分割し、前記管理グループおよび前記ユーザグループの小さい前記論理アドレスを含む前記論理セグメントに小さいセグメント番号を割り当てる
請求項７記載のメモリ装置。
前記記憶部に記憶されたアドレス変換テーブルにおいて、前記管理グループの論理アドレスは、第３の論理アドレス以下の複数の論理アドレスを含む下位管理グループと前記所定の論理アドレスより大きい複数の論理アドレスを含む上位管理グループとに分割され、前記下位管理グループおよび前記上位管理グループの論理アドレスは、それぞれ連続する複数の論理アドレスを含む前記複数の論理セグメントに分割される
請求項８記載のメモリ装置。