[go: up one dir, main page]

JP4556302B2 - 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 - Google Patents

薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 Download PDF

Info

Publication number
JP4556302B2
JP4556302B2 JP2000227807A JP2000227807A JP4556302B2 JP 4556302 B2 JP4556302 B2 JP 4556302B2 JP 2000227807 A JP2000227807 A JP 2000227807A JP 2000227807 A JP2000227807 A JP 2000227807A JP 4556302 B2 JP4556302 B2 JP 4556302B2
Authority
JP
Japan
Prior art keywords
polysilicon
film
energy density
polysilicon film
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000227807A
Other languages
English (en)
Other versions
JP2002043383A (ja
JP2002043383A5 (ja
Inventor
裕之 和田
真人 高徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000227807A priority Critical patent/JP4556302B2/ja
Priority to TW090117829A priority patent/TW498555B/zh
Priority to DE60144545T priority patent/DE60144545D1/de
Priority to EP01306383A priority patent/EP1176636B1/en
Priority to US09/912,713 priority patent/US6555423B2/en
Priority to KR1020010045109A priority patent/KR100792538B1/ko
Publication of JP2002043383A publication Critical patent/JP2002043383A/ja
Publication of JP2002043383A5 publication Critical patent/JP2002043383A5/ja
Application granted granted Critical
Publication of JP4556302B2 publication Critical patent/JP4556302B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、基板とポリシリコン膜との間にゲート電極が形成されるボトムゲート構造の薄膜トランジスタを製造する薄膜トランジスタ製造システム及び方法、上記ポリシリコン膜を評価するポリシリコン評価方法及びポリシリコン検査装置に関するものである。
【０００２】
【従来の技術】
近年、チャネル層にポリシリコン膜を用いた薄膜トランジスタの実用化が進められている。チャネル層にポリシリコンを用いた場合、薄膜トランジスタの電界移動度が非常に高くなるため、例えば液晶ディスプレイ等の駆動回路として用いた場合には、ディスプレイの高精彩化、高速化、小型化等を実現することができるようになる。
【０００３】
また、エキシマレーザアニール装置を用いてアモルファスシリコンを熱処理してポリシリコン膜を形成する、いわゆる低温多結晶化プロセスも近年開発が進んでいる。このような低温多結晶プロセスを薄膜トランジスタの製造プロセスに適用することによって、ガラス基板への熱損傷が低くなり、耐熱性の大面積で安価なガラス基板を用いることができる。
【０００４】
【発明が解決しようとする課題】
ところが、低温多結晶プロセスにおいて用いられるエキシマレーザアニール装置は、その出力パワーが不安定であるため、形成されるポリシリコンのグレーンサイズが大きく変動する。そのため、エキシマレーザアニール装置を用いて形成されたポリシリコン膜は、常に良好なグレーンサイズとはならず、例えば、シリコン結晶が微結晶化してしまういわゆる線状不良となったり、十分大きなグレーンサイズが得られないいわゆる書き込み不良となったりしてしまうという問題点があった。
【０００５】
そこで、一般に、このようなエキシマレーザアニール装置を用いてアニール処理を行う場合には、エキシマレーザアニール装置へポリシリコン膜へ与えられたエネルギー情報を、エキシマレーザアニール装置にフィードバックして、最適なレーザのエネルギ密度に設定される。
【０００６】
しかしながら、ポリシリコン膜を評価するには、分光エリプソや走査型電子顕微鏡等を用いて表面画像を撮像し、その表面画像を目視して結晶の状態を判断するといった感覚的な方法しかなく、非接触で客観的に判断することができなかった。
【０００７】
本発明は、このような実情を鑑みてされたものであり、形成したポリシリコン膜の状態を、客観的に、非接触で、精度良く、自動的に評価して、その情報に基づきレーザアニール装置から出射されるレーザのエネルギ密度の設定を最適にしてポリシリコン膜を形成した薄膜トランジスタ製造システム及び方法、並びに、製造したポリシリコン膜の状態を評価するポリシリコン評価方法及びポリシリコン検査装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係る薄膜トランジスタ製造システムは、絶縁体からなる基板の表面上に選択的に金属パターンを形成し、上記金属パターンを形成した基板上にアモルファスシリコン膜を成膜する成膜装置と、上記アモルファスシリコン膜の表面に対してレーザ光を照射して、チャネル層となるポリシリコン膜を生成するアニール処理を実行するレーザアニール装置と、上記レーザアニール装置によって生成されたポリシリコン膜の厚さを求める膜厚算出手段と、上記ポリシリコン膜の表面に上記レーザ光が照射されたレーザ光の照射領域の移動によって形成される複数の線分を含む各ポリシリコンの結晶粒界の画像を、上記ポリシリコン膜に対して上記基板とは反対側から撮像する観察手段と、上記観察手段により撮像された結晶粒界の画像をフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて上記各結晶粒界が上記レーザ光の走査方向と平行な方向に一定の間隔で並んでいるかを示す度合を数値化した評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定し、当該判定の結果、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいる場合に、上記ポリシリコン膜が良品であると評価し、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいない場合に、上記ポリシリコン膜が不良品であると評価する第１の評価処理を実行するポリシリコン評価手段と、上記膜厚算出手段によって求められたポリシリコン膜の厚さが一番薄い部位と、上記膜厚算出手段によって求められたポリシリコン膜の厚さが一番厚い部位とで各々算出した評価指標値の差分を用いて、上記ポリシリコンの所定のグレーンサイズが得られるエネルギ密度の許容範囲の上限値と下限値とを算出し、上記レーザアニール装置が実行するアニール処理時に上記アモルファスシリコン膜の表面に対して照射するレーザ光のエネルギ密度を、算出したエネルギ密度の上限値と下限値とで規定されるエネルギ密度の許容範囲に含まれる値に設定するエネルギ密度設定手段と、上記エネルギ密度設定手段によって設定されたエネルギ密度の許容範囲に関するデータを上記レーザアニール装置にフィードバックするフィードバック手段とを備えるポリシリコン検査装置とを備え、上記レーザアニール装置は、アニール処理時にアモルファスシリコン膜の表面に対して照射するレーザ光のエネルギ密度を上記ポリシリコン検査装置によって設定されたエネルギ密度の許容範囲内の値となるように制御することを特徴とする。
【００１０】
本発明に係る薄膜トランジスタ製造方法は、絶縁体からなる基板の表面上に選択的に金属パターンを形成し、しかる後、上記金属パターンを形成した基板上にアモルファスシリコン膜を成膜する成膜工程と、上記アモルファスシリコン膜の表面に対してレーザ光を照射して、チャネル層となるポリシリコン膜を生成するアニール処理を実行するレーザアニール工程と、上記レーザアニール工程で生成されたポリシリコン膜の厚さを求める膜厚算出工程と、上記ポリシリコン膜の表面に上記レーザ光が照射されたレーザ光の照射領域の移動によって形成される複数の線分を含む各ポリシリコンの結晶粒界の画像を、上記ポリシリコン膜に対して上記基板とは反対側から撮像する撮像工程と、上記撮像工程により撮像された結晶粒界の画像をフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて上記各結晶粒界が上記レーザ光の走査方向と平行な方向に一定の間隔で並んでいるかを示す度合を数値化した評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定し、当該判定の結果、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいる場合に、上記ポリシリコン膜が良品であると評価し、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいない場合に、上記ポリシリコン膜が不良品であると評価するポリシリコン評価工程と、上記膜厚算出工程で求められたポリシリコン膜の厚さが一番薄い部位と、上記膜厚算出工程で求められたポリシリコン膜の厚さが一番厚い部位とで各々算出した評価指標値の差分を用いて、上記ポリシリコンの所定のグレーンサイズが得られるエネルギ密度の許容範囲の上限値と下限値とを算出し、上記レーザアニール工程で実行するアニール処理時に上記アモルファスシリコン膜の表面に対して照射するレーザー光のエネルギ密度を算出したエネルギ密度の上限値と下限値とで規定されるエネルギ密度の許容範囲に含まれる値に設定するエネルギ密度設定工程と、上記エネルギ密度設定工程で設定されたエネルギ密度となるようにアニール処理時にアモルファスシリコン膜の表面に対して照射するレーザ光のエネルギ密度を制御するエネルギ密度調整工程とを含むことを特徴とする。
【００１２】
本発明に係るポリシリコン評価方法は、選択的に金属パターンが形成された絶縁体からなる基板の表面上に成膜されたアモルファスシリコン膜の表面に対して、レーザ光が照射されることによって生成されたチャネル層となるポリシリコン膜の厚さを求める膜厚算出工程と、上記ポリシリコン膜の表面に上記レーザ光が照射されたレーザ光の照射領域の移動によって形成される複数の線分を含む各ポリシリコンの結晶粒界の画像を、上記ポリシリコン膜に対して上記基板とは反対側から撮像する撮像工程と、上記撮像工程により撮像された結晶粒界の画像をフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて上記各結晶粒界が上記レーザ光の走査方向と平行な方向に一定の間隔で並んでいるかを示す度合を数値化した評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定し、当該判定の結果、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいる場合に、上記ポリシリコン膜が良品であると評価し、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいない場合に、上記ポリシリコン膜が不良品であると評価するポリシリコン評価工程と、上記膜厚算出工程で求められたポリシリコン膜の厚さが一番薄い部位と、上記膜厚算出工程で求められたポリシリコン膜の厚さが一番厚い部位とで各々算出した評価指標値の差分を用いて、上記ポリシリコンの所定のグレーンサイズが得られるエネルギ密度の許容範囲の上限値と下限値とを算出し、上記レーザアニール工程で実行するアニール処理時に上記アモルファスシリコン膜の表面に対して照射するレーザー光のエネルギ密度を算出したエネルギ密度の上限値と下限値とで規定されるエネルギ密度の許容範囲に含まれる値に設定するエネルギ密度設定工程とを含むことを特徴とする。
【００１４】
本発明に係るポリシリコン検査装置は、選択的に金属パターンが形成された絶縁体からなる基板の表面上に成膜されたアモルファスシリコン膜の表面に対して、レーザ光が照射されることによって生成されたチャネル層となるポリシリコン膜の厚さを求める膜厚算出手段と、上記ポリシリコン膜の表面に上記レーザ光が照射されたレーザ光の照射領域の移動によって形成される複数の線分を含む各ポリシリコンの結晶粒界の画像を、上記ポリシリコン膜に対して上記基板とは反対側から撮像する観察手段と、上記観察手段により撮像された結晶粒界の画像をフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて上記各結晶粒界が上記レーザ光の走査方向と平行な方向に一定の間隔で並んでいるかを示す度合を数値化した評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定し、当該判定の結果、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいる場合に、上記ポリシリコン膜が良品であると評価し、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいない場合に、上記ポリシリコン膜が不良品であると評価する第１の処理を実行するポリシリコン評価手段と、上記膜厚算出手段によって求められたポリシリコン膜の厚さが一番薄い部位と、上記膜厚算出手段によって求められたポリシリコン膜の厚さが一番厚い部位とで各々算出した評価指標値の差分を用いて、上記ポリシリコンの所定のグレーンサイズが得られるエネルギ密度の許容範囲の上限値と下限値とを算出し、上記レーザアニール装置が実行するアニール処理時に上記アモルファスシリコン膜の表面に対して照射するレーザー光のエネルギ密度を算出したエネルギ密度の許容範囲に含まれる値に設定するエネルギ密度設定手段とを備えることを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態として、本発明を適用したポリシリコン膜の評価装置について説明する。
【００１７】
本発明の実施の形態のポリシリコン膜の評価装置は、例えば、ボトムゲート構造を有する薄膜トランジスタ（ボトムゲート型ＴＦＴ）の製造工程中に形成されるポリシリコン膜の検査に用いられる。ボトムゲート型ＴＦＴは、例えばガラス基板上に、ゲート電極、ゲート絶縁膜、ポリシリコン膜（チャネル層）が下層から順に積層された構成とされた薄膜トランジスタである。すなわち、ボトムゲート型ＴＦＴは、チャネル層となるポリシリコン膜とガラス基板との間に、ゲート電極が形成されている構成のＴＦＴである。
【００１８】
ボトムゲート型ＴＦＴの構造
まず、このようなボトムゲート型ＴＦＴの具体的な構成例について図１を用いて説明する。
【００１９】
ボトムゲート型ＴＦＴ１は、図１に示すように、０．７ｍｍ厚のガラス基板２上に、ゲート電極３、第１のゲート絶縁膜４、第２のゲート絶縁膜５、ポリシリコン膜６、ストッパ７、第１の層間絶縁膜８、第２の層間絶縁膜９、配線１０、平坦化膜１１、透明導電膜１２が積層されて構成されている。
【００２０】
ゲート電極３は、ガラス基板２上に１００〜２００ｎｍのモリブデン（Ｍｏ）が成膜された後、異方性エッチングによりパターニングされて形成されている。
【００２１】
第１のゲート絶縁膜４は、例えば膜厚が５０ｎｍの窒化シリコン（ＳｉＮx）からなり、窒化シリコン（ＳｉＮx）が、このゲート電極３が形成されたガラス基板２上に積層されて形成されている。
【００２２】
第２のゲート絶縁膜５は、例えば膜厚が２００ｎｍの二酸化シリコン（ＳｉＯ2）からなり、この二酸化シリコン（ＳｉＯ2）が、第１のゲート絶縁膜５上に積層されて形成されている。
【００２３】
ポリシリコン膜６は、例えば膜厚が３０〜８０ｎｍのポリシリコン（ｐ−Ｓｉ）からなる。このポリシリコン膜６は、第２のゲート絶縁膜５上に積層されて形成されている。このポリシリコン膜６は、当該ボトムゲート型ＴＦＴ１のチャネル層として機能する。このポリシリコン膜６は、例えば、ＬＰＣＶＤ法等によって３０〜８０ｎｍのアモルファスシリコン（ａ−Ｓｉ）が成膜された後、このアモルファスシリコンに対してアニール処理を行うことにより多結晶化され形成される。ポリシリコン膜６の多結晶化工程においては、紫外線レーザであるエキシマレーザを用いたレーザアニール処理が用いられる。このエキシマレーザアニール処理は、その照射面が線状とされたパルスのレーザビームを出射し、パルスビームの照射領域を移動させながら、アモルファスシリコンをポリシリコンに多結晶化させるものである。レーザビームは、その照射面の形状が、例えば長手方向の長さが２０ｃｍ、短辺方向の長さが４００μｍとされ、パルスの周波数が３００Ｈｚとされている。エキシマレーザアニール処理を行う際のレーザビームの走査方向は、線状レーザの照射面の長手方向と直交する方向（すなわち、短辺方向）に行われる。
【００２４】
そして、このポリシリコン膜６は、エキシマレーザアニールによって多結晶化されたのち、ソース／ドレイン領域を形成するために、不純物がイオンドーピングされる。このイオンドーピングは、ゲート電極３上の部分のポリシリコン膜６に不純物が注入されないように、このゲート電極３に対応する位置にストッパ７が形成された後に行われる。このストッパ７は、例えば膜厚２００ｎｍの二酸化シリコン（ＳｉＯ2）からなり、ゲート電極３を形成したときに用いたマスク等を用いて形成されている。
【００２５】
第１の層間絶縁膜８は、例えば膜厚が３００ｎｍの窒化シリコン（ＳｉＮx）からなり、この窒化シリコン（ＳｉＮx）が、ポリシリコン膜６上に積層されて形成されている。
【００２６】
第２の層間絶縁膜９は、例えば膜厚が１５０ｎｍの二酸化シリコン（ＳｉＯ2）からなり、この二酸化シリコン（ＳｉＯ2）が、第１の層間絶縁膜８上に積層されて形成されている。
【００２７】
配線１０は、ポリシリコン膜６のソース／ドレイン領域を接続するためのコンタクトホールが、第１の層間絶縁膜８及び第２の層間絶縁膜９のソース／ドレイン領域に対応する位置に開口された後、アルミニウム（Ａｌ）及びチタン（Ｔｉ）を成膜し、エッチングによってパターニングして形成されている。この配線１０は、ポリシリコン膜６上に形成された各トランジスタのソース／ドレイン領域を接続して、基板上の所定の回路パターンを形成する。
【００２８】
平坦化膜１１は、当該ボトムゲート型ＴＦＴ１の表面を平坦化するための膜で、配線１０が形成されたのち成膜され、その膜厚が２〜３μｍとされている。
【００２９】
透明導電膜１２は、例えば、ＩＴＯ等からなる透明導電材料からなり、配線１０と当該ボトムゲート型ＴＦＴ１の外部に存在する外部素子や外部配線とを接続するための導電線である。この透明導電膜１２は、コンタクトホールが平坦化膜１１に開口された後に、平坦化膜１１上に形成される。
【００３０】
以上のようなボトムゲート型ＴＦＴ１では、チャネル層にポリシリコンを用いているため、チャネル層の電界移動度が非常に高くなる。そのため、例えば液晶ディスプレイ等の駆動回路として用いた場合には、ディスプレイの高精細化、高速化、小型化等を実現することができる。また、以上のようなボトムゲート型ＴＦＴ１では、エキシマレーザアニールを用いてアモルファスシリコンを熱処理することによってポリシリコン膜６を形成する、いわゆる低温多結晶化プロセスが用いられている。そのため、多結晶化プロセスでのガラス基板２への熱損傷が少なくなり、耐熱性の大面積で安価なガラス基板を用いることが可能となる。
【００３１】
ポリシリコン膜の検査の必要性
ところで、ポリシリコン膜６の電界移動度を決定する重要な要素は、ポリシリコンのグレーンサイズであるといわれている。そのグレーンサイズは、エキシマレーザアニール処理時においてポリシリコン膜６に与えられるエネルギーに大きく依存する。そのため、エキシマレーザアニール処理時におけるレーザのエネルギ密度の制御やその安定化が、完成したボトムゲート型ＴＦＴ１の特性や歩留まりに大きく影響することとなる。
【００３２】
しかしながら、エキシマレーザアニール処理において用いられるエキシマレーザアニール装置は、出射するレーザのエネルギ密度の出力変動が比較的大きい。そのため、エキシマレーザアニール装置を用いてエキシマレーザアニールを行った場合、良好なグレーンサイズを得られるエネルギーの許容範囲（ポリシリコン膜６の製造マージン）に対して、ポリシリコン膜６に与えるエネルギーの変動が大きくなってしまい、ポリシリコン膜６を安定的に製造することが難しい。
【００３３】
したがって、同一の条件でエキシマレーザアニールを行った場合でも、ポリシリコン膜６のグレーンサイズが大きく変動し、例えばレーザのエネルギが大きくなりすぎた場合には、シリコン結晶が微結晶化してしまい、また、レーザのエネルギが小さくなりすぎた場合には、十分大きなグレーンサイズが得られない為に、いづれも十分な電界移動度が得られなくなってしまい不良となってしまう。
【００３４】
さらに、ボトムゲート型ＴＦＴでは、ゲート電極３がポリシリコン膜６の下層に位置しているので、レーザアニールを行った場合における熱の逃げが、ガラス基板２上（ソース／ドレイン領域上）のポリシリコン膜６よりも、ゲート電極３上のポリシリコン膜６の方が高くなる。そのため、エキシマレーザアニール装置から与えられるレーザのエネルギ密度が同一であっても、ゲート電極３上のポリシリコン膜６と、ガラス基板２上（ソース／ドレイン領域上）のポリシリコン膜６とで、溶融固化時間が異なることとなり、その影響からグレーンサイズが双方で異なってしまう。具体的には、レーザのエネルギ密度が同一であった場合には、ポリシリコン膜６上に形成されるグレーンサイズは、ガラス基板２上（ソース／ドレイン領域上）よりもゲート電極３上の方が小さくなってしまう。
【００３５】
そのため、ボトムゲート型ＴＦＴでは、ゲート電極３上のポリシリコン膜６及びガラス基板２上のポリシリコン膜６の双方がともに良好なグレーンサイズが得られるエネルギーを、エキシマレーザにより与えなければならないため、ポリシリコン膜６の製造マージンが非常に狭くなってしまう。
【００３６】
また、ＣＶＤ装置等の影響からポリシリコン膜６がガラス基板全面に対して均一に成膜されず、基板上の各位置における膜厚にばらつきが生じている場合もある。例えば、基板の中心部分は比較的厚くなっているが、基板の側部は薄くなってしまうという場合もある。このような場合、エキシマレーザアニール装置から与えられるレーザのエネルギ密度が同一であっても、膜厚が厚い部分と膜厚が薄い部分とで与えられるエネルギー密度が異なることとなり、その影響からグレーンサイズが双方で異なってしまう。具体的には、レーザのエネルギ密度が同一であった場合には、ポリシリコン膜６に形成されるグレーンサイズは、膜厚が薄い部分よりも、膜厚が厚い部分の方が小さくなってしまう。
【００３７】
そのため、膜厚が厚い部分と膜厚が薄い部分とが双方ともに良好なグレーンサイズが得られるエネルギーを、エキシマレーザにより与えなければならないため、ポリシリコン膜６の製造マージンがさらに狭くなってしまう。
【００３８】
しかしながら、上述したようにエキシマレーザアニール処理において用いられるエキシマレーザアニール装置は、出射するレーザのエネルギ密度の出力変動が比較的大きい。したがって、ゲート電極３上のポリシリコン膜６及びガラス基板２上のポリシリコン膜６の双方がともに良好なグレーンサイズを得るように、そのレーザのエネルギ密度を制御することは難しい。
【００３９】
そこで、一般に、このようなエキシマレーザアニール装置を用いてアニール処理を行う場合には、例えば、図２に示すようなポリシリコン膜６の多結晶化工程が終了した段階で、その最表面に形成されているポリシリコン膜６の結晶の状態を全数検査したり、或いは、製品を無作為に抜き取り結晶の状態を検査したりして、製造した製品がこの段階で不良品であるか否かを判断したり、また、エキシマレーザアニール装置へポリシリコン膜６へ与えられたエネルギー情報をフィードバックしてレーザのエネルギ密度の設定が行われる。
【００４０】
本発明の実施の形態のポリシリコン膜評価装置は、このようなポリシリコン膜６の多結晶化工程が終了した段階で、形成したポリシリコン膜６の評価を行い、製造した製品がこの段階で不良品であるか否かを判断したり、また、エキシマレーザアニール装置へ情報をフィードバックしてレーザエネルギーの設定を行うのに用いるものである。
【００４１】
ポリシリコン膜の評価原理と評価手法
（１） まず、上述したエキシマレーザアニールにより形成されたポリシリコン膜の評価原理について説明する。
【００４２】
上述したように製造した薄膜トランジスタの移動度は、ポリシリコンのグレーンサイズが大きく影響する。充分な移動度を得るためには、ポリシリコンのグレーンサイズは、大きい方が望ましい。
【００４３】
ポリシリコン膜のグレーンサイズは、エキシマレーザアニールで与えられたエネルギーに大きく依存する。ポリシリコン膜のグレーンサイズは、図３に示すように、与えられたエネルギーが増大するとそれに伴い増大するが、ある所定のエネルギー（図中Ｌの位置：このときのエネルギーを許容最低エネルギーＬとする。）以上となるとグレーンサイズが十分大きくなり、その後変化が少なくなり安定化する。さらにエネルギーを増大させていくと、ある位置（図中Ｈの位置。このときのエネルギーを許容最高エネルギーＨとする）から、グレーンサイズの変化が大きくなり、そして、ある臨界点を境としてポリシリコンが微結晶粒となってしまう。
【００４４】
したがって、通常、エキシマレーザアニールを行う場合には、図３で示したグレーンサイズが十分大きくなった許容最低エネルギーＬから、微結晶粒となる手前の許容最高エネルギーＨの範囲となるように、照射するレーザのエネルギ密度を制御することによって、充分な大きさのグレーンサイズを得るようにする。そして、このような範囲のエネルギーを与えるレーザ光をアモルファスシリコン膜に照射することによって、完成した薄膜トランジスタの移動度を十分大きくすることが可能となる。
【００４５】
（２） 次に、レーザのエネルギ密度を最適値としてエキシマレーザアニールを行ったときのポリシリコン膜の膜表面の画像と、最適値よりも少ないエネルギ密度としたときのポリシリコン膜の膜表面の画像と、最適値よりも大きいエネルギ密度としたときのポリシリコン膜の膜表面の画像とを比較する。図４に、それぞれの場合の画像を示す。図４（Ａ）が最適値よりも少ないエネルギ密度としたときのポリシリコン膜の膜表面の画像を示す図で、図４（Ｂ）が最適値のエネルギ密度としたときのポリシリコン膜の膜表面の画像を示す図で、図４（Ｃ）が最適値よりも大きいエネルギ密度としたときのポリシリコン膜の膜表面の画像を示す図である。なお、この図４に示す各画像は、紫外線光を用いた顕微鏡装置により撮像した画像であるが、この顕微鏡装置についての詳細は後述する。
【００４６】
図４において、エキシマレーザアニールのレーザの走査方向は、図中Ｘ方向となっている。なお、アモルファスシリコン膜には、上述したように、照射面が線状とされたレーザビームが照射され、その走査方向は、レーザビームの照射面形状の長手方向に直交する方向である。
【００４７】
ここで、エキシマレーザアニール時におけるエネルギ密度を最適値としたときのこの図４（Ｂ）の画像と、図４（Ａ）及び図４（Ｃ）に示すそれ以外の画像とを比較すると、以下のような特徴が現れている。
【００４８】
まず、エネルギ密度を最適値としたときのポリシリコン膜の表面画像（図４（Ｂ））は、エネルギ密度が最適とされていないポリシリコン膜の表面画像（図４（Ａ）及び図４（Ｃ））と比較して、直線性が現れた画像となっている。具体的には、レーザの走査方向（図４中Ｘ方向）に対して、直線性が現れた画像となっている。すなわち、エネルギ密度を最適値としたときのポリシリコン膜の表面は、その空間構造に直線性が現れる規則的な形状となる特徴がある。
【００４９】
また、エネルギ密度を最適値としたときのポリシリコン膜の表面画像（図４（Ｂ））は、エネルギ密度が最適とされていないポリシリコン膜の表面画像（図４（Ａ）及び図４（Ｃ））と比較して、周期性が現れた画像となっている。具体的には、レーザの走査方向と直交する方向（図４中Ｙ方向）に、周期性が現れた画像となっている。すなわち、エネルギ密度を最適値としたときのポリシリコン膜の表面は、その空間構造に周期性が現れる規則的な形状となる特徴がある。
【００５０】
したがって、本発明の実施の形態のポリシリコン膜の評価装置では、以上のような特徴を利用して、ポリシリコン膜の状態を検査する。すなわち、本発明の実施の形態のポリシリコン膜の評価装置では、エキシマレーザアニールを行った後のポリシリコン膜の表面画像を数値解析して、ポリシリコン膜の表面空間構造に直線性が現れているか、或いは、ポリシリコン膜の表面空間構造に周期性が現れているか、或いは、ポリシリコン膜の表面空間構造に直線性及び周期性が現れているかを評価して、ボトムゲート型ＴＦＴのポリシリコン膜の状態を検査する。
【００５１】
（３） 次に、ポリシリコン膜の撮像画像に直線性、周期性、直線性及び周期性がある場合の数値化の手法の一例について説明する。
【００５２】
例えば、直線性および周期性があるポリシリコン膜の撮像画像を模式的に表すと、図５（Ａ）に示すように多数の直線が平行に並び、その間隔が一定間隔となっているように表される。これに対し、直線性も周期性もないポリシリコン膜の撮像画像を模式的に表すと、図６（Ａ）に示すように、不規則な短い直線等が不規則に現れるように表される。これらの画像から、直線性及び周期性がどれだけあるか数値化して評価する場合には、周期性があるであろう方向と垂直な方向に画像を横ずらしし、横ずらしをしたときの画像の相関性を数値に表して評価すればよい。例えば、直線性及び周期性がある画像を横ずらしすると、図５（Ｂ）に示すように、ある一定の周期、つまりある一定の横ずらし量毎に、画像の重なり具合が多い相関性の高い画像が現れる。それに対し、直線性も周期性も無い画像は、図６（Ｂ）に示すように、横ずらしをしたとしても画像の重なりある具合が多い相関性の高い画像が、一定の周期毎に現れない。
【００５３】
以上のような画像を横ずらしをしたときの画像の相関性を数値化するといった概念を用いることにより、ポリシリコン膜の周期性を数値化し評価をすることが可能となる。具体的にこのような手法を実現する一つの方法としては、画像の自己相関関数を求め、この自己相関関数のピーク値及びサイドピーク値を算出し、これらの比をとる方法がある。ここで、ピーク値とは、原点の値から原点よりｙ方向の２番目の極小値（デフォーカスの値を小さくするために使用している。１番目や２番目以降であってもよい）を引いた値をいうものとする。また、サイドピーク値とは、原点よりｙ方向の２番目（原点を含めない）の極大値から原点よりｙ方向の２番目の極小値を引いた値等をいうものとする。
【００５４】
なお、本発明は、直線性又は周期性のいずれか一方のみを評価し、ポリシリコン膜の状態を判断することも可能である。
【００５５】
また、ポリシリコン膜の撮像画像に直線性、周期性、直線性及び周期性がある場合の数値化の手法の他の例としては、例えば、規格化された画像を直線性のそろった方向に、全ての画素の値を足し合わせてその変調度をとる手法がある。また、規格化された画像を、２次元フーリエ変換し、ある周波数成分の強度をとる手法がある。また、画像（例えば、ｙ方向に直線性を有するであろう画像）の内の極値（極小値又は極大値）の座標を抽出し、ｙ方向に縦長な範囲内（ｘ方向の中心を極値×座標の平均値にとり、ｘ方向の長さをｘ方向の配列のピッチとする）の座標に関して、ｘ方向の分散をとる手法がある。また、画像（例えば、ｙ方向に直線性を有するであろう画像）の内の極値（極小値又は極大値）の座標を抽出し、ｙ方向に縦長な範囲内（ｘ方向の中心を極値×座標の平均値にとり、ｘ方向の長さをｘ方向の配列のピッチとする）の座標に関して、各点の上下近傍の点との角度を取る手法がある。
【００５６】
ポリシリコン膜の評価装置の具体的な構成とその処理内容
（１） 次に、以上のようなポリシリコン膜の表面空間構造の直線性及び周期性を評価するための本発明の実施の形態のポリシリコン膜評価装置の具体的な構成例について説明する。
【００５７】
本発明の実施の形態のポリシリコン膜評価装置は、波長２６６ｎｍの紫外光レーザを用いた顕微鏡装置によってボトムゲート型ＴＦＴの製造基板（アモルファスシリコン膜にエキシマレーザアニールを行うことによってポリシリコン膜が形成された直後の状態の基板）を撮像し、撮像した画像から形成されたポリシリコン膜の状態を評価する装置である。
【００５８】
本発明の実施の形態のポリシリコン膜の評価装置の構成図を図７に示す。
【００５９】
図７に示すポリシリコン膜評価装置２０は、可動ステージ２１と、紫外線固体レーザ光源２２と、ＣＣＤカメラ２３と、光ファイバプローブ２４と、ビームスプリッタ２５と、対物レンズ２６と、制御用コンピュータ２７と、画像処理用コンピュータ２８とを備えて構成される。
【００６０】
可動ステージ２１は、被検査物となるポリシリコン膜が成膜された基板１を支持するためのステージである。この可動ステージ２１は、被検査物となる基板１を支持するとともに、この基板１を所定の検査対象位置へと移動させる機能も備えている。
【００６１】
具体的には、可動ステージ２１は、Ｘステージ、Ｙステージ、Ｚステージ、吸着プレート等を備えて構成される。
【００６２】
Ｘステージ及びＹステージは、水平方向に移動するステージであり、ＸステージとＹステージとで、被検査物となる基板１を互いに直交する方向に移動させ、検査対象となる基板１を所定の検査位置へと導くようにしている。Ｚステージは、鉛直方向に移動するステージであり、ステージの高さを調整するためのものである。吸着プレートは、検査対象となる基板１を吸着して固定するためのものである。
【００６３】
紫外線固体レーザ光源２２は、波長２６６ｎｍの紫外光レーザ光源であり、例えば、Ｎｄ：ＹＡＧ４倍波全固体レーザが用いられる。なお、この紫外線レーザ光源としては、近年、波長１６６ｎｍ程度のものも開発されており、このようなものを光源として用いても良い。
【００６４】
ＣＣＤカメラ２３は、紫外光に対して高感度化されたカメラであり、内部に撮像素子としてＣＣＤイメージセンサを備え、このＣＣＤイメージセンサにより基板１の表面を撮像する。このＣＣＤカメラ２３は、本体を冷却することにより、ＣＣＤイメージセンサ等で発生する熱雑音、読み出し雑音、回路雑音等を抑圧している。
【００６５】
光ファイバプローブ２４は、紫外線レーザ光の導波路であり、紫外線固体レーザ光源２２から出射された紫外光レーザを、ビームスプリッタ２５に導いている。
【００６６】
ビームスプリッタ２５は、紫外線固体レーザ光源２２からの紫外線レーザ光を反射して、対物レンズ２６を介して可動ステージ２１上の基板１に照射し、それとともに、基板１から反射された反射光を透過して、高感度低雑音カメラ３に照射する。すなわち、ビームスプリッタ２５は、紫外線固体レーザ光源２２等の出射光の光学系の光路と、ＣＣＤカメラ２３への反射光の光学系の光路とを分離するためのレーザ光分離器である。
【００６７】
対物レンズ２６は、基板１からの反射光を拡大して検出するための光学素子である。この対物レンズ２６は、例えば、ＮＡが０．９で、波長２６６ｎｍで収差補正がされたものである。この対物レンズ２６は、ビームスプリッタ２５と可動ステージ２１との間に配置される。
【００６８】
制御用コンピュータ２７は、紫外線固体レーザ光源２２のレーザ光の点灯の制御、可動ステージ２１の移動位置の制御、対物レンズ２６の切換制御等を行う。
【００６９】
画像処理用コンピュータ２８は、ＣＣＤカメラ２３に備えられるＣＣＤイメージセンサにより撮像した基板１の画像を取り込み、その画像を解析し、基板１上に形成されているポリシリコン膜の状態の評価を行う。
【００７０】
以上のような構成の評価装置２０では、紫外線固体レーザ光源２２から出射された紫外光レーザが、光ファイバプローブ２４、ビームスプリッタ２５、対物レンズ２６を介して、基板１に照射される。基板１に照射された紫外光レーザ光は、この基板１の表面で反射される。その反射光は、対物レンズ２６、ビームスプリッタ２５を介して、ＣＣＤカメラ２３に入射する。そして、ＣＣＤカメラ２３は、その入射した反射光をＣＣＤイメージセンサにより撮像し、撮像して得られたポリシリコン膜の表面画像情報を画像処理用コンピュータ２８に供給する。
【００７１】
そして、この画像処理用コンピュータ２８が、以下説明するように、取り込まれたポリシリコン膜の表面画像の情報に基づき、そのポリシリコン膜の状態を評価する。そして、その評価結果に基づき、ポリシリコン膜を生成するためのエキシマレーザアニール時におけるエネルギ密度の設定値を求めたり、また、その基板１上に形成されたポリシリコン膜が良品であるか或いは不良品であるかの判別を行う。
【００７２】
（２） 次に、上記画像処理用コンピュータ２８のポリシリコン膜の状態の評価手順について説明する。この画像処理用コンピュータ２８は、ポリシリコン膜の表面画像から自己相関を用いて周期性を数値化した値（以後ＡＣ値とする。）を求め、ポリシリコン膜の表面空間構造の直線性及び周期性を評価して、ポリシリコン膜の状態の評価を行う。
【００７３】
評価の処理手順は、図８のフローチャートに示すように、まず、ポリシリコン膜の表面の画像取り込み処理を行う（ステップＳ１）。続いて、取り込んだ画像から自己相関関数の計算を行う（ステップＳ２）。続いて、画像座標上の（０，０）を含む整列方向と垂直な面の切り出しを行う（ステップＳ３）。続いて、切り出した面における自己相関関数のピーク値とサイドピーク値とを算出し、このピーク値とサイドピーク値との比をとって、ＡＣ値を求める（ステップＳ４）。
続いて、このＡＣ値に基づき、ポリシリコン膜の評価を行う（ステップＳ５）。
【００７４】
ここで、自己相関関数は、以下の式に示すような関数となる。
【００７５】
【数１】
Figure 0004556302
【００７６】
この自己相関関数Ｒ（τ）は、ある関数ｆ（ｘ）をτだけｘ方向に平行移動させたときの相関を示す関数である。
【００７７】
このポリシリコン膜評価装置２０では、以下のようなウィンナーヒンチンの定理を用いて、ポリシリコン膜の表面画像の自己相関関数を求めている。なお、ここでは、具体的に取り込んだ画像情報を“ｉ”としている。
１． 取り込み画像“ｉ”の２次元フーリエ変換する。
：ｆ=ｆｏｕｒｉｅｒ（ｉ）
２． フーリエ級数“ｆ”を二乗してパワースペクトル“ｐｓ”を生成する。
：ｐｓ＝｜ｆ｜2
３． パワースペクトル“ｐｓ”を逆フーリエ変換して２次元の自己相関関数“ａｃ”を生成する。
：ａｃ＝ｉｎｖｅｒｓｆｏｕｒｉｅｒ（ｐｓ）
４． 自己相関関数“ａｃ”の絶対値をとり、自己相関関数の実数“ａｃａ”を求める。
：ａｃａ＝｜ａｃ｜ 。
【００７８】
このように生成された自己相関関数“ａｃａ”を表示すると、図９及び図１０に示すような関数となる。図９は、自己相関が高い画像、即ち、ポリシリコン膜の表面空間構造の周期性及び直線性が良いものの自己相関関数である。それに対して、図１０は、自己相関が低い画像、即ち、ポリシリコン膜の表面空間構造の周期性及び直線性が悪いものの自己相関関数である。
【００７９】
ポリシリコン膜評価装置２０は、このようなウィンナーヒンチンの定理を用いて計算した自己相関画像から、さらに、整列方向（即ち、直線性を有する方向）と垂直で、画面上の座標（０，０）を含む面を切り出して、その切り出したときに得られる関数を求める。ここで、画面上の座標（０，０）を含む面を切り出すのは、照明光量やＣＣＤゲイン等の実験パラメータによって変化する自己相関関数からの値を規格化するために行っている。
【００８０】
このように切り出したときに得られる関数が、上述した整列方向と垂直な方向の自己相関関数Ｒ（τ）に対応する関数となる。
【００８１】
また、ここで、上述したステップＳ１〜Ｓ３は、以下の図１１のステップＳ１１〜Ｓ１４に示すように行ってもよい。
【００８２】
また、このような評価の手順に代えて以下のような評価を行ってもよい。
【００８３】
この評価の処理手順は、図１１のフローチャートに示すように、まず、ポリシリコン膜の表面の画像取り込み処理を行う（ステップＳ１１）。続いて、レーザビームの進行方向（直線性がある方向：ｘ方向）と垂直な方向（周期性がある方向：ｙ方向）の取り込み画像の１ライン分を切り出す（ステップＳ１２）。続いて、この１ラインに関して自己相関関数の計算を行う（ステップＳ１３）。続いて、必要に応じて、これらの作業を数回繰り返し、各ラインの平均化を行う（ステップＳ１４）。
【００８４】
この場合における自己相関関数は、ウィンナーヒンチンの定理を用いて、以下のように求められる。なお、ここでは、具体的に取り込んだ１ライン分の画像情報を“ｌ”としている。
１． 取り込み画像の１ライン“ｌ”に関してのフーリエ変換をする。
：ｆｌ=ｆｏｕｒｉｅｒ（ｌ）
２． フーリエ級数“ｆｌ”を二乗してパワースペクトル“ｐｓｌ”を生成する。
：ｐｓｌ＝｜ｆｌ｜2
３． パワースペクトル“ｐｓｌ”を逆フーリエ変換して２次元の自己相関関数“ａｃｌ”を生成する。
：ａｃｌ＝ｉｎｖｅｒｓｆｏｕｒｉｅｒ（ｐｓｌ）
４． 自己相関関数“ａｃｌ”の絶対値をとり、自己相関関数の実数“ａｃａｌ”を求める。
：ａｃａｌ＝｜ａｃｌ｜ 。
【００８５】
このように生成された自己相関関数ａｃａｌをグラフ上に表すと、図１２及び図１３に示すような関数となる。図１２は、自己相関が高い関数、即ち、ポリシリコン膜の表面空間構造の周期性及び直線性が良いものの自己相関関数である。それに対して、図１３は、自己相関が低い関数、即ち、ポリシリコン膜の表面空間構造の周期性及び直線性が悪いものの自己相関関数である。
【００８６】
これら１ラインの自己相関関数を取り込み画像の全てのラインに関して行い、各自己相関関数の平均化を施す。これが上述した整列方向（すなわち、直線性を有する方向）と垂直な方向の自己相関関数Ｒ（τ）に対応する関数となる。
【００８７】
ポリシリコン膜評価装置２０は、続いて、この得られた関数から、極大ピーク値と、サイドピーク値とを求める。そして、サイドピーク値に対する極大ピーク値の比を求め、この値をＡＣ値とする。
【００８８】
したがって、ＡＣ値は、自己相関が高い画像、即ち、ポリシリコン膜の表面空間構造の周期性及び直線性が良い場合は、極大ピーク値とサイドピーク値との差が大きくなり、その値が大きくなる。それに対して、自己相関が低い画像、即ち、ポリシリコン膜の表面空間構造の周期性及び直線性が悪い場合は、極大ピーク値とサイドピーク値との差が小さくなり、その値が小さくなる。
【００８９】
以上のように、ボトムゲート型ＴＦＴ１では、ポリシリコン膜の表面画像を撮像して、その撮像画像の自己相関関数を求め、ポリシリコン膜の表面空間構造の直線性及び周期性を数値化している。
【００９０】
具体的に、その撮像画像の一例に対するＡＣ値を示すと、図１４に示すようになる。
【００９１】
（３） 次に、上述したように演算した結果得られるＡＣ値と、ポリシリコン膜のグレーンサイズ及びポリシリコン膜に与えられるエネルギーとの関係を説明する。
【００９２】
ＡＣ値は、図１５に示すように、エキシマレーザアニールによりポリシリコン膜に与えられるエネルギーが、あるエネルギーＥB1となったときからその値が比例的に上昇し、あるエネルギーＥTでその値が最大となる。そして、ＡＣ値は、この最大となるエネルギーＥTでピーク値を迎え、その後その値が比例的に減少し、あるエネルギーＥB2でその減少が終了し、その値が最小値となる。このようにＡＣ値は、与えられるエネルギーに対してピーク特性を有している。
【００９３】
このようなＡＣ値のピーク特性を、図３で示したポリシリコン膜のグレーンサイズの変化の特性に重ね合わせてみると、図１６に示すようになる。この図１６に示すように、ＡＣ値のピーク特性を示すグラフの最大値が、ポリシリコン膜のグレーンサイズが適正となるエネルギー範囲内に入ることが分かる。さらに、ＡＣ値が比例的に上昇を開始するエネルギーＥB1が、ポリシリコン膜に与えてグレーンサイズが適正となる許容最低エネルギーＬよりも低くなる。また、ＡＣ値の比例的な減少が停止して最低値となったときのエネルギーＥB2が、ポリシリコン膜の結晶粒径が微結晶化する閾値のエネルギーである許容最大エネルギーＨよりも高くなる。
【００９４】
したがって、このようなピーク特性を有するＡＣ値からポリシリコン膜のグレーンサイズが良好なものであるかどうかを評価する場合には、ＡＣ値が図１６中太線で示した範囲の値に入っているかどうかを判断すればよいこととなる。
【００９５】
（４） このような特性を有するＡＣ値を評価して、ポリシリコン膜が良品であるか否かの検査を行う場合には、例えば、検査対象となる基板のＡＣ値が、許容最低エネルギーＬ或いは許容最大エネルギーＨを与えたときに求められるＡＣLのいずれか高い方の値を閾値として、この閾値よりも大きければ良品であると判断することにより検査が可能である。
【００９６】
また、このような特性を有するＡＣ値を評価して、エキシマレーザアニール装置から出射されるレーザのエネルギ密度を最適に設定する場合には、例えば、エキシマレーザのエネルギ密度を変動させながら、複数個の基板に対してレーザアニール処理を行う。そして、各エネルギ密度に対応させたＡＣ値の特性図を描き、具体的には、図１５に示すような特性図を描き、この特性図から最適なエネルギ密度を求めればよい。
【００９７】
（５） ところで、上述したようにボトムゲート型ＴＦＴでは、ゲート電極３がポリシリコン膜６の下層に位置しているので、レーザアニールを行った場合におけるエネルギーの拡散性が、ガラス基板２上（ソース／ドレイン領域上）のポリシリコン膜６よりも、ゲート電極３上のポリシリコン膜６の方が高くなる。そのため、エキシマレーザアニール装置から与えられるエネルギ密度が同一であっても、ゲート電極３上のポリシリコン膜６と、ガラス基板２上（ソース／ドレイン領域上）のポリシリコン膜６とで、与えられるエネルギーが異なることとなり、その影響からグレーンサイズが双方で異なってしまう。
【００９８】
一般に、エキシマレーザアニール装置によりレーザアニールを行った場合、ゲート電極上に位置するポリシリコン膜と、ガラス基板上（ソース／ドレイン領域上）に位置するポリシリコン膜とで、エネルギ密度を変化させるような制御をすることはできず、同一のエネルギ密度の設定で、一律にエキシマレーザアニールを行うこととなる。
【００９９】
そのため、ボトムゲート型ＴＦＴでは、エキシマレーザのエネルギ密度に対するＡＣ値の特性は、図１７に示すようになり、ガラス基板上（ソース／ドレイン領域上）と、ゲート電極上とで、そのピーク値が異なる位置となってしまう。具体的には、ガラス基板上（ソース／ドレイン領域上）に位置するポリシリコン膜のＡＣ値の方が、ゲート電極上に位置するポリシリコン膜よりも低いエネルギ密度でピーク値を迎えることとなる。
【０１００】
したがって、ＡＣ値を評価して、ポリシリコン膜が良品であるか否かの検査を行う場合、並びに、ＡＣ値を評価してエキシマレーザアニール装置から出射されるエネルギ密度を最適に設定する場合には、この両者（ガラス基板上及びゲート電極上）のポリシリコン膜が良好となるような値とする必要がある。
【０１０１】
また、エキシマレーザのエネルギ密度に対するＡＣ値の特性は、さらに、図１８に示すように、ポリシリコン膜の膜厚が厚い部分と、ポリシリコン膜の膜厚が薄い部分とで、そのピーク値が異なる位置となってしまう。具体的には、膜厚が薄い部分の方が、膜厚が厚い部分の方より、低いエネルギ密度でピーク値を迎えることとなる。
【０１０２】
従って、図１９に示すように、ゲート電極部分における熱拡散と、シリコン膜の膜厚の違いの両者を考慮した場合、ガラス基板上で膜厚が最薄の部分のＡＣ値に基づきエネルギ密度の下限値を設定し、ゲート電極上で膜厚が最厚の部分のＡＣ値に基づきエネルギ密度の上限値を設定すればよい。
【０１０３】
続いて、ボトムゲート型ＴＦＴのポリシリコン膜について、エキシマレーザのエネルギ密度に対するＡＣ値の具体的な実験データの一例を図２０に示す。この図２０に示すように、ＡＣ値は、ゲート電極上とガラス基板上とで異なるピーク値となる特性となる。例えば、この図２０で示した特性図上では、エキシマレーザアニールでのエネルギ密度を３８０ｍＪで設定することが最適であることが分かる。
【０１０４】
（６） 以上のように、ボトムゲート型ＴＦＴに形成されたポリシリコン膜を評価する場合に、ポリシリコン膜表面の空間構造の直線性及び／又は周期性を評価することにより、被破壊で容易にポリシリコンの検査をすることができ、検査工程を製造工程に組み込むことが可能となる。また、この直線性及び／又は周期性を数値化するので、目視検査等によらず数値演算が可能となる。さらに、数値化を行って評価を行うので、そのため自動検査が可能となり、また、高い精度で客観的な検査を行うことができる。また、検査結果をアニール処理工程にフィードバックして、製造する薄膜トランジスタの歩留まりを高くすることができる。
なお、以上ポリシリコン膜を撮像する装置として、波長２６６ｎｍの紫外光レーザを用いた顕微鏡装置を適用していたが、ポリシリコン膜の表面空間構造の直線性及び／又は周期性を評価するための元画像を撮像する装置は、このような装置に限られない。例えば、ＳＥＭにより観察した画像に基づいて、ポリシリコン膜の表面空間構造の直線性及び／周期性を評価しても良い。例えば、図２１に示すように、紫外光レーザを用いた顕微鏡装置（ＤＵＶ）で撮像した画像に基づきＡＣ値を求めた場合の特性と、ＳＥＭで撮像した画像に基づきＡＣ値を求めた場合の特性とを比較すると、ＳＥＭの方がより精彩な画像となるため相対的にＡＣ値が低くなるもの、その特性を示す曲線はほぼ同一となることが分かる。
【０１０５】
また、直線性及び／周期性を数値化する手法として自己相関関数を用いた例を詳細に説明したが、数値化の手法もこの自己相関関数を用いた例に限られない。
【０１０６】
また、ＴＦＴを製造する場合、ポリシリコン膜の下層に形成されるものとして、ゲート電極の他に、例えば、ＴＥＧ（Test Element Group）やＣｓ（蓄積容量）といった金属パターン部が形成される場合もある。この金属パターン部上でもゲート電極上と同様な熱拡散状態となる。このことから、ゲート電極のみならずこのような金属パターン部に対してもＡＣ値等を算出してもよい。
【０１０７】
ボトムゲート型ＴＦＴの製造プロセスにおける具体的な適用例
つぎに、ボトムゲート型ＴＦＴの製造プロセスに上記ポリシリコン膜評価装置２０を適用した具体的な適用例について説明する。
【０１０８】
まず、図２２に示すような、ボトムゲート型ＴＦＴのポリシリコン膜の撮像画像から得られたＡＣ値を評価して、その評価結果をエキシマレーザアニール装置にフィードバックし、このエキシマレーザアニール装置３０から出射されるエネルギ密度を最適に設定する適用例について説明する。
【０１０９】
エキシマレーザアニール装置は、上述したようにエネルギ密度の設定値に対して、実際のエネルギ密度の変動が比較的に大きい。出力されるレーザのエネルギ密度は、ガウス分布的な特性を示しばらつきが生じ、所定のエネルギ密度設定値に対してある程度のばらつきが生じる。これに対して、ボトムゲート型ＴＦＴの場合、ポリシリコン膜に与えられるエネルギーの製造マージン（この範囲より外のエネルギーが与えられた場合には不良品となるエネルギー範囲）は、そのばらつきに対して相対的に大きな値となる。
【０１１０】
したがって、図２３に示すように、ポリシリコン膜の製造マージンの中心位置がエネルギ密度の設定値の最適値となり、この最適値にレーザのエネルギ密度が設定してあれば、レーザのエネルギ密度が変動したとしてもポリシリコン膜に与えられるエネルギーは製造マージン内に入ることとなり、高い歩留まりを得ることができる。しかしながら、図２４に示すように、エネルギ密度の設定値が、製造マージンの最適値に設定されていない場合には、エネルギ密度が変動すると、ポリシリコン膜に与えられるエネルギーが製造マージンから外れる場合が多く、歩留まりが低くなってしまう。
【０１１１】
そのため、本適用例は、ボトムゲート型ＴＦＴのＡＣ値のピーク特性を利用して、以下のように、エキシマレーザアニール装置から出力されるレーザのエネルギ密度を最適値に設定する。
【０１１２】
まず、本適用例では、ポリシリコン膜を形成した複数枚の基板を製造する。このとき、各基板毎にエキシマレーザアニール装置のエネルギ密度の設定を変化させ、レーザアニール処理を行う。
【０１１３】
そして、さらに、各位置でのポリシリコン膜の膜厚を求め、膜厚が最も厚い部分にあるゲート電極上のＡＣ値と、膜厚が最も薄い部分にあるガラス基板上のＡＣ値とを求める。
【０１１４】
すると、図２５に示すような、ＡＣ値のピーク曲線をグラフ上に描くことができる。
【０１１５】
このようなＡＣ値のピーク曲線を描くと、ゲート電極上とガラス基板上ともに良好なグレーンサイズを得られるエネルギ密度の許容範囲（ポリシリコン膜の製造マージン）を求めることができる。具体的には、製造マージンの下位限界のエネルギ密度は、ゲート電極上（最厚）のポリシリコン膜に与えられるエネルギーの最低許容エネルギー（Ｌ）に対応したレーザのエネルギ密度、具体的には、図２５に示したゲート電極上のＡＣ値の太線で描いた部分の左端のエネルギ密度（ＭＯ（Ｌ））となる。また、製造マージンの上位限界のエネルギ密度は、ガラス基板上（最薄）のポリシリコン膜に与えられるエネルギーの最高許容エネルギー（Ｈ）に対応したエネルギ密度、具体的には、図２５に示したガラス基板上のＡＣ値の太線で描いた部分の右端のエネルギ密度（Ｇ（Ｈ））となる。
【０１１６】
そして、このように求めた製造マージンの中間値を求め、この中間値におけるエネルギ密度を最適値として設定する。
【０１１７】
以上のようにＡＣ値を求めて、製造マージンを求め、この製造マージンを最適値として設定することによって、ボトムゲート型ＴＦＴの歩留まりを高くすることができる。
【０１１８】
ここで、以上のような製造マージンを評価するにあたり、下式に示すような、膜厚が最薄の部分にあるガラス基板上から算出されたＡＣ値と、膜厚が最厚の部分にあるゲート電極上から算出されたＡＣ値との差分値を、ポリシリコン膜を評価するための評価値として用いる。この評価値を制御パラメータ（Rating）というものとする。
Rating=ゲート電極のAC値（最厚部分）−ガラス基板のAC値（最薄部分）
この制御パラメータ（Rating）は、図２６に示すように、ゲート電極のＡＣＡＣ値とガラス基板のＡＣ値とが一致するレーザのエネルギ密度のときに、値が０となり、この０値を中心として、レーザのエネルギ密度が少ないときには値がマイナスとなり、レーザのエネルギ密度が多いときには値がプラスとなる。
【０１１９】
そして、この制御パラメータ（Rating）に基づき、製造マージンの下位限界及び上位限界を定めることができる。
【０１２０】
また、この制御パラメータ（Rating）に対する不良発生率等をグラフ等にとることによって、制御パラメータ（Rating）の最適値を求めることができ、精度よく出力するレーザのエネルギ密度を設定することが可能となる。
【０１２１】
以上のように制御パラメータ（Rating）によって、ポリシリコン膜表面の空間構造を表すことによって、精度よく出力するレーザのエネルギ密度の制御値を設定することができる。
【０１２２】
また、この制御パラメータ（Rating）は、出力するレーザのエネルギ密度の設定のみならず、ポリシリコン膜の良否判定をするために用いることも可能である。
【０１２３】
なお、以上制御パラメータ（Rating）によって、エネルギ密度の設定値を算出し、それをエキシマレーザアニール装置にフィードバックする例を上げたが、ポリシリコン膜の膜厚によっても製造マージンを制御することが可能である。すなわち、製造マージンに対してエネルギ密度の設定が大きい場合には、ポリシリコン膜の膜厚を厚くすればよく、反対に、製造マージンに対してエネルギ密度の設定値が小さい場合には、ポリシリコン膜の膜厚を薄くすればよい。
【０１２４】
【発明の効果】
本発明にかかる薄膜トランジスタ製造システム及び方法では、レーザアニール装置により形成したポリシリコン膜の表面の空間構造の評価数値を求め、金属パターン上の評価数値と金属パターン以外の場所の評価数値の差分値を算出し、この差分値を制御パラメータとしてレーザアニール装置のレーザのエネルギ密度又は上記ポリシリコン膜の膜厚を設定する。
【０１２５】
このことからこの薄膜トランジスタ製造システム及び方法では、レーザアニール装置から出射されるレーザのパワーの設定を最適とすることができ、薄膜トランジスタの歩留まりを高くすることができる。
【０１２６】
本発明にかかるポリシリコン評価方法では、レーザアニール処理により形成したポリシリコン膜の表面の空間構造の評価数値を求め、金属パターン上の評価数値と金属パターン以外の場所の評価数値の差分値から、ポリシリコン膜の状態を評価する。
【０１２７】
このことからこのポリシリコン評価方法では、ポリシリコンを非破壊で容易に評価することができ、また、目視検査等によらず数値演算が可能となるので、自動評価が可能となり、さらに、高い精度で客観的な評価を行うことができる。
【０１２８】
本発明にかかるポリシリコン検査装置では、レーザアニール処理により形成したポリシリコン膜の表面の空間構造の評価数値を求め、金属パターン上の評価数値と金属パターン以外の場所の評価数値の差分値から、ポリシリコン膜の状態を評価する。
【０１２９】
このことからこのポリシリコン検査装置では、ポリシリコンを非破壊で容易に評価することができ、また、目視検査等によらず数値演算が可能となるので、自動評価が可能となり、さらに、高い精度で客観的な評価を行うことができる。
【図面の簡単な説明】
【図１】ボトムゲート型ＴＦＴの模式的な断面構成を説明する図である。
【図２】ポリシリコン膜を形成したのちのボトムゲート型ＴＦＴの断面構造を説明するための図である。
【図３】ポリシリコン膜のグレーンサイズと、エキシマレーザアニールで与えられるエネルギーとの関係を説明するための図である。
【図４】出力するレーザのエネルギ密度を最適値としてエキシマレーザアニールを行ったときのポリシリコン膜の膜表面の画像と、最適値よりも少ないパワーとしたときのポリシリコン膜の膜表面の画像と、最適値よりも大きいパワーとしたときのポリシリコン膜の膜表面の画像とを説明するための図である。
【図５】直線性および周期性があるポリシリコン膜の撮像画像を模式的に表した図である。
【図６】直線性および周期性がないポリシリコン膜の撮像画像を模式的に表した図である。
【図７】本発明の実施の形態のポリシリコン膜の評価装置の構成図である。
【図８】ポリシリコン膜の評価手順を説明するためのフローチャートである。
【図９】周期性が高い場合の自己相関関数を説明するための図である。
【図１０】周期性が低い場合の自己相関関数を説明するための図である。
【図１１】ポリシリコン膜の他の評価手順を説明するためのフローチャートである。
【図１２】上記他の評価手順で評価した場合の周期性が高い場合の自己相関画像を説明するための図である。
【図１３】上記他の評価手順で評価した場合の周期性が低い場合の自己相関画像を説明するための図である。
【図１４】具体的な撮像画像に対する求められたＡＣ値の特性を説明する図である。
【図１５】ポリシリコン膜に与えられるエネルギーに対する自己相関値の特性を説明するための図である。
【図１６】ポリシリコン膜に与えられるエネルギーに対するＡＣ値及びグレーンサイズの特性を説明するための図である。
【図１７】ボトムゲート型ＴＦＴにおけるエキシマレーザのエネルギ密度に対するＡＣ値の特性を説明するための図である。
【図１８】ポリシリコン膜の膜厚が厚い部分と、ポリシリコン膜の膜厚が薄い部分とのエキシマレーザのエネルギ密度に対するＡＣ値の特性を説明するための図である。
【図１９】ポリシリコン膜の膜厚が厚い部分とポリシリコン膜の膜厚が薄い部分とを考慮した場合のボトムゲート型ＴＦＴにおけるエキシマレーザのエネルギ密度の製造マージンを説明するための図である。
【図２０】ボトムゲート型ＴＦＴのポリシリコン膜について、エキシマレーザのエネルギ密度に対するＡＣ値の具体的な実験データの一例を説明するための図である。
【図２１】紫外光レーザを用いた顕微鏡装置（ＤＵＶ）で撮像した画像に基づきＡＣ値を求めた場合の特性と、ＳＥＭで撮像した画像に基づきＡＣ値を求めた場合の特性とを比較して説明するための図である。
【図２２】ボトムゲート型ＴＦＴの製造プロセスにポリシリコン膜評価装置を適用した具体的な適用例（ＥＱＣ）の構成を説明するための図である。
【図２３】ポリシリコン膜に与えられるエネルギーの製造マージンと、エキシマレーザのエネルギ密度の変動との関係を説明するための図である（最適にエネルギ密度が設定されている場合）。
【図２４】ポリシリコン膜に与えられるエネルギーの製造マージンと、エキシマレーザのエネルギ密度の変動との関係を説明するための図である（最適にレーザのエネルギ密度が設定されていない場合）。
【図２５】ポリシリコン膜の膜厚が厚い部分とポリシリコン膜の膜厚が薄い部分とを考慮した場合のボトムゲート型ＴＦＴの製造マージンとレーザのエネルギ密度との関係の一例を示す図である。
【図２６】制御パラメータ（Rating）について説明するための図である。
【符号の説明】
１ ボトムゲート型ＴＦＴ、２ ガラス基板、３ ゲート電極、４ 第１のゲート絶縁膜、５ 第２のゲート絶縁膜、６ ポリシリコン膜、２０ ポリシリコン膜評価装置、３０ エキシマレーザアニール装置

Claims (14)

  1. 絶縁体からなる基板の表面上に選択的に金属パターンを形成し、上記金属パターンを形成した基板上にアモルファスシリコン膜を成膜する成膜装置と、
    上記アモルファスシリコン膜の表面に対してレーザ光を照射して、チャネル層となるポリシリコン膜を生成するアニール処理を実行するレーザアニール装置と、
    上記レーザアニール装置によって生成されたポリシリコン膜の厚さを求める膜厚算出手段と、上記ポリシリコン膜の表面に上記レーザ光が照射されたレーザ光の照射領域の移動によって形成される複数の線分を含む各ポリシリコンの結晶粒界の画像を、上記ポリシリコン膜に対して上記基板とは反対側から撮像する観察手段と、上記観察手段により撮像された結晶粒界の画像をフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて上記各結晶粒界が上記レーザ光の走査方向と平行な方向に一定の間隔で並んでいるかを示す度合を数値化した評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定し、当該判定の結果、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいる場合に、上記ポリシリコン膜が良品であると評価し、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいない場合に、上記ポリシリコン膜が不良品であると評価する第１の評価処理を実行するポリシリコン評価手段と、上記膜厚算出手段によって求められたポリシリコン膜の厚さが一番薄い部位と、上記膜厚算出手段によって求められたポリシリコン膜の厚さが一番厚い部位とで各々算出した評価指標値の差分を用いて、上記ポリシリコンの所定のグレーンサイズが得られるエネルギ密度の許容範囲の上限値と下限値とを算出し、上記レーザアニール装置が実行するアニール処理時に上記アモルファスシリコン膜の表面に対して照射するレーザ光のエネルギ密度を、算出したエネルギ密度の上限値と下限値とで規定されるエネルギ密度の許容範囲に含まれる値に設定するエネルギ密度設定手段と、上記エネルギ密度設定手段によって設定されたエネルギ密度の許容範囲に関するデータを上記レーザアニール装置にフィードバックするフィードバック手段とを備えるポリシリコン検査装置とを備え、
    上記レーザアニール装置は、
    アニール処理時にアモルファスシリコン膜の表面に対して照射するレーザ光のエネルギ密度を上記ポリシリコン検査装置によって設定されたエネルギ密度の許容範囲内の値となるように制御する薄膜トランジスタ製造システム。
  2. 上記ポリシリコン検査装置のポリシリコン評価手段は、検査対象となるポリシリコン膜が形成された基板に対して算出された評価指標値が、許容最低エネルギを有するレーザ光をアモルファスシリコンに対して照射した場合に算出される評価指標値、及び許容最大エネルギを有するレーザ光をアモルファスシリコンに対して照射した場合に算出される評価指標値のいずれか高い方の値よりも大きい値である場合に、ポリシリコン膜が形成された基板を良品であると判断する第２の評価処理を実行する請求項１に記載の薄膜トランジスタ製造システム。
  3. 上記ポリシリコン検査装置のポリシリコン評価手段は、
    上記観察手段により撮像された結晶粒界の画像と、上記画像を任意の方向にスライドさせた結晶粒界の画像とをフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて、当該自己相関関数のピーク値とサイドピーク値とを算出し、算出したピーク値とサイドピーク値との比を評価指標値とし、当該評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定する請求項１に記載の薄膜トランジスタ製造システム。
  4. 上記ポリシリコン検査装置のポリシリコン評価手段は、
    上記観察手段によって撮像された画像を規格化し、規格化された画像の上記レーザ光の走査方向と平行な方向に、規格化された画像内の全ての画素の値を足し合わせて変調度を算出することによって得られた変調度を評価指標値とし、当該評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定する請求項１に記載の薄膜トランジスタ製造システム。
  5. 上記ポリシリコン検査装置のポリシリコン評価手段は、
    上記観察手段によって撮像された画像を規格化し、規格化された画像を、２次元フーリエ変換し、任意の周波数成分の強度をとることによって得られた強度を評価指標値とし、当該評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定する請求項１に記載の薄膜トランジスタ製造システム。
  6. 絶縁体からなる基板の表面上に選択的に金属パターンを形成し、しかる後、上記金属パターンを形成した基板上にアモルファスシリコン膜を成膜する成膜工程と、
    上記アモルファスシリコン膜の表面に対してレーザ光を照射して、チャネル層となるポリシリコン膜を生成するアニール処理を実行するレーザアニール工程と、
    上記レーザアニール工程で生成されたポリシリコン膜の厚さを求める膜厚算出工程と、
    上記ポリシリコン膜の表面に上記レーザ光が照射されたレーザ光の照射領域の移動によって形成される複数の線分を含む各ポリシリコンの結晶粒界の画像を、上記ポリシリコン膜に対して上記基板とは反対側から撮像する撮像工程と、
    上記撮像工程により撮像された結晶粒界の画像をフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて上記各結晶粒界が上記レーザ光の走査方向と平行な方向に一定の間隔で並んでいるかを示す度合を数値化した評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定し、当該判定の結果、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいる場合に、上記ポリシリコン膜が良品であると評価し、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいない場合に、上記ポリシリコン膜が不良品であると評価するポリシリコン評価工程と、
    上記膜厚算出工程で求められたポリシリコン膜の厚さが一番薄い部位と、上記膜厚算出工程で求められたポリシリコン膜の厚さが一番厚い部位とで各々算出した評価指標値の差分を用いて、上記ポリシリコンの所定のグレーンサイズが得られるエネルギ密度の許容範囲の上限値と下限値とを算出し、上記レーザアニール工程で実行するアニール処理時に上記アモルファスシリコン膜の表面に対して照射するレーザー光のエネルギ密度を算出したエネルギ密度の上限値と下限値とで規定されるエネルギ密度の許容範囲に含まれる値に設定するエネルギ密度設定工程と、
    上記エネルギ密度設定工程で設定されたエネルギ密度となるようにアニール処理時にアモルファスシリコン膜の表面に対して照射するレーザ光のエネルギ密度を制御するエネルギ密度調整工程とを含む薄膜トランジスタの製造方法。
  7. 上記ポリシリコン評価工程では、
    上記撮像工程で撮像された結晶粒界の画像と、上記画像を任意の方向にスライドさせた結晶粒界の画像とをフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて、当該自己相関関数のピーク値とサイドピーク値とを算出し、算出したピーク値とサイドピーク値との比を評価指標値とし、当該評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定する請求項６に記載の薄膜トランジスタの製造方法。
  8. 上記成膜工程では、
    上記エネルギ密度設定工程で設定されたエネルギ密度の許容範囲に対して上記レーザアニール工程で実行されているアニール処理時に上記アモルファスシリコン膜の表面に対して照射されるレーザ光のエネルギ密度の設定が大きい場合には、ポリシリコン膜の厚さを現状の厚さよりも厚くするように、上記ポリシリコン検査装置によって算出されたエネルギ密度の許容範囲に対して上記レーザアニール装置によって実行されているアニール処理時に上記アモルファスシリコン膜の表面に対して照射されるレーザ光のエネルギ密度の設定値が小さい場合には、ポリシリコン膜の厚さを現状の厚さよりも薄くするように、アモルファスシリコン膜の厚さを制御する請求項６又は７に記載の薄膜トランジスタの製造方法。
  9. 選択的に金属パターンが形成された絶縁体からなる基板の表面上に成膜されたアモルファスシリコン膜の表面に対して、レーザ光が照射されることによって生成されたチャネル層となるポリシリコン膜の厚さを求める膜厚算出工程と、
    上記ポリシリコン膜の表面に上記レーザ光が照射されたレーザ光の照射領域の移動によって形成される複数の線分を含む各ポリシリコンの結晶粒界の画像を、上記ポリシリコン膜に対して上記基板とは反対側から撮像する撮像工程と、
    上記撮像工程により撮像された結晶粒界の画像をフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて上記各結晶粒界が上記レーザ光の走査方向と平行な方向に一定の間隔で並んでいるかを示す度合を数値化した評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定し、当該判定の結果、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいる場合に、上記ポリシリコン膜が良品であると評価し、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいない場合に、上記ポリシリコン膜が不良品であると評価するポリシリコン評価工程と、
    上記膜厚算出工程で求められたポリシリコン膜の厚さが一番薄い部位と、上記膜厚算出工程で求められたポリシリコン膜の厚さが一番厚い部位とで各々算出した評価指標値の差分を用いて、上記ポリシリコンの所定のグレーンサイズが得られるエネルギ密度の許容範囲の上限値と下限値とを算出し、上記レーザアニール工程で実行するアニール処理時に上記アモルファスシリコン膜の表面に対して照射するレーザー光のエネルギ密度を算出したエネルギ密度の上限値と下限値とで規定されるエネルギ密度の許容範囲に含まれる値に設定するエネルギ密度設定工程とを含むポリシリコン評価方法。
  10. 選択的に金属パターンが形成された絶縁体からなる基板の表面上に成膜されたアモルファスシリコン膜の表面に対して、レーザ光が照射されることによって生成されたチャネル層となるポリシリコン膜の厚さを求める膜厚算出手段と、
    上記ポリシリコン膜の表面に上記レーザ光が照射されたレーザ光の照射領域の移動によって形成される複数の線分を含む各ポリシリコンの結晶粒界の画像を、上記ポリシリコン膜に対して上記基板とは反対側から撮像する観察手段と、
    上記観察手段により撮像された結晶粒界の画像をフーリエ変換し、フーリエ変換して得られたフーリエ級数を２乗してパワースペクトルを算出し、得られたパワースペクトルを逆フーリエ変換して求めた自己相関関数を用いて上記各結晶粒界が上記レーザ光の走査方向と平行な方向に一定の間隔で並んでいるかを示す度合を数値化した評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定し、当該判定の結果、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいる場合に、上記ポリシリコン膜が良品であると評価し、上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいない場合に、上記ポリシリコン膜が不良品であると評価する第１の処理を実行するポリシリコン評価手段と、
    上記膜厚算出手段によって求められたポリシリコン膜の厚さが一番薄い部位と、上記膜厚算出手段によって求められたポリシリコン膜の厚さが一番厚い部位とで各々算出した評価指標値の差分を用いて、上記ポリシリコンの所定のグレーンサイズが得られるエネルギ密度の許容範囲の上限値と下限値とを算出し、上記レーザアニール装置が実行するアニール処理時に上記アモルファスシリコン膜の表面に対して照射するレーザー光のエネルギ密度を算出したエネルギ密度の許容範囲に含まれる値に設定するエネルギ密度設定手段と
    を備えるポリシリコン検査装置。
  11. 上記ポリシリコン評価手段は、検査対象となるポリシリコン膜が形成された基板に対して算出された評価指標値が、許容最低エネルギーを有するレーザ光をアモルファスシリコンに対して照射した場合に算出される評価指標値、及び許容最大エネルギーを有するレーザ光をアモルファスシリコンに対して照射した場合に算出される評価指標値のいずれか高い方の値よりも大きい値である場合に、ポリシリコン膜が形成された基板を良品であると判断する第２の評価処理を実行する請求項１０に記載のポリシリコン検査装置。
  12. 上記エネルギ密度設定手段によって設定されたエネルギ密度を外部に出力する出力手段を更に備えた請求項１０又は１１に記載のポリシリコン検査装置。
  13. 上記ポリシリコン評価手段は、
    上記観察手段によって撮像された画像を規格化し、規格化された画像の上記レーザ光の走査方向と平行な方向に、規格化された画像内の全ての画素の値を足し合わせて変調度を算出することによって得られた変調度を評価指標値とし、当該評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定する請求項１0乃至１２の何れか１項に記載のポリシリコン検査装置。
  14. 上記ポリシリコン評価手段は、
    上記観察手段によって撮像された画像を規格化し、規格化された画像を、２次元フーリエ変換し、任意の周波数成分の強度をとることによって得られた強度を評価指標値とし、当該評価指標値に基づいて上記レーザ光の走査方向と平行な方向に一定の間隔で上記各結晶粒界が並んでいるかを判定する請求項１0乃至１２の何れか１項に記載のポリシリコン検査装置。
JP2000227807A 2000-07-27 2000-07-27 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 Expired - Fee Related JP4556302B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000227807A JP4556302B2 (ja) 2000-07-27 2000-07-27 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
TW090117829A TW498555B (en) 2000-07-27 2001-07-20 System for manufacturing a thin-film transistor, method of manufacturing a thin-film transistor, method of evaluating polysilicon, and apparatus for inspecting polysilicon
EP01306383A EP1176636B1 (en) 2000-07-27 2001-07-25 System for manufacturing a thin-film transistor, method of manufacturing a thin-film transistor, method of evaluationg polysilicon, and apparatus for inspecting polysilicon
US09/912,713 US6555423B2 (en) 2000-07-27 2001-07-25 Method of manufacturing a thin film transistor and a method of evaluating a polysilicon film
DE60144545T DE60144545D1 (de) 2000-07-27 2001-07-25 Herstellungssystem und Methode eines Dünnschicht-Transistors, Polysilizium-Untersuchungsmethode und Apparat
KR1020010045109A KR100792538B1 (ko) 2000-07-27 2001-07-26 박막트랜지스터 제조를 위한 시스템, 박막트랜지스터제조방법, 다결정실리콘 평가방법과, 다결정실리콘 검사를위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000227807A JP4556302B2 (ja) 2000-07-27 2000-07-27 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置

Publications (3)

Publication Number Publication Date
JP2002043383A JP2002043383A (ja) 2002-02-08
JP2002043383A5 JP2002043383A5 (ja) 2007-06-21
JP4556302B2 true JP4556302B2 (ja) 2010-10-06

Family

ID=18721207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000227807A Expired - Fee Related JP4556302B2 (ja) 2000-07-27 2000-07-27 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置

Country Status (6)

Country Link
US (1) US6555423B2 (ja)
EP (1) EP1176636B1 (ja)
JP (1) JP4556302B2 (ja)
KR (1) KR100792538B1 (ja)
DE (1) DE60144545D1 (ja)
TW (1) TW498555B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490802B (en) * 2000-01-07 2002-06-11 Sony Corp Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP4715016B2 (ja) * 2001-02-15 2011-07-06 ソニー株式会社 ポリシリコン膜の評価方法
JP4061062B2 (ja) * 2001-12-13 2008-03-12 ローム株式会社 半導体発光素子の製法および酸化炉
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7005601B2 (en) * 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
KR100916656B1 (ko) * 2002-10-22 2009-09-08 삼성전자주식회사 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
KR101041066B1 (ko) * 2004-02-13 2011-06-13 삼성전자주식회사 실리콘 결정화 방법, 이를 이용한 실리콘 결정화 장치,이를 이용한 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 이용한 표시장치
JP2007003352A (ja) * 2005-06-23 2007-01-11 Sony Corp ポリシリコン膜の結晶状態検査装置、これを用いたポリシリコン膜の結晶状態検査方法及び薄膜トランジスタの製造システム
JP5316846B2 (ja) * 2008-08-01 2013-10-16 Ｎｌｔテクノロジー株式会社 多結晶薄膜の粒径均一性の判定装置及びレーザ照射装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
WO2015081072A1 (en) * 2013-11-26 2015-06-04 Applied Materials Israel, Ltd. System and method for forming a sealed chamber
SG10201605683WA (en) * 2015-07-22 2017-02-27 Ultratech Inc High-efficiency line-forming optical systems and methods using a serrated spatial filter
US10690593B2 (en) 2015-11-13 2020-06-23 Horiba, Ltd. Sample analyzer and recording medium recording sample analysis program
DE102020120887B4 (de) 2020-08-07 2022-05-12 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Verfahren zum erfassen einer einhängeposition eines auflagestegs und flachbettwerkzeugmaschine

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1096696A (ja) * 1996-09-25 1998-04-14 Mitsubishi Heavy Ind Ltd 対象物にあるむらの検査方法および装置
JPH10312962A (ja) * 1997-05-13 1998-11-24 Nec Corp 多結晶シリコン薄膜の形成方法および多結晶シリコン薄膜トランジスタ
JPH1117191A (ja) * 1997-06-19 1999-01-22 Sony Corp 薄膜トランジスタの製造方法
JP2000122088A (ja) * 1998-10-14 2000-04-28 Toshiba Corp 液晶表示装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02277244A (ja) * 1989-04-19 1990-11-13 Hitachi Ltd 半導体装置の製造方法
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
US5864394A (en) 1994-06-20 1999-01-26 Kla-Tencor Corporation Surface inspection system
JP2638554B2 (ja) * 1995-03-16 1997-08-06 日本電気株式会社 表面モニター方法、表面積測定方法、半導体装置の製造装置及び方法
WO1997023806A1 (fr) 1995-12-26 1997-07-03 Seiko Epson Corporation Substrat de matrice active, son procede de fabrication, affichage a cristaux liquides et equipement electronique
US5825498A (en) 1996-02-05 1998-10-20 Micron Technology, Inc. Ultraviolet light reflectance method for evaluating the surface characteristics of opaque materials
US5773329A (en) * 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing
JP3156776B2 (ja) * 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1096696A (ja) * 1996-09-25 1998-04-14 Mitsubishi Heavy Ind Ltd 対象物にあるむらの検査方法および装置
JPH10312962A (ja) * 1997-05-13 1998-11-24 Nec Corp 多結晶シリコン薄膜の形成方法および多結晶シリコン薄膜トランジスタ
JPH1117191A (ja) * 1997-06-19 1999-01-22 Sony Corp 薄膜トランジスタの製造方法
JP2000122088A (ja) * 1998-10-14 2000-04-28 Toshiba Corp 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
US6555423B2 (en) 2003-04-29
US20020110962A1 (en) 2002-08-15
EP1176636B1 (en) 2011-05-04
DE60144545D1 (de) 2011-06-16
KR20020010525A (ko) 2002-02-04
TW498555B (en) 2002-08-11
JP2002043383A (ja) 2002-02-08
EP1176636A2 (en) 2002-01-30
KR100792538B1 (ko) 2008-01-09
EP1176636A3 (en) 2006-01-18

Similar Documents

Publication Publication Date Title
JP4715016B2 (ja) ポリシリコン膜の評価方法
JP4556302B2 (ja) 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
JP4586266B2 (ja) 薄膜トランジスタ製造システム及び物体表面の評価装置
JP5188718B2 (ja) 表示装置の製造方法
US6933185B2 (en) Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP4016504B2 (ja) 半導体膜の製造方法及びアニール装置
JP4556266B2 (ja) ポリシリコン評価方法、ポリシリコン検査装置、薄膜トランジスタ製造方法、及び、アニール処理装置
JP4631116B2 (ja) 薄膜トランジスタ製造方法
JP4774598B2 (ja) ポリシリコン評価装置及び薄膜トランジスタ製造システム
JP4770027B2 (ja) ポリシリコン評価方法並びに薄膜トランジスタ製造システム及び方法
JP4572436B2 (ja) 薄膜トランジスタ製造方法
JP2003133560A (ja) 薄膜トランジスタの製造方法
JP4664512B2 (ja) レーザアニール方法
JP4770028B2 (ja) ポリシリコン評価装置及び薄膜トランジスタ製造システム
JP2008177476A (ja) 半導体評価方法、半導体評価装置、半導体デバイス製造方法、および半導体デバイス製造装置
JP2010182841A (ja) 半導体薄膜の形成方法および半導体薄膜の検査装置
JP3954488B2 (ja) 結晶膜の検査方法および検査装置
JP2004063504A (ja) 結晶膜の検査方法および検査装置
JP2005003566A (ja) 結晶膜の検査方法および検査装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees