JP4550957B2

JP4550957B2 - 光検出装置

Info

Publication number: JP4550957B2
Application number: JP32427099A
Authority: JP
Inventors: 誠一郎水野; 洋夫山本
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1999-11-15
Filing date: 1999-11-15
Publication date: 2010-09-22
Anticipated expiration: 2019-11-15
Also published as: JP2001141562A

Description

【０００１】
【発明の属する技術分野】
本発明は、受光した光の光量に応じた信号をデジタル信号として出力する光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、受光した光の光量に応じた電流信号を出力する受光素子と、この受光素子から出力された電流信号に応じて電荷を蓄積して該電荷の量に応じた積分信号を出力する積分回路と、を備えている。この光検出装置を用いれば、積分回路から出力される積分信号に基づいて、受光素子が受光した光の光量を求めることができる。また、光検出装置は、積分回路から出力される積分信号（アナログ信号）をＡ／Ｄ変換回路によりＡ／Ｄ変換して、デジタル信号を出力する場合がある。このような光検出装置は、光検出のダイナミックレンジ（デジタル信号のビット数）を大きくすることが課題の１つとされている。
【０００３】
例えば、特開平５−２１５６０７号公報に開示された光検出装置は、Δ変調方式を採用してダイナミックレンジの向上を図っている。この光検出装置は、積分回路の後段に設けられた比較回路により積分信号の値と基準電圧値とを大小比較して、前者が後者より大きいと判断されたときには、受光素子から積分回路に入力する電荷をダンプするとともに、この事象を計数する。そして、この計数値（デジタル信号）に基づいて、受光素子が受光した光の光量を求めるものである。
【０００４】
また、特開平９−２９８６９０号公報に開示された光検出装置は、ΣΔ変調方式を採用してダイナミックレンジの向上を図っている。この光検出装置は、積分回路の後段に設けられた比較回路により積分信号の値と基準電圧値とを大小比較して、両者が等しくなるように、受光素子から出力される電流信号に基づいて積分回路に蓄積される電荷に対して一定量の電荷を加算または減算するとともに、この一定量の電荷を加算する事象を計数する。そして、この計数値（デジタル信号）に基づいて、受光素子が受光した光の光量を求めるものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の何れの従来技術も以下のような問題点を有している。すなわち、積分回路に蓄積される電荷をダンプする為に用いられるスイッチング回路の動作時にスイッチングノイズが生じ易いことから、光検出精度が悪く、微弱光の光量を検出するのには適していない。積分回路に蓄積される電荷をダンプする為に必要な回路の規模が大きく、したがって、コストが高く、また、消費電力が大きい。
【０００６】
本発明は、上記問題点を解消する為になされたものであり、光検出のダイナミックレンジが大きく、光検出精度が優れ、回路規模が小さい光検出装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る第１の光検出装置は、(1) 受光した光の光量に応じた電流信号を出力する受光素子と、(2) 受光素子から出力された電流信号に応じて電荷を容量素子に蓄積して、その容量素子に蓄積された電荷の量に応じた積分信号を出力するとともに、外部から入力される制御信号に基づいて容量素子に蓄積されている電荷をリセットし、当該リセット状態であるときにリセットレベルを示す第１基準電圧値を積分信号として出力する積分回路と、(3) 積分信号の値と第２基準電圧値とを大小比較して、積分信号の値が第２基準電圧値以上であれば、その旨を示す飽和信号を出力する比較回路と、(4) 飽和信号に基づいて、積分信号の値が第２基準電圧値以上であるときに、積分回路の容量素子に蓄積されている電荷を相殺するだけの一定量の電荷を該容量素子に注入することで、積分回路の容量素子に蓄積されている電荷をリセットするリセット手段と、(5) 飽和信号に基づいて、積分信号の値が第２基準電圧値以上となった事象を計数して、その計数値を第１のデジタル信号として出力する計数回路と、(6) 第２基準電圧値から第１基準電圧値を減算して得られる第３基準電圧値をＡ／Ｄ変換レンジとして積分信号をＡ／Ｄ変換して、そのＡ／Ｄ変換の結果を第１のデジタル信号より下位のビットの第２のデジタル信号として出力するＡ／Ｄ変換回路と、を備えることを特徴とする。
さらに、リセット手段は、リセット用容量素子を含み、飽和信号に基づいて、積分信号の値が第２基準電圧値に達する前にリセット用容量素子に上記一定量の電荷を蓄積しておき、積分信号の値が第２基準電圧値以上となったときにリセット用容量素子に蓄積されていた上記一定量の電荷を積分回路の容量素子に注入することを特徴とする。
【０００８】
この光検出装置によれば、受光した光の光量に応じて受光素子より出力された電流信号は積分回路に入力し、この積分回路では、その電流信号に応じた電荷が容量素子に蓄積され、その容量素子に蓄積された電荷の量に応じた積分信号が出力される。また、この積分回路では、外部から入力される制御信号に基づいて容量素子に蓄積されている電荷がリセットされて、当該リセット状態であるときにリセットレベルを示す第１基準電圧値が積分信号として出力される。比較回路では、積分回路から出力された積分信号の値と第２基準電圧値とが大小比較され、積分信号の値が第２基準電圧値以上であれば、その旨を示す飽和信号が出力される。そして、リセット手段により、比較回路から出力される飽和信号に基づいて、積分信号の値が第２基準電圧値以上であるときに、積分回路の容量素子に蓄積されている電荷を相殺するだけの電荷が該容量素子に注入されることで、積分回路の容量素子に蓄積されている電荷がリセットされる。計数回路により、この飽和信号に基づいて、積分信号の値が第２基準電圧値以上となった事象が計数されて、その計数値が第１のデジタル信号として出力される。また、積分回路から出力された積分信号は、第２基準電圧値から第１基準電圧値を減算して得られる第３基準電圧値をＡ／Ｄ変換レンジとするＡ／Ｄ変換回路によりＡ／Ｄ変換されて、そのＡ／Ｄ変換の結果が第１のデジタル信号より下位のビットの第２のデジタル信号として出力される。第１および第２のデジタル信号が、この光検出装置の出力信号となる。
【０００９】
また、本発明に係る第１の光検出装置は、(1) 受光素子、積分回路、比較回路、リセット手段および計数回路を複数組備え、この複数組に対してＡ／Ｄ変換回路を１つ備え、(2) 複数組それぞれに設けられ、各積分回路から出力される積分信号を保持してＡ／Ｄ変換回路へ順次に出力するホールド回路を更に備える、ことを特徴とする。この場合には、各組それぞれの受光素子が受光した光の光量に応じた第１および第２のデジタル信号が順次に出力されるので、１次元または２次元の光像を撮像することができる。
【００１０】
本発明に係る第２の光検出装置は、(1) 受光した光の光量に応じた電流信号を出力する受光素子と、(2) 受光素子から出力された電流信号に応じて電荷を容量素子に蓄積して、その容量素子に蓄積された電荷の量に応じた積分信号を出力するとともに、外部から入力される制御信号に基づいて容量素子に蓄積されている電荷をリセットする積分回路と、(3) 積分信号の値の変化量に応じた値のＣＤＳ信号を出力するとともに、外部から入力される制御信号に基づいてリセット状態となってリセットレベルを示す第１基準電圧値をＣＤＳ信号として出力するＣＤＳ回路と、(4) ＣＤＳ信号の値と第２基準電圧値とを大小比較して、ＣＤＳ信号の値が第２基準電圧値以上であれば、その旨を示す飽和信号を出力する比較回路と、(5) 飽和信号に基づいて、ＣＤＳ信号の値が第２基準電圧値以上であるときに、積分回路の容量素子に蓄積されている電荷を相殺するだけの一定量の電荷を該容量素子に注入することで、積分回路の容量素子に蓄積されている電荷をリセットするリセット手段と、(6) 飽和信号に基づいて、ＣＤＳ信号の値が第２基準電圧値以上となった事象を計数して、その計数値を第１のデジタル信号として出力する計数回路と、(7) 第２基準電圧値から第１基準電圧値を減算して得られる第３基準電圧値をＡ／Ｄ変換レンジとしてＣＤＳ信号をＡ／Ｄ変換して、そのＡ／Ｄ変換の結果を第１のデジタル信号より下位のビットの第２のデジタル信号として出力するＡ／Ｄ変換回路と、を備えることを特徴とする。
さらに、リセット手段は、リセット用容量素子を含み、飽和信号に基づいて、積分信号の値が第２基準電圧値に達する前にリセット用容量素子に上記一定量の電荷を蓄積しておき、積分信号の値が第２基準電圧値以上となったときにリセット用容量素子に蓄積されていた上記一定量の電荷を積分回路の容量素子に注入することを特徴とする。
【００１１】
この光検出装置によれば、受光した光の光量に応じて受光素子より出力された電流信号は積分回路に入力し、この積分回路では、その電流信号に応じた電荷が容量素子に蓄積され、その容量素子に蓄積された電荷の量に応じた積分信号が出力される。また、積分回路では、外部から入力される制御信号に基づいて容量素子に蓄積されている電荷がリセットされる。ＣＤＳ（相関二重サンプリング、Correlated Double Sampling）回路では、積分信号の値の変化量に応じた値のＣＤＳ信号が出力される。また、ＣＤＳ回路では、外部から入力される制御信号に基づいてリセット状態となってリセットレベルを示す第１基準電圧値がＣＤＳ信号として出力される。比較回路では、ＣＤＳ回路から出力されたＣＤＳ信号の値と第２基準電圧値とが大小比較され、ＣＤＳ信号の値が第２基準電圧値以上であれば、その旨を示す飽和信号が出力される。そして、リセット手段により、比較回路から出力される飽和信号に基づいて、ＣＤＳ信号の値が第２基準電圧値以上であるときに、積分回路の容量素子に蓄積されている電荷がリセットされる。計数回路により、この飽和信号に基づいて、ＣＤＳ信号の値が第２基準電圧値以上となった事象が計数されて、その計数値が第１のデジタル信号として出力される。また、ＣＤＳ回路から出力されたＣＤＳ信号は、第２基準電圧値から第１基準電圧値を減算して得られる第３基準電圧値をＡ／Ｄ変換レンジとするＡ／Ｄ変換回路によりＡ／Ｄ変換されて、そのＡ／Ｄ変換の結果が第１のデジタル信号より下位のビットの第２のデジタル信号として出力される。第１および第２のデジタル信号が、この光検出装置の出力信号となる。
【００１２】
また、本発明に係る第２の光検出装置は、(1) 受光素子、積分回路、ＣＤＳ回路、比較回路、リセット手段および計数回路を複数組備え、この複数組に対してＡ／Ｄ変換回路を１つ備え、(2) 複数組それぞれに設けられ、各ＣＤＳ回路から出力されるＣＤＳ信号を保持してＡ／Ｄ変換回路へ順次に出力するホールド回路を更に備える、ことを特徴とする。この場合には、各組それぞれの受光素子が受光した光の光量に応じた第１および第２のデジタル信号が順次に出力されるので、１次元または２次元の光像を撮像することができる。
【００１３】
本発明に係る第１または第２の光検出装置では、リセット手段は、積分回路に蓄積されている電荷を相殺するだけの電荷を注入することで、積分回路に蓄積されている電荷をリセットする、ことを特徴とする。この場合には、積分回路のリセット動作の後に直ちに積分動作が再開されるので、光検出時間を短くすることができ、或いは、高感度の光検出結果を得ることができる。
【００１４】
なお、第１の光検出装置において、受光素子と積分回路との接続の態様によっては、受光素子が光を受光すると積分信号の値が小さくなっていく場合があるが、この場合には、積分信号の減少幅と基準電圧値とが比較回路により大小比較される。
【００１５】
同様に、第２の光検出装置において、受光素子と積分回路との接続の態様によっては、受光素子が光を受光するとＣＤＳ信号の値が小さくなっていく場合があるが、この場合には、ＣＤＳ信号の減少幅と基準電圧値とが比較回路により大小比較される。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１７】
（第１の実施形態）
先ず、本発明に係る光検出装置の第１の実施形態について説明する。図１は、第１の実施形態に係る光検出装置１の回路図である。第１の実施形態に係る光検出装置１は、フォトダイオード（受光素子）ＰＤ、積分回路１０、ＣＤＳ回路２０、比較回路３０、計数回路４０、Ａ／Ｄ変換回路５０および論理和回路（リセット手段）６１を備えている。
【００１８】
フォトダイオードＰＤは、カソード端子が電源電位Ｖddとされ、アノード端子が積分回路１０の入力端子に接続されている。フォトダイオードＰＤは、受光した光の光量に応じた電流信号をアノード端子から積分回路１０の入力端子へ出力する。
【００１９】
積分回路１０は、入力端子と出力端子との間に互いに並列にアンプＡ₁、容量素子Ｃ₁およびスイッチ素子ＳＷ₁が接続されている。アンプＡ₁は、その反転入力端子がフォトダイオードＰＤのアノード端子と接続され、非反転入力端子が基準電圧値Ｖinp1とされている。容量素子Ｃ₁およびスイッチ素子ＳＷ₁は、アンプＡ₁の反転入力端子と出力端子との間に設けられている。積分回路１０は、スイッチ素子ＳＷ₁が閉じているときには、容量素子Ｃ₁を放電して初期化する。一方、積分回路１０は、スイッチ素子ＳＷ₁が開いているときには、フォトダイオードＰＤから入力端子に入力した電荷を容量素子Ｃ₁に蓄積して、その蓄積された電荷に応じた電圧信号（これを積分信号と呼ぶ。）を出力端子から出力する。この積分信号は、フォトダイオードＰＤが受光した光の光量に応じたものであり、アンプＡ₁の非反転入力端子に入力する基準電圧値Ｖinp1をリセットレベルとして示される。スイッチ素子ＳＷ₁は、論理和回路６１から出力される信号に基づいて開閉する。
【００２０】
ＣＤＳ回路２０は、入力端子と出力端子との間に順に容量素子Ｃ₂₁およびアンプＡ₂を有している。また、アンプＡ₂の入出力間にスイッチ素子ＳＷ₂および容量素子Ｃ₂₂が互いに並列的に接続されている。アンプＡ₂は、その反転入力端子が容量素子Ｃ₂₁と接続され、非反転入力端子が基準電圧値Ｖinp2とされている。
容量素子Ｃ₂₂およびスイッチ素子ＳＷ₂は、アンプＡ₂の反転入力端子と出力端子との間に設けられている。ＣＤＳ回路２０は、スイッチ素子ＳＷ₂が閉じているときには、容量素子Ｃ₂₂を放電して初期化する。一方、ＣＤＳ回路２０は、スイッチ素子ＳＷ₂が開いているときには、入力端子から容量素子Ｃ₂₁を経て入力した電荷を容量素子Ｃ₂₂に蓄積して、その蓄積された電荷に応じた電圧信号（これをＣＤＳ信号と呼ぶ。）を出力端子から出力する。このＣＤＳ信号は、積分回路１０から出力される積分信号の変化量に応じたものであり、アンプＡ₂の非反転入力端子に入力する基準電圧値Ｖinp2をリセットレベルとして示される。スイッチ素子ＳＷ₂はＶclamp制御信号に基づいて開閉する。
【００２１】
比較回路３０は、ＣＤＳ回路２０から出力されるＣＤＳ信号を反転入力端子に入力し、基準電圧値（Ｖinp2＋Ｖmax）を非反転入力端子に入力して、両者の値を大小比較し、ＣＤＳ信号の値が基準電圧値（Ｖinp2＋Ｖmax）以上であれば、その旨を示す論理値Ｈの飽和信号を出力する。ＣＤＳ信号の値が基準電圧値（Ｖinp2＋Ｖmax）未満であれば、飽和信号は論理値Ｌである。なお、比較回路３０の非反転入力端子に入力する基準電圧値（Ｖinp2＋Ｖmax）は、ＣＤＳ回路２０のアンプＡ₂の非反転入力端子に入力する基準電圧値Ｖinp2（すなわち、ＣＤＳ信号のリセットレベル）と、Ａ／Ｄ変換回路５０のＡ／Ｄ変換レンジを規定する基準電圧値Ｖmaxとの和である。
【００２２】
計数回路４０は、比較回路３０から出力される飽和信号を入力し、この飽和信号が論理値Ｌから論理値Ｈへ変化する事象を計数し、その計数値を第１のデジタル信号として出力する。Ａ／Ｄ変換回路５０は、基準電圧値ＶmaxをＡ／Ｄ変換レンジとし、ＣＤＳ回路２０から出力されるＣＤＳ信号を入力して、このＣＤＳ信号をＡ／Ｄ変換し、そのＡ／Ｄ変換の結果を第２のデジタル信号として出力する。ここで、計数回路４０から出力される第１のデジタル信号がＭビットであるとし、Ａ／Ｄ変換回路５０から出力される第２のデジタル信号がＮビットであるとすると、計数回路４０およびＡ／Ｄ変換回路５０からは、上位Ｍビットの第１のデジタル信号（Ｄ_M+N-1〜Ｄ_N）と、下位Ｎビットの第２のデジタル信号（Ｄ_N-1〜Ｄ₀）とからなる、（Ｍ＋Ｎ）ビットのデジタル信号（Ｄ_M+N-1〜Ｄ₀）が、光検出装置１の出力信号として出力される。
【００２３】
論理和回路６１は、比較回路３０から出力される飽和信号とＶreset制御信号とを入力して、両者の論理和を示す論理信号を出力し、この論理信号により積分回路１０のスイッチ素子ＳＷ₁の開閉を制御する。なお、Ｖreset制御信号、Ｖclamp制御信号、計数回路４０の計数動作をリセットするための制御信号、および、Ａ／Ｄ変換回路５０のＡ／Ｄ変換動作を指示するための制御信号は、この光検出回路１の動作を制御するタイミング制御回路（図示せず）から所定のタイミングで出力される。
【００２４】
次に、第１の実施形態に係る光検出装置１の動作について説明する。図２は、第１の実施形態に係る光検出装置１の動作を説明するタイミングチャートである。また、図３は、特に時刻ｔ２付近における動作を説明するために時間軸を拡大したタイミングチャートである。なお、以下では、第１のデジタル信号のビット数Ｍを４とし、第２のデジタル信号のビット数Ｎも４として説明する。
【００２５】
初めに、時刻ｔ０に、積分回路１０のスイッチ素子ＳＷ₁が閉じて、容量素子Ｃ₁の電荷が放電され、積分回路１０から出力される積分信号の値はリセットレベルＶinp1とされる。また、この時刻ｔ０に、ＣＤＳ回路２０のスイッチ素子ＳＷ₂が閉じて、容量素子Ｃ₂₂の電荷が放電され、ＣＤＳ回路２０から出力される積分信号の値はリセットレベルＶinp2とされる。また、この時刻ｔ０に、計数回路４０の計数動作がリセットされ、第１のデジタル信号は値００００₂となる。
【００２６】
時刻ｔ１に、積分回路１０のスイッチ素子ＳＷ₁が開き、ＣＤＳ回路２０のスイッチ素子ＳＷ₂も開く。この時刻ｔ１以降、積分回路１０では、フォトダイオードＰＤから出力された電荷が容量素子Ｃ₁に蓄積され、この容量素子Ｃ₁に蓄積されている電荷に応じた積分信号が出力される。また、ＣＤＳ回路２０では、積分回路２０から出力された積分信号の変化量に応じた電荷が容量素子Ｃ₂₂に蓄積され、この容量素子Ｃ₂₂に蓄積されている電荷に応じたＣＤＳ信号が出力される。すなわち、時刻ｔ１以降、積分信号の値は、時刻ｔ１当初のリセットレベルＶinp1から次第に小さくなっていき、ＣＤＳ信号の値は、時刻ｔ１当初のリセットレベルＶinp2から次第に大きくなっていく。
【００２７】
やがて時刻ｔ２に、ＣＤＳ信号の値が比較回路３０における基準電圧値（Ｖinp2＋Ｖmax）以上になると、比較回路３０から出力される飽和信号は、これまでの論理値Ｌから論理値Ｈへ変化する。また、この飽和信号が論理値Ｌから論理値Ｈへ変化した事象に基づいて、計数回路４０から出力される第１のデジタル信号は１増されて値０００１₂となる。
【００２８】
また、図３に示すように、時刻ｔ２に飽和信号が論理値Ｈになると、論理和回路６１から出力される論理信号も論理値Ｈとなり、積分回路１０のスイッチ素子ＳＷ₁が閉じて、容量素子Ｃ₁の電荷が放電され、積分回路１０から出力される積分信号の値がリセットレベルＶinp1となり、ＣＤＳ回路２０から出力されるＣＤＳ信号の値がリセットレベルＶinp2となる。そして、時刻ｔ２’に、比較回路３０から出力される飽和信号が論理値Ｌとなり、論理和回路６１から出力される論理信号も論理値Ｌとなる。すると、再び、積分回路１０のスイッチ素子ＳＷ₁が開いて、フォトダイオードＰＤから出力された電荷が容量素子Ｃ₁に新たに蓄積され、この容量素子Ｃ₁に蓄積されている電荷に応じた積分信号が出力される。
【００２９】
時刻ｔ３，ｔ４およびｔ５それぞれでも、上記の時刻ｔ２での動作と同様の動作が起こる。すなわち、これらの各時刻において、計数回路４０から出力される第１のデジタル信号は１増するとともに、積分回路１０のスイッチ素子ＳＷ₁が一旦閉じて開いた後に、積分回路１０から出力される積分信号の値はリセットレベルＶinp1から次第に小さくなっていき、ＣＤＳ回路２０から出力されるＣＤＳ信号の値はリセットレベルＶinp2から次第に大きくなっていく。そして、ＣＤＳ信号の値が比較回路３０における基準電圧値（Ｖinp2＋Ｖmax）以上になると、同様の動作を改めて繰り返す。
【００３０】
図２に示すタイミングチャートでは、時刻ｔ５を経過した時点で計数回路４０から出力される第１のデジタル信号は０１００₂となっている。そして、時刻ｔ６で所定の積分期間が終了するとすれば、この時刻ｔ６における第１のデジタル信号（Ｄ₇,Ｄ₆,Ｄ₅,Ｄ₄）、および、この時刻ｔ６においてＣＤＳ回路２０から出力されているＣＤＳ信号がＡ／Ｄ変換回路５０によりＡ／Ｄ変換された結果である第２のデジタル信号（Ｄ₃,Ｄ₂,Ｄ₁,Ｄ₀）が、この光検出装置１の出力信号として出力される。この光検出装置１から出力される出力信号は、第１のデジタル信号（Ｄ₇,Ｄ₆,Ｄ₅,Ｄ₄）を上位４ビットとし、第２のデジタル信号（Ｄ₃,Ｄ₂,Ｄ₁,Ｄ₀）を下位４ビットとして、計８ビットのデジタル信号（Ｄ₇,Ｄ₆,Ｄ₅,Ｄ₄,Ｄ₃,Ｄ₂,Ｄ₁,Ｄ₀）である。
【００３１】
以上のように本実施形態に係る光検出装置１では、積分期間（時刻ｔ１〜時刻ｔ６）に亘ってフォトダイオードＰＤが受光した光の光量に応じた値のデジタル信号として、その上位Ｍビット分が計数回路４０から第１のデジタル信号として出力され、下位Ｎビット分がＡ／Ｄ変換回路５０から第２のデジタル信号として出力される。したがって、Ａ／Ｄ変換回路５０のみを設ける場合と比較して、Ａ／Ｄ変換回路５０に加えて比較回路３０や計数回路４０を設けた本実施形態では、光検出のダイナミックレンジ（デジタル信号のビット数）を大きくすることができる。
【００３２】
また、本実施形態に係る光検出装置１では、積分回路１０に蓄積される電荷をダンプすることが無いので、スイッチングノイズの問題が生じることなく、光検出精度が優れ、微弱光の光量を検出するのにも好適である。また、比較回路３０、計数回路４０および論理和回路６１の回路規模が小さく、したがって、コストが安く、また、消費電力が小さい。さらに、本実施形態に係る光検出装置１は、ＣＤＳ回路２０を備えていることにより、積分回路１０から出力される積分信号に含まれるオフセット変動の影響を除去することができる。
【００３３】
（第２の実施形態）
次に、本発明に係る光検出装置の第２の実施形態について説明する。図４は、第２の実施形態に係る光検出装置２の回路図である。第２の実施形態に係る光検出装置２は、第１の実施形態に係る光検出装置１（図１）と比較すると、論理和回路６１に替えてリセット回路（リセット手段）６２を備えている点で異なる。
【００３４】
リセット回路６２は、スイッチ素子ＳＷ₆₁〜ＳＷ₆₄、容量素子Ｃ₆および論理反転素子ＩＮＶを備える。スイッチ素子ＳＷ₆₁、容量素子Ｃ₆およびスイッチ素子ＳＷ₆₂は、この順に直列的に接続されており、スイッチ素子ＳＷ₆₁の他端は積分回路１０の入力端子に接続され、スイッチ素子ＳＷ₆₂の他端は基準電圧値Ｖmaxとされている。スイッチ素子ＳＷ₆₁と容量素子Ｃ₆との間の接続点はスイッチ素子ＳＷ₆₃を介して接地されており、容量素子Ｃ₆とスイッチ素子ＳＷ₆₂との間の接続点はスイッチ素子ＳＷ₆₄を介して接地されている。スイッチ素子ＳＷ₆₁およびＳＷ₆₄それぞれは、比較回路３０から出力される飽和信号に基づいて開閉する。また、スイッチ素子ＳＷ₆₂およびＳＷ₆₃それぞれは、比較回路３０から出力される飽和信号が論理反転素子ＩＮＶにより論理反転された信号に基づいて開閉する。
【００３５】
本実施形態に係る光検出装置２の動作は、第１の実施形態に係る光検出装置１の動作（図２）と略同様である。ただし、時刻ｔ２，ｔ３，ｔ４およびｔ５それぞれにおける積分回路１０のリセット動作が異なる。図５は、第２の実施形態に係る光検出装置の時刻ｔ２付近における動作を説明するために時間軸を拡大したタイミングチャートである。なお、本実施形態では、時刻ｔ１以降、積分回路１０のスイッチ素子ＳＷ₁は開いたままである。
【００３６】
時刻ｔ１以降であって時刻ｔ２前では、比較回路３０から出力される飽和信号が論理値Ｌであるので、リセット回路６２のスイッチ素子ＳＷ₆₁およびＳＷ₆₄は開き、スイッチ素子ＳＷ₆₂およびＳＷ₆₃は閉じている。この間、リセット回路６２の容量素子Ｃ₆に電荷が蓄積されている。
【００３７】
時刻ｔ２に、比較回路３０から出力される飽和信号が論理値Ｈに変化すると、リセット回路６２のスイッチ素子ＳＷ₆₁およびＳＷ₆₄は閉じて、スイッチ素子ＳＷ₆₂およびＳＷ₆₃は開く。これにより、積分回路１０の容量素子Ｃ₁に蓄積されていた電荷は、リセット回路６２の容量素子Ｃ₆に蓄積されていた電荷と相殺されて、積分回路１０から出力される積分信号の値がリセットレベルＶinp1となり、ＣＤＳ回路２０から出力されるＣＤＳ信号の値がリセットレベルＶinp2となる。その後、直ちに、フォトダイオードＰＤから出力された電荷が容量素子Ｃ₁に新たに蓄積され、この容量素子Ｃ₁に蓄積されている電荷に応じた積分信号が出力される。
【００３８】
時刻ｔ２’に、比較回路３０から出力される飽和信号が論理値Ｌに変化すると、リセット回路６２のスイッチ素子ＳＷ₆₁およびＳＷ₆₄は開き、スイッチ素子ＳＷ₆₂およびＳＷ₆₃は閉じて、リセット回路６２の容量素子Ｃ₆に電荷が蓄積される。
【００３９】
時刻ｔ３，ｔ４およびｔ５それぞれでも、上記の時刻ｔ２での動作と同様の動作が起こる。すなわち、これらの各時刻において、計数回路４０から出力される第１のデジタル信号は１増するとともに、積分回路１０の容量素子Ｃ₁は初期化され、その後、直ちに、積分回路１０から出力される積分信号の値はリセットレベルＶinp1から次第に小さくなっていき、ＣＤＳ回路２０から出力されるＣＤＳ信号の値はリセットレベルＶinp2から次第に大きくなっていく。そして、ＣＤＳ信号の値が比較回路３０における基準電圧値（Ｖinp2＋Ｖmax）以上になると、同様の動作を改めて繰り返す。
【００４０】
本実施形態に係る光検出装置２は、第１の実施形態に係る光検出装置１が奏する効果と同様の効果を奏する他、以下のような効果をも奏する。すなわち、本実施形態では、時刻ｔ２，ｔ３，ｔ４およびｔ５それぞれにおいて、積分回路１０のスイッチ素子ＳＷ₁は開いたままであって、積分回路１０の容量素子Ｃ₆に蓄積されていた電荷がリセット回路６２からの電荷により相殺されることにより、積分回路１０のリセット動作が行われる。すなわち、第１の実施形態に係る光検出装置１では、積分回路１０のリセット動作から積分動作開始まで一定の時間（図３における時刻ｔ２から時刻ｔ２’までの時間）を要するのに対して、本実施形態に係る光検出装置２では、積分回路１０のリセット動作の後に直ちに積分動作が再開される。したがって、第１の実施形態では、図３の時刻ｔ２から時刻ｔ２’までの期間では積分作用が休止するのに対して、この第２の実施形態では、そのような積分作用休止期間が存在せず、連続して積分を行うことができる。
【００４１】
（第３の実施形態）
次に、本発明に係る光検出装置の第３の実施形態について説明する。図６は、第３の実施形態に係る光検出装置３の回路図である。第３の実施形態に係る光検出装置３は、第２の実施形態に係る光検出装置２（図４）と比較すると、ＣＤＳ回路２０が設けられていない点で異なる。
【００４２】
本実施形態では、比較回路３０は、積分回路１０から出力される積分信号を反転入力端子に入力し、基準電圧値（Ｖinp1＋Ｖmax）を非反転入力端子に入力して、両者の値を大小比較する。なお、フォトダイオードＰＤと積分回路１０との接続の態様が図示のとおりである場合、フォトダイオードＰＤが光を受光すると積分信号の値が小さくなっていく。そこで、本実施形態では、リセットレベルＶinp1からの積分信号の減少幅が値Ｖmax以上であれば、その旨を示す論理値Ｈの飽和信号を出力する。そうでなければ、飽和信号は論理値Ｌである。なお、比較回路３０の非反転入力端子に入力する基準電圧値（Ｖinp1＋Ｖmax）は、積分回路１０のアンプＡ₁の非反転入力端子に入力する基準電圧値Ｖinp1（すなわち、積分信号のリセットレベル）と、Ａ／Ｄ変換回路５０のＡ／Ｄ変換レンジを規定する基準電圧値Ｖmaxとの和である。また、Ａ／Ｄ変換回路５０は、基準電圧値ＶmaxをＡ／Ｄ変換レンジとし、積分回路１０から出力される積分信号を入力して、この積分信号をＡ／Ｄ変換し、そのＡ／Ｄ変換の結果を第２のデジタル信号として出力する。
【００４３】
本実施形態に係る光検出装置３は、第２の実施形態に係る光検出装置２の動作と略同様に動作し、第２の実施形態に係る光検出装置２が奏する効果と略同様の効果を奏する。ただし、本実施形態では、ＣＤＳ回路２０が設けられていないので、積分回路１０から出力される積分信号にオフセット変動が含まれていたとしても、この影響を除去することができないが、更に回路規模が小さく、コストが安く、消費電力が小さくなる。
【００４４】
（第４の実施形態）
次に、本発明に係る光検出装置の第４の実施形態について説明する。図７は、第４の実施形態に係る光検出装置４の回路図である。第４の実施形態に係る光検出装置４は、Ａ／Ｄ変換回路５０を除いて第２の実施形態に係る光検出装置２（図４）をアレイ化したものである。
【００４５】
本実施形態に係る光検出装置４は、Ｌ組（Ｌ≧２）のユニット１００₁〜１００_L、シフトレジスタ２００およびＡ／Ｄ変換回路５０を備える。各ユニット１００₁〜１００_Lそれぞれは、フォトダイオードＰＤ、積分回路１０、ＣＤＳ回路２０、比較回路３０、計数回路４０、リセット回路６２、ホールド回路７０およびスイッチ素子列８０を備える。
【００４６】
ホールド回路７０は、図８に回路図を示すように、入力端子と出力端子との間に順にスイッチ素子ＳＷ₇およびアンプＡ₇を有しており、スイッチ素子ＳＷ₇とアンプＡ₇との間の接続点が容量素子Ｃ₇を介して接地されている。このホールド回路７０は、スイッチ素子ＳＷ₇が閉じているときに入力端子に入力したＣＤＳ信号を容量素子Ｃ₇に記憶し、スイッチ素子ＳＷ₇が開いた後も、容量素子Ｃ₇に記憶されているＣＤＳ信号を保持し、このＣＤＳ信号をアンプＡ₇を介して出力端子から出力する。
【００４７】
スイッチ素子列８０は、計数回路４０から出力される第１のデジタル信号のビット数Ｍに値１を加えた個数のスイッチ素子が並列的に設けられたものであって、これら（Ｍ＋１）個のスイッチ素子が同時に開閉する。このスイッチ素子列８０は、閉じているときに、計数回路４０から出力されるＭビットの第１のデジタル信号を出力し、また、ホールド回路７０により保持され出力されるＣＤＳ信号をＡ／Ｄ変換回路５０へ出力する。
【００４８】
シフトレジスタ２００は、Ｌ組のユニット１００₁〜１００_Lそれぞれのスイッチ素子列８０を順次に閉じる。Ａ／Ｄ変換回路５０は、Ｌ組のユニット１００₁〜１００_Lのうち何れかのユニットから出力されるＣＤＳ信号を入力して、このＣＤＳ信号をＡ／Ｄ変換し、そのＡ／Ｄ変換の結果をＮビットの第２のデジタル信号として出力する。
【００４９】
本実施形態に係る光検出装置４では、Ｌ組のユニット１００₁〜１００_LそれぞれのフォトダイオードＰＤ、積分回路１０、ＣＤＳ回路２０、比較回路３０、計数回路４０およびリセット回路６２は、図２に示したタイミングチャートの時刻ｔ６までは同様に動作する。
【００５０】
本実施形態では、Ｌ組のユニット１００₁〜１００_Lそれぞれにおいて、ホールド回路７０のスイッチ素子ＳＷ₇は、時刻ｔ６前に一旦閉じて時刻ｔ６に開く、これにより、時刻ｔ６にＣＤＳ回路２０から出力されているＣＤＳ信号がホールド回路７０の容量素子Ｃ₇に保持され、時刻ｔ６以降、このＣＤＳ信号はアンプＡ₇を介して出力端子から出力される。
【００５１】
時刻ｔ６以降、先ず、第１番目のユニット１００₁のスイッチ素子列８０のみがシフトレジスタ２００の制御により閉じる。そして、第１番目のユニット１００₁の計数回路４０から出力されたＭビットの第１のデジタル信号が第１番目のユニット１００₁より出力される。また、第１番目のユニット１００₁のホールド回路７０により保持され出力されたＣＤＳ信号がＡ／Ｄ変換回路５０によりＡ／Ｄ変換され、Ｎビットの第２のデジタル信号がＡ／Ｄ変換回路５０より出力される。すなわち、第１番目のユニット１００₁のスイッチ素子列８０が閉じている間に、第１番目のユニット１００₁のフォトダイオードＰＤが受光した光量に応じたデジタル信号（上位Ｍビットの第１のデジタル信号＋下位Ｎビットの第２のデジタル信号）が、この光検出装置４の出力信号として出力される。
【００５２】
続いて、第２番目のユニット１００₂のスイッチ素子列８０のみがシフトレジスタ２００の制御により閉じる。そして、第２番目のユニット１００₂の計数回路４０から出力されたＭビットの第１のデジタル信号が第２番目のユニット１００₂より出力される。また、第２番目のユニット１００₂のホールド回路７０により保持され出力されたＣＤＳ信号がＡ／Ｄ変換回路５０によりＡ／Ｄ変換され、Ｎビットの第２のデジタル信号がＡ／Ｄ変換回路５０より出力される。すなわち、第２番目のユニット１００₂のスイッチ素子列８０が閉じている間に、第２番目のユニット１００₂のフォトダイオードＰＤが受光した光量に応じたデジタル信号（上位Ｍビットの第１のデジタル信号＋下位Ｎビットの第２のデジタル信号）が、この光検出装置４の出力信号として出力される。
【００５３】
以降も同様にして、ユニット１００₃〜１００_LそれぞれのフォトダイオードＰＤが受光した光量に応じたデジタル信号（上位Ｍビットの第１のデジタル信号＋下位Ｎビットの第２のデジタル信号）が、この光検出装置４の出力信号として順次に出力される。
【００５４】
本実施形態に係る光検出装置４は、第２の実施形態に係る光検出装置２が奏する効果と同様の効果を奏する他、以下のような効果をも奏する。すなわち、本実施形態に係る光検出装置４は、複数のフォトダイオードＰＤが１次元状または２次元状にアレイ配置されることにより、１次元または２次元の光像を撮像することができる。しかも、各フォトダイオードＰＤによる光検出のダイナミックレンジ（デジタル信号のビット数）が大きいので、撮像される光像の階調数を多くすることができる。
【００５５】
本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。
例えば、アレイ化するに際しては、第４の実施形態ではＡ／Ｄ変換回路５０を各ユニットに含めることなく共通のものとしたが、Ａ／Ｄ変換回路５０を各ユニットに含めてアレイ化してもよい。半導体チップ上に集積化することを考えると、前者の場合には、分解能が高いＡ／Ｄ変換回路を実現することができるものの、撮像スピードが犠牲となるのに対して、後者の場合には、高速撮像が可能となるものの、Ａ／Ｄ変換回路の分解能を高めることができない。
【００５６】
また、第４の実施形態では第２の実施形態に係る光検出装置をアレイ化したが、第１または第３の実施形態に係る光検出装置をアレイ化してもよい。また、第３の実施形態において、リセット回路６２に替えて、第１の実施形態における論理和回路６１を設けてもよい。
【００５７】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、受光した光の光量に応じて受光素子より出力された電流信号は積分回路に入力し、この積分回路では、その電流信号に応じた電荷が蓄積され、その蓄積された電荷の量に応じた積分信号が出力される。比較回路では、積分回路から出力された積分信号の値と基準電圧値とが大小比較され、積分信号の値が基準電圧値以上であれば、その旨を示す飽和信号が出力される。そして、リセット手段により、比較回路から出力される飽和信号に基づいて、積分信号の値が基準電圧値以上であるときに、積分回路に蓄積されている電荷がリセットされる。計数回路により、この飽和信号に基づいて、積分信号の値が基準電圧値以上となった事象が計数されて、その計数値が第１のデジタル信号として出力される。また、積分回路から出力された積分信号は、基準電圧値をＡ／Ｄ変換レンジとするＡ／Ｄ変換回路によりＡ／Ｄ変換されて、そのＡ／Ｄ変換の結果が第２のデジタル信号として出力される。第１および第２のデジタル信号が、この光検出装置の出力信号となる。
【００５８】
したがって、Ａ／Ｄ変換回路に加えて比較回路や計数回路を設けたことにより、光検出のダイナミックレンジ（出力されるデジタル信号のビット数）を大きくすることができる。また、積分回路に蓄積される電荷をダンプすることが無いので、スイッチングノイズの問題が生じることなく、光検出精度が優れ、微弱光の光量を検出するのにも好適である。また、比較回路、計数回路およびリセット手段の回路規模が小さく、したがって、コストが安く、また、消費電力が小さい。
【００５９】
また、積分回路の後段にＣＤＳ回路を備えることにより、積分回路から出力される積分信号に含まれるオフセット変動の影響をＣＤＳ回路により除去することができる。
【００６０】
また、受光素子、積分回路、比較回路、リセット手段および計数回路を複数組備えることにより、各組それぞれの受光素子が受光した光の光量に応じた第１および第２のデジタル信号が順次に出力されるので、多くの階調数で１次元または２次元の光像を撮像することができる。
【００６１】
また、リセット手段は、積分回路に蓄積されている電荷を相殺するだけの電荷を注入することで、積分回路に蓄積されている電荷をリセットするのが好適であり、この場合には、積分回路のリセット動作の後に直ちに積分動作が再開されるので、リセットに時間を要せず、積分作用を中断することないので、連続して積分を行うことができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る光検出装置の回路図である。
【図２】第１の実施形態に係る光検出装置の動作を説明するタイミングチャートである。
【図３】第１の実施形態に係る光検出装置の時刻ｔ２付近における動作を説明するために時間軸を拡大したタイミングチャートである。
【図４】第２の実施形態に係る光検出装置の回路図である。
【図５】第２の実施形態に係る光検出装置の時刻ｔ２付近における動作を説明するために時間軸を拡大したタイミングチャートである。
【図６】第３の実施形態に係る光検出装置の回路図である。
【図７】第４の実施形態に係る光検出装置の回路図である。
【図８】ホールド回路の回路図である。
【符号の説明】
１〜４…光検出装置、１０…積分回路、２０…ＣＤＳ回路、３０…比較回路、４０…計数回路、５０…Ａ／Ｄ変換回路、６１…論理和回路、６２…リセット回路、７０…ホールド回路、８０…スイッチ素子列、２００…シフトレジスタ。

Claims

受光した光の光量に応じた電流信号を出力する受光素子と、
前記受光素子から出力された電流信号に応じて電荷を容量素子に蓄積して、その容量素子に蓄積された電荷の量に応じた積分信号を出力するとともに、外部から入力される制御信号に基づいて前記容量素子に蓄積されている電荷をリセットし、当該リセット状態であるときにリセットレベルを示す第１基準電圧値を前記積分信号として出力する積分回路と、
前記積分信号の値と第２基準電圧値とを大小比較して、前記積分信号の値が前記第２基準電圧値以上であれば、その旨を示す飽和信号を出力する比較回路と、
前記飽和信号に基づいて、前記積分信号の値が前記第２基準電圧値以上であるときに、前記積分回路の容量素子に蓄積されている電荷を相殺するだけの一定量の電荷を該容量素子に注入することで、前記積分回路の容量素子に蓄積されている電荷をリセットするリセット手段と、
前記飽和信号に基づいて、前記積分信号の値が前記第２基準電圧値以上となった事象を計数して、その計数値を第１のデジタル信号として出力する計数回路と、
前記第２基準電圧値から前記第１基準電圧値を減算して得られる第３基準電圧値をＡ／Ｄ変換レンジとして前記積分信号をＡ／Ｄ変換して、そのＡ／Ｄ変換の結果を前記第１のデジタル信号より下位のビットの第２のデジタル信号として出力するＡ／Ｄ変換回路と、
を備え、
前記リセット手段は、リセット用容量素子を含み、前記飽和信号に基づいて、前記積分信号の値が前記第２基準電圧値に達する前に前記リセット用容量素子に前記一定量の電荷を蓄積しておき、前記積分信号の値が前記第２基準電圧値以上となったときに前記リセット用容量素子に蓄積されていた前記一定量の電荷を前記積分回路の容量素子に注入する、
ことを特徴とする光検出装置。
前記受光素子、前記積分回路、前記比較回路、前記リセット手段および前記計数回路を複数組備え、この複数組に対して前記Ａ／Ｄ変換回路を１つ備え、
前記複数組それぞれに設けられ、各積分回路から出力される積分信号を保持して前記Ａ／Ｄ変換回路へ順次に出力するホールド回路を更に備える、
ことを特徴とする請求項１記載の光検出装置。
受光した光の光量に応じた電流信号を出力する受光素子と、
前記受光素子から出力された電流信号に応じて電荷を容量素子に蓄積して、その容量素子に蓄積された電荷の量に応じた積分信号を出力するとともに、外部から入力される制御信号に基づいて前記容量素子に蓄積されている電荷をリセットする積分回路と、
前記積分信号の値の変化量に応じた値のＣＤＳ信号を出力するとともに、外部から入力される制御信号に基づいてリセット状態となってリセットレベルを示す第１基準電圧値を前記ＣＤＳ信号として出力するＣＤＳ回路と、
前記ＣＤＳ信号の値と第２基準電圧値とを大小比較して、前記ＣＤＳ信号の値が前記第２基準電圧値以上であれば、その旨を示す飽和信号を出力する比較回路と、
前記飽和信号に基づいて、前記ＣＤＳ信号の値が前記第２基準電圧値以上であるときに、前記積分回路の容量素子に蓄積されている電荷を相殺するだけの一定量の電荷を該容量素子に注入することで、前記積分回路の容量素子に蓄積されている電荷をリセットするリセット手段と、
前記飽和信号に基づいて、前記ＣＤＳ信号の値が前記第２基準電圧値以上となった事象を計数して、その計数値を第１のデジタル信号として出力する計数回路と、
前記第２基準電圧値から前記第１基準電圧値を減算して得られる第３基準電圧値をＡ／Ｄ変換レンジとして前記ＣＤＳ信号をＡ／Ｄ変換して、そのＡ／Ｄ変換の結果を前記第１のデジタル信号より下位のビットの第２のデジタル信号として出力するＡ／Ｄ変換回路と、
を備え、
前記リセット手段は、リセット用容量素子を含み、前記飽和信号に基づいて、前記積分信号の値が前記第２基準電圧値に達する前に前記リセット用容量素子に前記一定量の電荷を蓄積しておき、前記積分信号の値が前記第２基準電圧値以上となったときに前記リセット用容量素子に蓄積されていた前記一定量の電荷を前記積分回路の容量素子に注入する、
ことを特徴とする光検出装置。
前記受光素子、前記積分回路、前記ＣＤＳ回路、前記比較回路、前記リセット手段および前記計数回路を複数組備え、この複数組に対して前記Ａ／Ｄ変換回路を１つ備え、
前記複数組それぞれに設けられ、各ＣＤＳ回路から出力されるＣＤＳ信号を保持して前記Ａ／Ｄ変換回路へ順次に出力するホールド回路を更に備える、
ことを特徴とする請求項３記載の光検出装置。