JP4547790B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4547790B2 JP4547790B2 JP2000306206A JP2000306206A JP4547790B2 JP 4547790 B2 JP4547790 B2 JP 4547790B2 JP 2000306206 A JP2000306206 A JP 2000306206A JP 2000306206 A JP2000306206 A JP 2000306206A JP 4547790 B2 JP4547790 B2 JP 4547790B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- thin film
- film layer
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/112—Field plates comprising multiple field plate segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/115—Resistive field plates, e.g. semi-insulating field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、パワーデバイスの制御駆動用などに用いられる高耐圧ＩＣ（ＨＶＩＣ）などの半導体装置に関する。
【０００２】
【従来の技術】
図５は、Ｄｏｕｂｌｅ ＲＥＳＵＲＦ構造と抵抗性フィールドプレート構造を組み合わせた高耐圧接合終端構造であり、同図（ａ）は要部断面図、同図（ｂ）は電位分布図である。この高耐圧接合終端構造は、高耐圧ＩＣの代表的な耐圧構造である。
【０００３】
同図（ａ）において、ｐ基板３５ａの表面層にＮwell領域３４が設けられている。このＮwell領域３４の表面層に高電位領域３３、低電位領域３７およびＰoffset領域３９がそれぞれ形成されている。高電位領域３３上と低電位領域３７上には、高電位側電極３２と低電位側電極３８がそれぞれ形成され、ｐ基板３５上に形成される絶縁酸化膜４１上に高比抵抗の抵抗性フィールドプレートである薄膜抵抗層４０が形成され、この薄膜抵抗層４０により高電位側電極３２と低電位側電極３８とが電気的に接続されている。また、低電位側電極３８と裏面側電極３６は、ｐ基板３５の終端部で電気的に接続している。前記の薄膜抵抗層４０が高耐圧接合終端構造上部の表面構造である。尚、３５ａはｐ基板層である。
【０００４】
同図（ｂ）において、低電位側電極３８を基準（例えば、ＧＮＤ）として、高電位側電極３２に正電位ＶS を印加したとき、電位分布は抵抗性フィールドプレート４０の両端付近で歪みが大きく、電界が集中している。そのために、この個所で耐圧が低下する。
図６は、特開平９−５５４９８号公報に開示されているような高耐圧ＩＣの高耐圧接合終端構造（ＨＶＪＴ）の平面図である。この高耐圧接合終端構造（ＨＶＪＴ）は、その表面に、図５のような抵抗性フィールドプレート４０を適用した例である。
【０００５】
第１基準回路形成領域５１と第２基準回路形成領域５２は、それぞれ異なる電位を基準電位とする集積回路が形成される領域である。例えば、第１基準回路形成領域５１を、ＧＮＤを基準電位とする集積回路が形成される領域であり、第２基準回路形成領域５２は、０〜１２００Ｖまでの変動する電位を基準とする集積回路が集積形成される領域である。この第１基準回路形成領域５１と第２基準回路形成領域５２の間には、前記の抵抗性フィールドプレート５４（図５の４０に相当する）が設けられ、第１基準回路形成領域５１と第２基準回路形成領域５２が、電位的に分離されている。尚、図中の５３は高耐圧接合終端構造上部の表面構造であり、５５は高耐圧ＮＭＯＳであり、５６は高耐圧ＰＭＯＳである。
【０００６】
【発明が解決しようとする課題】
この抵抗性フィールドプレート５４の両端近傍（第１基準回路形成領域５１と第２基準回路形成領域５２に接続する箇所の近傍）での電位分布の歪みが大きく（図５（ｂ）のように）、電界が集中し、この箇所で耐圧が低下する。この電界集中を和らげるために、抵抗性フィールドプレート５４の幅を広くすると、チップサイズが増大し、チップコストが増加する。
【０００７】
この発明の目的は、前記の課題を解決して、高耐圧化が可能で、チップコストが抑制され、かつ、長期信頼性の確保が可能である高耐圧接合終端構造を有する高耐圧ＩＣなどの半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するために、半導体基板内に形成された第１半導体領域に接続された第１電極と、第１半導体領域と異なる電位を基準電位とする前記第１半導体領域を囲む前記半導体基板内に形成された第２半導体領域と、該第２半導体領域に接続された第２電極とを有する半導体装置において、前記半導体基板上に両端が前記第１電極と前記第２電極にそれぞれ電気的に接続され、第１電極を囲む渦巻状の帯状の薄膜層が形成され、該薄膜層は、第１、第２半導体領域の端部に対して平行に形成される等距離領域と、第１、第２半導体領域の端部に対して傾斜して形成される傾斜領域とで構成され、該薄膜層の少なくとも傾斜領域にはツェナーダイオードが形成され、該傾斜領域のツェナーダイオードのｐｎ接合面が第１、第２半導体領域の端部に対して平行であるとする。
【０００９】
【００１０】
前記第１半導体領域が第１集積回路形成領域であり、前記第２半導体領域が第２集積回路形成領域であり、前記薄膜層が前記第１集積回路形成領域と第２集積回路形成領域を電位的に分離するための高耐圧接合終端構造上部の表面構造であるとよい。
前記薄膜層の等距離領域は、曲線部分または直線部分が形成されているとよい。
前記等距離領域の曲線部分または直線部分にはツェナーダイオードを形成しないとよい。
【００１１】
このように、高耐圧接合終端構造上部の表面構造を構成する薄膜層に、直列に複数個接続したツェナーダイオードを形成し、このツェナーダイオードの均等な分圧を利用することで、均一な電位分布が得られる。
【００１２】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置の要部平面図である。この図は、高耐圧ＩＣの要部平面図である。この高耐圧ＩＣを形成する領域は、第１基準回路形成領域１と第２基準回路形成領域２と、これらの基準回路形成領域１、２を電位的に分離する複数のツェナーダイオード（図中のｐで表されるｐ型薄膜層と、ｎで表されるｎ型薄膜層で形成される）が形成された薄膜層４で構成される。この薄膜層４に形成されるツェナーダイオードは、高耐圧ＮＭＯＳ５、高耐圧ＰＭＯＳ６が設けられている箇所やコーナ箇所の曲線部分Ｂと、基準回路形成領域１、２端部と等距離になる直線部分Ｃとに形成されるが、傾斜部分Ａにも、ツェナーダイオードが形成されるが図が複雑になることから省いた。この薄膜層４が、高耐圧接合終端構造上部の表面構造３であり、また、第１、第２基準回路形成領域１、２には、それぞれ集積回路である第１、第２基準回路が形成される。
【００１３】
帯状の薄膜層４の両端間で、全体的に第１、第２基準回路形成領域に対して傾きを付け、ツェナーダイオードを薄膜層全体に形成しても勿論構わない。
この実施例は、薄膜層４の両端間で全体的に傾きを付けて形成するものに比べ設計を容易に行うことが可能となる。全体的に傾きを付けたものと比べると、直線部分において直線部分と直交する方向（第１基準回路形成領域と第２基準回路形成領域間）での電位分布が不十分となり、耐圧は小さい。しかしながら、傾斜部Ａの傾斜の角度を十分小さくし、傾斜部を長くすれば第１基準回路形成領域と第２基準回路形成領域間の電位変動が小さくなるので、全体に傾きを付けたものに耐圧を近づけることが可能となる。
【００１４】
この高耐圧ＩＣにおいて、例えば、第２基準回路形成領域２を高電位とすると、低電位側の第１基準回路形成領域１に形成された第１基準回路の低電位信号と、高電位側の第２基準回路の高電位信号が、高耐圧ＮＭＯＳ５（ｎチャネルＭＯＳＦＥＴ）および高耐圧ＰＭＯＳ６（ｐチャネルＭＯＳＦＥＴ）を介して、それぞれやり取りされる。
【００１５】
この高電位となる第２基準回路形成領域２の耐圧を確保するために、前記の高耐圧接合終端構造上部の表面構造３である薄膜層４を、第１基準回路形成領域１と第２基準回路形成領域２の間に設ける。この薄膜層４には、ツェナーダイオードが直列に複数個形成された、図５で示す抵抗性フィールドプレート５４に代わる高耐圧接合終端構造上部の表面構造４となる。
【００１６】
このツェナーダイオードで形成した薄膜層４においては、個々のツェナーダイオードの耐圧は等しいために、高耐圧接合終端構造上部の表面構造３の長手方向の電位分布は均等化され、それによって、長手方向と直交する方向の電位分布も均等化される。つまり、第１、第２基準回路領域間の電位分布が均等化される。また、第１、第２基準回路形成領域間１、２の電圧は、ツェナーダイオードの逆方向耐圧で保持するために、抵抗性フィールドプレートの場合に流れるような比較的大きな漏れ電流が流れることは防止される。
【００１７】
また、高耐圧接合終端構造上部の表面構造３の長手方向に対して、薄膜層４に傾きをつけた傾斜部分Ａを１箇所あるいは複数箇所設けることで、必要に応じた本数の薄膜層を容易に形成することができる。
図１では、従来の図６の構造と比べ、高耐圧接合終端構造の幅を狭くすることが可能となり、その結果チップサイズが小さくなり、チップコストが抑制できる。また、抵抗性窒化膜（抵抗性フィールドプレート）を使用しないため、抵抗性窒化膜の酸化による耐圧の低下が起こらず、長期間の信頼性を確保することができる。
【００１８】
図２は、この発明の第２実施例の半導体装置の要部平面図である。この構造の場合、ツェナーダイオードを配置するのは、傾斜部分Ａの薄膜層とし、第１、第２基準回路形成領域１、２端部と等距離となる直線箇所Ｃや、曲線部分Ｂにはツェナーダイオードを配置しない。
この場合、曲線部分Ｂに形成される高耐圧ＮＭＯＳ５近傍、高耐圧ＰＭＯＳ６近傍など、電界の集中しやすい曲率を持った部分には、ツェナーダイオードを形成せず、また、高耐圧接合終端構造上部の表面構造３と等距離となる箇所にもツェナーダイオードを形成しない構造である。そのため、ツェナーダイオードのない薄膜層４（ここではｎ型薄膜層である）では、電位降下が小さく、ほぼ等電位となり、これと直交する方向の電位分布は均一化される。その結果、第１実施例よりもさらに高耐圧接合終端構造の耐圧を高めることができる。
【００１９】
つぎに、前記の曲線部分Ｂにツェナーダイオードがある場合とない場合の電位分布について説明する。
図７は、曲線部分の等電位線を表した図であり、同図（ａ）は第１実施例の場合で、ツェナーダイオードがある場合の図、同図（ｂ）は第２実施例の場合でツェナーダイオードがない場合の図である。この曲線部分は図１および図２の右上端の曲線部分Ｂである。
【００２０】
同図（ａ）の曲線部分では、そもそも、電界が集中し易いが、さらにツェナーダイオードを形成することにより、電位分布がＦ部のように不均一となり、耐圧の低下を引き起こす。
一方、同図（ｂ）の曲線部分では、電界の集中しやすい曲線部分には、ツェナーダイオードを形成しないため、この箇所では、等電位線は均等に形成され、安定した耐圧を得ることが可能となる。
【００２１】
ところで、図１の傾斜部分Ａに形成されたツェナーダイオードのｐｎ接合面７が、図４のように、高耐圧接合終端構造上部の表面構造３に対して不等距離（表面構造３の長手方向に対して不平行）に形成されると、ツェナーダイオードに逆バイアスが印加された場合、等電位線１２が乱れ、この部分で耐圧の低下が生じてしまう。これを解決する方法をつぎに説明する。
【００２２】
図３は、この発明の第３実施例の半導体装置の要部平面図である。この図は、図２の傾斜部分Ａの薄膜層４を示し、図２との違いは、この箇所に形成されるツェナーダイオードのｐｎ接合面８を、第１、第２基準回路形成領域と等距離となるように形成する点である。つまり、長手方向に平行になるようにｐｎ接合面８を形成することで、等電位線１１が長手方向に平行に形成される。
【００２３】
このように、等電位線１１を高耐圧接合終端構造上部の表面構造３の長手方向に対して平行にすることにより、傾斜部分Ａの薄膜層４での耐圧低下を防止することができる。
【００２４】
【発明の効果】
この発明によれば、高耐圧ＩＣ（ＨＶＩＣ）の高耐圧接合終端構造（ＨＶＪＴ）上部の表面構造を、ツェナーダイオードを形成した帯状の薄膜層とすることで、従来構造よりも狭い高耐圧接合終端構造幅で高耐圧化が可能となり、チップコストを低減できる。さらに、傾斜領域のツェナーダイオードのｐｎ接合面が第１、第２半導体領域の端部に対して平行であることにより、等電位線が平行になり、傾斜部分での耐圧低下を防止することができる。また、抵抗性窒化膜を使用しないため、抵抗性窒化膜の酸化による耐圧の低下が起こらず、長期間の信頼性を確保することができる。
【図面の簡単な説明】
【図１】 この発明の第１実施例の半導体装置の要部平面図
【図２】 この発明の第２実施例の半導体装置の要部平面図
【図３】 この発明の第３実施例の半導体装置の要部平面図
【図４】 ツェナーダイオードを薄膜層の傾斜部分に形成した場合の等電位線図
【図５】 Ｄｏｕｂｌｅ ＲＥＳＵＲＦ構造と抵抗性フィールドプレート構造を組み合わせた高耐圧接合終端構造であり、（ａ）は要部断面図、（ｂ）は電位分布図
【図６】 従来の高耐圧ＩＣの高耐圧接合終端構造（ＨＶＪＴ）の平面図
【図７】 曲線部分の等電位線を表した図であり、（ａ）は第１実施例の場合で、ツェナーダイオードがある場合の図、（ｂ）は第２実施例の場合で、ツェナーダイオードがない場合の図
【符号の説明】
１ 第１基準回路形成領域
２ 第２基準回路形成領域
３ 高耐圧接合終端構造上部の表面構造
４ 薄膜層
５ 高耐圧ＮＭＯＳ
６ 高耐圧ＰＭＯＳ
７、８ ｐｎ接合面
１１、１２ 等電位線
Ａ 傾斜部分
Ｂ 曲線部分
Ｃ 直線部分
ｐ ｐ型薄膜層
ｎ ｎ型薄膜層
【発明の属する技術分野】
この発明は、パワーデバイスの制御駆動用などに用いられる高耐圧ＩＣ（ＨＶＩＣ）などの半導体装置に関する。
【０００２】
【従来の技術】
図５は、Ｄｏｕｂｌｅ ＲＥＳＵＲＦ構造と抵抗性フィールドプレート構造を組み合わせた高耐圧接合終端構造であり、同図（ａ）は要部断面図、同図（ｂ）は電位分布図である。この高耐圧接合終端構造は、高耐圧ＩＣの代表的な耐圧構造である。
【０００３】
同図（ａ）において、ｐ基板３５ａの表面層にＮwell領域３４が設けられている。このＮwell領域３４の表面層に高電位領域３３、低電位領域３７およびＰoffset領域３９がそれぞれ形成されている。高電位領域３３上と低電位領域３７上には、高電位側電極３２と低電位側電極３８がそれぞれ形成され、ｐ基板３５上に形成される絶縁酸化膜４１上に高比抵抗の抵抗性フィールドプレートである薄膜抵抗層４０が形成され、この薄膜抵抗層４０により高電位側電極３２と低電位側電極３８とが電気的に接続されている。また、低電位側電極３８と裏面側電極３６は、ｐ基板３５の終端部で電気的に接続している。前記の薄膜抵抗層４０が高耐圧接合終端構造上部の表面構造である。尚、３５ａはｐ基板層である。
【０００４】
同図（ｂ）において、低電位側電極３８を基準（例えば、ＧＮＤ）として、高電位側電極３２に正電位ＶS を印加したとき、電位分布は抵抗性フィールドプレート４０の両端付近で歪みが大きく、電界が集中している。そのために、この個所で耐圧が低下する。
図６は、特開平９−５５４９８号公報に開示されているような高耐圧ＩＣの高耐圧接合終端構造（ＨＶＪＴ）の平面図である。この高耐圧接合終端構造（ＨＶＪＴ）は、その表面に、図５のような抵抗性フィールドプレート４０を適用した例である。
【０００５】
第１基準回路形成領域５１と第２基準回路形成領域５２は、それぞれ異なる電位を基準電位とする集積回路が形成される領域である。例えば、第１基準回路形成領域５１を、ＧＮＤを基準電位とする集積回路が形成される領域であり、第２基準回路形成領域５２は、０〜１２００Ｖまでの変動する電位を基準とする集積回路が集積形成される領域である。この第１基準回路形成領域５１と第２基準回路形成領域５２の間には、前記の抵抗性フィールドプレート５４（図５の４０に相当する）が設けられ、第１基準回路形成領域５１と第２基準回路形成領域５２が、電位的に分離されている。尚、図中の５３は高耐圧接合終端構造上部の表面構造であり、５５は高耐圧ＮＭＯＳであり、５６は高耐圧ＰＭＯＳである。
【０００６】
【発明が解決しようとする課題】
この抵抗性フィールドプレート５４の両端近傍（第１基準回路形成領域５１と第２基準回路形成領域５２に接続する箇所の近傍）での電位分布の歪みが大きく（図５（ｂ）のように）、電界が集中し、この箇所で耐圧が低下する。この電界集中を和らげるために、抵抗性フィールドプレート５４の幅を広くすると、チップサイズが増大し、チップコストが増加する。
【０００７】
この発明の目的は、前記の課題を解決して、高耐圧化が可能で、チップコストが抑制され、かつ、長期信頼性の確保が可能である高耐圧接合終端構造を有する高耐圧ＩＣなどの半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するために、半導体基板内に形成された第１半導体領域に接続された第１電極と、第１半導体領域と異なる電位を基準電位とする前記第１半導体領域を囲む前記半導体基板内に形成された第２半導体領域と、該第２半導体領域に接続された第２電極とを有する半導体装置において、前記半導体基板上に両端が前記第１電極と前記第２電極にそれぞれ電気的に接続され、第１電極を囲む渦巻状の帯状の薄膜層が形成され、該薄膜層は、第１、第２半導体領域の端部に対して平行に形成される等距離領域と、第１、第２半導体領域の端部に対して傾斜して形成される傾斜領域とで構成され、該薄膜層の少なくとも傾斜領域にはツェナーダイオードが形成され、該傾斜領域のツェナーダイオードのｐｎ接合面が第１、第２半導体領域の端部に対して平行であるとする。
【０００９】
【００１０】
前記第１半導体領域が第１集積回路形成領域であり、前記第２半導体領域が第２集積回路形成領域であり、前記薄膜層が前記第１集積回路形成領域と第２集積回路形成領域を電位的に分離するための高耐圧接合終端構造上部の表面構造であるとよい。
前記薄膜層の等距離領域は、曲線部分または直線部分が形成されているとよい。
前記等距離領域の曲線部分または直線部分にはツェナーダイオードを形成しないとよい。
【００１１】
このように、高耐圧接合終端構造上部の表面構造を構成する薄膜層に、直列に複数個接続したツェナーダイオードを形成し、このツェナーダイオードの均等な分圧を利用することで、均一な電位分布が得られる。
【００１２】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置の要部平面図である。この図は、高耐圧ＩＣの要部平面図である。この高耐圧ＩＣを形成する領域は、第１基準回路形成領域１と第２基準回路形成領域２と、これらの基準回路形成領域１、２を電位的に分離する複数のツェナーダイオード（図中のｐで表されるｐ型薄膜層と、ｎで表されるｎ型薄膜層で形成される）が形成された薄膜層４で構成される。この薄膜層４に形成されるツェナーダイオードは、高耐圧ＮＭＯＳ５、高耐圧ＰＭＯＳ６が設けられている箇所やコーナ箇所の曲線部分Ｂと、基準回路形成領域１、２端部と等距離になる直線部分Ｃとに形成されるが、傾斜部分Ａにも、ツェナーダイオードが形成されるが図が複雑になることから省いた。この薄膜層４が、高耐圧接合終端構造上部の表面構造３であり、また、第１、第２基準回路形成領域１、２には、それぞれ集積回路である第１、第２基準回路が形成される。
【００１３】
帯状の薄膜層４の両端間で、全体的に第１、第２基準回路形成領域に対して傾きを付け、ツェナーダイオードを薄膜層全体に形成しても勿論構わない。
この実施例は、薄膜層４の両端間で全体的に傾きを付けて形成するものに比べ設計を容易に行うことが可能となる。全体的に傾きを付けたものと比べると、直線部分において直線部分と直交する方向（第１基準回路形成領域と第２基準回路形成領域間）での電位分布が不十分となり、耐圧は小さい。しかしながら、傾斜部Ａの傾斜の角度を十分小さくし、傾斜部を長くすれば第１基準回路形成領域と第２基準回路形成領域間の電位変動が小さくなるので、全体に傾きを付けたものに耐圧を近づけることが可能となる。
【００１４】
この高耐圧ＩＣにおいて、例えば、第２基準回路形成領域２を高電位とすると、低電位側の第１基準回路形成領域１に形成された第１基準回路の低電位信号と、高電位側の第２基準回路の高電位信号が、高耐圧ＮＭＯＳ５（ｎチャネルＭＯＳＦＥＴ）および高耐圧ＰＭＯＳ６（ｐチャネルＭＯＳＦＥＴ）を介して、それぞれやり取りされる。
【００１５】
この高電位となる第２基準回路形成領域２の耐圧を確保するために、前記の高耐圧接合終端構造上部の表面構造３である薄膜層４を、第１基準回路形成領域１と第２基準回路形成領域２の間に設ける。この薄膜層４には、ツェナーダイオードが直列に複数個形成された、図５で示す抵抗性フィールドプレート５４に代わる高耐圧接合終端構造上部の表面構造４となる。
【００１６】
このツェナーダイオードで形成した薄膜層４においては、個々のツェナーダイオードの耐圧は等しいために、高耐圧接合終端構造上部の表面構造３の長手方向の電位分布は均等化され、それによって、長手方向と直交する方向の電位分布も均等化される。つまり、第１、第２基準回路領域間の電位分布が均等化される。また、第１、第２基準回路形成領域間１、２の電圧は、ツェナーダイオードの逆方向耐圧で保持するために、抵抗性フィールドプレートの場合に流れるような比較的大きな漏れ電流が流れることは防止される。
【００１７】
また、高耐圧接合終端構造上部の表面構造３の長手方向に対して、薄膜層４に傾きをつけた傾斜部分Ａを１箇所あるいは複数箇所設けることで、必要に応じた本数の薄膜層を容易に形成することができる。
図１では、従来の図６の構造と比べ、高耐圧接合終端構造の幅を狭くすることが可能となり、その結果チップサイズが小さくなり、チップコストが抑制できる。また、抵抗性窒化膜（抵抗性フィールドプレート）を使用しないため、抵抗性窒化膜の酸化による耐圧の低下が起こらず、長期間の信頼性を確保することができる。
【００１８】
図２は、この発明の第２実施例の半導体装置の要部平面図である。この構造の場合、ツェナーダイオードを配置するのは、傾斜部分Ａの薄膜層とし、第１、第２基準回路形成領域１、２端部と等距離となる直線箇所Ｃや、曲線部分Ｂにはツェナーダイオードを配置しない。
この場合、曲線部分Ｂに形成される高耐圧ＮＭＯＳ５近傍、高耐圧ＰＭＯＳ６近傍など、電界の集中しやすい曲率を持った部分には、ツェナーダイオードを形成せず、また、高耐圧接合終端構造上部の表面構造３と等距離となる箇所にもツェナーダイオードを形成しない構造である。そのため、ツェナーダイオードのない薄膜層４（ここではｎ型薄膜層である）では、電位降下が小さく、ほぼ等電位となり、これと直交する方向の電位分布は均一化される。その結果、第１実施例よりもさらに高耐圧接合終端構造の耐圧を高めることができる。
【００１９】
つぎに、前記の曲線部分Ｂにツェナーダイオードがある場合とない場合の電位分布について説明する。
図７は、曲線部分の等電位線を表した図であり、同図（ａ）は第１実施例の場合で、ツェナーダイオードがある場合の図、同図（ｂ）は第２実施例の場合でツェナーダイオードがない場合の図である。この曲線部分は図１および図２の右上端の曲線部分Ｂである。
【００２０】
同図（ａ）の曲線部分では、そもそも、電界が集中し易いが、さらにツェナーダイオードを形成することにより、電位分布がＦ部のように不均一となり、耐圧の低下を引き起こす。
一方、同図（ｂ）の曲線部分では、電界の集中しやすい曲線部分には、ツェナーダイオードを形成しないため、この箇所では、等電位線は均等に形成され、安定した耐圧を得ることが可能となる。
【００２１】
ところで、図１の傾斜部分Ａに形成されたツェナーダイオードのｐｎ接合面７が、図４のように、高耐圧接合終端構造上部の表面構造３に対して不等距離（表面構造３の長手方向に対して不平行）に形成されると、ツェナーダイオードに逆バイアスが印加された場合、等電位線１２が乱れ、この部分で耐圧の低下が生じてしまう。これを解決する方法をつぎに説明する。
【００２２】
図３は、この発明の第３実施例の半導体装置の要部平面図である。この図は、図２の傾斜部分Ａの薄膜層４を示し、図２との違いは、この箇所に形成されるツェナーダイオードのｐｎ接合面８を、第１、第２基準回路形成領域と等距離となるように形成する点である。つまり、長手方向に平行になるようにｐｎ接合面８を形成することで、等電位線１１が長手方向に平行に形成される。
【００２３】
このように、等電位線１１を高耐圧接合終端構造上部の表面構造３の長手方向に対して平行にすることにより、傾斜部分Ａの薄膜層４での耐圧低下を防止することができる。
【００２４】
【発明の効果】
この発明によれば、高耐圧ＩＣ（ＨＶＩＣ）の高耐圧接合終端構造（ＨＶＪＴ）上部の表面構造を、ツェナーダイオードを形成した帯状の薄膜層とすることで、従来構造よりも狭い高耐圧接合終端構造幅で高耐圧化が可能となり、チップコストを低減できる。さらに、傾斜領域のツェナーダイオードのｐｎ接合面が第１、第２半導体領域の端部に対して平行であることにより、等電位線が平行になり、傾斜部分での耐圧低下を防止することができる。また、抵抗性窒化膜を使用しないため、抵抗性窒化膜の酸化による耐圧の低下が起こらず、長期間の信頼性を確保することができる。
【図面の簡単な説明】
【図１】 この発明の第１実施例の半導体装置の要部平面図
【図２】 この発明の第２実施例の半導体装置の要部平面図
【図３】 この発明の第３実施例の半導体装置の要部平面図
【図４】 ツェナーダイオードを薄膜層の傾斜部分に形成した場合の等電位線図
【図５】 Ｄｏｕｂｌｅ ＲＥＳＵＲＦ構造と抵抗性フィールドプレート構造を組み合わせた高耐圧接合終端構造であり、（ａ）は要部断面図、（ｂ）は電位分布図
【図６】 従来の高耐圧ＩＣの高耐圧接合終端構造（ＨＶＪＴ）の平面図
【図７】 曲線部分の等電位線を表した図であり、（ａ）は第１実施例の場合で、ツェナーダイオードがある場合の図、（ｂ）は第２実施例の場合で、ツェナーダイオードがない場合の図
【符号の説明】
１ 第１基準回路形成領域
２ 第２基準回路形成領域
３ 高耐圧接合終端構造上部の表面構造
４ 薄膜層
５ 高耐圧ＮＭＯＳ
６ 高耐圧ＰＭＯＳ
７、８ ｐｎ接合面
１１、１２ 等電位線
Ａ 傾斜部分
Ｂ 曲線部分
Ｃ 直線部分
ｐ ｐ型薄膜層
ｎ ｎ型薄膜層
Claims (4)
- 半導体基板内に形成された第１半導体領域に接続された第１電極と、第１半導体領域と異なる電位を基準電位とする前記第１半導体領域を囲む前記半導体基板内に形成された第２半導体領域と、該第２半導体領域に接続された第２電極とを有する半導体装置において、前記半導体基板上に両端が前記第１電極と前記第２電極にそれぞれ電気的に接続され、第１電極を囲む渦巻状の帯状の薄膜層が形成され、該薄膜層は、第１、第２半導体領域の端部に対して平行に形成される等距離領域と、第１、第２半導体領域の端部に対して傾斜して形成される傾斜領域とで構成され、該薄膜層の少なくとも傾斜領域にはツェナーダイオードが形成され、該傾斜領域のツェナーダイオードのｐｎ接合面が第１、第２半導体領域の端部に対して平行であることを特徴とする半導体装置。
- 前記第１半導体領域が第１集積回路形成領域であり、前記第２半導体領域が第２集積回路形成領域であり、前記薄膜層が前記第１集積回路形成領域と第２集積回路形成領域を電位的に分離するための高耐圧接合終端構造上部の表面構造であることを特徴とする請求項１に記載の半導体装置。
- 前記薄膜層の等距離領域は、曲線部分または直線部分が形成されていることを特徴とする請求項１に記載の半導体装置。
- 前記等距離領域の曲線部分または直線部分にはツェナーダイオードを形成しないことを特徴とする請求項３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000306206A JP4547790B2 (ja) | 2000-10-05 | 2000-10-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000306206A JP4547790B2 (ja) | 2000-10-05 | 2000-10-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002118230A JP2002118230A (ja) | 2002-04-19 |
| JP4547790B2 true JP4547790B2 (ja) | 2010-09-22 |
Family
ID=18786934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000306206A Expired - Lifetime JP4547790B2 (ja) | 2000-10-05 | 2000-10-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4547790B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183626B2 (en) | 2004-11-17 | 2007-02-27 | International Rectifier Corporation | Passivation structure with voltage equalizing loops |
| DE102007045185A1 (de) * | 2007-09-21 | 2009-04-02 | Robert Bosch Gmbh | Halbleitervorrichtung und Verfahren zu deren Herstellung |
| JP2017045969A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社タムラ製作所 | ショットキーバリアダイオード |
| DE112016007213B4 (de) * | 2016-09-13 | 2022-05-25 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US10734476B2 (en) | 2017-11-14 | 2020-08-04 | Stmicroelectronics S.R.L. | Integrated electronic device including an edge termination structure with a plurality of diode chains |
| CN119300415B (zh) * | 2024-12-09 | 2025-02-18 | 深圳市冠禹半导体有限公司 | 一种集成高性能的ldmos器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677470A (ja) * | 1992-06-24 | 1994-03-18 | Toshiba Corp | 半導体装置 |
| EP1032046A1 (en) * | 1999-02-01 | 2000-08-30 | Fuji Electric Co., Ltd. | Semiconductor device having a thin film field-shaping structure |
-
2000
- 2000-10-05 JP JP2000306206A patent/JP4547790B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677470A (ja) * | 1992-06-24 | 1994-03-18 | Toshiba Corp | 半導体装置 |
| EP1032046A1 (en) * | 1999-02-01 | 2000-08-30 | Fuji Electric Co., Ltd. | Semiconductor device having a thin film field-shaping structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002118230A (ja) | 2002-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5589052B2 (ja) | 半導体装置 | |
| JP5655255B2 (ja) | パワー集積回路デバイス | |
| CN109686733B (zh) | 低电容瞬变电压抑制器 | |
| JP5585593B2 (ja) | 半導体装置 | |
| US10438944B2 (en) | Semiconductor device having ESD element | |
| JP4971848B2 (ja) | 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路 | |
| JP2009065026A (ja) | 電気回路のスイッチング装置 | |
| US11469316B2 (en) | Semiconductor device | |
| US10396071B2 (en) | Semiconductor device having a sense diode portion | |
| US10163890B2 (en) | Semiconductor device | |
| JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
| JP4547790B2 (ja) | 半導体装置 | |
| US6448587B1 (en) | Circuit incorporated IGBT and power conversion device using the same | |
| CN111742412B (zh) | 宽带隙半导体装置 | |
| JP2009141007A (ja) | 半導体装置 | |
| JP5080056B2 (ja) | 静電気保護用半導体装置 | |
| JP4645069B2 (ja) | 半導体装置 | |
| US7598587B2 (en) | Semiconductor device | |
| US10811529B2 (en) | Transistor device with gate resistor | |
| CN109148437B (zh) | 半导体装置及半导体电路装置 | |
| JP4839225B2 (ja) | 絶縁耐力の高いｓｏｉ半導体素子 | |
| JP2008270367A (ja) | 半導体装置 | |
| JP2005108980A (ja) | 半導体装置 | |
| US20230261040A1 (en) | Semiconductor device including substrate layer with floating base region and gate driver circuit | |
| US9500805B2 (en) | Optical waveguide to be carried by a semiconductor material including a plurality of parallel strips of alternating conductivity types and related methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061115 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4547790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |