[go: up one dir, main page]

JP4539980B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4539980B2
JP4539980B2 JP2005084778A JP2005084778A JP4539980B2 JP 4539980 B2 JP4539980 B2 JP 4539980B2 JP 2005084778 A JP2005084778 A JP 2005084778A JP 2005084778 A JP2005084778 A JP 2005084778A JP 4539980 B2 JP4539980 B2 JP 4539980B2
Authority
JP
Japan
Prior art keywords
semiconductor element
conductor
semiconductor device
solder material
fine particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005084778A
Other languages
English (en)
Other versions
JP2006269682A (ja
Inventor
満男 山下
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2005084778A priority Critical patent/JP4539980B2/ja
Publication of JP2006269682A publication Critical patent/JP2006269682A/ja
Application granted granted Critical
Publication of JP4539980B2 publication Critical patent/JP4539980B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

この発明は、半導体装置およびその製造方法に関し、特に半導体素子の表面電極および裏面電極にそれぞれ配線用導体および導体基板を面接合させる接合技術に関する。
半導体装置を構成する部材同士の接合部には、信頼性、導電性および熱伝導性が要求される。図１１は、従来のパワー半導体装置の要部を示す正面図である。図１１において、符号１は、その表面に電気回路を兼ねる導体基板２が接合され、かつその裏面に図示しない冷却部材への熱伝導を担う熱伝導体３が接合された絶縁基板である。
従来は、この導体基板２の表面に半導体素子４の裏面電極（図示省略）がはんだ材料５を用いて接合されている。半導体素子４の表面電極（図示省略）は、ボンディングワイヤ６を介して導体基板２に電気的に接続されている。また、熱伝導体３と図示しない冷却部材との接合にもはんだ材料が用いられている。
半導体素子４は、通電時に熱を発生する。そして、半導体素子４と導体基板２の接合部が面接合であるため、その接合部には大きな熱ひずみが発生する。それによって、その接合部を構成するはんだ材料は、過酷な使用環境下に置かれることになるので、そのはんだ材料には、高熱伝導性と熱疲労強度に優れた特性が要求される。そのような特性を備えたはんだ材料として、従来、鉛入りの高温はんだ材料（溶融点２９０℃）が使用されている。
しかし、近時、環境上の配慮から、鉛を含まない（鉛フリー）はんだ材料を用いることが要求されている。この温度に対応可能な鉛フリーはんだ材料としてＡｕ−Ｓｎ合金があるが、高価であるため、実用的ではない。実用性の点から、鉛フリーはんだ材料としてＳｎＡｇはんだ材料（溶融点２２０℃）が適当である。
ところで、一般的なはんだ材料に代えて、金属の微粒子を用いた接合技術が公知である。例えば、多数の電極を有する電極配設基体の電極と、他の基体に設けた電極との接合に、平均直径が１００ｎｍ程度以下の金属核の周囲を有機物で結合・被覆することによって生成した複合型金属ナノ粒子を主材とする接合材料を用いることが提案されている（例えば、特許文献１参照。）。
また、２つ以上の部材を、金属の焼結組織からなる金属焼結部を含む接合部でもって接合することが提案されている（例えば、特許文献２参照。）。これらはいずれも、金属微粒子のサイズが１００ｎｍ以下であれば、金属微粒子同士を互いに接触させた状態で２５０℃程度以下の温度で焼成することにより、金属微粒子の集合体が焼結して、被接合部材同士を接合することができるということを利用している。
特開２００４−１２８３５７号公報 特開２００４−１３０３７１号公報
近時、半導体パッケージの小型化、半導体素子の面積低減化に伴い、電流密度の増加が望まれている。また、半導体基板と導体基板の接合部の熱疲労信頼性および熱伝導性の一層の向上が望まれている。一方、従来のワイヤボンディング技術では、負荷電流レベルの限界にきており、パワーサイクル寿命の点でも、ボンディングワイヤと半導体素子の接合部の熱疲労が一層、厳しいものとなっている。これらの対策として、半導体素子の表面の電流密度を均一化して温度分布の均一化を図るとともに、半導体素子の裏面側に加えて表面側からも熱を逃がす構造として、半導体素子の表面電極に配線用導体を面接合させてその接合面積を大きくすることが考えられる。
この場合、半導体素子の表面電極と配線用導体の接合、および半導体素子の裏面電極と導体基板の接合にはんだ材料を用いることが考えられる。しかし、両接合部にＳｎＡｇ系はんだ材料を用いると、ＳｎＡｇ系はんだ材料の接合作業温度である２５０℃に加熱して接合する際、半導体素子の上下ではんだ材料が同時に溶融する。そのため、はんだの表面張力によって半導体素子が回転するなど動いてしまい、半導体素子の接合位置の精度が低くなるという問題点がある。
この発明は、上述した従来技術による問題点を解消するため、鉛を含まない接合材料により、半導体素子の表面電極に配線用導体が面接合され、かつ半導体素子が高い位置精度で導体基板に接合された半導体装置を提供することを目的とする。また、この発明は、鉛を含まない接合材料を用いて、半導体素子の表面電極に配線用導体を面接合させるとともに、半導体素子を高い位置精度で導体基板に接合させることができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、半導体素子の裏面電極と導体基板が金属微粒子の焼結体を介して接合され、前記半導体素子の表面電極と配線用導体がはんだ材料を介して接合されていることを特徴とする。この請求項１の発明によれば、金属を微粒子にすることによって、金属微粒子の表面エネルギーが増加し、金属微粒子が活性化する。それによって、例えば純Ａｇの溶融温度が９６０℃であるにもかかわらず、焼結開始温度が低下する。例えばＡｇ微粒子の場合、そのサイズが１００ｎｍ以下であれば、２５０℃付近以下の温度で焼結される。
その焼結によってできた金属微粒子の焼結体が被接合面に接合された状態では、その焼結体の溶融点は金属本来の溶融点となる。金属本来の溶融点は、鉛フリーはんだ材料の溶融点よりも高い。従って、焼結体は、高い耐熱性を有することになる。以上の理由により、半導体素子の裏面電極と導体基板を、金属微粒子を含むペースト（以下、金属微粒子ペーストとする）を用いて接合した後に、半導体素子の表面電極と配線用導体を鉛フリーはんだ材料を用いて接合するようにすれば、半導体素子の表面電極と配線用導体を接合する際に半導体素子が動くのを抑制することができる。従って、半導体素子の接合位置精度の高い半導体装置が得られる。
また、請求項２の発明にかかる半導体装置は、半導体素子の表面電極と配線用導体が金属微粒子の焼結体を介して接合され、前記半導体素子の裏面電極と導体基板がはんだ材料を介して接合されていることを特徴とする。この請求項２の発明によれば、請求項１と同様の理由により、半導体素子の表面電極と配線用導体を金属微粒子ペーストを用いて接合した後に、半導体素子の裏面電極と導体基板を鉛フリーはんだ材料を用いて接合するようにすれば、半導体素子の裏面電極と導体基板を接合する際に半導体素子が動くのを抑制することができる。従って、半導体素子の接合位置精度の高い半導体装置が得られる。
また、半導体素子の裏面電極と導体基板、および前記半導体素子の表面電極と配線用導体が、ともに金属微粒子の焼結体を介して接合されていてもよい。この発明によれば、接合にはんだ材料を用いていないので、はんだ材料が溶融したときのはんだの表面張力が原因で半導体素子が動くという現象が起こるのを防ぐことができる。また、金属微粒子の焼結による接合では、はんだ材料のように金属微粒子が溶融した状態になるわけではないので、半導体素子の動きは抑制される。従って、半導体素子の接合位置精度の高い半導体装置が得られる。
また、請求項３の発明にかかる半導体装置は、半導体素子の表面電極と配線用導体がはんだ材料を介して接合され、前記半導体素子の裏面電極と、絶縁基板の表面に設けられた導体基板が金属微粒子の焼結体を介して接合され、前記絶縁基板の裏面に設けられた熱伝導体と熱伝導部材がはんだ材料を介して接合されていることを特徴とする。この請求項３の発明によれば、半導体パッケージの外部冷却体への熱導体でもある熱伝導部材の上に絶縁基板が接合され、絶縁基板の上に半導体素子が接合され、半導体素子の上に配線用導体が接合された構造を有する半導体装置の場合に、請求項１と同様に、先に半導体素子の裏面電極と導体基板を金属微粒子ペーストを用いて接合しておけば、半導体素子の表面電極と配線用導体を接合する際に半導体素子が動くのを抑制することができるので、半導体素子の接合位置精度の高い半導体装置が得られる。
また、半導体素子の表面電極と配線用導体が金属微粒子の焼結体を介して接合され、前記半導体素子の裏面電極と、絶縁基板の表面に設けられた導体基板がはんだ材料を介して接合され、前記絶縁基板の裏面に設けられた熱伝導体と熱伝導部材がはんだ材料を介して接合されていてもよい。この発明によれば、半導体パッケージの外部冷却体への熱導体でもある熱伝導部材の上に絶縁基板が接合され、絶縁基板の上に半導体素子が接合され、半導体素子の上に配線用導体が接合された構造を有する半導体装置の場合に、請求項２と同様に、先に半導体素子の表面電極と配線用導体を金属微粒子ペーストを用いて接合しておけば、半導体素子の裏面電極と導体基板を接合する際に半導体素子が動くのを抑制することができるので、半導体素子の接合位置精度の高い半導体装置が得られる。
また、請求項４の発明にかかる半導体装置は、請求項１〜３のいずれか一つに記載の発明において、前記金属微粒子は、前記はんだ材料の溶融温度よりも高い耐熱性を有するＡｇ、ＣｕおよびＮｉのうちの１または２以上の金属を含む合金よりなることを特徴とする。この請求項４の発明によれば、Ａｇ、ＣｕおよびＮｉのうちの１または２以上の金属を含む合金よりなる焼結体を介して半導体素子が他の部材に接合されているので、半導体素子の接合位置精度の高い半導体装置が得られる。
また、請求項５の発明にかかる半導体装置は、請求項１〜３のいずれか一つに記載の発明において、前記はんだ材料は、鉛を含まないＳｎＡｇ系、ＳｎＳｂ系またはＳｎＣｕ系のはんだ材料であることを特徴とする。この請求項５の発明によれば、鉛フリーはんだ材料を用いた半導体素子の接合が実現される。また、半導体素子の接合位置精度の高い半導体装置が得られる。
また、請求項６の発明にかかる半導体装置の製造方法は、半導体素子の裏面電極と導体基板が金属微粒子の焼結体を介して接合され、前記半導体素子の表面電極と配線用導体がはんだ材料を介して接合された半導体装置を製造するにあたって、前記裏面電極と前記導体基板を、金属微粒子を含むペーストを介して貼り合わせ、加熱して前記金属微粒子を焼結させることにより接合した後に、前記表面電極と前記配線用導体をはんだ材料を介して貼り合わせ、加熱して接合することを特徴とする。この請求項６の発明によれば、請求項１と同様の理由により、半導体素子の表面電極と配線用導体を接合する際に半導体素子が動くのを抑制することができるので、半導体素子の接合位置精度の高い半導体装置が得られる。
また、請求項７の発明にかかる半導体装置の製造方法は、半導体素子の表面電極と配線用導体が金属微粒子の焼結体を介して接合され、前記半導体素子の裏面電極と導体基板がはんだ材料を介して接合された半導体装置を製造するにあたって、前記表面電極と前記配線用導体を、金属微粒子を含むペーストを介して貼り合わせ、加熱して前記金属微粒子を焼結させることにより接合した後に、前記裏面電極と前記導体基板をはんだ材料を介して貼り合わせ、加熱して接合することを特徴とする。この請求項７の発明によれば、請求項１と同様の理由により、半導体素子の裏面電極と導体基板を接合する際に半導体素子が動くのを抑制することができるので、半導体素子の接合位置精度の高い半導体装置が得られる。
また、半導体素子の裏面電極と導体基板、および前記半導体素子の表面電極と配線用導体が、ともに金属微粒子の焼結体を介して接合された半導体装置を製造するにあたって、前記裏面電極と前記導体基板、および前記表面電極と配線用導体を、それぞれ金属微粒子を含むペーストを介して貼り合わせ、加熱して前記金属微粒子を焼結させることにより接合してもよい。この発明によれば、接合にはんだ材料を用いていないので、上述したように、接合時に半導体素子の動きが抑制される。従って、半導体素子の接合位置精度の高い半導体装置が得られる。
また、請求項８の発明にかかる半導体装置の製造方法は、半導体素子の表面電極と配線用導体がはんだ材料を介して接合され、前記半導体素子の裏面電極と、絶縁基板の表面に設けられた導体基板が金属微粒子の焼結体を介して接合され、前記絶縁基板の裏面に設けられた熱伝導体と熱伝導部材がはんだ材料を介して接合された半導体装置を製造するにあたって、前記裏面電極と前記導体基板を、金属微粒子を含むペーストを介して貼り合わせ、加熱して前記金属微粒子を焼結させることにより接合した後に、前記表面電極と前記配線用導体、および前記熱伝導体と前記熱伝導部材を、それぞれはんだ材料を介して貼り合わせ、加熱して接合することを特徴とする。この請求項８の発明によれば、請求項１と同様の理由により、半導体素子の表面電極と配線用導体を接合する際に半導体素子が動くのを抑制することができるので、半導体素子の接合位置精度の高い半導体装置が得られる。
また、半導体素子の表面電極と配線用導体が金属微粒子の焼結体を介して接合され、前記半導体素子の裏面電極と、絶縁基板の表面に設けられた導体基板がはんだ材料を介して接合され、前記絶縁基板の裏面に設けられた熱伝導体と熱伝導部材がはんだ材料を介して接合された半導体装置を製造するにあたって、前記表面電極と前記配線用導体を、金属微粒子を含むペーストを介して貼り合わせ、加熱して前記金属微粒子を焼結させることにより接合した後に、前記裏面電極と前記導体基板、および前記熱伝導体と前記熱伝導部材を、それぞれはんだ材料を介して貼り合わせ、加熱して接合してもよい。この発明によれば、請求項１と同様の理由により、半導体素子の裏面電極と導体基板を接合する際に半導体素子が動くのを抑制することができるので、半導体素子の接合位置精度の高い半導体装置が得られる。
また、請求項９の発明にかかる半導体装置の製造方法は、請求項６〜８のいずれか一つに記載の発明において、前記金属微粒子は、前記はんだ材料の溶融温度よりも高い耐熱性を有するＡｇ、ＣｕおよびＮｉのうちの１または２以上の金属を含む合金よりなることを特徴とする。この請求項９の発明によれば、Ａｇ、ＣｕおよびＮｉのうちの１または２以上の金属を含む合金よりなる焼結体を介して半導体素子を他の部材に接合することができるので、半導体素子の接合位置精度の高い半導体装置が得られる。
また、請求項１０の発明にかかる半導体装置の製造方法は、請求項６〜８のいずれか一つに記載の発明において、前記はんだ材料は、鉛を含まないＳｎＡｇ系、ＳｎＳｂ系またはＳｎＣｕ系のはんだ材料であることを特徴とする。この請求項１０の発明によれば、鉛フリーはんだ材料を用いた半導体素子の接合を実現することができる。また、半導体素子の接合位置精度の高い半導体装置が得られる。
本発明にかかる半導体装置およびその製造方法によれば、鉛を含まない接合材料により、半導体素子の表面電極に配線用導体が面接合され、かつ半導体素子が高い位置精度で導体基板に接合された半導体装置が得られるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置の要部を示す正面図である。図１に示すように、半導体素子１４の裏面電極（図示省略）は、導体基板１２の表面に金属微粒子の焼結体１７よりなる接合部材を介して接合されている。その半導体素子１４の表面電極（図示省略）には、配線用導体１６が鉛フリーはんだ材料１５を介して接合されている。ここで、配線用導体１６と半導体素子１４の表面電極（図示省略）は面接合しており、その接合面積は、従来のワイヤボンディング法によるワイヤの接着面積よりも大きい。
金属微粒子の焼結体１７は、例えばＡｇ、ＣｕおよびＮｉのうちの１または２以上の金属の微粒子を焼結したものである。この焼結体１７の溶融点は、焼結体を構成する金属の本来の溶融点と同じであるので、鉛フリーはんだ材料の溶融点よりも高い。鉛フリーはんだ材料１５は、例えばＳｎＡｇ系、ＳｎＳｂ系またはＳｎＣｕ系のはんだ材料である。例えばＳｎＡｇはんだ材料１５の溶融点は２２０℃である。
次に、本発明の実施の形態１にかかる半導体装置の製造方法について説明する。特に限定しないが、ここでは、金属微粒子の焼結体１７を構成する金属をＡｇとし、鉛フリーはんだ材料１５をＳｎ３．５Ａｇ０．５Ｃｕはんだ材料とする。図２は、本発明の実施の形態１にかかる半導体装置の製造方法を示すフローチャートである。
図２に示すように、まず、導体基板１２の表面にＡｇ微粒子を含むペースト（以下、Ａｇ微粒子ペーストとする）を塗布する（ステップＳ１）。このＡｇ微粒子ペーストは、直径が１〜１００ｎｍ程度のＡｇ微粒子と、このＡｇ微粒子に対して配位的結合により安定した保護皮膜を形成する有機溶媒を混合したものである。微粒子の表面が活性化しており、微粒子同士が凝集しやすい状態にあるため、微粒子を有機溶媒中に分散させて安定化させる必要がある。
その後、半導体素子１４の裏面電極が導体基板１２上のＡｇ微粒子ペーストに接触するように、導体基板１２の上に半導体素子１４を置く（ステップＳ２）。そして、例えば２５０℃に加熱した状態で半導体素子１４を導体基板１２に押し付けるように加圧する（ステップＳ３）。これにより、有機溶媒が気化し、Ａｇ微粒子が焼結され、導体基板１２と半導体素子１４がそのＡｇ微粒子の焼結体１７を介して接合される。
冷却後、半導体素子１４の表面電極の表面にＳｎ３．５Ａｇ０．５Ｃｕはんだペーストを例えば１００μｍの厚さに塗布する（ステップＳ４）。そして、そのはんだペーストに配線用導体１６の被接合面が接触するように、半導体素子１４の上に配線用導体１６を置く（ステップＳ５）。その状態で、導体基板１２、半導体素子１４および配線用導体１６を電気炉に入れ、例えば２５０℃に加熱してはんだペーストを溶融する（ステップＳ６）。その後、冷却して、溶けたはんだペーストを凝固させる。それによって、配線用導体１６が半導体素子１４に鉛フリーはんだ材料１５により接合され、図１に示す構成の半導体装置が得られる。
実施の形態１によれば、はんだ接合する際、Ａｇ微粒子の焼結体１７の溶融点が２５０℃よりも高いので、Ａｇ微粒子の焼結体１７は溶けない。従って、はんだペーストが溶けた状態のときに半導体素子１４が導体基板１２に固定されているので、半導体素子１４の動きが抑制され、半導体素子１４の接合位置精度の高い半導体装置が得られる。また、半導体素子１４と導体基板１２をＡｇ微粒子ペーストを用いて接合することにより、それらをはんだ材料を用いて接合する場合よりも熱伝導性が向上するので、半導体素子１４の温度が上昇するのを抑制することができる。
実施の形態２．
図３は、本発明の実施の形態２にかかる半導体装置の要部を示す正面図である。図３に示すように、実施の形態２では、導体基板１２の表面と半導体素子１４の裏面電極（図示省略）が鉛フリーはんだ材料１５を介して接合されており、半導体素子１４の表面電極（図示省略）と配線用導体１６が金属微粒子の焼結体１７を介して接合されている。その他の構成については、実施の形態１と同じであるので、説明を省略する。
次に、本発明の実施の形態２にかかる半導体装置の製造方法について説明する。特に限定しないが、実施の形態１と同様に、金属微粒子の焼結体１７を構成する金属をＡｇとし、鉛フリーはんだ材料１５をＳｎ３．５Ａｇ０．５Ｃｕはんだ材料とする。図４は、本発明の実施の形態２にかかる半導体装置の製造方法を示すフローチャートである。
図４に示すように、まず、半導体素子１４の表面電極の表面に実施の形態１と同様のＡｇ微粒子ペーストを塗布する（ステップＳ１１）。そして、そのＡｇ微粒子ペーストに配線用導体１６の被接合面が接触するように、半導体素子１４の上に配線用導体１６を置く（ステップＳ１２）。次いで、例えば２５０℃に加熱した状態で配線用導体１６を半導体素子１４に押し付けるように加圧する（ステップＳ１３）。これにより、有機溶媒が気化し、Ａｇ微粒子が焼結され、半導体素子１４と配線用導体１６がＡｇ微粒子の焼結体１７を介して接合される。
冷却後、導体基板１２の表面にＳｎ３．５Ａｇ０．５Ｃｕはんだペーストを例えば１００μｍの厚さに塗布する（ステップＳ１４）。そして、そのはんだペーストに半導体素子１４の裏面電極が接触するように、導体基板１２の上に半導体素子１４を置く（ステップＳ１５）。その状態で、実施の形態１と同様に、電気炉で例えば２５０℃に加熱してはんだペーストを溶融する（ステップＳ１６）。その後、冷却して、溶けたはんだペーストを凝固させる。それによって、半導体素子１４が導体基板１２に鉛フリーはんだ材料１５により接合され、図３に示す構成の半導体装置が得られる。
実施の形態２によれば、はんだペーストが溶けた状態のときに半導体素子１４が配線用導体１６に固定されているので、半導体素子１４の動きが抑制され、半導体素子１４の接合位置精度の高い半導体装置が得られる。また、半導体素子１４と配線用導体１６をＡｇ微粒子ペーストを用いて接合することにより、それらをはんだ材料を用いて接合する場合よりも熱伝導性が向上するので、半導体素子１４の温度が上昇するのを抑制することができる。
実施の形態３．
図５は、本発明の実施の形態３にかかる半導体装置の要部を示す正面図である。図５に示すように、実施の形態３では、導体基板１２の表面と半導体素子１４の裏面電極（図示省略）、および半導体素子１４の表面電極（図示省略）と配線用導体１６がともに金属微粒子の焼結体１７を介して接合されている。その他の構成については、実施の形態１と同じであるので、説明を省略する。
次に、本発明の実施の形態３にかかる半導体装置の製造方法について説明する。特に限定しないが、実施の形態１と同様に、金属微粒子の焼結体１７を構成する金属をＡｇとし、鉛フリーはんだ材料１５をＳｎ３．５Ａｇ０．５Ｃｕはんだ材料とする。図６は、本発明の実施の形態３にかかる半導体装置の製造方法を示すフローチャートである。
図６に示すように、まず、導体基板１２の表面に実施の形態１と同様のＡｇ微粒子ペーストを塗布する（ステップＳ２１）。そして、半導体素子１４の裏面電極が導体基板１２上のＡｇ微粒子ペーストに接触するように、導体基板１２の上に半導体素子１４を置く（ステップＳ２２）。続いて、半導体素子１４の表面電極の表面にＡｇ微粒子ペーストを塗布する（ステップＳ２３）。
そして、そのＡｇ微粒子ペーストに配線用導体１６の被接合面が接触するように、半導体素子１４の上に配線用導体１６を置く（ステップＳ２４）。その状態で、例えば２５０℃に加熱した状態で配線用導体１６と導体基板１２を半導体素子１４に押し付けるように加圧する（ステップＳ２５）。これにより、有機溶媒が気化し、Ａｇ微粒子が焼結され、半導体素子１４と導体基板１２、および半導体素子１４と配線用導体１６がそれぞれＡｇ微粒子の焼結体１７を介して接合され、図５に示す構成の半導体装置が得られる。
実施の形態３によれば、半導体素子１４と導体基板１２、および半導体素子１４と配線用導体１６の接合にはんだ材料を用いていないので、Ａｇ微粒子ペーストを焼結する際に、はんだ材料が溶融したときのはんだの表面張力が要因で半導体素子が動くという現象が起こるのを防ぐことができる。また、Ａｇ微粒子の焼結による接合では、はんだ材料のようにＡｇ微粒子が溶融した状態になるわけではないので、半導体素子１４の上下のＡｇ微粒子ペーストを同時に焼成しても、半導体素子１４の動きは起こらない。従って、半導体素子１４の接合位置精度の高い半導体装置が得られる。さらに、半導体素子１４と導体基板１２、および半導体素子１４と配線用導体１６をともにＡｇ微粒子ペーストを用いて接合することにより、それらをはんだ材料を用いて接合する場合よりも熱伝導性が向上するので、半導体素子１４の温度が上昇するのを抑制することができる。
実施の形態４．
図７は、本発明の実施の形態４にかかる半導体装置の要部を示す正面図である。図７に示すように、実施の形態４では、半導体パッケージの外部冷却体への熱導体となる例えば金属基板よりなる熱伝導部材１８の表面に、アルミナ等からなる絶縁基板１１の裏面に設けられた熱伝導体１３の裏面が鉛フリーはんだ材料１５を介して接合されている。そして、絶縁基板１１の表面に設けられた導体基板１２の表面に実施の形態１の半導体装置（図１参照）が接合されている。導体基板１２は、絶縁基板１１の表面の電気回路を兼ねている。導体基板１２上の半導体装置の構成については、実施の形態１と同じであるので、説明を省略する。
次に、本発明の実施の形態４にかかる半導体装置の製造方法について説明する。特に限定しないが、実施の形態１と同様に、金属微粒子の焼結体１７を構成する金属をＡｇとし、鉛フリーはんだ材料１５をＳｎ３．５Ａｇ０．５Ｃｕはんだ材料とする。図８は、本発明の実施の形態４にかかる半導体装置の製造方法を示すフローチャートである。
図８に示すように、まず、実施の形態１と同様にして、絶縁基板１１の表面、すなわち導体基板１２の表面に実施の形態１と同様のＡｇ微粒子ペーストを塗布する（ステップＳ３１）。そして、そのＡｇ微粒子ペースト上に半導体素子１４を置く（ステップＳ３２）。続いて、例えば２５０℃に加熱した状態で加圧してＡｇ微粒子を焼成し（ステップＳ３３）、そのＡｇ微粒子の焼結体１７を介して絶縁基板１１に半導体素子１４を接合する。
冷却後、熱伝導部材１８の表面にＳｎ３．５Ａｇ０．５Ｃｕはんだペーストを例えば１００μｍの厚さに塗布する（ステップＳ３４）。そして、そのはんだペーストに絶縁基板１１の裏面、すなわち熱伝導体１３が接触するように、熱伝導部材１８の上に絶縁基板１１を置く（ステップＳ３５）。続いて、半導体素子１４の表面電極の表面にＳｎ３．５Ａｇ０．５Ｃｕはんだペーストを例えば１００μｍの厚さに塗布する（ステップＳ３６）。
そして、そのはんだペーストに配線用導体１６の被接合面が接触するように、半導体素子１４の上に配線用導体１６を置く（ステップＳ３７）。その状態で、実施の形態１と同様に、電気炉で例えば２５０℃に加熱してはんだペーストを溶融する（ステップＳ３８）。その後、冷却して、溶けたはんだペーストを凝固させると、図７に示す構成の半導体装置が得られる。
実施の形態４によれば、はんだペーストが溶けた状態のときに半導体素子１４が絶縁基板１１の導体基板１２に固定されているので、半導体素子１４の動きが抑制され、半導体素子１４の接合位置精度の高い半導体装置が得られる。また、半導体素子１４と絶縁基板１１の導体基板１２をはんだ材料を用いて接合する場合よりも熱伝導性が向上するので、半導体素子１４の温度が上昇するのを抑制することができる。
実施の形態５．
図９は、本発明の実施の形態５にかかる半導体装置の要部を示す正面図である。図９に示すように、実施の形態５は、実施の形態４において、絶縁基板１１の導体基板１２の表面に実施の形態２の半導体装置（図３参照）を接合したものである。導体基板１２上の半導体装置の構成については、実施の形態２と同じである。その他の構成は、実施の形態４と同じである。従って、それらの説明を省略する。
次に、本発明の実施の形態５にかかる半導体装置の製造方法について説明する。特に限定しないが、実施の形態１と同様に、金属微粒子の焼結体１７を構成する金属をＡｇとし、鉛フリーはんだ材料１５をＳｎ３．５Ａｇ０．５Ｃｕはんだ材料とする。図１０は、本発明の実施の形態５にかかる半導体装置の製造方法を示すフローチャートである。
図１０に示すように、まず、実施の形態２と同様にして、半導体素子１４の表面電極の表面に実施の形態１と同様のＡｇ微粒子ペーストを塗布する（ステップＳ４１）。そして、そのＡｇ微粒子ペースト上に配線用導体１６を置く（ステップＳ４２）。続いて、例えば２５０℃に加熱した状態で加圧してＡｇ微粒子を焼成し（ステップＳ４３）、そのＡｇ微粒子の焼結体１７を介して半導体素子１４に配線用導体１６を接合する。
冷却後、熱伝導部材１８の表面にＳｎ３．５Ａｇ０．５Ｃｕはんだペーストを例えば１００μｍの厚さに塗布し（ステップＳ４４）、そのはんだペースト上に絶縁基板１１を、絶縁基板１１の熱伝導体１３がはんだペーストに接触するように置く（ステップＳ４５）。続いて、絶縁基板１１の導体基板１２の表面にＳｎ３．５Ａｇ０．５Ｃｕはんだペーストを例えば１００μｍの厚さに塗布する（ステップＳ４６）。
そして、そのはんだペースト上に半導体素子１４を、半導体素子１４の裏面電極がはんだペーストに接触するように置く（ステップＳ４７）。その状態で、実施の形態１と同様に、電気炉で例えば２５０℃に加熱してはんだペーストを溶融する（ステップＳ４８）。その後、冷却して、溶けたはんだペーストを凝固させると、図９に示す構成の半導体装置が得られる。
実施の形態５によれば、はんだペーストが溶けた状態のときに半導体素子１４が配線用導体１６に固定されているので、半導体素子１４の動きが抑制され、半導体素子１４の接合位置精度の高い半導体装置が得られる。また、半導体素子１４と配線用導体１６をはんだ材料を用いて接合する場合よりも熱伝導性が向上するので、半導体素子１４の温度が上昇するのを抑制することができる。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、金属微粒子は、はんだペーストによるはんだ接合温度で溶融しなければ、Ａｇ以外の金属で構成されていてもよい。例えば、ＣｕやＮｉでもよい。また、はんだ材料は、ＳｎＳｂ系、ＳｎＣｕ系など、Ａｇ等の金属微粒子の焼結状態に悪影響を及ぼさない成分のものであればよい。さらに、はんだ材料は、クリーム状のものでなくてもよく、例えば還元雰囲気中で板材のものでもよい。
以上のように、本発明にかかる半導体装置およびその製造方法は、半導体素子の表面電極と配線用導体が面接合された構成を有する半導体装置に有用であり、特に、通電時の発熱量が多いパワー半導体装置に適している。
本発明の実施の形態１にかかる半導体装置の要部を示す正面図である。 本発明の実施の形態１にかかる半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態２にかかる半導体装置の要部を示す正面図である。 本発明の実施の形態２にかかる半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態３にかかる半導体装置の要部を示す正面図である。 本発明の実施の形態３にかかる半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態４にかかる半導体装置の要部を示す正面図である。 本発明の実施の形態４にかかる半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態５にかかる半導体装置の要部を示す正面図である。 本発明の実施の形態５にかかる半導体装置の製造方法を示すフローチャートである。 従来の半導体装置の要部を示す正面図である。
符号の説明
１１ 絶縁基板
１２ 導体基板
１３ 熱伝導体
１４ 半導体素子
１５ 鉛フリーはんだ材料
１６ 配線用導体
１７ 金属微粒子の焼結体
１８ 熱伝導部材

Claims (10)

  1. 半導体素子の裏面電極と導体基板が金属微粒子の焼結体を介して接合され、前記半導体素子の表面電極と配線用導体がはんだ材料を介して接合されていることを特徴とする半導体装置。
  2. 半導体素子の表面電極と配線用導体が金属微粒子の焼結体を介して接合され、前記半導体素子の裏面電極と導体基板がはんだ材料を介して接合されていることを特徴とする半導体装置。
  3. 半導体素子の表面電極と配線用導体がはんだ材料を介して接合され、前記半導体素子の裏面電極と、絶縁基板の表面に設けられた導体基板が金属微粒子の焼結体を介して接合され、前記絶縁基板の裏面に設けられた熱伝導体と熱伝導部材がはんだ材料を介して接合されていることを特徴とする半導体装置。
  4. 前記金属微粒子は、前記はんだ材料の溶融温度よりも高い耐熱性を有するＡｇ、ＣｕおよびＮｉのうちの１または２以上の金属を含む合金よりなることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 前記はんだ材料は、鉛を含まないＳｎＡｇ系、ＳｎＳｂ系またはＳｎＣｕ系のはんだ材料であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  6. 半導体素子の裏面電極と導体基板が金属微粒子の焼結体を介して接合され、前記半導体素子の表面電極と配線用導体がはんだ材料を介して接合された半導体装置を製造するにあたって、
    前記裏面電極と前記導体基板を、金属微粒子を含むペーストを介して貼り合わせ、加熱して前記金属微粒子を焼結させることにより接合した後に、前記表面電極と前記配線用導体をはんだ材料を介して貼り合わせ、加熱して接合することを特徴とする半導体装置の製造方法。
  7. 半導体素子の表面電極と配線用導体が金属微粒子の焼結体を介して接合され、前記半導体素子の裏面電極と導体基板がはんだ材料を介して接合された半導体装置を製造するにあたって、
    前記表面電極と前記配線用導体を、金属微粒子を含むペーストを介して貼り合わせ、加熱して前記金属微粒子を焼結させることにより接合した後に、前記裏面電極と前記導体基板をはんだ材料を介して貼り合わせ、加熱して接合することを特徴とする半導体装置の製造方法。
  8. 半導体素子の表面電極と配線用導体がはんだ材料を介して接合され、前記半導体素子の裏面電極と、絶縁基板の表面に設けられた導体基板が金属微粒子の焼結体を介して接合され、前記絶縁基板の裏面に設けられた熱伝導体と熱伝導部材がはんだ材料を介して接合された半導体装置を製造するにあたって、
    前記裏面電極と前記導体基板を、金属微粒子を含むペーストを介して貼り合わせ、加熱して前記金属微粒子を焼結させることにより接合した後に、前記表面電極と前記配線用導体、および前記熱伝導体と前記熱伝導部材を、それぞれはんだ材料を介して貼り合わせ、加熱して接合することを特徴とする半導体装置の製造方法。
  9. 前記金属微粒子は、前記はんだ材料の溶融温度よりも高い耐熱性を有するＡｇ、ＣｕおよびＮｉのうちの１または２以上の金属を含む合金よりなることを特徴とする請求項６〜８のいずれか一つに記載の半導体装置の製造方法。
  10. 前記はんだ材料は、鉛を含まないＳｎＡｇ系、ＳｎＳｂ系またはＳｎＣｕ系のはんだ材料であることを特徴とする請求項６〜８のいずれか一つに記載の半導体装置の製造方法。
JP2005084778A 2005-03-23 2005-03-23 半導体装置およびその製造方法 Active JP4539980B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005084778A JP4539980B2 (ja) 2005-03-23 2005-03-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005084778A JP4539980B2 (ja) 2005-03-23 2005-03-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006269682A JP2006269682A (ja) 2006-10-05
JP4539980B2 true JP4539980B2 (ja) 2010-09-08

Family

ID=37205333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005084778A Active JP4539980B2 (ja) 2005-03-23 2005-03-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4539980B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006081B2 (ja) * 2007-03-28 2012-08-22 株式会社日立製作所 半導体装置、その製造方法、複合金属体及びその製造方法
EP2560468A1 (en) * 2011-08-19 2013-02-20 ABB Research Ltd. Method of connecting elements of a plurality of elements to one another
JP5822656B2 (ja) * 2011-10-31 2015-11-24 株式会社 日立パワーデバイス 半導体装置及びその製造方法
JP5920454B2 (ja) * 2012-03-15 2016-05-18 富士電機株式会社 半導体装置およびその製造方法
JP5936407B2 (ja) * 2012-03-26 2016-06-22 株式会社日立製作所 パワーモジュール製造方法
JP6072667B2 (ja) 2013-11-12 2017-02-01 三菱電機株式会社 半導体モジュールとその製造方法
WO2016100470A1 (en) * 2014-12-17 2016-06-23 Alpha Metals, Inc. Method for die and clip attachment
JP2019140285A (ja) * 2018-02-13 2019-08-22 トヨタ自動車株式会社 半導体モジュール
CN111868900A (zh) * 2018-03-23 2020-10-30 三菱综合材料株式会社 电子组件安装模块的制造方法
CN113169083B (zh) * 2019-06-20 2024-12-31 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP7320446B2 (ja) * 2019-12-27 2023-08-03 株式会社 日立パワーデバイス 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049281A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置
JP2004207445A (ja) * 2002-12-25 2004-07-22 Mitsubishi Materials Corp パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006041362A (ja) * 2004-07-29 2006-02-09 Hitachi Ltd 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049281A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置
JP2004207445A (ja) * 2002-12-25 2004-07-22 Mitsubishi Materials Corp パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006041362A (ja) * 2004-07-29 2006-02-09 Hitachi Ltd 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。

Also Published As

Publication number Publication date
JP2006269682A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP6061248B2 (ja) 接合方法及び半導体モジュールの製造方法
KR100629826B1 (ko) 접합재 및 이를 이용한 회로 장치
US20030146266A1 (en) Conductive adhesive material with metallurgically-bonded conductive particles
JP4722751B2 (ja) 粉末はんだ材料および接合材料
JP4539980B2 (ja) 半導体装置およびその製造方法
JP5642336B2 (ja) 半導体装置およびその製造方法
JP6029222B1 (ja) 金属粒子、ペースト、成形体、及び、積層体
JP5659663B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0810716B2 (ja) 電子パッケージ
JP4877046B2 (ja) 半導体装置およびその製造方法
JP5018250B2 (ja) 半導体装置およびその製造方法
JP4228926B2 (ja) 半導体装置
JP4022139B2 (ja) 電子装置及び電子装置の実装方法及び電子装置の製造方法
JP6641524B1 (ja) 半導体装置の製造方法
TWI620614B (zh) 半導體封裝用預形體及半導體裝置
JP4085563B2 (ja) パワー半導体モジュールの製造方法
JP4973109B2 (ja) 半導体装置の製造方法
JP6156965B1 (ja) 半導体封止用プリフォーム
JP2016087691A (ja) Ｐｂフリーはんだ及び電子部品内蔵モジュール
JP6936595B2 (ja) 半導体装置
JP2006287064A (ja) 半導体装置およびその製造方法
JP2006041363A (ja) 樹脂封止型半導体装置
JP7553194B2 (ja) 半導体装置およびその製造方法
JP2004058088A (ja) 接合方法及び接合体
JP7481285B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20080116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100617

R150 Certificate of patent or registration of utility model

Ref document number: 4539980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250