JP4522049B2

JP4522049B2 - Semiconductor device

Info

Publication number: JP4522049B2
Application number: JP2003037438A
Authority: JP
Inventors: 浩和福田; 正博上川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-02-14
Filing date: 2003-02-14
Publication date: 2010-08-11
Anticipated expiration: 2023-02-14
Also published as: JP2004247612A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特にエッチングによる平坦フレームのパッケージから導出するリード部の樹脂バリの除去を容易とし、さらにパッケージの小型化を実現する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置３０がある。
【０００４】
このパッケージ型半導体装置３０は図１０（Ａ）の如く、半導体素子２２の周囲を樹脂層２４で被覆し、この樹脂層２４の側部から外部接続用のリード２１ｃが導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置３０は、平坦なリードフレーム２１を曲げてヘッダー部２１ａおよび半導体素子２２の電極を取り出す取りだし電極部２１ｂおよびリード部２１ｃを形成している。すなわち、ヘッダー部２１ａ上の素子搭載領域Ｍ１は、曲げに必要な寸法分内側となる。更にリード部２１ｃは、実装強度および測定の問題から所定の長さが必要であるため樹脂層２４から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった（例えば特許文献１参照。）。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１０（Ｂ）は、エッチングフレームを採用した半導体装置２０を示す。フレームは１１例えばその厚みｔ４が０．１５ｍｍ厚程度の銅板を用い、表裏からのエッチングと裏面からのハーフエッチングによりリード部１１ｃとヘッダー部１１ａ、取り出し電極部１１ｂを設けたものである。半導体素子１２が固着する側である表面ではリード部１１ｃおよびヘッダー部１１ａは同一平面にあり、すなわち平坦フレームとなっている。ヘッダー部１１ａは、厚みｔ６がおよそ０．０７ｍｍであり、表面に半導体素子１２を半田あるいはＡｕ／Ｓｉ共晶方式で固着する。リード部１１ｃはもとの板厚である０．１５ｍｍである。
【０００８】
半導体素子１２、ヘッダー部１１ａおよびリード部１１ｃの一部はトランスファーモールド等により樹脂層１４で被覆される。リード部１１ｃの裏面は樹脂層１４裏面から露出し、また、樹脂層１４の側面からもリード部１１ｃの先端が０．０５ｍｍ程度突出する。このハーフエッチフレームにおいては、裏面に露出するリード部１１ｃの長さＸを従来通り０．２５ｍｍ確保すればよく、リード部１１ｃをできる限り短くすればヘッダー部１１ａが大きくとれる。リード部１１ｃ先端の樹脂層４からの突出は全くなくてもよいが、金型で切断する為にはパンチを入れる為、樹脂層４とパンチが干渉しないよう位置精度を考慮したクリアランスが必要となる。つまり、リード部１１ｃの突出は、クリアランスを考慮して０．０５ｍｍとしている。
【０００９】
この半導体装置２０のパッケージは、パッケージサイズが例えば横×縦×高さで１．６ｍｍ×１．６ｍｍ×０．５６ｍｍである。ハーフエッチングのフレームを用いることにより、リードの長さを含むパッケージ外形のサイズが例えば図１０（Ａ）と同じで、ヘッダー部１１ａの半導体素子１２搭載領域Ｍ２を０．８６ｍｍから１．２ｍｍまで拡大することができる。つまり、搭載チップサイズが約４０％拡大でき、その分の特性改善が可能になる（例えば特許文献２参照。）。
【００１０】
次に、図１１を用いて、ハーフエッチフレームを用いた半導体装置の製造方法を説明する。
【００１１】
第１工程：まず、板厚が０．１５ｍｍ程度の銅板等のフレーム１１の表裏面に所定のパターンのレジスト膜ＰＲを形成する。表面はリード部１１ｃ、ヘッダー部１１ｂ更に半導体素子１２の電極の取り出しとなる取り出し電極部１１ｂを残し、分割領域Ｄを露出したパターンのレジスト膜ＰＲであり、裏面はヘッダー部および取り出し電極部が露出するようレジスト膜ＰＲをパターニングする（図１１（Ａ））。
【００１２】
その後、板厚の２分の１以上をエッチングにより除去する。フレーム１１の表裏からのエッチングにより分割領域Ｄが形成され、同時にフレーム裏面からのハーフエッチにより、ヘッダー部１１ａおよび取り出し電極部１１ｂが形成されると同時にリード部１１ｃがパターニングされ（図１１（Ｂ））、リード部１１ｃおよびヘッダー部１１ａ表面が同一平面である平坦フレームとなる。リード部１１ｃの厚みはフレーム厚であり、ヘッダー部１１ａの厚みはリード部１１ｃの２分の１未満の厚みで形成される。
【００１３】
第２工程：ヘッダー部１１ａの表面に半導体素子１２を搭載し、Ａｕ／Ｓｉ共晶により固着する。このときの半導体素子１２のチップサイズは例えば０．３５ｍｍ角である。搭載領域にはＡｇメッキを１０μｍ程度施し、Ａｕ／Ｓｉの共晶温度３７０℃より高い温度、例えば４２０℃程度に加熱したフレーム上に半導体素子を搭載し、接合する。また、半導体素子１２の電極と取り出し電極部１１ｂとを例えばボンディングワイヤ１３などにより電気的に接続する（図１１（Ｃ））。
【００１４】
第３工程：更にトランスファモールド等により樹脂封止する。その後搭載領域外周の樹脂バリを例えばウォータージェット等によりフレームの表裏面から除去する。その後、隣接するパッケージ領域との連結部をパンチングにより切断し、個々のパッケージに分割する（図１１（Ｄ））。
【００１５】
【特許文献１】
特許第２９０２９１９号公報（第４頁、第５図）
【特許文献１】
特許第２９０２９１９号公報（第３頁、第１図）
【００１６】
【発明が解決しようとする課題】
図１２に、図１１（Ｄ）に示す樹脂モールド後の一つのパッケージ領域を示す。図１２（Ａ）は平面図であり、図１２（Ｂ）は図１２（Ａ）のＧ−Ｇ線断面図であり、図１２（Ｃ）は１つのリード部の拡大断面図である。
【００１７】
前述の如く、フレーム１１は、表裏面からのエッチングにより分割領域Ｄを設け、更に裏面からのハーフエッチにより、ヘッダー部１１ａ、取り出し電極部１１ｂおよびリード部１１ｃを形成している。つまり、図１２（Ｃ）の如く、隣り合うリード部１１ｃは、表裏面からのエッチングにより、その側面は若干内側に湾曲し、上下２段の窪み部１８が形成される。
【００１８】
このリード部１１ｃは、後に詳述するが樹脂封止工程において、側面に樹脂が付着してしまう。このため、樹脂モールド後にウォータージェットや液体ホーニング、又はレーザ照射等の方法で樹脂バリ１９を除去する工程を行うのが一般的である。
【００１９】
これは、樹脂バリ１９が残ると、パッケージの切断や測定等の後の工程において樹脂バリ１９が脱落し、リード部への付着や打痕の発生などの悪影響を及ぼしたり、半田が付かなくなるという問題が起こるためである。
【００２０】
例えば、フレームの板厚が０．１５ｍｍ程度以下のように薄い場合は、樹脂バリ１９とリード部１１ｃ側面の接着面積が小さい為、比較的容易にウォータージェットや液体ホーニング等で樹脂バリを除去できる。
【００２１】
しかし、０．２ｍｍ程度以上の厚い板厚の場合は、樹脂バリ１９とリード部１１ｃ側面の接着面積が大きくなり、ウォータージェットや液体ホーニング等でバリ取りを行うとパッケージの欠け込みが発生してしまう。また、特に小型化パッケージの場合には、隣り合うリード部１１ｃ間の距離が狭くなっているため、研磨材を使用する液体ホーニング等による除去は困難である。
【００２２】
このような場合には、レーザを照射して樹脂バリを除去する方法が採用される。例えば、図１０（Ｂ）の如くスタンピング方式で形成されたフレームであれば、リード部側面がほぼ垂直で陰になる部分が無いため、レーザーを照射すれば容易に樹脂バリを除去できる。
【００２３】
一方、図１２（Ｂ）、（Ｃ）に示すエッチングフレームでは、リード部側面に窪み部１８が形成され、幅の広い部分の陰になる部分ができる。このためリード部１１ｃの表面あるいは裏面側から垂直にレーザを照射しても窪み部１８に樹脂バリ１９が残ってしまう問題があった。
【００２４】
また、図１１（Ｄ）の如く、パッケージ領域を個々に分割する工程において、パンチがパッケージを抱え込む状態でフレームの連結部１ｄをパンチングにより切断している。しかし、この方法ではパンチの強度を確保する必要があり、パンチングのためのリード部１ｃのクリアランスを考慮すると、リード長を短くするのが困難であった。
【００２５】
【課題を解決するための手段】
本発明は、ヘッダー部と、
前記ヘッダー部と裏面が電気的に接続されて固着されたパワーＭＯＳＦＥＴまたはトランジスタから成る半導体素子と、
前記ヘッダー部と連続して成り、前記半導体素子の裏面と電気的に接続され、外部リードと成る第１のリード部と、
前記半導体素子の表面にある電極パッドと電気的に接続される２つの取り出し電極部と、
前記取り出し電極部と連続して成り、外部リードと成る第２のリード部と、
側面から前記第１のリード部の一部および前記第２のリード部が突出するように前記ヘッダー部、第１のリード部、前記取り出し電極部、前記第２のリード部および前記半導体素子を被覆する樹脂層とを有する半導体装置において、
前記樹脂層の側面とほぼ平行な面における前記第１のリード部および前記第２のリード部の断面形状は略台形形状を有し、前記第１のリード部および前記第２のリード部の側面は湾曲した形状で、上下に２つの窪み部が設けられ、いずれか一方の窪み部が他方よりも外側にあり、
前記半導体素子は、前記ヘッダー部より小さく、且つ半田での固着にはコントロールが困難な程度に小さいチップサイズを有し、
前記第１のリード部、前記第２のリード部、前記取り出し電極部および前記ヘッダー部の表面は同一平面にあり、
前記第１のリード部の裏面および前記第２のリード部の裏面は同一面で、前記ヘッダー部の裏面および前記取出し電極の裏面は、前記第１のリード部および前記第２のリード部の裏面よりも窪んだ平面にあるとともに、前記第１のリード部および前記第２のリード部の裏面は前記樹脂層から露出し、
前記第１のリード部が０．２ｍｍの時、前記ヘッダー部の厚みが０．１２５ｍｍか、または前記第１のリード部が０．１５ｍｍの時、前記ヘッダー部の厚みが０．０７ｍｍであり、
前記半導体素子の裏面に金が設けられ、前記ヘッダー部は、銀、金またはパラジウムが設けられ、前記半導体素子と前記ヘッダー部は、ＡｕとＳｉの共晶で接続されていることで解決するものである。
【００３９】
【発明の実施の形態】
図１から図７を用いて本発明の実施の形態を詳細に示す。
【００４０】
図１は、半導体装置１０を説明する構造図である。図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図、図１（Ｃ）はＢ−Ｂ線断面図である。
【００４１】
図１（Ａ）の如く、本実施形態の半導体装置１０は、縦×横×高さが、例えば、１．６ｍｍ×１．６ｍｍ×０．５６ｍｍのごとき大きさを有するものである。リード部１ｃは絶縁性の樹脂層４側面から約０．０５ｍｍ程度導出されて配置されており、パッケージ外形の中心線に対して左右（上下）対象となるようなパターンで配置されている。
【００４２】
図１（Ｂ）の如く、半導体装置１０は導電部材から成るフレーム１のヘッダー部１ａ表面に固着された半導体素子２、リード部１ｃおよびそれらを電気的に接続するボンディングワイヤ３を絶縁性の樹脂層４で被覆され構成されている。
【００４３】
リード部１ｃおよびヘッダー部１ａの表面はフレーム１表面の同一平面上にあり、リード部１ｃの裏面はもとのフレーム１裏面の平面上にある。ヘッダー部１ａの裏面はエッチングによりもとの平面であるフレーム１裏面よりもくぼんだ平面にあり、段差ｔ２が形成されている。そして、元のフレーム１と同一面であるリード部１ｃ裏面は、樹脂層４裏面から露出する。
【００４４】
本実施形態では、フレーム１は銅板を用い、表裏からのエッチングによりヘッダー部１ａおよび半導体素子２の電極を取り出すための取り出し電極部１ｂ、リード部１ｃを分割形成する分割領域Ｄを設ける。ここで、本明細書において分割領域Ｄとは、フレーム１の表裏面からエッチングされて分割された領域をいう。
【００４５】
又、裏面からのハーフエッチングによりヘッダー部１ａおよび取り出し電極部１ｂとリード部１ｃとをパターニングして設る。尚、ここでの図示は省略するが、隣り合うリード部１ｃ同士も分割領域Ｄにより分割形成される（図２（Ａ）参照）。
【００４６】
このように、表面ではリード部１ｃおよびヘッダー部１ａ、取り出し電極部１ｂは同一平面にある平坦フレームとなっている。
【００４７】
本実施形態では、フレーム１の厚みは例えば０．２ｍｍであり、ヘッダー部１ａは０．１２５ｍｍとする。半導体素子２の大きさに対してヘッダー部１ａが薄いと、Ａｕ／Ｓｉ共晶方式にて固着した場合に、線膨張係数の違いにより半導体素子２に横われが発生する場合がある。このフレーム１およびヘッダー部１ａの厚みは、それを抑えるために、エッチング量をコントロールしたものであり、本実施形態に於いては、この半導体装置を例に以下説明する。しかし強度において問題がなければ、この厚みに限らず、例えば０．１５ｍｍ厚のフレームで、ヘッダー厚が０．０７ｍｍ程度でも構わない。
【００４８】
また、上記の如くヘッダー部１ａおよび取り出し電極部１ｂをハーフエッチングにより形成した平坦フレームでなくてもよい。例えば、リード部１ｃがエッチングによりパターニングされるフレーム、すなわち分割領域Ｄをエッチングにより形成したエッチングフレームであれば、折り曲げ式のフレームにも適用でき、フレームの板厚は適宜選択できる。
【００４９】
半導体素子２は、ヘッダー部１ａ表面にＡｕ／Ｓｉ共晶方式または半田により固着される。半導体素子２表面の電極は、ヘッダー部１ａと同一のエッチングによって形成された取り出し電極部１ｂにボンディングワイヤ等で接続される。取り出し電極部１ｂまたはヘッダー部１ａはリード部１ｃと連続しており、リード部１ｃの厚みｔ１はフレーム１の板厚と同じ厚みである。
【００５０】
半導体素子２、ヘッダー部１ａおよびリード部１ｃの一部はトランスファーモールド等により樹脂層４で被覆される。リード部１ｃの裏面は樹脂層裏面から露出し、また、樹脂層４の側面からもリード部１ｃの先端が突出する。このハーフエッチフレームにおいては、裏面に露出するリード部の長さを従来通り０．２５ｍｍ確保すればよく、リード部１ｃ先端の樹脂層４からの突出は、リードを切断するためのクリアランスを考慮して０．０５ｍｍ程度でよい（図１（Ａ）参照）。
【００５１】
尚、図示はしていないが、ヘッダー部１ａ上には接着性を考慮して銀メッキや金メッキ、Ｐｄメッキ等が施されている。また、リード部１ｃ上にはボンディングワイヤ３の接着性が考慮され、同様に銀メッキやＰｄメッキ、あるいは金メッキ等が施されている。
【００５２】
また、リード部１ｃの表面にはディンプル（凹部）５が数ヶ所に設けられても良い。これは樹脂の密着性を向上させるためである。ディンプル５は、ヘッダー部１ａと同様に、リード部１ｃ表面からのハーフエッチで形成されるが、その大きさは例えば直径０．１２ｍｍと小さいため、リード部１ｃの強度を劣化させずに、樹脂の密着性を向上させることができる。
【００５３】
また、図１（Ｃ）、（Ｄ）に、リード部１ｃの断面を示す。これは、図１（Ａ）のＢ−Ｂ線の断面である。
【００５４】
図１（Ｃ）の如く、分割領域Ｄによりリード部１ｃが離間形成され、リード部１ｃが突出する樹脂層４側面とほぼ平行な面におけるリード部１ｃの断面形状は、表面側の幅ｗ１よりも裏面側の幅ｗ２方が幅の広い形状となっている。実際には表裏面からのエッチングにより形成されるため、図の如くリード部１ｃ側面は上下２段の湾曲形状になり、窪み部８が形成される。また、リード部１ｃの表面側及び裏面側で幅が異なるので、上段の窪み部８ａよりも下段の窪み部８ｂが外側に位置している。本明細書ではこのリード部１ｃの断面形状を略台形形状と称する。後に詳述するが、製造工程においては、樹脂モールド後、リード部１ｃ側面にレーザを照射して、リード部１ｃ側面に付着した樹脂バリ９を除去する必要がある。その際レーザは、例えば、表面側からリード部１ｃ側面に垂直に照射されるのであるが、表面側および裏面側の幅が同一であると、幅の最も広い部分の影になる窪み部にはレーザが照射されず、樹脂バリが残ってしまう問題があった（図１２（Ｃ）、（Ｄ）参照）。
【００５５】
しかし、本実施形態の如く、表面側のリード部１ｃの幅ｗ１を裏面側の幅ｗ２よりも狭くすることで、影になる部分がなくなり、窪み部８ａおよび８ｂが表面側から見るとともに露出するようになり、レーザＬが充分照射できるので、樹脂バリ９を除去することができる（図１（Ｄ））。具体的には、例えば、表面側の幅ｗ１が０．１６ｍｍ、裏面側の幅ｗ２が０．２ｍｍ程度である。
【００５６】
尚、レーザは、幅を狭く形成した側から照射すれば良いので、表面側および裏面側のどちらを狭く形成してもよいが、実装強度を確保する為には、パッケージ裏面の露出が広いほうが良いので、図の如く表面側が狭く、裏面側が広い形状が好適である。
【００５７】
次に図２から図７を参照して本発明の半導体装置の製造方法について説明する。
【００５８】
本発明の半導体装置の製造方法は、ヘッダー部およびリード部からなる複数のパッケージ領域を有し、該リード部の一つの面における断面形状が略台形形状を有するエッチングフレームを準備する工程と、前記ヘッダー部に半導体素子を固着し、前記半導体素子と前記リード部とを電気的に接続する工程と、前記リード部の一つの面とほぼ平行となる側面から前記リード部の一部が突出するように前記フレームおよび前記半導体素子を樹脂層で被覆する工程と、前記樹脂層の側面から突出する前記リード部の他の面に付着する樹脂を除去する工程と、前記パッケージ領域を個々に分割する工程とから構成される。
【００５９】
本発明の第１の工程は、図２および図３の如く、ヘッダー部およびリード部からなる複数のパッケージ領域を有し、該リード部の一つの面における断面形状が略台形形状を有するエッチングフレームを準備することにある。
【００６０】
本実施形態では、ヘッダー部１ａおよび取り出し電極部１ｂをハーフエッチングによりパターニングし、ヘッダー部１ａの厚みがリード部１ｃの厚みより薄く形成され、ヘッダー部１ａおよびリード部１ｃの表面が同一平面にあるエッチングフレームを例に説明する。しかし前述の如くこれに限らず、エッチングフレームであれば折り曲げ式のフレームにも適用できる。
【００６１】
図２は、エッチングにより形成された平坦フレームの平面図であり、図２（Ｂ）は一つのパッケージ領域７の平面図であり、図２（Ｃ）は、図２（Ｂ）のＣ−Ｃ線断面図である。このようにリード部１ｃ、ヘッダー部１ａ、取り出し電極部１ｂは、エッチングにより設けられた分割領域Ｄにより分割形成され、破線で示すパッケージ領域７が、フレーム上にパターニングされる。フレーム１上には、１個の半導体装置１０に対応するパッケージ領域７が複数個分、例えば３００個分を５行６０列に縦横に配置される。
【００６２】
ヘッダー部１ａ、リード部１ｃ、取り出し電極部１ｂのパターンは、各パッケージ領域７内において同一形状である。ヘッダー部１ａは半導体素子２を搭載する箇所であり、取り出し電極部１ｂは半導体素子２の電極パッドとワイヤ接続する箇所である。ヘッダー部１ａは例えば４本のリード部１ｃに連続し、取り出し電極部１ｂは例えば２本のリード部１ｃに連続する。リード部１ｃは個々のパッケージ領域７に共通の連結部１ｄにより連結される。
【００６３】
図２（Ｂ）では、斜線のハッチング領域が裏面からハーフエッチされた領域であり、格子状のハッチング領域が表面側からハーフエッチされた領域である。リード部１ｃ、ヘッダー部１ａおよび取り出し電極部１ｂからなる各パッケージ領域７は、例えば長辺×短辺が１．６ｍｍ×１．５ｍｍの矩形形状を有している。
【００６４】
このフレーム１の形成方法を図３に示す。図３（Ａ）から図３（Ｃ）は図２（Ｂ）のＣ−Ｃ線断面図であり、図３（Ｄ）、図３（Ｅ）は、図２（Ｂ）のＥ−Ｅ線断面図である。
【００６５】
まず、図３（Ａ）の如く、リード部１ｃ、ヘッダー部１ａ、取り出し電極部１ｂを形成するために所定のパターンを有するレジスト膜ＰＲ１、ＰＲ２をフレーム１の表裏面に形成し、エッチングを行う。フレーム１は、例えば、厚さが約０．２ｍｍの一枚の銅板から成る。表面側では、リード部、ヘッダー部、取り出し電極部、および個々のパッケージ領域を連結する連結部をレジスト膜ＰＲ１でマスクし、分割領域Ｄを露出する。裏面側も、分割領域Ｄを露出するようにレジスト膜ＰＲ２でマスクする。ここで、従来では、裏面はレジスト膜を設けずにハーフエッチを行っていたが、本実施形態ではヘッダー部、取り出し電極部は、分割領域Ｄのエッチングよりもエッチング量を減らすため、所定の離間距離で均等にスリット６を設けたレジスト膜ＰＲ２でマスクする。（図３（Ａ））。
【００６６】
このフレーム１を、表裏面とも同時に、フレーム厚の２分の１以上エッチングする。これにより、分割領域Ｄが形成され、レジスト膜ＰＲ２にスリット６を設けたヘッダー部１ａ、取り出し電極部１ｂもスリット６部分から同時にエッチングされる（図３（Ｂ））。スリット６部分は、エッチングの進行に伴って隣接するエッチング領域が連結し、ヘッダー部１ａおよび取り出し電極部１ｂのハーフエッチが行える。また、分割領域Ｄのエッチングと同時に行っても、分割領域Ｄよりもエッチング量が少なくなり、０．２ｍｍの板厚（ｔ１）のフレームで、ハーフエッチ量ｔ２を０．０７５ｍｍとし、０．１２５ｍｍの厚み（ｔ３）のヘッダー部１ａおよび取り出し電極部１ｂを形成し、同時にリード部１ａを形成できる（図３（Ｃ））。
【００６７】
ここで、上述のヘッダー部１ａの形成工程は、ヘッダー部１ａの厚みをコントロールするために行っているものである。ヘッダー部１ａの厚みに対してはチップサイズが大きいものは、Ａｕ／Ｓｉ共晶方式でダイボンドすると、ＳｉとＣｕの線膨張係数の違いにより半導体素子２の横われが発生することがある。ある程度大きいチップサイズなると、半田で固着すればよいのであるが、半田で固着するにはコントロールが困難な程度に小さく、ヘッダー部１ａの厚みに対しては大きいチップサイズの場合には、ヘッダー部１ａを厚くして、共晶が可能な範囲を広げればよく、そのために、上述の方法を採用する。すなわち、ヘッダー部１ａの強度が問題ない場合は、図１１に示す方法により、パターニングすればよい。また、工程数は増加するが分割領域Ｄとヘッダー部１ａ裏面からのハーフエッチを別工程で行っても良い。更に、折り曲げ式のフレームであれば、分割領域Ｄのみの形成となる。
【００６８】
また、リード部１ａにディンプル５を形成する場合は、ディンプル５の領域に表面側からスリット６を設けると、ヘッダー部１ａと同様に０．０７５ｍｍエッチングされたディンプル５が形成される。
【００６９】
図３（Ｄ）、（Ｅ）は、図２（Ｂ）のＥ−Ｅ線の断面における、リード部１ｃの形成を示す。ヘッダー部１ａと取り出し電極部１ｂをパターニングする分割領域Ｄためにフレーム１の表裏面に設けられるレジスト膜ＰＲ１、ＰＲ２の開口部は同一パターンと成るが、リード部１ｃが導出する樹脂層の側面とほぼ平行な面の断面においては、レジスト膜ＰＲ３、ＰＲ４の開口部を表面側、裏面側で異なる幅とすることにより、リード部１ｃ断面を略台形形状とする。
【００７０】
すなわち、リード部１ｃの形成領域には、図３（Ｄ）の如くレジスト膜ＰＲ３、ＰＲ４が設けられる。レジスト膜ＰＲ３、ＰＲ４は、例えばリード部１ｃの表面側の幅ｗ１が裏面側の幅ｗ２よりも狭くなるように、開口部を設ける。具体的には、ｗ１が０．１６ｍｍ、ｗ２が０．２ｍｍ程度とする。その後、図３（Ｂ）で示すエッチングと同時にエッチングされ、分割領域Ｄにより、略台形形状を有するリード部１ｃがパターニングされる。この略台形形状により、後述するがモールド後の樹脂バリの除去が容易と成るものである。（図３（Ｅ））。
【００７１】
図の如く、表裏面からのエッチングにより、リード部１ｃの側面は湾曲形状を有し、上下に窪み部８が形成される。リード部１ｃが略台形形状となることから、上段の窪み部８ａよりも下段の窪み部８ｂが外側に形成される。
【００７２】
尚、後述するが、リード部１ｃはどちら側の幅が広くてもよく、それによりレジスト膜ＰＲ３、ＰＲ４の開口幅を適宜変更する。
【００７３】
本発明の第２の工程は、図４の如く、前記ヘッダー部に半導体素子を固着し、前記半導体素子と前記リード部とを電気的に接続することにある。
【００７４】
フレーム１の各パッケージ領域７毎に、ヘッダー部１ａ表面にＡｕ／Ｓｉの共晶温度３７０℃より高い温度、例えば４２０℃程度にフレームを加熱した状態で半導体素子２を搭載し、接合する。Ａｕ／Ｓｉの共晶温度は３７０℃程度であるが、ボンディングの際には溶け性の安定性を考慮し４２０℃程度でボンディングする。Ａｕ／Ｓｉ共晶方式でボンディングされるＳｉチップは、裏面にあらかじめＡｕが蒸着されており、加熱されたフレームから受ける熱により３７０℃以上でＡｕとＳｉが溶けて接合される。
【００７５】
固着する半導体素子２は、例えばウェハ厚１５０μｍで、チップサイズが０．５５ｍｍ角のパワーＭＯＳＦＥＴ、トランジスタ等の素子である。
【００７６】
そして、半導体素子２の電極パッド（不図示）と取り出し電極部１ｂとを、例えば、Ａｕ線より成るボンディングワイヤ３により電気的に接続する。このとき、ボンディングワイヤ３は超音波ワイヤーボンディングにより、電極パッド部にはボールボンディングし、取り出し電極部１ｂ側はステッチボンディングし接続する。
【００７７】
図示はしていないが、ヘッダー部１ａ上には接着性を考慮して銀メッキや金メッキ、Ｐｄメッキ等を施す場合もある。また、取り出し電極１ｂ上にはボンディングワイヤ３の接着性が考慮して同様に銀メッキや金メッキ、Ｐｄメッキを施す。
【００７８】
尚、チップサイズがある程度大きければ、半田のコントロールも容易であるので、半田によるダイボンドでも良い。
【００７９】
本発明の第３の工程は、図５の如く、リード部の一つの面とほぼ平行な側面から前記リード部の一部が突出するように前記フレームおよび前記半導体素子を樹脂層で被覆することにある。図５（Ａ）はフレーム全体の平面図であり、図５（Ｂ）は一つのパッケージ領域７の断面図である。
【００８０】
先ず、トランスファーモールドに用いる金型を準備し、金型内に樹脂を注入して、パッケージとなる絶縁性の樹脂層４を形成する。これにより、裏面にはリード部１ｃが露出し、取り出し電極１ｂおよびヘッダー部１ａを含む半導体素子２が樹脂層４により被覆される。パッケージ裏面は、リード部裏面が０．２５ｍｍ露出して形成される（図５（Ａ））。
【００８１】
ここで、裏面からのエッチング量が０．０７５ｍｍであるので、裏面側の未充填領域を防ぎ、ピンホール等の発生を抑えることができる。また表面側に設けたディンプル５により、樹脂の密着性が向上し、樹脂はがれを防止することができる。（図５（Ｂ））。
【００８２】
本発明の第４の工程は、図６の如く、樹脂層の側面から突出するリード部の他の面に付着する樹脂を除去することにある。図６（Ａ）は一つのパッケージ領域７を示す平面図であり、図６（Ｂ）はＦ−Ｆ線断面図であり、図６（Ｃ）はリード部１ｃの拡大図である。
【００８３】
モールド金型では、リード部１ｃの他の側面部分に、フレームをセットする際の位置ずれ等を考慮したクリアランスが設けてある。ここで他の側面とは、リード部１ｃが突出する樹脂層４側面に対してほぼ垂直方向の側面である。
【００８４】
樹脂モールド時には、パッケージ領域７と共にリード１ｃ側面のクリアランス部分にも樹脂が充填され樹脂バリ９となる為、その樹脂バリ９を除去する。樹脂バリの除去には水を高圧エアーと共に噴射するウォータージェット、研磨剤を含んだ液体を高圧エアーと共に噴射する液体ホーニング、または研磨剤のみを噴射するドライブラスト等が一般的である。
【００８５】
しかし、本実施形態の板厚、すなわちリード部１ｃの厚みは、上述の如く、０．２ｍｍであり樹脂とリード部１ｃ側面との接着面積が比較的大きい。更に本実施形態では、隣り合うリード部１ｃの離間距離も小さいため、上記の方法により除去しようとすると、エアー圧力をより高圧にする必要があり、これにより樹脂バリ９とつながっているパッケージ領域７の樹脂が内側へ欠けこんでしまう不良が発生する。
【００８６】
そこで、本実施形態では、図６（Ｂ）の如く、レーザＬを照射して樹脂バリ９を除去する方法を採用する。通常ウォータジェット等は表裏面から行うが、レーザ照射であればどちらか一方から照射すればよい。
【００８７】
レーザＬは、例えば表面のみからリード部１ｃ側面に沿って垂直に照射される。このとき、従来（図１２（Ｂ）参照）の如く、リード部の幅ｗ３が表面側と裏面側で同じであると、幅の広い部分の影となる湾曲した窪み部１８に樹脂１９が残ってしまう。これにより、その部分に半田が付かなかったり、樹脂バリが後のパッケージ領域の切断や測定等の工程で脱落し、リード部１ｃへの付着や打痕の発生などの悪影響を及ぼすことになる。
【００８８】
しかし、図１（Ｃ）の如くリード部１ｃの断面形状を略台形形状にすることにより、レーザＬが窪み部８ａ、８ｂともに照射され、リード部１ｃ側面の樹脂バリを容易に除去することができる。このとき、レーザＬは照射位置を移動させ、各パッケージ毎に、パッケージの周囲をトレースするように照射し、樹脂バリを焼き落とす。レーザＬの強さは金属を焼くほどの強さでは無い為、リード部１ｃを通過する時にレーザＬを照射したままでも、樹脂バリ９だけが焼け落ちる。
【００８９】
尚、図では表面側の幅を狭く、裏面側の幅を広い形状としたが、逆に表面側が広く、裏面側が狭い形状でも良い。その場合は、裏面側からレーザを照射する。すなわち、窪み部８ａ、８ｂ共に十分レーザが照射できるように、リード部１ｃの幅が狭い側からレーザを照射すればよい。
【００９０】
本発明の第５の工程は、図７から図９に示すの如く、パッケージ領域を個々に分割することにある。
【００９１】
本工程では、フレームの連結部１ｄをパンチングにより切断する。本実施形態においては、パッケージ領域７から導出するリード部１ｃの表面側および裏面側にＶ溝を形成し、例えば表面側からパッケージ領域を抜き落として個々に分割する。
【００９２】
従来では図１１（Ｄ）の如くパンチがパッケージを抱え込む状態で抜き落とす方法を採用していた。しかし、この方法ではパンチの強度を確保する必要がある為、リード長を短くするのが困難であった。
【００９３】
そこで、本実施形態では、図７のように、まず裏面側からＶ溝を形成する。Ｖ溝を安定して形成するためには、裏面側および表面側のどちらか一方から片側ずつ行うことが望ましい。Ｖ溝の形成は、例えば、先端が鋭角な突起部５３を設けた、受けとなる第１の下金型５２の上にパッケージ領域を配置して切断部を合わせ（図７（Ａ））、表面側から突起部５３を押さえつけるように第１の上金型５１を押下して（図７（Ｂ）、裏面側のＶ溝５４ａを形成する（図７（Ｃ））。
【００９４】
次に、図８の如く表面側にＶ溝５４を形成する。この場合は、先端に鋭角な突起部５３を設けた第２の上金型５５と、少なくともリード部１ｃを受ける部分が平坦な第２の下金型５６を用いて切断部を位置あわせし（図８（Ａ））、第２の上金型５５を打ち込む（図８（Ｂ））。これにより、表面側からもＶ溝５４ｂが形成される。
【００９５】
ここで、突起部５３は、Ｖ溝５４の樹脂層４側の側壁が、リード部１ｃの表面および裏面に対してほぼ垂直になるような形状にする。例えば突起部５３の先端が、中心に対して対称に角度をつけたような形状であると、突起部５３が押し込まれるに従い、その角度分の体積が押し出されて盛り上がるなど、変形されてしまう。そこで、変形防止のためにＶ溝の樹脂層４側の側壁が垂直になるような形状の突起部５３を採用する。反対側については、変形しても製品にならない廃棄部分になるので、問題はない。
【００９６】
また、Ｖ溝の深さは、リード部１ｃの厚みの２分の１より浅く形成し、表面側及び裏面側からＶ溝５４を形成後には中央の極一部分のみ繋がった状態にする（図８（Ｃ）参照）。
【００９７】
その後、図９の如くパンチングする。まず、パッケージ領域の外側を受けるよう第３の下金型５８と、平坦な第３の上金型５７にパッケージ領域を位置あわせし（図９（Ａ））、パンチングする（図９（Ｂ））。パッケージ領域は、極一部分のみ繋がった部分が切断され、個々に分割される（図９（Ｃ））。
【００９８】
上記の方法により、パンチングのためのリード部１ｃのクリアランスを最小限に抑えることができる。電極の取り出しに必要な面積は、裏面に露出したリード部１ｃで確保できており、すなわち、パッケージの小型化が実現できるものである。
【００９９】
尚、突起部５３は、表面側および裏面側のいずれから打ちこんでも良く、図９に示した第３の金型でのパンチングも表面側および裏面側のいずれから行っても良い。
【０１００】
又、Ｖ溝５４の形成方法も、図のような突起部５３の押下による方法に限らず、例えばエッチング等により除去することによる方法でもよい。
【０１０１】
更に、本実施形態はエッチングフレームで説明しているが、本工程で説明したパッケージの切断方法については、スタンピング方式のフレームにも適用でき、パッケージの小型化に寄与できるものである。
【０１０２】
【発明の効果】
本発明によれば、パッケージ側面から導出するリード部の、パッケージ側面にほぼ平行な面の断面形状を略台形形状とすることにより、樹脂モールド後の樹脂バリが容易に除去できものである。特に、Ａｕ／Ｓｉ共晶方式で所定のチップサイズを固着するため、フレーム厚を０．２ｍｍとし、ヘッダー部厚みを０．１２５ｍｍとしたエッチングフレームを採用する場合、リード部の厚みも０．２ｍｍと厚くなるため、樹脂バリの除去にはレーザ照射を採用する。このとき、リード部の断面形状が表面側および裏面側で幅の等しい形状で離間形成されると、その側面は湾曲して窪み部が形成され、窪み部の樹脂はレーザで除去することが困難となる。
【０１０３】
そこで、表面側のリード部幅が裏面側よりも狭い略台形形状に形成し、表面側からレーザを照射することにより、窪み部にも十分レーザを照射でき、樹脂バリを十分除去できるものである。これによりリード部の半田の不着や、樹脂バリの脱落による、リード部への付着や打痕の発生などを大幅に抑制できる。
【０１０４】
更に、表面側および裏面側から順次クサビを打ちこみリード部１ｃ中央付近の極一部を残して切欠部を形成した後、パッケージ領域をパンチングして切断することにより、パンチングのためのリード部のクリアランスを最小限に抑えることができ、パッケージの小型化が実現できるものである。
【０１０５】
尚、外部と接続するリード部裏面側は従来通りの面積で樹脂層から露出するため、リード部のクリアランスを最小限に抑えても、実装強度を従来と同程度確保することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）断面図である。
【図２】本発明の半導体装置の製造方法を説明する平面図である。
【図３】本発明の半導体装置の製造方法を説明する断面図である。
【図４】本発明の半導体装置の製造方法を説明する断面図である。
【図５】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図である。
【図６】本発明の半導体装置の製造方法を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【図７】本発明の半導体装置の製造方法を説明する断面図である。
【図８】本発明の半導体装置の製造方法を説明する断面図である。
【図９】本発明の半導体装置の製造方法を説明する断面図である。
【図１０】従来の半導体装置を説明する断面図である。
【図１１】従来の半導体装置の製造方法を説明する断面図である。
【図１２】従来の半導体装置を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。
【符号の説明】
１フレーム
１ａヘッダー部
１ｂ取り出し電極部
１ｃリード部
２半導体素子
３ボンディングワイヤ
４樹脂層
５ディンプル
７パッケージ領域
８ａ窪み部
８ｂ窪み部
９樹脂バリ
１１フレーム
１０半導体装置
１１ａヘッダー部
１１ｂ取り出し電極部
１１ｃリード部
１２半導体素子
１３ボンディングワイヤ
１４樹脂層
１８ａ窪み部
１８ｂ窪み部
１９樹脂バリ
２０半導体装置
２１フレーム
２１ａヘッダー部
２１ｂ取り出し電極部
２１ｃリード部
２２半導体素子
２３ボンディングワイヤ
２４樹脂層
３０半導体装置
５１第１の上金型
５２第１の下金型
５３突起部
５４Ｖ溝
５４ａＶ溝
５４ｂＶ溝
５５第２の上金型
５６第２の下金型
５７第３の上金型
５８第３の下金型
ＰＲレジスト膜
ＰＲ１レジスト膜
ＰＲ２レジスト膜
ＰＲ３レジスト膜
ＰＲ４レジスト膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device and a method for manufacturing the same that facilitate removal of resin burrs from a lead portion derived from a package of a flat frame by etching and further reduce the size of the package.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is employed in a mobile phone, a portable computer, and the like, and thus, a reduction in size, thickness, and weight are required.
[0003]
For example, when a semiconductor device is described as an example of a circuit device, there is a package type semiconductor device 30 sealed by a conventional transfer mold as a general semiconductor device.
[0004]
As shown in FIG. 10A, the package type semiconductor device 30 has a semiconductor element 22 covered with a resin layer 24, and leads 21c for external connection are led out from the sides of the resin layer 24.
[0005]
However, in the package type semiconductor device 30, the flat lead frame 21 is bent to form the header portion 21a and the lead electrode portion 21b and the lead portion 21c which take out the electrodes of the semiconductor element 22. That is, the element mounting region M1 on the header portion 21a is on the inner side by the dimension necessary for bending. Further, the lead portion 21c is out of the resin layer 24 because it requires a predetermined length due to mounting strength and measurement problems, and the overall size is large, satisfying miniaturization, thinning, and weight reduction. (For example, refer to Patent Document 1).
[0006]
Therefore, various companies have competed to develop various structures to achieve miniaturization, thinning, and weight reduction, and recently called CSP (chip size package), wafer scale CSP equivalent to chip size, or chip size A slightly larger CSP has been developed.
[0007]
FIG. 10B shows a semiconductor device 20 employing an etching frame. The frame 11 is a copper plate having a thickness t4 of about 0.15 mm, for example, and is provided with a lead portion 11c, a header portion 11a, and an extraction electrode portion 11b by etching from the front and back sides and half etching from the back side. On the surface to which the semiconductor element 12 is fixed, the lead portion 11c and the header portion 11a are in the same plane, that is, a flat frame. The header portion 11a has a thickness t6 of approximately 0.07 mm, and the semiconductor element 12 is fixed to the surface by soldering or an Au / Si eutectic system. The lead portion 11c has an original plate thickness of 0.15 mm.
[0008]
A part of the semiconductor element 12, the header portion 11a, and the lead portion 11c is covered with the resin layer 14 by transfer molding or the like. The back surface of the lead portion 11c is exposed from the back surface of the resin layer 14, and the tip of the lead portion 11c protrudes from the side surface of the resin layer 14 by about 0.05 mm. In this half-etched frame, the length X of the lead portion 11c exposed on the back surface may be secured as 0.25 mm as before, and the header portion 11a can be made larger by making the lead portion 11c as short as possible. The lead 11c may not protrude from the resin layer 4 at the tip, but a punch is used for cutting with a mold, so that a clearance is required in consideration of positional accuracy so that the resin layer 4 and the punch do not interfere with each other. Become. That is, the protrusion of the lead portion 11c is 0.05 mm in consideration of the clearance.
[0009]
The package of the semiconductor device 20 has a package size of 1.6 mm × 1.6 mm × 0.56 mm in width × length × height, for example. By using a half-etched frame, the size of the package outer shape including the lead length is the same as, for example, FIG. 10A, and the semiconductor element 12 mounting region M2 of the header portion 11a is expanded from 0.86 mm to 1.2 mm. can do. That is, the mounted chip size can be increased by about 40%, and the characteristics can be improved accordingly (see, for example, Patent Document 2).
[0010]
Next, a method for manufacturing a semiconductor device using a half-etched frame will be described with reference to FIG.
[0011]
First step: First, a resist film PR having a predetermined pattern is formed on the front and back surfaces of a frame 11 such as a copper plate having a thickness of about 0.15 mm. The front surface is a resist film PR having a pattern in which the lead portion 11c, the header portion 11b, and the extraction electrode portion 11b for taking out the electrode of the semiconductor element 12 are left, and the division region D is exposed, and the back surface is the exposure of the header portion and the extraction electrode portion. The resist film PR is patterned so as to do this (FIG. 11A).
[0012]
Thereafter, half or more of the plate thickness is removed by etching. The divided region D is formed by etching from the front and back of the frame 11, and at the same time, the header portion 11a and the extraction electrode portion 11b are formed by half etching from the back surface of the frame, and the lead portion 11c is patterned (FIG. 11B). ), The surface of the lead portion 11c and the header portion 11a is a flat frame having the same plane. The thickness of the lead portion 11c is the frame thickness, and the thickness of the header portion 11a is less than half the thickness of the lead portion 11c.
[0013]
Second step: The semiconductor element 12 is mounted on the surface of the header portion 11a and fixed by Au / Si eutectic. The chip size of the semiconductor element 12 at this time is, for example, 0.35 mm square. The mounting region is subjected to Ag plating of about 10 μm, and a semiconductor element is mounted on a frame heated to a temperature higher than the Au / Si eutectic temperature of 370 ° C., for example, about 420 ° C., and bonded. Further, the electrode of the semiconductor element 12 and the extraction electrode portion 11b are electrically connected by, for example, a bonding wire 13 (FIG. 11C).
[0014]
Third step: Further, resin sealing is performed by a transfer mold or the like. Thereafter, the resin burrs on the outer periphery of the mounting area are removed from the front and back surfaces of the frame by, for example, a water jet. After that, a connecting portion with an adjacent package region is cut by punching and divided into individual packages (FIG. 11D).
[0015]
[Patent Document 1]
Japanese Patent No. 2902919 (page 4, FIG. 5)
[Patent Document 1]
Japanese Patent No. 2902919 (page 3, FIG. 1)
[0016]
[Problems to be solved by the invention]
FIG. 12 shows one package region after resin molding shown in FIG. 12A is a plan view, FIG. 12B is a cross-sectional view taken along the line GG of FIG. 12A, and FIG. 12C is an enlarged cross-sectional view of one lead portion.
[0017]
As described above, the frame 11 is provided with the divided regions D by etching from the front and back surfaces, and further, the header portion 11a, the extraction electrode portion 11b, and the lead portion 11c are formed by half etching from the back surface. That is, as shown in FIG. 12C, the side surfaces of the adjacent lead portions 11c are slightly curved inward by etching from the front and back surfaces, and two upper and lower recess portions 18 are formed.
[0018]
The lead portion 11c will be described in detail later, but the resin adheres to the side surface in the resin sealing step. For this reason, it is common to perform a step of removing the resin burr 19 by a method such as water jet, liquid honing, or laser irradiation after resin molding.
[0019]
This is because if the resin burr 19 remains, the resin burr 19 falls off in a subsequent process such as cutting or measuring the package, which may cause adverse effects such as adhesion to the lead portion or generation of dents, and soldering will not be applied. This is because a problem occurs.
[0020]
For example, when the frame thickness is as thin as about 0.15 mm or less, the adhesive area between the resin burr 19 and the side surface of the lead portion 11c is small, so the resin burr can be removed relatively easily by water jet or liquid honing. .
[0021]
However, when the plate thickness is about 0.2 mm or more, the adhesion area between the resin burr 19 and the side surface of the lead portion 11c becomes large, and the chipping of the package occurs when deburring is performed with water jet or liquid honing. End up. In particular, in the case of a miniaturized package, since the distance between the adjacent lead portions 11c is narrow, removal by liquid honing using an abrasive is difficult.
[0022]
In such a case, a method of removing resin burrs by irradiating a laser is employed. For example, in the case of a frame formed by a stamping method as shown in FIG. 10B, the side surface of the lead portion is almost vertical and there is no shaded portion, so that resin burrs can be easily removed by irradiating a laser.
[0023]
On the other hand, in the etching frame shown in FIGS. 12B and 12C, the recess 18 is formed on the side surface of the lead portion, and a portion that is a shadow of the wide portion is formed. For this reason, there has been a problem that the resin burr 19 remains in the recess 18 even if the laser is irradiated vertically from the front surface or the back surface of the lead portion 11c.
[0024]
In addition, as shown in FIG. 11D, in the step of dividing the package area individually, the frame connecting portion 1d is cut by punching while the punch holds the package. However, in this method, it is necessary to ensure the strength of the punch, and it is difficult to shorten the lead length in consideration of the clearance of the lead portion 1c for punching.
[0025]
[Means for Solving the Problems]
  The present invention includes a header portion,
  A semiconductor element composed of a power MOSFET or a transistor in which the header part and the back surface are electrically connected and fixed; and
  A first lead portion that is continuous with the header portion, is electrically connected to the back surface of the semiconductor element, and serves as an external lead;
  Two extraction electrode portions electrically connected to the electrode pads on the surface of the semiconductor element;
  A second lead portion that is continuous with the extraction electrode portion and serves as an external lead;
  Covering the header portion, the first lead portion, the extraction electrode portion, the second lead portion, and the semiconductor element so that a part of the first lead portion and the second lead portion protrude from a side surface In a semiconductor device having a resin layer to be
  The cross-sectional shapes of the first lead portion and the second lead portion in a plane substantially parallel to the side surface of the resin layer have a substantially trapezoidal shape, and the side surfaces of the first lead portion and the second lead portion. Is a curved shape, two depressions are provided on the top and bottom, and one of the depressions is outside the other,
  The semiconductor element has a chip size that is smaller than the header portion and small enough to be difficult to control with solder.
  The surfaces of the first lead portion, the second lead portion, the extraction electrode portion, and the header portion are in the same plane,
  The back surface of the first lead portion and the back surface of the second lead portion are the same surface, and the back surface of the header portion and the back surface of the extraction electrode are the back surfaces of the first lead portion and the second lead portion. And the back surfaces of the first lead portion and the second lead portion are exposed from the resin layer,
  When the first lead portion is 0.2 mm, the header portion thickness is 0.125 mm, or when the first lead portion is 0.15 mm, the header portion thickness is 0.07 mm,
  The problem is solved by providing gold on the back surface of the semiconductor element, the header portion being provided with silver, gold or palladium, and the semiconductor element and the header portion being connected by a eutectic of Au and Si. It is.
[0039]
DETAILED DESCRIPTION OF THE INVENTION
The embodiment of the present invention will be described in detail with reference to FIGS.
[0040]
FIG. 1 is a structural diagram illustrating the semiconductor device 10. 1A is a plan view, FIG. 1B is a cross-sectional view taken along line AA in FIG. 1A, and FIG. 1C is a cross-sectional view taken along line BB.
[0041]
As shown in FIG. 1A, the semiconductor device 10 of the present embodiment has a size such that length × width × height is, for example, 1.6 mm × 1.6 mm × 0.56 mm. The lead portion 1c is arranged by being led out from the side surface of the insulating resin layer 4 by about 0.05 mm, and is arranged in a pattern that is subject to right and left (up and down) with respect to the center line of the package outer shape.
[0042]
As shown in FIG. 1B, the semiconductor device 10 includes a semiconductor element 2 fixed to the surface of the header portion 1a of the frame 1 made of a conductive member, a lead portion 1c, and a bonding wire 3 for electrically connecting them to an insulating resin. Layer 4 is covered and configured.
[0043]
The surfaces of the lead portion 1c and the header portion 1a are on the same plane of the surface of the frame 1, and the back surface of the lead portion 1c is on the plane of the original back surface of the frame 1. The back surface of the header portion 1a is in a flat surface that is recessed from the back surface of the frame 1 that is the original flat surface by etching, and a step t2 is formed. Then, the back surface of the lead portion 1 c that is the same surface as the original frame 1 is exposed from the back surface of the resin layer 4.
[0044]
In the present embodiment, the frame 1 uses a copper plate, and is provided with divided regions D for dividing and forming the lead portion 1b and the lead portion 1c for taking out the electrodes of the header portion 1a and the semiconductor element 2 by etching from the front and back sides. Here, in the present specification, the divided region D refers to a region divided by etching from the front and back surfaces of the frame 1.
[0045]
Further, the header portion 1a, the extraction electrode portion 1b, and the lead portion 1c are patterned by half etching from the back surface. Although not shown here, the adjacent lead portions 1c are also dividedly formed by the divided region D (see FIG. 2A).
[0046]
Thus, on the surface, the lead portion 1c, the header portion 1a, and the extraction electrode portion 1b are flat frames in the same plane.
[0047]
In the present embodiment, the thickness of the frame 1 is, for example, 0.2 mm, and the header portion 1a is 0.125 mm. If the header portion 1a is thin relative to the size of the semiconductor element 2, when the Au / Si eutectic method is used, the semiconductor element 2 may be bent due to a difference in linear expansion coefficient. The thicknesses of the frame 1 and the header portion 1a are obtained by controlling the etching amount in order to suppress the thickness. In the present embodiment, the semiconductor device will be described as an example. However, if there is no problem in strength, the thickness is not limited to this. For example, a frame having a thickness of 0.15 mm and a header thickness of about 0.07 mm may be used.
[0048]
Further, as described above, the header portion 1a and the extraction electrode portion 1b may not be a flat frame formed by half etching. For example, as long as the lead portion 1c is a frame patterned by etching, that is, an etching frame in which the divided region D is formed by etching, it can also be applied to a folding frame, and the thickness of the frame can be selected as appropriate.
[0049]
The semiconductor element 2 is fixed to the surface of the header portion 1a by an Au / Si eutectic method or solder. The electrode on the surface of the semiconductor element 2 is connected to the extraction electrode portion 1b formed by the same etching as the header portion 1a by a bonding wire or the like. The extraction electrode portion 1b or the header portion 1a is continuous with the lead portion 1c, and the thickness t1 of the lead portion 1c is the same as the plate thickness of the frame 1.
[0050]
The semiconductor element 2, the header part 1a, and a part of the lead part 1c are covered with the resin layer 4 by transfer molding or the like. The back surface of the lead portion 1 c is exposed from the back surface of the resin layer, and the tip of the lead portion 1 c protrudes from the side surface of the resin layer 4. In this half-etched frame, the length of the lead portion exposed on the back surface should be 0.25 mm as usual, and the protrusion from the resin layer 4 at the tip of the lead portion 1c takes into account the clearance for cutting the lead. About 0.05 mm (see FIG. 1A).
[0051]
Although not shown, silver plating, gold plating, Pd plating, or the like is applied on the header portion 1a in consideration of adhesiveness. In addition, the adhesiveness of the bonding wire 3 is considered on the lead portion 1c, and similarly, silver plating, Pd plating, gold plating, or the like is applied.
[0052]
In addition, dimples (recesses) 5 may be provided at several locations on the surface of the lead portion 1c. This is to improve the adhesion of the resin. The dimple 5 is formed by half-etching from the surface of the lead portion 1c, similarly to the header portion 1a. However, since the size is as small as 0.12 mm, for example, the dimple 5 is made of resin without deteriorating the strength of the lead portion 1c. It is possible to improve the adhesion.
[0053]
1C and 1D show a cross section of the lead portion 1c. This is a cross section taken along line BB in FIG.
[0054]
As shown in FIG. 1C, the lead portion 1c is formed to be separated by the divided region D, and the cross-sectional shape of the lead portion 1c in a plane substantially parallel to the side surface of the resin layer 4 from which the lead portion 1c protrudes is based on the width w1 on the surface side. Also, the width w2 on the back side has a wide shape. Since it is actually formed by etching from the front and back surfaces, the side surface of the lead portion 1c has a two-step curved shape as shown in the figure, and the recess portion 8 is formed. Further, since the width is different between the front surface side and the back surface side of the lead portion 1c, the lower recess portion 8b is located outside the upper recess portion 8a. In this specification, the cross-sectional shape of the lead portion 1c is referred to as a substantially trapezoidal shape. As will be described in detail later, in the manufacturing process, after resin molding, it is necessary to irradiate the side surface of the lead portion 1c with a laser to remove the resin burr 9 attached to the side surface of the lead portion 1c. At that time, for example, the laser is irradiated perpendicularly from the front surface side to the side surface of the lead portion 1c. If the widths on the front surface side and the back surface side are the same, the concave portion that is the shadow of the widest portion is applied. There was a problem that the resin burr remained without being irradiated with the laser (see FIGS. 12C and 12D).
[0055]
However, as in the present embodiment, the width w1 of the lead portion 1c on the front surface side is made narrower than the width w2 on the back surface side, so that there are no shadowed portions, and the recessed portions 8a and 8b are exposed as viewed from the front surface side. Since the laser L can be sufficiently irradiated, the resin burr 9 can be removed (FIG. 1D). Specifically, for example, the width w1 on the front side is about 0.16 mm and the width w2 on the back side is about 0.2 mm.
[0056]
Since the laser may be irradiated from the side where the width is formed narrower, either the front side or the back side may be formed narrower. However, in order to ensure mounting strength, the wider exposure of the back side of the package is required. Since it is good, a shape having a narrow front side and a wide back side as shown in the figure is preferable.
[0057]
Next, a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS.
[0058]
The method for manufacturing a semiconductor device according to the present invention includes a step of preparing an etching frame having a plurality of package regions including a header portion and a lead portion, and a cross-sectional shape of one surface of the lead portion having a substantially trapezoidal shape, A step of fixing a semiconductor element to the header part and electrically connecting the semiconductor element and the lead part, and a part of the lead part projecting from a side surface substantially parallel to one surface of the lead part A step of covering the frame and the semiconductor element with a resin layer, a step of removing the resin adhering to the other surface of the lead portion protruding from the side surface of the resin layer, and a step of dividing the package region individually It consists of.
[0059]
As shown in FIGS. 2 and 3, the first step of the present invention has an etching frame having a plurality of package regions including a header portion and a lead portion, and the cross-sectional shape of one surface of the lead portion is a substantially trapezoidal shape. Is to prepare.
[0060]
In this embodiment, the header part 1a and the extraction electrode part 1b are patterned by half etching, the header part 1a is formed thinner than the lead part 1c, and the surfaces of the header part 1a and the lead part 1c are in the same plane. An etching frame will be described as an example. However, as described above, the present invention is not limited to this, and any etching frame can be applied to a folding frame.
[0061]
FIG. 2 is a plan view of a flat frame formed by etching, FIG. 2B is a plan view of one package region 7, and FIG. 2C is a cross-sectional view of FIG. It is line sectional drawing. As described above, the lead portion 1c, the header portion 1a, and the extraction electrode portion 1b are divided and formed by the divided region D provided by etching, and the package region 7 indicated by a broken line is patterned on the frame. On the frame 1, a plurality of package regions 7 corresponding to one semiconductor device 10, for example, 300, are arranged vertically and horizontally in 5 rows and 60 columns.
[0062]
The patterns of the header portion 1a, the lead portion 1c, and the extraction electrode portion 1b have the same shape in each package region 7. The header portion 1a is a place where the semiconductor element 2 is mounted, and the extraction electrode portion 1b is a place where the electrode pad of the semiconductor element 2 is wire-connected. The header portion 1a is continuous with, for example, four lead portions 1c, and the extraction electrode portion 1b is continuous with, for example, two lead portions 1c. The lead part 1c is connected to each package region 7 by a common connecting part 1d.
[0063]
In FIG. 2B, the hatched area with hatching is a half-etched area from the back surface, and the lattice-shaped hatched area is a half-etched area from the front surface side. Each package region 7 including the lead portion 1c, the header portion 1a, and the extraction electrode portion 1b has a rectangular shape with, for example, long side × short side 1.6 mm × 1.5 mm.
[0064]
A method for forming the frame 1 is shown in FIG. 3A to 3C are cross-sectional views taken along line CC in FIG. 2B, and FIGS. 3D and 3E are taken along line EE in FIG. 2B. It is sectional drawing.
[0065]
First, as shown in FIG. 3A, resist films PR1 and PR2 having a predetermined pattern are formed on the front and back surfaces of the frame 1 and etched in order to form the lead portion 1c, header portion 1a, and extraction electrode portion 1b. . The frame 1 is made of, for example, a single copper plate having a thickness of about 0.2 mm. On the surface side, the lead portion, the header portion, the extraction electrode portion, and the connecting portion connecting the individual package regions are masked with the resist film PR1, and the divided regions D are exposed. The back side is also masked with the resist film PR2 so that the divided region D is exposed. Here, conventionally, the back surface is half-etched without providing a resist film. However, in this embodiment, the header portion and the extraction electrode portion have a predetermined spacing in order to reduce the etching amount as compared with the etching of the divided region D. Masking is performed with a resist film PR2 provided with slits 6 evenly at a distance. (FIG. 3 (A)).
[0066]
The frame 1 is etched at least half of the frame thickness at the same time on both the front and back surfaces. As a result, a divided region D is formed, and the header portion 1a and the extraction electrode portion 1b provided with the slit 6 in the resist film PR2 are simultaneously etched from the slit 6 portion (FIG. 3B). As the etching progresses, adjacent slit regions are connected to the slit 6 portion, and the header portion 1a and the extraction electrode portion 1b can be half-etched. Further, even when the etching is performed simultaneously with the etching of the divided region D, the etching amount is smaller than that of the divided region D, and the half etching amount t2 is set to 0.075 mm and 0.125 mm with a frame having a plate thickness (t1) of 0.2 mm. The header portion 1a and the extraction electrode portion 1b having the thickness (t3) can be formed, and the lead portion 1a can be formed at the same time (FIG. 3C).
[0067]
Here, the above-described forming process of the header portion 1a is performed in order to control the thickness of the header portion 1a. If the chip size is larger than the thickness of the header portion 1a, die-bonding by the Au / Si eutectic method may cause the semiconductor element 2 to be horizontal due to the difference in linear expansion coefficient between Si and Cu. If the chip size is large to some extent, it may be fixed by soldering, but it is so small that it is difficult to control by fixing with solder, and in the case of a chip size large with respect to the thickness of the header portion 1a, the header portion 1a. To increase the range where eutectic is possible. To that end, the above-described method is adopted. That is, when there is no problem in the strength of the header portion 1a, patterning may be performed by the method shown in FIG. Further, although the number of steps increases, half-etching from the divided region D and the back surface of the header portion 1a may be performed in a separate step. Further, in the case of a folding frame, only the divided region D is formed.
[0068]
Further, when the dimple 5 is formed in the lead portion 1a, if the slit 6 is provided in the region of the dimple 5 from the surface side, the dimple 5 etched by 0.075 mm is formed similarly to the header portion 1a.
[0069]
3D and 3E show the formation of the lead portion 1c in the cross section taken along the line EE of FIG. 2B. The openings of the resist films PR1 and PR2 provided on the front and back surfaces of the frame 1 for the divided region D for patterning the header portion 1a and the extraction electrode portion 1b have the same pattern, but the side surface of the resin layer led out by the lead portion 1c In the cross section of the substantially parallel surface, the openings of the resist films PR3 and PR4 have different widths on the front surface side and the back surface side, so that the cross section of the lead portion 1c is substantially trapezoidal.
[0070]
That is, resist films PR3 and PR4 are provided in the formation region of the lead portion 1c as shown in FIG. The resist films PR3 and PR4 are provided with openings so that, for example, the width w1 on the front surface side of the lead portion 1c is narrower than the width w2 on the back surface side. Specifically, w1 is about 0.16 mm and w2 is about 0.2 mm. Thereafter, etching is performed simultaneously with the etching shown in FIG. 3B, and the lead portion 1 c having a substantially trapezoidal shape is patterned by the divided region D. As will be described later, this substantially trapezoidal shape facilitates removal of resin burrs after molding. (FIG. 3E).
[0071]
As shown in the figure, by etching from the front and back surfaces, the side surface of the lead portion 1c has a curved shape, and recessed portions 8 are formed vertically. Since the lead portion 1c has a substantially trapezoidal shape, a lower dent portion 8b is formed outside the upper dent portion 8a.
[0072]
As will be described later, the lead portion 1c may be wider on either side, thereby appropriately changing the opening width of the resist films PR3 and PR4.
[0073]
As shown in FIG. 4, the second step of the present invention is to fix a semiconductor element to the header portion and to electrically connect the semiconductor element and the lead portion.
[0074]
For each package region 7 of the frame 1, the semiconductor element 2 is mounted and bonded to the surface of the header portion 1 a while the frame is heated to a temperature higher than the eutectic temperature of Au / Si of 370 ° C., for example, about 420 ° C. Although the eutectic temperature of Au / Si is about 370 ° C., bonding is performed at about 420 ° C. in consideration of the stability of solubility. In the Si chip bonded by the Au / Si eutectic method, Au is vapor-deposited in advance on the back surface, and Au and Si are melted and bonded at 370 ° C. or higher by the heat received from the heated frame.
[0075]
The semiconductor element 2 to be fixed is, for example, an element such as a power MOSFET or a transistor having a wafer thickness of 150 μm and a chip size of 0.55 mm square.
[0076]
Then, an electrode pad (not shown) of the semiconductor element 2 and the extraction electrode portion 1b are electrically connected by a bonding wire 3 made of, for example, Au wire. At this time, the bonding wire 3 is ball bonded to the electrode pad portion by ultrasonic wire bonding, and the take-out electrode portion 1b side is connected by stitch bonding.
[0077]
Although not shown, silver plating, gold plating, Pd plating, or the like may be applied on the header portion 1a in consideration of adhesiveness. Similarly, silver plating, gold plating, and Pd plating are performed on the extraction electrode 1b in consideration of the adhesiveness of the bonding wire 3.
[0078]
If the chip size is large to some extent, it is easy to control the solder, so die bonding by solder may be used.
[0079]
In the third step of the present invention, as shown in FIG. 5, the frame and the semiconductor element are covered with a resin layer so that a part of the lead portion protrudes from a side surface substantially parallel to one surface of the lead portion. It is in. FIG. 5A is a plan view of the entire frame, and FIG. 5B is a cross-sectional view of one package region 7.
[0080]
First, a mold used for transfer molding is prepared, and a resin is injected into the mold to form an insulating resin layer 4 to be a package. As a result, the lead portion 1 c is exposed on the back surface, and the semiconductor element 2 including the extraction electrode 1 b and the header portion 1 a is covered with the resin layer 4. The back surface of the package is formed with the back surface of the lead portion exposed by 0.25 mm (FIG. 5A).
[0081]
Here, since the etching amount from the back surface is 0.075 mm, an unfilled region on the back surface side can be prevented and occurrence of pinholes and the like can be suppressed. Further, the dimples 5 provided on the surface side can improve the adhesion of the resin and prevent the resin from peeling off. (FIG. 5B).
[0082]
The fourth step of the present invention is to remove the resin adhering to the other surface of the lead portion protruding from the side surface of the resin layer as shown in FIG. 6A is a plan view showing one package region 7, FIG. 6B is a cross-sectional view taken along the line FF, and FIG. 6C is an enlarged view of the lead portion 1c.
[0083]
In the mold, the other side surface portion of the lead portion 1c is provided with a clearance in consideration of a positional deviation when the frame is set. Here, the other side surface is a side surface substantially perpendicular to the side surface of the resin layer 4 from which the lead portion 1c protrudes.
[0084]
At the time of resin molding, since the resin is filled in the clearance portion on the side surface of the lead 1c together with the package region 7 to form the resin burr 9, the resin burr 9 is removed. For removing the resin burrs, a water jet that jets water with high-pressure air, a liquid honing that jets a liquid containing an abrasive together with high-pressure air, or a drive last that jets only an abrasive is generally used.
[0085]
However, the plate thickness of this embodiment, that is, the thickness of the lead portion 1c is 0.2 mm as described above, and the adhesion area between the resin and the side surface of the lead portion 1c is relatively large. Further, in this embodiment, since the distance between adjacent lead portions 1c is also small, it is necessary to make the air pressure higher when removing by the above-described method, and thereby the package region 7 connected to the resin burr 9 is obtained. This causes a defect that the resin of the resin is chipped inward.
[0086]
Therefore, in this embodiment, as shown in FIG. 6B, a method of removing the resin burr 9 by irradiating the laser L is adopted. Usually, the water jet or the like is performed from the front and back surfaces, but if it is laser irradiation, it may be irradiated from either one.
[0087]
For example, the laser L is irradiated vertically from only the surface along the side surface of the lead portion 1c. At this time, as in the conventional case (see FIG. 12B), if the width w3 of the lead portion is the same on the front surface side and the back surface side, the resin 19 remains in the curved recess portion 18 that is a shadow of the wide portion. End up. As a result, the solder is not attached to the portion, or the resin burr is removed in a subsequent process such as cutting or measurement of the package region, and adverse effects such as adhesion to the lead portion 1c and generation of dents are caused.
[0088]
However, by making the cross-sectional shape of the lead part 1c into a substantially trapezoidal shape as shown in FIG. 1C, the laser L is irradiated on both the recessed parts 8a and 8b, and the resin burr on the side face of the lead part 1c can be easily removed. it can. At this time, the laser L moves the irradiation position and irradiates the package so as to trace the periphery of the package, thereby burning off the resin burr. Since the intensity of the laser L is not strong enough to burn metal, only the resin burr 9 is burned off even if the laser L is irradiated when passing through the lead portion 1c.
[0089]
In the drawing, the width on the front surface side is narrow and the width on the back surface side is wide, but conversely, the shape on the front surface side is wide and the back surface side is narrow. In that case, the laser is irradiated from the back side. That is, the laser beam may be irradiated from the side where the width of the lead portion 1c is narrow so that the laser beam can be sufficiently irradiated to both the recessed portions 8a and 8b.
[0090]
The fifth step of the present invention is to individually divide the package area as shown in FIGS.
[0091]
In this step, the frame connecting portion 1d is cut by punching. In the present embodiment, V-grooves are formed on the front surface side and the back surface side of the lead portion 1c led out from the package region 7, and for example, the package region is removed from the front surface side and divided individually.
[0092]
Conventionally, as shown in FIG. 11 (D), a method has been adopted in which the punch is pulled out while holding the package. However, in this method, since it is necessary to ensure the strength of the punch, it is difficult to shorten the lead length.
[0093]
Therefore, in this embodiment, as shown in FIG. 7, first, a V-groove is formed from the back side. In order to form the V-groove stably, it is desirable to carry out one side at a time from either the back side or the front side. The V-groove is formed by, for example, arranging a package region on the first lower mold 52 to be a receiving portion provided with a projection 53 having an acute tip and aligning the cut portions (FIG. 7A), The first upper mold 51 is pushed down so as to press the protrusion 53 from the front side (FIG. 7B), and the V-groove 54a on the back side is formed (FIG. 7C).
[0094]
Next, a V groove 54 is formed on the surface side as shown in FIG. In this case, the cutting portion is aligned using a second upper die 55 having a sharp protrusion 53 at the tip and a second lower die 56 having at least a flat portion for receiving the lead 1c ( 8A), the second upper mold 55 is driven (FIG. 8B). Thereby, the V-groove 54b is also formed from the surface side.
[0095]
Here, the protrusion 53 is shaped so that the side wall of the V groove 54 on the resin layer 4 side is substantially perpendicular to the front and back surfaces of the lead portion 1c. For example, if the tip of the protrusion 53 has a shape that is symmetrically angled with respect to the center, as the protrusion 53 is pushed in, the volume corresponding to that angle is pushed out and swelled up. Therefore, in order to prevent deformation, a protrusion 53 having a shape in which the side wall of the V groove on the resin layer 4 side is vertical is employed. On the other side, there is no problem because it becomes a waste part that does not become a product even if it is deformed.
[0096]
Further, the depth of the V-groove is formed to be shallower than the half of the thickness of the lead portion 1c, and after forming the V-groove 54 from the front surface side and the back surface side, only a part of the center pole is connected (FIG. 8). (See (C)).
[0097]
Thereafter, punching is performed as shown in FIG. First, the package region is aligned with the third lower mold 58 and the flat third upper mold 57 so as to receive the outside of the package region (FIG. 9A), and punching is performed (FIG. 9B). ). In the package region, a portion where only a part of the package is connected is cut and divided into individual parts (FIG. 9C).
[0098]
By the above method, the clearance of the lead portion 1c for punching can be minimized. The area necessary for taking out the electrode can be secured by the lead portion 1c exposed on the back surface, that is, the package can be reduced in size.
[0099]
The protrusion 53 may be driven from either the front surface side or the back surface side, and punching with the third mold shown in FIG. 9 may be performed from either the front surface side or the back surface side.
[0100]
Further, the method of forming the V-shaped groove 54 is not limited to the method of pressing the projection 53 as shown in the figure, and may be a method of removing by, for example, etching.
[0101]
Further, although the present embodiment has been described with an etching frame, the package cutting method described in this step can also be applied to a stamping type frame, and can contribute to downsizing of the package.
[0102]
【The invention's effect】
According to the present invention, the resin burrs after resin molding can be easily removed by making the cross-sectional shape of the lead portion led out from the package side surface substantially parallel to the package side surface into a substantially trapezoidal shape. In particular, in order to fix a predetermined chip size by the Au / Si eutectic method, when an etching frame with a frame thickness of 0.2 mm and a header portion thickness of 0.125 mm is employed, the lead portion thickness is also 0.2 mm. Therefore, laser irradiation is used to remove resin burrs. At this time, if the cross-sectional shape of the lead portion is spaced apart with the same width on the front surface side and the back surface side, the side surfaces are curved to form a hollow portion, and the resin in the hollow portion is difficult to remove with a laser. It becomes.
[0103]
Therefore, by forming a substantially trapezoidal shape where the width of the lead portion on the front surface side is narrower than that on the back surface side and irradiating the laser from the front surface side, the laser can be sufficiently irradiated to the indented portion, and the resin burr can be sufficiently removed. . As a result, it is possible to greatly suppress the occurrence of adhesion to the lead portion and the occurrence of dents due to non-sticking of the lead portion and the removal of the resin burr.
[0104]
Further, wedges are sequentially driven in from the front surface side and the back surface side to form a cutout portion while leaving a part of the lead portion 1c near the center, and then the package region is punched and cut to thereby clear the clearance of the lead portion for punching. Thus, the package can be miniaturized.
[0105]
Since the back surface side of the lead portion connected to the outside is exposed from the resin layer with the same area as the conventional one, even if the clearance of the lead portion is minimized, the mounting strength can be secured to the same level as the conventional one.
[Brief description of the drawings]
FIG. 1A is a plan view, FIG. 1B is a cross-sectional view, FIG. 1C is a cross-sectional view, and FIG. 1D is a cross-sectional view illustrating a semiconductor device of the present invention.
FIG. 2 is a plan view illustrating the method for manufacturing a semiconductor device of the present invention.
FIG. 3 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 4 is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
5A is a plan view and FIG. 5B is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
6A is a plan view, FIG. 6B is a cross-sectional view, and FIG. 6C is a cross-sectional view illustrating a method for manufacturing a semiconductor device of the present invention.
FIG. 7 is a cross-sectional view illustrating the method for manufacturing a semiconductor device of the present invention.
FIG. 8 is a cross-sectional view illustrating the method for manufacturing a semiconductor device of the present invention.
FIG. 9 is a cross-sectional view illustrating the method for manufacturing a semiconductor device of the present invention.
FIG. 10 is a cross-sectional view illustrating a conventional semiconductor device.
FIG. 11 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
12A is a plan view, FIG. 12B is a cross-sectional view, and FIG. 12C is a cross-sectional view illustrating a conventional semiconductor device.
[Explanation of symbols]
1 frame
1a Header part
1b Extraction electrode part
1c Lead part
2 Semiconductor elements
3 Bonding wire
4 Resin layer
5 dimples
7 Package area
8a hollow
8b hollow
9 Resin burr
11 frames
10 Semiconductor devices
11a Header part
11b Extraction electrode part
11c Lead part
12 Semiconductor elements
13 Bonding wire
14 Resin layer
18a hollow
18b hollow
19 Resin burr
20 Semiconductor device
21 frames
21a Header part
21b Extraction electrode part
21c Lead part
22 Semiconductor elements
23 Bonding wire
24 resin layer
30 Semiconductor device
51 First upper mold
52 First lower mold
53 Projection
54 V groove
54a V groove
54b V groove
55 Second upper mold
56 Second lower mold
57 Third upper mold
58 Third lower mold
PR resist film
PR1 resist film
PR2 resist film
PR3 resist film
PR4 resist film

Claims

A header part;
A semiconductor element composed of a power MOSFET or a transistor in which the header portion and the back surface are electrically connected and fixed; and
A first lead portion that is continuous with the header portion, is electrically connected to the back surface of the semiconductor element, and serves as an external lead;
Two extraction electrode portions electrically connected to electrode pads on the surface of the semiconductor element;
A second lead portion that is continuous with the extraction electrode portion and serves as an external lead;
Covering the header portion, the first lead portion, the extraction electrode portion, the second lead portion, and the semiconductor element so that a part of the first lead portion and the second lead portion protrude from a side surface In a semiconductor device having a resin layer to be
The cross-sectional shapes of the first lead portion and the second lead portion in a plane substantially parallel to the side surface of the resin layer have a substantially trapezoidal shape, and the side surfaces of the first lead portion and the second lead portion. Is a curved shape, two depressions are provided on the top and bottom, and one of the depressions is outside the other,
The semiconductor element has a chip size that is smaller than the header portion and small enough to be difficult to control with solder.
The surfaces of the first lead portion, the second lead portion, the extraction electrode portion, and the header portion are in the same plane,
The back surface of the first lead portion and the back surface of the second lead portion are the same surface, and the back surface of the header portion and the back surface of the extraction electrode are the back surfaces of the first lead portion and the second lead portion. And the back surfaces of the first lead portion and the second lead portion are exposed from the resin layer,
When the first lead portion is 0.2 mm, the header portion has a thickness of 0.125 mm, or when the first lead portion is 0.15 mm, the header portion has a thickness of 0.07 mm,
Gold is provided on the back surface of the semiconductor element, the header part is provided with silver, gold or palladium, and the semiconductor element and the header part are connected by a eutectic of Au and Si. Semiconductor device.