JP4519272B2 - パターン検査装置およびパターン検査方法 - Google Patents
パターン検査装置およびパターン検査方法 Download PDFInfo
- Publication number
- JP4519272B2 JP4519272B2 JP2000161420A JP2000161420A JP4519272B2 JP 4519272 B2 JP4519272 B2 JP 4519272B2 JP 2000161420 A JP2000161420 A JP 2000161420A JP 2000161420 A JP2000161420 A JP 2000161420A JP 4519272 B2 JP4519272 B2 JP 4519272B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- variation
- recognition
- shape
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，例えばプリント配線板などの検査対象物であってその表面に配線パターンのようなパターンを有するものについて，そのパターンの良否を検査するパターン検査装置およびパターン検査方法に関する。さらに詳細には，複雑で微細なパターンを持つ対象物についても，過度に大量のメモリまたはロジック資源を要することなく，かつ，パターン認識の柔軟性をも有するパターン検査装置およびパターン検査方法に関するものである。
【０００２】
【従来の技術】
プリント配線板は，その表面のパターンが仕様通りに正しく形成されない場合がある。もちろんこのようなプリント配線板は不良品であり，製品から排除しなければならない。このためにプリント配線板の製品は検査される。このための検査では，不良個所に現れる図形をあらかじめ指定しておく。そして，プリント配線板のパターン中にその図形が発見されなければ，そのプリント配線板は良品であるとする。むろん，パターン中にその図形が発見されれば，そのプリント配線板は不良品とされる。
【０００３】
ここで，不良個所の典型例は，ライン間の短絡やあるいはラインの断線である。これらは，必ずある決まった図形をしているわけではない。言い換えるとこれら不良個所の形状には多くのバリエーションがある。よって，パターン検査のための図形認識もバリエーションに対応できる方法でしなければならない。
【０００４】
そのための一般的な方法の１つを，図１９，図２０により説明する。この方法では，図１９に示す認識パターンを使用する。図１９には，ライン間の短絡を認識するための認識パターンの例が描かれている。すなわち，図１９における左辺のアルファベット文字および上辺の数字は，１３2 画素の領域内の画素を特定するための座標値である。そして，「１」と記載されている６つの画素は，図形の認識のためには２値化値が「１」であることを要する画素である。「０」と記載されている３つの画素は，図形の認識のためには２値化値が「０」であることを要する画素である。これら９つ以外の空白の領域は，２値化値が「０」と「１」とのどちらであっても図形の認識に影響しない画素の領域である。空白の領域があるのは，短絡の形状のバリエーションに対応するためである。
【０００５】
図１９の認識パターンを実際に画像データに当てはめた例が図２０である。図２０では，グレーの画素はパターン部分の画素（２値化値が「１」）を示し，白色の画素は基材が露出している部分の画素（２値化値が「０」）を示している。そして，「１」と記載されている画素はすべてグレーであり，「０」と記載されている画素はすべて白色である。すなわち，上述の条件がすべて満たされている。このため，画像データ中のこの場所にライン間の短絡があると認識される。もし，「０」または「１」と記載されている画素が１つでも上述の条件を満たさない場合には，その場所に短絡があるとは認識されない。
【０００６】
このような手法による図形認識は例えば，ロジックゲートにより実現している。すなわち，図１９中「１」と記載されている各画素の信号と，図１９中「０」と記載されている各画素の反転信号との多入力ＡＮＤをとるのである。これにより，上述の条件がすべて満たされている場合に限り，パターン認識信号が出力される。なお一般的には，図１９の認識パターンとその左右反転パターン（あるいは９０°ごとの回転パターン）とのＯＲがとられる。また，ロジックゲートに代えて高速メモリを用いたルックアップテーブルを用いることもできる。
【０００７】
短絡以外の種類の欠陥を認識するための認識パターンの例として，図２２に示されるものがある。これは，配線の太さが仕様より細くなってしまっているいわゆる「線細り」を認識するパターンである。「０」，「１」の意味は図１９の場合と同じである。この認識パターンでは，線幅が３画素幅以下になってしまっている箇所が認識される。図２３が，実際に線細りが認識される例である。
【０００８】
【発明が解決しようとする課題】
しかしながら，近年ではプリント配線板のパターンの形状がたいへんに複雑でかつ微細なものとなっている。このため前記した従来の方法で複雑かつ微細なパターンに対応しようとすると，相当に大量のロジック資源を必要とする。さもないと形状認識の柔軟性が低下して，バリエーション対応が不十分となる。このため，バリエーションによっては図２１や図２４に示すように，短絡もしくは線細りであるとの認識ができない場合がある。すなわち図２１のケースでは，短絡があるにもかかわらず，画像データと認識パターンとをどのように当てはめてみても短絡を認識できない。また，図２４のケースは，線の屈曲部分の近傍に線細りがあるケースであるが，図２２の認識パターンでは認識できないのである。ルックアップテーブルを用いる場合でも大量のメモリ資源を必要とすることから同様の問題を有する。
【０００９】
本発明は，前記した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは，複雑で微細なパターンを持つ対象物についても，過度に大量のメモリまたはロジック資源を要することなく，かつ，パターン認識の柔軟性をも有するパターン検査装置およびパターン検査方法を提供することにある。
【００１０】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明のパターン検査装置は，プリント配線板の配線パターンを撮像して得た画像信号から，欠陥箇所に現れる欠陥箇所形状を抽出するものであって，欠陥箇所形状のうちバリエーションにより変化しない基本部分を認識する基本認識部と，欠陥箇所形状のうちバリエーションにより変化するバリエーション部分を認識するバリエーション認識部とを有し，画像信号について前記基本認識部が欠陥箇所形状の基本部分を認識し，かつ前記バリエーション認識部が欠陥箇所形状のバリエーション部分のバリエーションのいずれかを認識した場合に，当該画像信号中に欠陥箇所形状が存在すると認識するものである。
【００１１】
また，本発明のパターン検査方法では，目標形状のうちバリエーションにより変化しない基本部分を認識する基本認識部と，目標形状のうちバリエーションにより変化するバリエーション部分を認識するバリエーション認識部とを用意し，画像信号について基本認識部が基本部分を認識し，かつバリエーション認識部がバリエーションのいずれかを認識した場合に，当該画像信号中に目標形状が存在すると認識する。
【００１２】
すなわち本発明では，取得した画像信号について，基本認識部での処理とバリエーション認識部での処理とが行われる。基本認識部では，目標形状のうちバリエーションにより変化しない基本部分の認識が行われる。このため基本認識部には一般的に，基本部分を認識するためのパターンが定義されている。すなわち，基本部分を認識するために，特定のデータ値を有すべき画素がいくつか定められている。それらの画素のデータ値がすべて条件に合致している場合に目標形状の基本部分が認識されるとするのが一般的である。
【００１３】
バリエーション認識部では，目標形状のうちバリエーションにより変化するバリエーション部分の認識が行われる。すなわち，画像信号のうちバリエーション部分に相当する領域について，目標形状のバリエーションのいずれかに該当するか否かが判断される。そして，画像信号について基本認識部が基本部分を認識し，かつ，バリエーション認識部がバリエーションのいずれかを認識した場合に，当該画像信号中に目標形状が存在すると認識される。基本認識部とバリエーション認識部との一方でも否定的な結果であった場合には，当該画像信号中に目標形状が存在するとの認識はされない。なお一般的には，上記のようにして目標形状が認識されても，その後さらにマスクデータとの比較等による絞り込みが行われる。
【００１４】
この方式での基本認識部は，目標形状の全体をカバーしている必要がない。例えば目標形状が短絡である場合には，前提としてのラインの形状と，短絡の起点であるラインから出っ張り部分とをカバーしていれば十分である。そして，バリエーションの部分は，基本認識部ではなくバリエーション認識部が担当している。これにより，バリエーションの部分を含めてすべてを単一のパターン認識手段が担当する場合と比較して，必要なコンピュータ資源が少なくて済む。また，バリエーションの多様さに対応するための柔軟性も優れている。
【００１５】
本発明において，バリエーション認識部には，欠陥箇所形状のバリエーション部分のバリエーションに該当する各パターンを記憶し，画像信号が記憶している各パターンのいずれかに相当する場合に限りパターン認識信号を出力するルックアップテーブルを備えることが望ましい。特にこれを１メモリで構成し，１メモリで処理できるバリエーションとなるよう考え得るすべてのバリエーションを格納すると，高速な処理が可能である。
【００１６】
例えばルックアップテーブルは，バリエーションに該当する各パターンとそれ以外のパターンとで異なる値を出力するものとするのがよい。こうすると，ルックアップテーブルの出力値により，バリエーション部分の画像信号が目標形状のバリエーションとして認識されるものであるか否かが表されるからである。
【００１７】
さらに，ルックアップテーブルとしては，高速性，書き換え性といった観点から，ＳＲＡＭにより，入力アドレス端子に画像信号中の前記バリエーション認識部の担当領域内の画像信号を受けるとともに，受けた画素信号の組合せが，記憶している各パターンのいずれかに相当する場合に限りパターン認識信号を出力端子から出力するように構成されたものを用いることが望ましい。
【００１８】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。本実施の形態は，プリント配線板のパターン検査装置およびその装置により実行される検査方法として本発明を具体化したものである。本実施の形態に係るパターン検査装置は，検査対象物たるプリント配線板の表面パターンに，パターン形成上の欠陥箇所が含まれているか否かを検査するものである。
【００１９】
（第１の形態）
本形態では，典型的な欠陥個所として線間の短絡を例に挙げて説明する。本パターン検査装置は，図１に示すように，照明光源と１次元カメラと検査テーブル（走査機能つき）とを有する撮像部１と，撮像部１で得られたアナログの画像データをデジタル化するＡ／Ｄ変換部２と，Ａ／Ｄ変換部２で得られた多階調画像データを２値化する２値化部３と，２値化部３で得られた２値画像データについて後述する形状認識処理を行い欠陥候補情報を抽出する形状認識部４と，形状認識部４で得られた欠陥候補情報を集計し，不要なものの整理・削除，その他統計処理等を行う欠陥情報集計部５と，欠陥情報集計部５から出力される欠陥情報について，座標や種類の個別表示や統計表示等を行う欠陥表示用端末６と，欠陥個所の画像を目視で確認するための欠陥確認装置７とを有している。
【００２０】
形状認識部４は，図２に示すように構成されている。形状認識部４は，画像２次元展開部４１と，ロジカル認識部４２とに大別される。画像２次元展開部４１は，２値化部３から入力される２値画像データを２次元展開する部分である。本実施の形態の画像２次元展開部４１では，２値画像データを１３行（Ａ〜Ｍ，副走査方向）×１３列（１〜１３，主走査方向）に展開する。このため画像２次元展開部４１には，ラインメモリおよびシフトレジスタ（図中「ＳＲ」と表記）が多数設けられている。ラインメモリが行方向の遅延展開を担当し，シフトレジスタが列方向の遅延展開を担当している。
【００２１】
ロジカル認識部４２は，画像２次元展開部４１で展開された２次元展開画像（以下，単に２次元展開画像という）について形状認識処理を行う部分である。ロジカル認識部４２は，図３に示すように構成されている。すなわちロジカル認識部４２は，基本認識部４２１と，バリエーション認識部４２２と，論理演算部４２３とを有している。基本認識部４２１は，２次元展開画像に，短絡の前提としての線の形状があり，かつ，短絡の起点としてその線からの出っ張り形状があるか否かを識別する部分である。バリエーション認識部４２２は，２次元展開画像が短絡のとりうるバリエーションのいずれかに適合しているか否かを識別する部分である。基本認識部４２１とバリエーション認識部４２２とは，短絡の形状がバリエーションにより変化しない部分と変化する部分とをそれぞれ担当している。そして論理演算部４２３は，基本認識部４２１およびバリエーション認識部４２２の出力についてロジック処理を行い，欠陥候補情報として欠陥情報集計部５へ出力する部分である。
【００２２】
基本認識部４２１には，パターンＡ認識回路４２１１と，パターンＢ認識回路４２１２とが含まれている。パターンＡ認識回路４２１１は，図４に示す認識パターンＡを認識するための回路であり，ロジックＩＣにより図５のように多入力ＡＮＤ回路で構成されている。ロジックＩＣとしては，書き換え可能でゲート規模の大きいＣＰＬＤやＦＰＧＡを用いると便利で，かつ比較的コンパクトに回路を構成できる。図４における左辺のアルファベット文字および上辺の数字は，図１９の場合と同様に座標値である。「１」，「０」や空白の意味も図１９の場合と同様である。空白の領域の中でも特に太線で囲まれた領域Ｔ（画素数は１５）は，バリエーション認識部４２２により担当される領域である。そして図５のパターン認識回路では，多入力ＡＮＤ回路に，図４中「１」と記載されている各画素の信号が正入力され，図４中「０」と記載されている各画素の信号が反転入力されている。これにより，図４の「１」および「０」がすべて満されている場合に限り，パターン認識信号が出力されるようにしているのである。
【００２３】
パターンＢ認識回路４２１２は，図６に示す認識パターンＢを認識するための回路である。図６の認識パターンＢは，図４の認識パターンＡを左右反転したパターンである。よってパターンＢ認識回路４２１２は，図７に示す構成である。
【００２４】
バリエーション認識部４２２には，パターンＡ用ルックアップテーブル回路４２２１と，パターンＢ用ルックアップテーブル回路４２２２とが含まれている。パターンＡ用ルックアップテーブル回路４２２１は，図４中の領域Ｔについて，短絡の形状がバリエーションによりとりうるパターンを格納している。同様にパターンＢ用ルックアップテーブル回路４２２２は，図６中の領域Ｔについて，短絡の形状がバリエーションによりとりうるパターンを格納している。
【００２５】
そして，論理演算部４２３には，パターンＡ認識回路４２１１の出力と，パターンＡ用ルックアップテーブル回路４２２１の出力とを受けるＡＮＤ回路４２３１が設けられている。これにより，図４の認識パターンＡにおいて，領域Ｔの内外でともに条件が満たされた場合にのみＡＮＤ回路４２３１の出力がオンするようになっている。同様に，パターンＢ認識回路４２１２の出力と，パターンＢ用ルックアップテーブル回路４２２２の出力とを受けるＡＮＤ回路４２３２が設けられている。これにより，図６の認識パターンＢにおいても，領域Ｔの内外でともに条件が満たされた場合にのみＡＮＤ回路４２３２の出力がオンするようになっている。さらに，ＡＮＤ回路４２３１の出力と，ＡＮＤ回路４２３２の出力とを受けるＯＲ回路４２３３が設けられている。これにより，図４の認識パターンＡと図６の認識パターンＢとのいずれか一方で内外の条件が満たされれば，ＯＲ回路４２３３から欠陥情報集計部５へ欠陥候補情報が出力されるようにしている。
【００２６】
パターンＡ用ルックアップテーブル回路４２２１についてさらに説明する。パターンＡ用ルックアップテーブル回路４２２１に格納されているバリエーションパターンの例（すべてではない）を図８に示す。このように，短絡の形状には実に多くのバリエーションがある。領域Ｔの左辺から右辺までつながっているいかなるパターンでも，「短絡」に該当するからである。なお，パターンＢ用ルックアップテーブル回路４２２２には，図８に示す各バリエーションパターンを左右反転したバリエーションパターンが格納されている。
【００２７】
パターンＡ用ルックアップテーブル回路４２２１は，図９に示すように構成されている。すなわち，配置設定回路１０と，マルチプレクサ１１と，高速ＳＲＡＭ１２と，ゲート１３とを有している。このうちマルチプレクサ１１，高速ＳＲＡＭ１２，ゲート１３には，ＣＰＵから制御信号（アドレス信号等を含む）を受けるようになっている。
【００２８】
図９に示される回路構成のうち，ルックアップテーブルとしての主要部はむろん高速ＳＲＡＭ１２である。そのアドレスＡ０〜Ａ１４が図４中の領域Ｔ内の１５画素に対応する。また，入出力Ｉ／Ｏ０がＡＮＤ回路４２３１への出力端子である。残り７ビット（Ｉ／Ｏ１〜Ｉ／Ｏ７）は予備である。配置設定回路１０は，画像２次元展開部４１から入力される２次元展開画像のうち目的に応じて適宜の画素を選択し，高速ＳＲＡＭ１２に供給するものである。むろん，領域Ｔ内の１５画素すべてが選択される。その１５画素の信号は，マルチプレクサ１１を介して高速ＳＲＡＭ１２のＡ０〜Ａ１４端子に入力される。マルチプレクサ１１およびゲート１３は，高速ＳＲＡＭ１２の内容設定の際にＣＰＵからの操作を行うためのものである。すなわちマルチプレクサ１１は，高速ＳＲＡＭ１２のＡ０〜Ａ１４端子への入力信号を，配置設定回路１０からの画素信号とするかＣＰＵからのアドレス信号とするかを選択するものである。また，ゲート１３は，高速ＳＲＡＭ１２のＩ／Ｏ０〜Ｉ／Ｏ７端子に対するＣＰＵからの信号入力をオンオフするものである。
【００２９】
通常の検査モードでは，高速ＳＲＡＭ１２のＡ０〜Ａ１４端子には，配置設定回路１０の出力画素信号が入力されている。また，ゲート１３はオフである。一方，高速ＳＲＡＭ１２の内容設定を行う際，すなわち，図８に例示したような各バリエーションを高速ＳＲＡＭ１２に格納する際（もしくは内容を変更する際）には，ＣＰＵのアドレスが高速ＳＲＡＭ１２のＡ０〜Ａ１４端子に入力される。また，ゲート１３がオンとされる。
【００３０】
高速ＳＲＡＭ１２においては，図１０に示すように，Ａ０〜Ａ１４端子への入力値のあらゆる組み合わせに対して，Ｉ／Ｏ０端子の出力値（「０」または「１」）を設定することが可能である。そこで，図８に例示したような，領域Ｔの左辺から右辺までつながっているパターンに相当するすべての組み合わせには出力値「１」を充てている。そしてそれ以外のすべての組み合わせには出力値「０」を充てている。これにより，短絡の形状のあらゆるバリエーションに対して１メモリで対応できるようにしているのである。
【００３１】
図１に戻って，欠陥情報集計部５は，形状認識部４から出力される欠陥候補情報のうち不要なものを削除するためのマスクデータを有している。プリント配線板の仕様上，あたかも短絡のように見える形状が正しいパターンとして含まれている場合があるからである。
【００３２】
次に，本パターン検査装置によるパターン検査の手順を説明する。本パターン検査装置でパターン検査を実行する場合には，撮像部１の検査テーブル（図１参照）上に検査対象物たるプリント配線板を載置する。そして，プリント配線板を照明光源で照らしつつカメラで撮像し，画像データを得る。この画像データはアナログであるため，Ａ／Ｄ変換部２でデジタル化される。さらに２値化部３で２値化される。かくして得られた２値画像データが，形状認識部４に入力される。すると形状認識部４では，２値画像データを画像２次元展開部４１（図２参照）で２次元（１３行×１３列）に遅延展開する。
【００３３】
かくして得られた２次元展開画像は，ロジカル認識部４２において，基本認識部４２１とバリエーション認識部４２２とに並列して入力される。２次元展開画像はさらに，基本認識部４２１においてパターンＡ認識回路４２１１とパターンＢ認識回路４２１２とに並列して入力される。バリエーション認識部４２２においても，パターンＡ用ルックアップテーブル回路４２２１とパターンＢ用ルックアップテーブル回路４２２２とに並列して入力される。以下，代表してパターンＡの方で説明する。
【００３４】
パターンＡ認識回路４２１１は，図４中「１」と記載されている各画素の２値化値がすべて「１」であり，かつ，「０」と記載されている各画素の２値化値がすべて「０」である場合には，パターン認識信号を出力する（図５参照）。パターンＡ認識回路４２１１からパターン認識信号が出力される場合には，２次元展開画像中に，短絡の前提としての線の形状と，短絡の起点としての出っ張り形状とが含まれていることを意味している。図４中「１」または「０」と記載されている各画素のいずれか１つでも上述の条件に合わない場合には，パターンＡ認識回路４２１１はパターン認識信号を出力しない。
【００３５】
パターンＡ用ルックアップテーブル回路４２２１は，図４中の領域Ｔ内の各画素の２値化値の組み合わせが，図１０中の出力値が「１」である場合にパターン認識信号を出力する。すなわち，パターンＡ用ルックアップテーブル回路４２２１からパターン認識信号が出力される場合には，領域Ｔの左辺から右辺まで２値化値が「１」である画素で図８に例示したようにつながっていることを意味している。
【００３６】
そして，パターンＡ認識回路４２１１とパターンＡ用ルックアップテーブル回路４２２１とがともにパターン認識信号を出力している場合に，ＡＮＤ回路４２３１の出力がオンとなる。例えば，図１１に示す例では，パターンＡ認識回路４２１１とパターンＡ用ルックアップテーブル回路４２２１との両者の認識条件がともに満たされている。このため，ＡＮＤ回路４２３１の出力がオンとなり，ＯＲ回路４２３３から欠陥情報集計部５へ欠陥候補情報が出力される。図１１の例における２次元展開画像は，従来技術で説明したものでは短絡として認識できなかった図２１のものと同じである。すなわち，本実施の形態のものではバリエーションの柔軟性が飛躍的に向上していることを示している。
【００３７】
むろん，パターンＢの方で各条件が合致した場合でも，同様にＯＲ回路４２３３から欠陥情報集計部５へ欠陥候補情報が出力される。
【００３８】
そして欠陥情報集計部５では，形状認識部４のＯＲ回路４２３３から出力された欠陥候補情報をマスクデータと比較する。不要なものを削除するためである。ここで削除されずに残ったものが欠陥情報である。欠陥情報集計部５ではさらに，欠陥情報について種類ごとの統計処理などを行う。欠陥情報集計部５に集計された欠陥情報については，欠陥表示用端末６に座標や種類の個別表示や統計表示を行うことができる。また，欠陥確認装置７で欠陥個所の画像を目視で確認することもできる。
【００３９】
以上詳細に説明したように本形態では，形状認識部４のロジカル認識部４２に，基本認識部４２１とバリエーション認識部４２２とを設けている。そして，論理回路により構成される基本認識部４２１には，２次元展開画像に短絡の前提としての線の形状および短絡の起点としての出っ張り形状があるか否かを識別する役割を与えている。また，高速ＳＲＡＭ１２を用いたルックアップテーブルとして構成されるバリエーション認識部４２２には，領域Ｔ内の２値化画像が，短絡の形状のとりうるバリエーションのいずれかに該当するか否かを識別する役割を与えている。そして，両者がともに認識信号を出力した場合にそこに短絡があるとして欠陥候補情報が出力されるようにしている。
【００４０】
これにより，認識パターン１つ当たり，ロジックＩＣとメモリ（高速ＳＲＡＭ）１つずつで適切に短絡形状を認識できるようにしている。すなわち，いかなるバリエーション形状の短絡でも認識漏れなく確実に認識できる。そして論理回路やメモリの必要容量も最小限に抑えている。これに対し，従来技術で説明したもののように論理回路ですべてを担当しようとすると，多彩なバリエーションへの対応（柔軟性）が不十分なために認識漏れが生じてしまうのである。一方，逆にすべてをルックアップテーブルで処理しようとすると，極度に大容量のメモリが必要になってしまう。必要なメモリ量は，画素数が増えるたびに２の階乗で増えてしまうからである。本実施の形態では，両者を併用して要所にルックアップテーブルを配置することにより，この難点を克服しているのである。また，ルックアップテーブルを高速ＳＲＡＭで構成しているので，処理速度が速く，撮像部１における撮像の実時間で処理可能である。また必要に応じて内容の変更を許容するフレキシビリティーも有している。
【００４１】
（第２の形態）
次に，短絡以外の種類の欠陥箇所として線細りを認識するものを説明する。図１，図２の構成はむろん第１の形態のものと共通である。また，図９の構成もほぼ共通である。
【００４２】
そしてロジカル認識部４２は，図３の構成の代わりに図１２に示す構成とされている。すなわち，基本認識部４２１には，パターンＡ認識回路４２１１およびパターンＢ認識回路４２１２の代わりに，パターンＣ認識回路４２１３が設けられている。また，バリエーション認識部４２２には，パターンＡ用ルックアップテーブル回路４２２１およびパターンＢ用ルックアップテーブル回路４２２２の代わりに，上用ルックアップテーブル回路４２２３および下用ルックアップテーブル回路４２２４が設けられている。また，論理演算部４２３には，ＡＮＤ回路４２３１およびＡＮＤ回路４２３２およびＯＲ回路４２３３の代わりに，３入力ＡＮＤ回路４２３４が設けられている。３入力ＡＮＤ回路４２３４には，パターンＣ認識回路４２１３，上用ルックアップテーブル回路４２２３，および下用ルックアップテーブル回路４２２４のそれぞれの出力が入力されるようになっている。
【００４３】
パターンＣ認識回路４２１３は，図１３に示す認識パターンＣを認識するための回路であり，ロジックＩＣにより図１４のように多入力ＡＮＤ回路で構成されている。図１３における座標表示や「１」，「０」，空白の意味は図４の場合と同様である。図１３において空白の領域の中には，バリエーション認識部４２２により担当される２つの領域Ｔ１，Ｔ２が設定されている。そして，論理演算部４２３の上用ルックアップテーブル回路４２２３が領域Ｔ１を，下用ルックアップテーブル回路４２２４が領域Ｔ２を，それぞれ担当するようになっている。このため，上用ルックアップテーブル回路４２２３には，図１５に例示するバリエーションパターン（すべてではない）が格納されている。同様に下用ルックアップテーブル回路４２２４には，図１５の各バリエーションパターンを上下反転したバリエーションパターンが格納されている。
【００４４】
本形態では，パターンＣ認識回路４２１３と上用ルックアップテーブル回路４２２３と下用ルックアップテーブル回路４２２４との３つすべてがパターン認識信号を出力している場合に，論理演算部４２３の３入力ＡＮＤ回路４２３４から欠陥情報集計部５へ欠陥候補情報が出力される。本形態では，図１６に示すように，従来技術で説明したものでは線細りとして認識できなかった形状（図２４参照）でも線細りとして認識される。
【００４５】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，検査の目標図形たる欠陥は，線間の短絡や線細りに限らず他の種類の欠陥（断線等）でもよい。また検査対象物自体も，プリント配線板に限らず他のものであってもよい。また，検査に用いる画像データは，その都度撮像部１で撮像したものに限らず，あらかじめ記憶媒体に適宜のファイル形式で記憶してあるものを読み出したものであってもよい。また，第１の形態のロジカル認識部４２では，互いに左右反転の関係にある２つのパターンの認識結果のＯＲをとるようにしたが，これも必須ではない。いずれか一方のみでもよいし，９０°ごとの回転パターン等をさらにＯＲで結びつけるようにしてもよい。また，撮像部１において，検査テーブルを固定のものとしてその代わりにカメラを２次元カメラとしてもよい。
【００４６】
さらに，ロジカル認識部４２の基本認識部４２１は，本実施の形態で説明したロジックＩＣ方式に限らず，メモリ方式でもよい。図１７はその場合の具体的回路例である。すなわち，図９に示したものとほぼ同様の回路を１３系統（Ａ列〜Ｍ列分）用意し，各系統の高速ＳＲＡＭの出力線を各行ごとに集約するのである。この構成で，各高速ＳＲＡＭの内容設定により，図４，図６，図１３のパターン認識結果が出力されるようにすることができる。
【００４７】
また，バリエーション認識部４２２についても変形が考えられる。第１の変形は，高速ＳＲＡＭに代えてＲＯＭを用いることである。ただしこの場合，内容の変更は一般的にはできない。ＥＥＰＲＯＭなら内容の変更が可能ではあるが，書き換えタクト時間はＳＲＡＭの方が有利である。また，処理速度を少々犠牲にしてもよければ，ＤＲＡＭでもよい。ただしその場合，プリチャージ動作やリフレッシュ動作を考慮してインターリーブ式にする等の工夫が必要である。また，内容は固定となるが，ルックアップテーブルの機能をカスタムＩＣに組み込んでもよい。
【００４８】
また，図４に示した例（図６も同様）では，１３行×１３列の２次元展開画像中に，ルックアップテーブルにより処理される領域Ｔを１箇所のみ配置している。しかし欠陥の種類によっては，図１３のように２つ配置することも考えられるし，あるいは３つ以上ということも考えうる。その場合，各領域Ｔの形状や画素数，内容は同じでなくてもよい。さらに，２以上の領域Ｔに主従関係を設けることも考えられる。図１８がその例である。すなわち，主領域Ｔ１における認識結果に応じて，従領域Ｔ２の位置を変更するのである。このようにすると，線間の幅が広い箇所での短絡を，１領域あたりの画素数をあまり増やさずに効率よく認識できる。
【００４９】
【発明の効果】
以上の説明から明らかなように本発明によれば，複雑で微細なパターンを持つ対象物についても，過度に大量のメモリまたはロジック資源を要することなく，かつ，パターン認識の柔軟性をも有するパターン検査装置およびパターン検査方法が提供されている。
【図面の簡単な説明】
【図１】実施の形態に係るパターン検査装置のブロック構成図である。
【図２】形状認識部の構成図である。
【図３】短絡認識用のロジカル認識部の構成図である。
【図４】パターンＡ認識回路の認識パターンを示す図である。
【図５】図４の認識パターンをロジックゲートにより実現した回路図である。
【図６】パターンＢ認識回路の認識パターンを示す図である。
【図７】図６の認識パターンをロジックゲートにより実現した回路図である。
【図８】短絡の形状のバリエーションを例示する図である。
【図９】ルックアップテーブルを高速ＳＲＡＭにより実現した回路図である。
【図１０】図９中の高速ＳＲＡＭのコードパターン表である。
【図１１】短絡の認識例を示す図である。
【図１２】線細り認識用のロジカル認識部の構成図である。
【図１３】パターンＣ認識回路の認識パターンを示す図である。
【図１４】図１３の認識パターンをロジックゲートにより実現した回路図である。
【図１５】線細りの形状のバリエーションを例示する図である。
【図１６】線細りの認識例を示す図である。
【図１７】基本認識部をメモリで実現した例の回路図である。
【図１８】２つのルックアップテーブル主従関係を設けた例を示す図である。
【図１９】従来の検査方法における短絡の認識パターンを示す図である。
【図２０】図１９の認識パターンによる短絡の認識例を示す図である。
【図２１】図１９の認識パターンでは短絡を認識できないケースを示す図である。
【図２２】従来の検査方法における線細りの認識パターンを示す図である。
【図２３】図２２の認識パターンによる線細りの認識例を示す図である。
【図２４】図２２の認識パターンでは線細りを認識できないケースを示す図である。
【符号の説明】
１２ 高速ＳＲＡＭ
４１ 画像２次元展開部
４２ ロジカル認識部
４２１ 基本認識部
４２２ バリエーション認識部
４２２１ ルックアップテーブル回路
４２２２ ルックアップテーブル回路
４２２３ ルックアップテーブル回路
４２２４ ルックアップテーブル回路
【発明の属する技術分野】
本発明は，例えばプリント配線板などの検査対象物であってその表面に配線パターンのようなパターンを有するものについて，そのパターンの良否を検査するパターン検査装置およびパターン検査方法に関する。さらに詳細には，複雑で微細なパターンを持つ対象物についても，過度に大量のメモリまたはロジック資源を要することなく，かつ，パターン認識の柔軟性をも有するパターン検査装置およびパターン検査方法に関するものである。
【０００２】
【従来の技術】
プリント配線板は，その表面のパターンが仕様通りに正しく形成されない場合がある。もちろんこのようなプリント配線板は不良品であり，製品から排除しなければならない。このためにプリント配線板の製品は検査される。このための検査では，不良個所に現れる図形をあらかじめ指定しておく。そして，プリント配線板のパターン中にその図形が発見されなければ，そのプリント配線板は良品であるとする。むろん，パターン中にその図形が発見されれば，そのプリント配線板は不良品とされる。
【０００３】
ここで，不良個所の典型例は，ライン間の短絡やあるいはラインの断線である。これらは，必ずある決まった図形をしているわけではない。言い換えるとこれら不良個所の形状には多くのバリエーションがある。よって，パターン検査のための図形認識もバリエーションに対応できる方法でしなければならない。
【０００４】
そのための一般的な方法の１つを，図１９，図２０により説明する。この方法では，図１９に示す認識パターンを使用する。図１９には，ライン間の短絡を認識するための認識パターンの例が描かれている。すなわち，図１９における左辺のアルファベット文字および上辺の数字は，１３2 画素の領域内の画素を特定するための座標値である。そして，「１」と記載されている６つの画素は，図形の認識のためには２値化値が「１」であることを要する画素である。「０」と記載されている３つの画素は，図形の認識のためには２値化値が「０」であることを要する画素である。これら９つ以外の空白の領域は，２値化値が「０」と「１」とのどちらであっても図形の認識に影響しない画素の領域である。空白の領域があるのは，短絡の形状のバリエーションに対応するためである。
【０００５】
図１９の認識パターンを実際に画像データに当てはめた例が図２０である。図２０では，グレーの画素はパターン部分の画素（２値化値が「１」）を示し，白色の画素は基材が露出している部分の画素（２値化値が「０」）を示している。そして，「１」と記載されている画素はすべてグレーであり，「０」と記載されている画素はすべて白色である。すなわち，上述の条件がすべて満たされている。このため，画像データ中のこの場所にライン間の短絡があると認識される。もし，「０」または「１」と記載されている画素が１つでも上述の条件を満たさない場合には，その場所に短絡があるとは認識されない。
【０００６】
このような手法による図形認識は例えば，ロジックゲートにより実現している。すなわち，図１９中「１」と記載されている各画素の信号と，図１９中「０」と記載されている各画素の反転信号との多入力ＡＮＤをとるのである。これにより，上述の条件がすべて満たされている場合に限り，パターン認識信号が出力される。なお一般的には，図１９の認識パターンとその左右反転パターン（あるいは９０°ごとの回転パターン）とのＯＲがとられる。また，ロジックゲートに代えて高速メモリを用いたルックアップテーブルを用いることもできる。
【０００７】
短絡以外の種類の欠陥を認識するための認識パターンの例として，図２２に示されるものがある。これは，配線の太さが仕様より細くなってしまっているいわゆる「線細り」を認識するパターンである。「０」，「１」の意味は図１９の場合と同じである。この認識パターンでは，線幅が３画素幅以下になってしまっている箇所が認識される。図２３が，実際に線細りが認識される例である。
【０００８】
【発明が解決しようとする課題】
しかしながら，近年ではプリント配線板のパターンの形状がたいへんに複雑でかつ微細なものとなっている。このため前記した従来の方法で複雑かつ微細なパターンに対応しようとすると，相当に大量のロジック資源を必要とする。さもないと形状認識の柔軟性が低下して，バリエーション対応が不十分となる。このため，バリエーションによっては図２１や図２４に示すように，短絡もしくは線細りであるとの認識ができない場合がある。すなわち図２１のケースでは，短絡があるにもかかわらず，画像データと認識パターンとをどのように当てはめてみても短絡を認識できない。また，図２４のケースは，線の屈曲部分の近傍に線細りがあるケースであるが，図２２の認識パターンでは認識できないのである。ルックアップテーブルを用いる場合でも大量のメモリ資源を必要とすることから同様の問題を有する。
【０００９】
本発明は，前記した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは，複雑で微細なパターンを持つ対象物についても，過度に大量のメモリまたはロジック資源を要することなく，かつ，パターン認識の柔軟性をも有するパターン検査装置およびパターン検査方法を提供することにある。
【００１０】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明のパターン検査装置は，プリント配線板の配線パターンを撮像して得た画像信号から，欠陥箇所に現れる欠陥箇所形状を抽出するものであって，欠陥箇所形状のうちバリエーションにより変化しない基本部分を認識する基本認識部と，欠陥箇所形状のうちバリエーションにより変化するバリエーション部分を認識するバリエーション認識部とを有し，画像信号について前記基本認識部が欠陥箇所形状の基本部分を認識し，かつ前記バリエーション認識部が欠陥箇所形状のバリエーション部分のバリエーションのいずれかを認識した場合に，当該画像信号中に欠陥箇所形状が存在すると認識するものである。
【００１１】
また，本発明のパターン検査方法では，目標形状のうちバリエーションにより変化しない基本部分を認識する基本認識部と，目標形状のうちバリエーションにより変化するバリエーション部分を認識するバリエーション認識部とを用意し，画像信号について基本認識部が基本部分を認識し，かつバリエーション認識部がバリエーションのいずれかを認識した場合に，当該画像信号中に目標形状が存在すると認識する。
【００１２】
すなわち本発明では，取得した画像信号について，基本認識部での処理とバリエーション認識部での処理とが行われる。基本認識部では，目標形状のうちバリエーションにより変化しない基本部分の認識が行われる。このため基本認識部には一般的に，基本部分を認識するためのパターンが定義されている。すなわち，基本部分を認識するために，特定のデータ値を有すべき画素がいくつか定められている。それらの画素のデータ値がすべて条件に合致している場合に目標形状の基本部分が認識されるとするのが一般的である。
【００１３】
バリエーション認識部では，目標形状のうちバリエーションにより変化するバリエーション部分の認識が行われる。すなわち，画像信号のうちバリエーション部分に相当する領域について，目標形状のバリエーションのいずれかに該当するか否かが判断される。そして，画像信号について基本認識部が基本部分を認識し，かつ，バリエーション認識部がバリエーションのいずれかを認識した場合に，当該画像信号中に目標形状が存在すると認識される。基本認識部とバリエーション認識部との一方でも否定的な結果であった場合には，当該画像信号中に目標形状が存在するとの認識はされない。なお一般的には，上記のようにして目標形状が認識されても，その後さらにマスクデータとの比較等による絞り込みが行われる。
【００１４】
この方式での基本認識部は，目標形状の全体をカバーしている必要がない。例えば目標形状が短絡である場合には，前提としてのラインの形状と，短絡の起点であるラインから出っ張り部分とをカバーしていれば十分である。そして，バリエーションの部分は，基本認識部ではなくバリエーション認識部が担当している。これにより，バリエーションの部分を含めてすべてを単一のパターン認識手段が担当する場合と比較して，必要なコンピュータ資源が少なくて済む。また，バリエーションの多様さに対応するための柔軟性も優れている。
【００１５】
本発明において，バリエーション認識部には，欠陥箇所形状のバリエーション部分のバリエーションに該当する各パターンを記憶し，画像信号が記憶している各パターンのいずれかに相当する場合に限りパターン認識信号を出力するルックアップテーブルを備えることが望ましい。特にこれを１メモリで構成し，１メモリで処理できるバリエーションとなるよう考え得るすべてのバリエーションを格納すると，高速な処理が可能である。
【００１６】
例えばルックアップテーブルは，バリエーションに該当する各パターンとそれ以外のパターンとで異なる値を出力するものとするのがよい。こうすると，ルックアップテーブルの出力値により，バリエーション部分の画像信号が目標形状のバリエーションとして認識されるものであるか否かが表されるからである。
【００１７】
さらに，ルックアップテーブルとしては，高速性，書き換え性といった観点から，ＳＲＡＭにより，入力アドレス端子に画像信号中の前記バリエーション認識部の担当領域内の画像信号を受けるとともに，受けた画素信号の組合せが，記憶している各パターンのいずれかに相当する場合に限りパターン認識信号を出力端子から出力するように構成されたものを用いることが望ましい。
【００１８】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。本実施の形態は，プリント配線板のパターン検査装置およびその装置により実行される検査方法として本発明を具体化したものである。本実施の形態に係るパターン検査装置は，検査対象物たるプリント配線板の表面パターンに，パターン形成上の欠陥箇所が含まれているか否かを検査するものである。
【００１９】
（第１の形態）
本形態では，典型的な欠陥個所として線間の短絡を例に挙げて説明する。本パターン検査装置は，図１に示すように，照明光源と１次元カメラと検査テーブル（走査機能つき）とを有する撮像部１と，撮像部１で得られたアナログの画像データをデジタル化するＡ／Ｄ変換部２と，Ａ／Ｄ変換部２で得られた多階調画像データを２値化する２値化部３と，２値化部３で得られた２値画像データについて後述する形状認識処理を行い欠陥候補情報を抽出する形状認識部４と，形状認識部４で得られた欠陥候補情報を集計し，不要なものの整理・削除，その他統計処理等を行う欠陥情報集計部５と，欠陥情報集計部５から出力される欠陥情報について，座標や種類の個別表示や統計表示等を行う欠陥表示用端末６と，欠陥個所の画像を目視で確認するための欠陥確認装置７とを有している。
【００２０】
形状認識部４は，図２に示すように構成されている。形状認識部４は，画像２次元展開部４１と，ロジカル認識部４２とに大別される。画像２次元展開部４１は，２値化部３から入力される２値画像データを２次元展開する部分である。本実施の形態の画像２次元展開部４１では，２値画像データを１３行（Ａ〜Ｍ，副走査方向）×１３列（１〜１３，主走査方向）に展開する。このため画像２次元展開部４１には，ラインメモリおよびシフトレジスタ（図中「ＳＲ」と表記）が多数設けられている。ラインメモリが行方向の遅延展開を担当し，シフトレジスタが列方向の遅延展開を担当している。
【００２１】
ロジカル認識部４２は，画像２次元展開部４１で展開された２次元展開画像（以下，単に２次元展開画像という）について形状認識処理を行う部分である。ロジカル認識部４２は，図３に示すように構成されている。すなわちロジカル認識部４２は，基本認識部４２１と，バリエーション認識部４２２と，論理演算部４２３とを有している。基本認識部４２１は，２次元展開画像に，短絡の前提としての線の形状があり，かつ，短絡の起点としてその線からの出っ張り形状があるか否かを識別する部分である。バリエーション認識部４２２は，２次元展開画像が短絡のとりうるバリエーションのいずれかに適合しているか否かを識別する部分である。基本認識部４２１とバリエーション認識部４２２とは，短絡の形状がバリエーションにより変化しない部分と変化する部分とをそれぞれ担当している。そして論理演算部４２３は，基本認識部４２１およびバリエーション認識部４２２の出力についてロジック処理を行い，欠陥候補情報として欠陥情報集計部５へ出力する部分である。
【００２２】
基本認識部４２１には，パターンＡ認識回路４２１１と，パターンＢ認識回路４２１２とが含まれている。パターンＡ認識回路４２１１は，図４に示す認識パターンＡを認識するための回路であり，ロジックＩＣにより図５のように多入力ＡＮＤ回路で構成されている。ロジックＩＣとしては，書き換え可能でゲート規模の大きいＣＰＬＤやＦＰＧＡを用いると便利で，かつ比較的コンパクトに回路を構成できる。図４における左辺のアルファベット文字および上辺の数字は，図１９の場合と同様に座標値である。「１」，「０」や空白の意味も図１９の場合と同様である。空白の領域の中でも特に太線で囲まれた領域Ｔ（画素数は１５）は，バリエーション認識部４２２により担当される領域である。そして図５のパターン認識回路では，多入力ＡＮＤ回路に，図４中「１」と記載されている各画素の信号が正入力され，図４中「０」と記載されている各画素の信号が反転入力されている。これにより，図４の「１」および「０」がすべて満されている場合に限り，パターン認識信号が出力されるようにしているのである。
【００２３】
パターンＢ認識回路４２１２は，図６に示す認識パターンＢを認識するための回路である。図６の認識パターンＢは，図４の認識パターンＡを左右反転したパターンである。よってパターンＢ認識回路４２１２は，図７に示す構成である。
【００２４】
バリエーション認識部４２２には，パターンＡ用ルックアップテーブル回路４２２１と，パターンＢ用ルックアップテーブル回路４２２２とが含まれている。パターンＡ用ルックアップテーブル回路４２２１は，図４中の領域Ｔについて，短絡の形状がバリエーションによりとりうるパターンを格納している。同様にパターンＢ用ルックアップテーブル回路４２２２は，図６中の領域Ｔについて，短絡の形状がバリエーションによりとりうるパターンを格納している。
【００２５】
そして，論理演算部４２３には，パターンＡ認識回路４２１１の出力と，パターンＡ用ルックアップテーブル回路４２２１の出力とを受けるＡＮＤ回路４２３１が設けられている。これにより，図４の認識パターンＡにおいて，領域Ｔの内外でともに条件が満たされた場合にのみＡＮＤ回路４２３１の出力がオンするようになっている。同様に，パターンＢ認識回路４２１２の出力と，パターンＢ用ルックアップテーブル回路４２２２の出力とを受けるＡＮＤ回路４２３２が設けられている。これにより，図６の認識パターンＢにおいても，領域Ｔの内外でともに条件が満たされた場合にのみＡＮＤ回路４２３２の出力がオンするようになっている。さらに，ＡＮＤ回路４２３１の出力と，ＡＮＤ回路４２３２の出力とを受けるＯＲ回路４２３３が設けられている。これにより，図４の認識パターンＡと図６の認識パターンＢとのいずれか一方で内外の条件が満たされれば，ＯＲ回路４２３３から欠陥情報集計部５へ欠陥候補情報が出力されるようにしている。
【００２６】
パターンＡ用ルックアップテーブル回路４２２１についてさらに説明する。パターンＡ用ルックアップテーブル回路４２２１に格納されているバリエーションパターンの例（すべてではない）を図８に示す。このように，短絡の形状には実に多くのバリエーションがある。領域Ｔの左辺から右辺までつながっているいかなるパターンでも，「短絡」に該当するからである。なお，パターンＢ用ルックアップテーブル回路４２２２には，図８に示す各バリエーションパターンを左右反転したバリエーションパターンが格納されている。
【００２７】
パターンＡ用ルックアップテーブル回路４２２１は，図９に示すように構成されている。すなわち，配置設定回路１０と，マルチプレクサ１１と，高速ＳＲＡＭ１２と，ゲート１３とを有している。このうちマルチプレクサ１１，高速ＳＲＡＭ１２，ゲート１３には，ＣＰＵから制御信号（アドレス信号等を含む）を受けるようになっている。
【００２８】
図９に示される回路構成のうち，ルックアップテーブルとしての主要部はむろん高速ＳＲＡＭ１２である。そのアドレスＡ０〜Ａ１４が図４中の領域Ｔ内の１５画素に対応する。また，入出力Ｉ／Ｏ０がＡＮＤ回路４２３１への出力端子である。残り７ビット（Ｉ／Ｏ１〜Ｉ／Ｏ７）は予備である。配置設定回路１０は，画像２次元展開部４１から入力される２次元展開画像のうち目的に応じて適宜の画素を選択し，高速ＳＲＡＭ１２に供給するものである。むろん，領域Ｔ内の１５画素すべてが選択される。その１５画素の信号は，マルチプレクサ１１を介して高速ＳＲＡＭ１２のＡ０〜Ａ１４端子に入力される。マルチプレクサ１１およびゲート１３は，高速ＳＲＡＭ１２の内容設定の際にＣＰＵからの操作を行うためのものである。すなわちマルチプレクサ１１は，高速ＳＲＡＭ１２のＡ０〜Ａ１４端子への入力信号を，配置設定回路１０からの画素信号とするかＣＰＵからのアドレス信号とするかを選択するものである。また，ゲート１３は，高速ＳＲＡＭ１２のＩ／Ｏ０〜Ｉ／Ｏ７端子に対するＣＰＵからの信号入力をオンオフするものである。
【００２９】
通常の検査モードでは，高速ＳＲＡＭ１２のＡ０〜Ａ１４端子には，配置設定回路１０の出力画素信号が入力されている。また，ゲート１３はオフである。一方，高速ＳＲＡＭ１２の内容設定を行う際，すなわち，図８に例示したような各バリエーションを高速ＳＲＡＭ１２に格納する際（もしくは内容を変更する際）には，ＣＰＵのアドレスが高速ＳＲＡＭ１２のＡ０〜Ａ１４端子に入力される。また，ゲート１３がオンとされる。
【００３０】
高速ＳＲＡＭ１２においては，図１０に示すように，Ａ０〜Ａ１４端子への入力値のあらゆる組み合わせに対して，Ｉ／Ｏ０端子の出力値（「０」または「１」）を設定することが可能である。そこで，図８に例示したような，領域Ｔの左辺から右辺までつながっているパターンに相当するすべての組み合わせには出力値「１」を充てている。そしてそれ以外のすべての組み合わせには出力値「０」を充てている。これにより，短絡の形状のあらゆるバリエーションに対して１メモリで対応できるようにしているのである。
【００３１】
図１に戻って，欠陥情報集計部５は，形状認識部４から出力される欠陥候補情報のうち不要なものを削除するためのマスクデータを有している。プリント配線板の仕様上，あたかも短絡のように見える形状が正しいパターンとして含まれている場合があるからである。
【００３２】
次に，本パターン検査装置によるパターン検査の手順を説明する。本パターン検査装置でパターン検査を実行する場合には，撮像部１の検査テーブル（図１参照）上に検査対象物たるプリント配線板を載置する。そして，プリント配線板を照明光源で照らしつつカメラで撮像し，画像データを得る。この画像データはアナログであるため，Ａ／Ｄ変換部２でデジタル化される。さらに２値化部３で２値化される。かくして得られた２値画像データが，形状認識部４に入力される。すると形状認識部４では，２値画像データを画像２次元展開部４１（図２参照）で２次元（１３行×１３列）に遅延展開する。
【００３３】
かくして得られた２次元展開画像は，ロジカル認識部４２において，基本認識部４２１とバリエーション認識部４２２とに並列して入力される。２次元展開画像はさらに，基本認識部４２１においてパターンＡ認識回路４２１１とパターンＢ認識回路４２１２とに並列して入力される。バリエーション認識部４２２においても，パターンＡ用ルックアップテーブル回路４２２１とパターンＢ用ルックアップテーブル回路４２２２とに並列して入力される。以下，代表してパターンＡの方で説明する。
【００３４】
パターンＡ認識回路４２１１は，図４中「１」と記載されている各画素の２値化値がすべて「１」であり，かつ，「０」と記載されている各画素の２値化値がすべて「０」である場合には，パターン認識信号を出力する（図５参照）。パターンＡ認識回路４２１１からパターン認識信号が出力される場合には，２次元展開画像中に，短絡の前提としての線の形状と，短絡の起点としての出っ張り形状とが含まれていることを意味している。図４中「１」または「０」と記載されている各画素のいずれか１つでも上述の条件に合わない場合には，パターンＡ認識回路４２１１はパターン認識信号を出力しない。
【００３５】
パターンＡ用ルックアップテーブル回路４２２１は，図４中の領域Ｔ内の各画素の２値化値の組み合わせが，図１０中の出力値が「１」である場合にパターン認識信号を出力する。すなわち，パターンＡ用ルックアップテーブル回路４２２１からパターン認識信号が出力される場合には，領域Ｔの左辺から右辺まで２値化値が「１」である画素で図８に例示したようにつながっていることを意味している。
【００３６】
そして，パターンＡ認識回路４２１１とパターンＡ用ルックアップテーブル回路４２２１とがともにパターン認識信号を出力している場合に，ＡＮＤ回路４２３１の出力がオンとなる。例えば，図１１に示す例では，パターンＡ認識回路４２１１とパターンＡ用ルックアップテーブル回路４２２１との両者の認識条件がともに満たされている。このため，ＡＮＤ回路４２３１の出力がオンとなり，ＯＲ回路４２３３から欠陥情報集計部５へ欠陥候補情報が出力される。図１１の例における２次元展開画像は，従来技術で説明したものでは短絡として認識できなかった図２１のものと同じである。すなわち，本実施の形態のものではバリエーションの柔軟性が飛躍的に向上していることを示している。
【００３７】
むろん，パターンＢの方で各条件が合致した場合でも，同様にＯＲ回路４２３３から欠陥情報集計部５へ欠陥候補情報が出力される。
【００３８】
そして欠陥情報集計部５では，形状認識部４のＯＲ回路４２３３から出力された欠陥候補情報をマスクデータと比較する。不要なものを削除するためである。ここで削除されずに残ったものが欠陥情報である。欠陥情報集計部５ではさらに，欠陥情報について種類ごとの統計処理などを行う。欠陥情報集計部５に集計された欠陥情報については，欠陥表示用端末６に座標や種類の個別表示や統計表示を行うことができる。また，欠陥確認装置７で欠陥個所の画像を目視で確認することもできる。
【００３９】
以上詳細に説明したように本形態では，形状認識部４のロジカル認識部４２に，基本認識部４２１とバリエーション認識部４２２とを設けている。そして，論理回路により構成される基本認識部４２１には，２次元展開画像に短絡の前提としての線の形状および短絡の起点としての出っ張り形状があるか否かを識別する役割を与えている。また，高速ＳＲＡＭ１２を用いたルックアップテーブルとして構成されるバリエーション認識部４２２には，領域Ｔ内の２値化画像が，短絡の形状のとりうるバリエーションのいずれかに該当するか否かを識別する役割を与えている。そして，両者がともに認識信号を出力した場合にそこに短絡があるとして欠陥候補情報が出力されるようにしている。
【００４０】
これにより，認識パターン１つ当たり，ロジックＩＣとメモリ（高速ＳＲＡＭ）１つずつで適切に短絡形状を認識できるようにしている。すなわち，いかなるバリエーション形状の短絡でも認識漏れなく確実に認識できる。そして論理回路やメモリの必要容量も最小限に抑えている。これに対し，従来技術で説明したもののように論理回路ですべてを担当しようとすると，多彩なバリエーションへの対応（柔軟性）が不十分なために認識漏れが生じてしまうのである。一方，逆にすべてをルックアップテーブルで処理しようとすると，極度に大容量のメモリが必要になってしまう。必要なメモリ量は，画素数が増えるたびに２の階乗で増えてしまうからである。本実施の形態では，両者を併用して要所にルックアップテーブルを配置することにより，この難点を克服しているのである。また，ルックアップテーブルを高速ＳＲＡＭで構成しているので，処理速度が速く，撮像部１における撮像の実時間で処理可能である。また必要に応じて内容の変更を許容するフレキシビリティーも有している。
【００４１】
（第２の形態）
次に，短絡以外の種類の欠陥箇所として線細りを認識するものを説明する。図１，図２の構成はむろん第１の形態のものと共通である。また，図９の構成もほぼ共通である。
【００４２】
そしてロジカル認識部４２は，図３の構成の代わりに図１２に示す構成とされている。すなわち，基本認識部４２１には，パターンＡ認識回路４２１１およびパターンＢ認識回路４２１２の代わりに，パターンＣ認識回路４２１３が設けられている。また，バリエーション認識部４２２には，パターンＡ用ルックアップテーブル回路４２２１およびパターンＢ用ルックアップテーブル回路４２２２の代わりに，上用ルックアップテーブル回路４２２３および下用ルックアップテーブル回路４２２４が設けられている。また，論理演算部４２３には，ＡＮＤ回路４２３１およびＡＮＤ回路４２３２およびＯＲ回路４２３３の代わりに，３入力ＡＮＤ回路４２３４が設けられている。３入力ＡＮＤ回路４２３４には，パターンＣ認識回路４２１３，上用ルックアップテーブル回路４２２３，および下用ルックアップテーブル回路４２２４のそれぞれの出力が入力されるようになっている。
【００４３】
パターンＣ認識回路４２１３は，図１３に示す認識パターンＣを認識するための回路であり，ロジックＩＣにより図１４のように多入力ＡＮＤ回路で構成されている。図１３における座標表示や「１」，「０」，空白の意味は図４の場合と同様である。図１３において空白の領域の中には，バリエーション認識部４２２により担当される２つの領域Ｔ１，Ｔ２が設定されている。そして，論理演算部４２３の上用ルックアップテーブル回路４２２３が領域Ｔ１を，下用ルックアップテーブル回路４２２４が領域Ｔ２を，それぞれ担当するようになっている。このため，上用ルックアップテーブル回路４２２３には，図１５に例示するバリエーションパターン（すべてではない）が格納されている。同様に下用ルックアップテーブル回路４２２４には，図１５の各バリエーションパターンを上下反転したバリエーションパターンが格納されている。
【００４４】
本形態では，パターンＣ認識回路４２１３と上用ルックアップテーブル回路４２２３と下用ルックアップテーブル回路４２２４との３つすべてがパターン認識信号を出力している場合に，論理演算部４２３の３入力ＡＮＤ回路４２３４から欠陥情報集計部５へ欠陥候補情報が出力される。本形態では，図１６に示すように，従来技術で説明したものでは線細りとして認識できなかった形状（図２４参照）でも線細りとして認識される。
【００４５】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，検査の目標図形たる欠陥は，線間の短絡や線細りに限らず他の種類の欠陥（断線等）でもよい。また検査対象物自体も，プリント配線板に限らず他のものであってもよい。また，検査に用いる画像データは，その都度撮像部１で撮像したものに限らず，あらかじめ記憶媒体に適宜のファイル形式で記憶してあるものを読み出したものであってもよい。また，第１の形態のロジカル認識部４２では，互いに左右反転の関係にある２つのパターンの認識結果のＯＲをとるようにしたが，これも必須ではない。いずれか一方のみでもよいし，９０°ごとの回転パターン等をさらにＯＲで結びつけるようにしてもよい。また，撮像部１において，検査テーブルを固定のものとしてその代わりにカメラを２次元カメラとしてもよい。
【００４６】
さらに，ロジカル認識部４２の基本認識部４２１は，本実施の形態で説明したロジックＩＣ方式に限らず，メモリ方式でもよい。図１７はその場合の具体的回路例である。すなわち，図９に示したものとほぼ同様の回路を１３系統（Ａ列〜Ｍ列分）用意し，各系統の高速ＳＲＡＭの出力線を各行ごとに集約するのである。この構成で，各高速ＳＲＡＭの内容設定により，図４，図６，図１３のパターン認識結果が出力されるようにすることができる。
【００４７】
また，バリエーション認識部４２２についても変形が考えられる。第１の変形は，高速ＳＲＡＭに代えてＲＯＭを用いることである。ただしこの場合，内容の変更は一般的にはできない。ＥＥＰＲＯＭなら内容の変更が可能ではあるが，書き換えタクト時間はＳＲＡＭの方が有利である。また，処理速度を少々犠牲にしてもよければ，ＤＲＡＭでもよい。ただしその場合，プリチャージ動作やリフレッシュ動作を考慮してインターリーブ式にする等の工夫が必要である。また，内容は固定となるが，ルックアップテーブルの機能をカスタムＩＣに組み込んでもよい。
【００４８】
また，図４に示した例（図６も同様）では，１３行×１３列の２次元展開画像中に，ルックアップテーブルにより処理される領域Ｔを１箇所のみ配置している。しかし欠陥の種類によっては，図１３のように２つ配置することも考えられるし，あるいは３つ以上ということも考えうる。その場合，各領域Ｔの形状や画素数，内容は同じでなくてもよい。さらに，２以上の領域Ｔに主従関係を設けることも考えられる。図１８がその例である。すなわち，主領域Ｔ１における認識結果に応じて，従領域Ｔ２の位置を変更するのである。このようにすると，線間の幅が広い箇所での短絡を，１領域あたりの画素数をあまり増やさずに効率よく認識できる。
【００４９】
【発明の効果】
以上の説明から明らかなように本発明によれば，複雑で微細なパターンを持つ対象物についても，過度に大量のメモリまたはロジック資源を要することなく，かつ，パターン認識の柔軟性をも有するパターン検査装置およびパターン検査方法が提供されている。
【図面の簡単な説明】
【図１】実施の形態に係るパターン検査装置のブロック構成図である。
【図２】形状認識部の構成図である。
【図３】短絡認識用のロジカル認識部の構成図である。
【図４】パターンＡ認識回路の認識パターンを示す図である。
【図５】図４の認識パターンをロジックゲートにより実現した回路図である。
【図６】パターンＢ認識回路の認識パターンを示す図である。
【図７】図６の認識パターンをロジックゲートにより実現した回路図である。
【図８】短絡の形状のバリエーションを例示する図である。
【図９】ルックアップテーブルを高速ＳＲＡＭにより実現した回路図である。
【図１０】図９中の高速ＳＲＡＭのコードパターン表である。
【図１１】短絡の認識例を示す図である。
【図１２】線細り認識用のロジカル認識部の構成図である。
【図１３】パターンＣ認識回路の認識パターンを示す図である。
【図１４】図１３の認識パターンをロジックゲートにより実現した回路図である。
【図１５】線細りの形状のバリエーションを例示する図である。
【図１６】線細りの認識例を示す図である。
【図１７】基本認識部をメモリで実現した例の回路図である。
【図１８】２つのルックアップテーブル主従関係を設けた例を示す図である。
【図１９】従来の検査方法における短絡の認識パターンを示す図である。
【図２０】図１９の認識パターンによる短絡の認識例を示す図である。
【図２１】図１９の認識パターンでは短絡を認識できないケースを示す図である。
【図２２】従来の検査方法における線細りの認識パターンを示す図である。
【図２３】図２２の認識パターンによる線細りの認識例を示す図である。
【図２４】図２２の認識パターンでは線細りを認識できないケースを示す図である。
【符号の説明】
１２ 高速ＳＲＡＭ
４１ 画像２次元展開部
４２ ロジカル認識部
４２１ 基本認識部
４２２ バリエーション認識部
４２２１ ルックアップテーブル回路
４２２２ ルックアップテーブル回路
４２２３ ルックアップテーブル回路
４２２４ ルックアップテーブル回路
Claims (6)
- プリント配線板の配線パターンを撮像して得た画像信号から，欠陥箇所に現れる欠陥箇所形状を抽出するパターン検査装置において，
欠陥箇所形状のうちバリエーションにより変化しない基本部分を認識する基本認識部と，
欠陥箇所形状のうちバリエーションにより変化するバリエーション部分を認識するバリエーション認識部とを有し，
画像信号について前記基本認識部が欠陥箇所形状の基本部分を認識し，かつ前記バリエーション認識部が欠陥箇所形状のバリエーション部分のバリエーションのいずれかを認識した場合に，当該画像信号中に欠陥箇所形状が存在すると認識することを特徴とするパターン検査装置。 - 請求項１に記載するパターン検査装置において，
前記バリエーション認識部は，欠陥箇所形状のバリエーション部分のバリエーションに該当する各パターンを記憶し，画像信号が記憶している各パターンのいずれかに相当する場合に限りパターン認識信号を出力するルックアップテーブルを有することを特徴とするパターン検査装置。 - 請求項２に記載するパターン検査装置において，
前記ルックアップテーブルは，ＳＲＡＭにより，
入力アドレス端子に画像信号中の前記バリエーション認識部の担当領域内の画像信号を受けるとともに，
受けた画素信号の組合せが，記憶している各パターンのいずれかに相当する場合に限りパターン認識信号を出力端子から出力するように構成されたものであることを特徴とするパターン検査装置。 - プリント配線板の配線パターンを撮像して得た画像信号から，欠陥箇所に現れる欠陥箇所形状を抽出するパターン検査方法において，
欠陥箇所形状のうちバリエーションにより変化しない基本部分を認識する基本認識部と，
欠陥箇所形状のうちバリエーションにより変化するバリエーション部分を認識するバリエーション認識部とを用い，
画像信号について前記基本認識部が欠陥箇所形状の基本部分を認識し，かつ前記バリエーション認識部が欠陥箇所形状のバリエーション部分のバリエーションのいずれかを認識した場合に，当該画像信号中に欠陥箇所形状が存在すると認識することを特徴とするパターン検査方法。 - 請求項４に記載するパターン検査方法において，
前記バリエーション認識部として，欠陥箇所形状のバリエーション部分のバリエーションに該当する各パターンを記憶し，画像信号が記憶している各パターンのいずれかに相当する場合に限りパターン認識信号を出力するたルックアップテーブルを有するものを用いることを特徴とするパターン検査方法。 - 請求項５に記載するパターン検査方法において，
前記ルックアップテーブルとして，ＳＲＡＭにより，
入力アドレス端子に画像信号中の前記バリエーション認識部の担当領域内の画像信号を受けるとともに，
受けた画素信号の組合せが，記憶している各パターンのいずれかに相当する場合に限りパターン認識信号を出力端子から出力するように構成されたものを用いることを特徴とするパターン検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161420A JP4519272B2 (ja) | 2000-05-31 | 2000-05-31 | パターン検査装置およびパターン検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000161420A JP4519272B2 (ja) | 2000-05-31 | 2000-05-31 | パターン検査装置およびパターン検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001344593A JP2001344593A (ja) | 2001-12-14 |
| JP4519272B2 true JP4519272B2 (ja) | 2010-08-04 |
Family
ID=18665447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000161420A Expired - Fee Related JP4519272B2 (ja) | 2000-05-31 | 2000-05-31 | パターン検査装置およびパターン検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4519272B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58151685A (ja) * | 1982-03-04 | 1983-09-08 | Ricoh Co Ltd | 文字認識装置 |
| JPH09203620A (ja) * | 1996-01-29 | 1997-08-05 | Dainippon Screen Mfg Co Ltd | プリント基板のパターン検査装置およびパターン検査方法 |
| JPH10170449A (ja) * | 1996-12-13 | 1998-06-26 | Matsushita Electric Ind Co Ltd | 配線パターン検査方法およびその装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5294038A (en) * | 1976-02-04 | 1977-08-08 | Hitachi Ltd | Optical character reading device |
| JPS56103777A (en) * | 1980-01-23 | 1981-08-19 | Nippon Telegr & Teleph Corp <Ntt> | Discrimination processing system of character pattern |
| JPS62280985A (ja) * | 1986-05-30 | 1987-12-05 | Hitachi Ltd | 光学文字読み取り装置 |
| JP2922206B2 (ja) * | 1988-04-07 | 1999-07-19 | 富士通株式会社 | オンライン手書き文字認識方式 |
| JPH0384682A (ja) * | 1989-08-29 | 1991-04-10 | Hitachi Ltd | パターン認識方法及び装置 |
| JPH04280392A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | 文字認識方式 |
| JPH0743252B2 (ja) * | 1992-09-30 | 1995-05-15 | 松下電器産業株式会社 | 配線パターン検査装置 |
| JPH06231310A (ja) * | 1993-02-05 | 1994-08-19 | Fujitsu Ltd | 文字認識装置における文字認識方法 |
| JP3487400B2 (ja) * | 1997-07-09 | 2004-01-19 | オムロン株式会社 | 文字認識装置、文字認識方法、及び、記憶媒体 |
-
2000
- 2000-05-31 JP JP2000161420A patent/JP4519272B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58151685A (ja) * | 1982-03-04 | 1983-09-08 | Ricoh Co Ltd | 文字認識装置 |
| JPH09203620A (ja) * | 1996-01-29 | 1997-08-05 | Dainippon Screen Mfg Co Ltd | プリント基板のパターン検査装置およびパターン検査方法 |
| JPH10170449A (ja) * | 1996-12-13 | 1998-06-26 | Matsushita Electric Ind Co Ltd | 配線パターン検査方法およびその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001344593A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07117498B2 (ja) | 検査システム | |
| US5119434A (en) | Method of and apparatus for geometric pattern inspection employing intelligent imaged-pattern shrinking, expanding and processing to identify predetermined features and tolerances | |
| JPH06325162A (ja) | 画像処理装置 | |
| JP4519272B2 (ja) | パターン検査装置およびパターン検査方法 | |
| JP2737484B2 (ja) | 配線パターン検査装置 | |
| JP2710527B2 (ja) | 周期性パターンの検査装置 | |
| JP3919505B2 (ja) | パターン検査装置および方法 | |
| JPH0610815B2 (ja) | 配線パターンの検査方法およびその装置 | |
| JPH1083452A (ja) | パターン欠陥検出装置 | |
| JPS6186638A (ja) | 配線パターン欠陥検査方法 | |
| JPH11344319A (ja) | パターン検査装置，方法及びシステム | |
| JPH0332723B2 (ja) | ||
| JP2705052B2 (ja) | パターン検査装置 | |
| KR100295245B1 (ko) | 가중치를 이용한 병렬 세선화 방법 | |
| JPH11132966A (ja) | 欠陥検査装置用蛇行追従装置 | |
| JP2910295B2 (ja) | 輪郭情報抽出装置 | |
| JP3575551B2 (ja) | 残渣の検査方法 | |
| JP3210713B2 (ja) | 所定の特徴及び許容差の識別のための画像化パターンの収縮、拡張及び処理を用いた幾何学的パターン検査方法及び装置 | |
| JPH05143733A (ja) | 輪郭抽出装置 | |
| JP3061830B2 (ja) | 画像処理装置 | |
| JPH05223877A (ja) | グラフ情報によるプリント基板の欠陥検出及び種別認識方式 | |
| JPH01150987A (ja) | 形状認識方法 | |
| JPH0129643Y2 (ja) | ||
| JPH0812697B2 (ja) | パタ−ン欠陥検査装置 | |
| JPH03252546A (ja) | 配線パターン検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |