JP4513674B2 - Electro-optical device and electronic apparatus - Google Patents
Electro-optical device and electronic apparatus Download PDFInfo
- Publication number
- JP4513674B2 JP4513674B2 JP2005195809A JP2005195809A JP4513674B2 JP 4513674 B2 JP4513674 B2 JP 4513674B2 JP 2005195809 A JP2005195809 A JP 2005195809A JP 2005195809 A JP2005195809 A JP 2005195809A JP 4513674 B2 JP4513674 B2 JP 4513674B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- wiring
- electro
- pattern
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Liquid Crystal (AREA)
Description
本発明は、電気光学装置、及び電子機器に関する。特に、実装不良検査用パターン及び配線パターンの形成不良検査領域を備えた電気光学装置、及びそのような電気光学装置を備えた電子機器に関する。 The present invention relates to an electro-optical device and an electronic apparatus. In particular, the present invention relates to an electro-optical device including a mounting defect inspection pattern and a wiring pattern formation defect inspection region, and an electronic apparatus including such an electro-optical device.
従来、電気光学装置の一態様として、それぞれ電極が形成された一対の基板を対向配置するとともに、それぞれの電極の交差領域である複数の画素に印加する電圧を選択的にオン、オフさせることによって、当該画素領域の液晶材料を通過する光を変調させ、画像や文字等の像を表示させる、液晶装置が多用されている。
かかる液晶装置において、それぞれの画素領域における液晶材料を駆動させるために、ドライバICやフレキシブル回路基板が基板上に実装されるとともに、ドライバIC等から出力される駆動信号が、基板上に形成された複数の配線パターンを介して、それぞれの電極に供給されている。
Conventionally, as one aspect of an electro-optical device, a pair of substrates each having an electrode formed thereon are arranged to face each other, and a voltage applied to a plurality of pixels that are intersecting regions of the electrodes is selectively turned on and off. A liquid crystal device that modulates light passing through a liquid crystal material in the pixel region and displays an image or an image such as a character is often used.
In such a liquid crystal device, in order to drive the liquid crystal material in each pixel region, a driver IC or a flexible circuit board is mounted on the substrate, and a drive signal output from the driver IC or the like is formed on the substrate. It is supplied to each electrode through a plurality of wiring patterns.
ここで、かかる液晶装置の製造段階において、形成した複数の配線パターンが、ショートや断線等の形成不良を生じていないかを確認するための検査が実施されている。かかる検査は、例えば、それぞれ複数の検査ピンを有する二系統のプローブを使用し、複数の配線パターンに対して、異なる系統のプローブを一本おきに接触させて、それぞれのプローブから電流を流すことにより行われている。すなわち、それぞれの配線パターンに対して電流を流して表示面を点灯させた際に、点欠陥や線欠陥等の表示欠陥が発見された場合には、断線の存在を検証することができる。また、それぞれのプローブ間に電流が流れた場合には、配線パターン間でのショートの存在を検証することができる。 Here, in the manufacturing stage of such a liquid crystal device, an inspection is performed to confirm whether or not the formed wiring patterns have a formation defect such as a short circuit or disconnection. For this inspection, for example, two probes each having a plurality of inspection pins are used, and every other probe of a different system is brought into contact with a plurality of wiring patterns so that a current flows from each probe. It is done by. That is, when a display defect such as a point defect or a line defect is found when a current is applied to each wiring pattern to light the display surface, the presence of a disconnection can be verified. In addition, when a current flows between the probes, it is possible to verify the presence of a short circuit between the wiring patterns.
このような配線パターンの検査を正確かつ容易に行うことができるようにした電気光学パネルが提案されている。より詳細には、図13に示すように、複数の走査線512が形成された第1基板と、第1基板と一定の間隔を保って対向するとともに、走査線512と交差して画素を形成する複数のデータ線552が形成された第2基板と550と、第1基板と第2基板550との間隙に設けられた電気光学物質とを具備し、データ線552及び走査線512の配線素子540、541はそれぞれ群G1、G2、G3を成して、基板550の一辺に一括して配列され、データ線552の配線素子541の群G3と、走査線512の配線素子540の群G1、G2は、複数の配線端子を配列し得る距離だけ、互いに離間して配置された電気光学パネルが開示されている(特許文献1参照)。
There has been proposed an electro-optical panel that can accurately and easily inspect such a wiring pattern. More specifically, as shown in FIG. 13, the first substrate on which the plurality of
一方、基板上に実装されるドライバICやフレキシブル回路基板等の実装部品は、実装ずれや接触不良等、基板上の配線と正確に導通されていないと、誤作動を生じる原因となってしまう。そのため、実装部品の実装不良を検査するための検査用導線を設けた液晶パネルが提案されている。より詳細には、図14に示すように、基板610側の入力端子614群の配列に隣接する検査用端子624を配置するとともに、フレキシブルテープ616側の導線617群の配列に隣接する検査用導線627を配置した液晶パネルが開示されている。かかる液晶パネルによれば、TAB形成後に両パッド625、628間で導通を検査し、ショートの場合は、フレキシブルテープ616の伸びによる導線617の位置ずれが大きく、接続不良が生じていると判定することができる(特許文献2参照)。
しかしながら、特許文献1の電気光学パネルは、配線パターンの形成不良の検査を行うことができるものの、配線パターンと実装部品との電気的な接続不良を検知することができないものである。また、特許文献2の液晶パネルは、所定の検査用導線を備えているために、配線パターンと実装部品との電気的な接続不良を検知できる構成ではあるものの、例えば、プローブ検査を行うための検査領域又はその近傍に検査用導線が設けられていると、当該検査用導線によってプローブ検査に誤判定を生じてしまう場合があった。
すなわち、図14に示すように、特許文献2に記載の検査用導線627は、二本の導線を繋ぐ結線部630を有しており、当該結線部630が、プローブ検査の検査領域内に存在すると、異なる系統のプローブがそれぞれ検査用導線に載り上げてしまい、当該検査用導線を介して、系統の異なるプローブ間に電流が流れ、ショートの判定を生じてしまっていた。そうすると、プローブ検査では、ショートの発生箇所を特定することができないために、本来、液晶駆動用の配線パターンには問題がないにもかかわらず、検査対象となった基板が不良品として判定されてしまうという問題があった。
However, although the electro-optical panel of
That is, as shown in FIG. 14, the
そこで、本発明の発明者らは鋭意努力し、配線パターンの形成状態の検査を行う領域の周囲に存在する、実装不良検査用の検査用パターンの結線部を、形成状態の検査の検査領域外に設けることにより、このような問題を解決できることを見出し、本発明を完成させたものである。
すなわち、本発明は、配線パターンの形成状態を検査した際に、検査用パターンによって、ショート等の誤判定がされることを防止して、配線パターンの形成不良及び実装部品の接続不良の検査の精度を著しく向上させた電気光学装置を提供することを目的とする。また、本発明の別の目的は、そのような電気光学装置を備えた電子機器を提供することである。
Accordingly, the inventors of the present invention have made diligent efforts to connect the connection part of the inspection pattern for inspecting the mounting defect, which exists around the area for inspecting the formation state of the wiring pattern, outside the inspection area for the formation state inspection. The present invention has been completed by finding out that such a problem can be solved by providing in the present invention.
That is, according to the present invention, when the formation state of the wiring pattern is inspected, an erroneous determination such as a short circuit is prevented by the inspection pattern, and the inspection of the formation failure of the wiring pattern and the connection failure of the mounted component is performed. It is an object of the present invention to provide an electro-optical device with significantly improved accuracy. Another object of the present invention is to provide an electronic apparatus including such an electro-optical device.
本発明によれば、複数の配線パターンを備えた電気光学装置用基板と、複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた実装部品と、電気光学装置用基板に保持された電気光学物質と、を含む電気光学装置であって、
実装部品は、複数の検査用端子をさらに備え、電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、検査用パターンは、複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、当該結線部は、検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする電気光学装置が提供され、上述した問題を解決することができる。
すなわち、それぞれの配線パターンと、半導体素子等の実装部品の表示信号出力用端子との接続不良を検証するための検査用パターンにおける結線部を、配線パターンの形成状態の検査に用いられる直線状部が配列する方向と重ならない領域に設けることにより、形成状態の検査を行う際に、検査用パターンによってショートの誤判定が発生することを防止することができる。したがって、配線パターンの形成状態の検査及び実装部品の接続不良の検査をそれぞれ精度よく行うことができる電気光学装置を効率的に提供することができる。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域を意味する。
According to the present invention, an electro-optical device substrate having a plurality of wiring patterns, a mounting component having a plurality of display signal output terminals electrically connected to the plurality of wiring patterns, and an electro-optical device substrate An electro-optic device, and an electro-optic device,
The mounting component further includes a plurality of inspection terminals, and the substrate for the electro-optical device has a linear shape of the plurality of wiring patterns in order to inspect the formation state of the plurality of wiring patterns in or near the mounting region of the mounting component. And a test pattern for verifying a connection failure between the plurality of wiring patterns and the plurality of display signal output terminals. The test pattern includes a plurality of test terminals. Of these, two wiring portions extending along the extending direction of the linear portion of the wiring pattern, which are respectively connected to any two at least one inspection terminal, and the two wiring portions are connected A connection portion extending in a direction in which the linear portions are arranged, and the connection portion is arranged in a region that does not overlap with the direction in which the linear portions in the inspection region are arranged. Electro-optical device is provided, it is possible to solve the problems described above.
That is, the connection portion in the inspection pattern for verifying the connection failure between each wiring pattern and the display signal output terminal of the mounting component such as a semiconductor element is a linear portion used for inspection of the formation state of the wiring pattern. By providing it in a region that does not overlap with the direction in which the electrodes are arranged, it is possible to prevent an erroneous determination of a short circuit from occurring due to the inspection pattern when the formation state is inspected. Therefore, it is possible to efficiently provide an electro-optical device that can accurately inspect the formation state of the wiring pattern and inspect the connection failure of the mounted components.
The vicinity of the driver mounting area means a peripheral area of the driver mounting area.
また、本発明の電気光学装置を構成するにあたり、検査領域には、複数の配線パターンの直線状部が等間隔で配列されることが好ましい。
このように構成することにより、例えば、複数の検査ピンを有する複数系統のプローブを用いて、同時に複数の配線パターンの形成状態を検査することができ、検査効率を向上させることができる。
In configuring the electro-optical device of the present invention, it is preferable that linear portions of a plurality of wiring patterns are arranged at equal intervals in the inspection region.
By configuring in this way, for example, it is possible to inspect the formation state of a plurality of wiring patterns at the same time by using a plurality of probes having a plurality of inspection pins, thereby improving the inspection efficiency.
また、本発明の電気光学装置を構成するにあたり、検査用パターンの二つの配線部は、複数の配線パターンの直線状部が連続して配列されると想定した場合における、想定される直線状部の位置に対応して配置されることが好ましい。
このように構成することにより、例えば、プローブを用いて配線パターンの形成状態を検査する際に、検査領域の端部においても、プローブが傾くことなく検査することができ、検査精度を向上させることができる。
In configuring the electro-optical device of the present invention, the two wiring portions of the inspection pattern are assumed to be linear portions when it is assumed that the linear portions of the plurality of wiring patterns are continuously arranged. It is preferable that they are arranged corresponding to the positions.
By configuring in this way, for example, when inspecting the formation state of the wiring pattern using the probe, the end of the inspection region can be inspected without tilting, and the inspection accuracy is improved. Can do.
また、本発明の電気光学装置を構成するにあたり、実装部品が半導体素子であり、結線部が半導体素子の実装領域内で配置されることが好ましい。
このように構成することにより、半導体素子の実装領域内のスペースを利用して検査用パターンを形成することができ、電気光学装置の大型化を防ぐことができる。
In configuring the electro-optical device of the present invention, it is preferable that the mounting component is a semiconductor element and the connection portion is disposed in the mounting region of the semiconductor element.
With this configuration, the inspection pattern can be formed using the space in the semiconductor element mounting region, and the electro-optical device can be prevented from being enlarged.
また、本発明の電気光学装置を構成するにあたり、形成状態の検査は、それぞれ等間隔で配置された複数のピンを備えた複数系統のプローブを用いて行う検査であることが好ましい。
このように構成することにより、同時に複数の配線パターンの形成状態を検査する場合であっても、検査用パターンによってショートの誤判定を生じることなく、効率的に検査を行うことができる。
In configuring the electro-optical device of the present invention, the formation state inspection is preferably an inspection performed using a plurality of probes each having a plurality of pins arranged at equal intervals.
With such a configuration, even when the formation state of a plurality of wiring patterns is inspected at the same time, the inspection can be efficiently performed without causing a false determination of a short circuit.
また、本発明の電気光学装置を構成するにあたり、検査用パターンの二つの配線部は、複数系統のプローブのうちのいずれか一つの系統のプローブにおける、複数のピンにそれぞれ対応した位置に配置されることが好ましい。
このように構成することにより、検査用パターン上にプローブが載り上げた場合であっても、異なるプローブ間に電流が流れることがないために、ショートの誤判定を生じることがなく、精度よく検査を行うことができる。
Further, when configuring the electro-optical device of the present invention, the two wiring portions of the inspection pattern are arranged at positions corresponding to the plurality of pins, respectively, of the probe of any one of the plurality of probes. It is preferable.
By configuring in this way, even when the probe is mounted on the inspection pattern, no current flows between different probes, so that an erroneous determination of a short circuit does not occur and the inspection is performed with high accuracy. It can be performed.
また、本発明の電気光学装置を構成するにあたり、二つの配線部が接続された二つの検査用端子は、形成状態の検査におけるプローブの系統数より一つ少ない数の検査用端子を隔てた検査用端子であることが好ましい。
このように構成することにより、異なる系統のプローブが検査用パターンに載り上げることがないために、ショートの誤判定を生じることがなく、精度よく検査を実施することができる。
Further, in configuring the electro-optical device of the present invention, the two inspection terminals connected to the two wiring portions are inspected by separating one inspection terminal less than the number of probe systems in the formation state inspection. The terminal is preferably used.
By configuring in this way, since probes of different systems are not mounted on the inspection pattern, it is possible to perform the inspection with high accuracy without causing an erroneous determination of a short circuit.
また、本発明の別の電気光学装置は、複数の配線パターンを備えた電気光学装置用基板と、複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた実装部品と、電気光学装置用基板に保持された電気光学物質と、を含む電気光学装置であって、実装部品は、複数の検査用端子をさらに備え、電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、検査用パターンは、複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、検査用パターンは、検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする電気光学装置である。
すなわち、配線パターンと、半導体素子等の実装部品の端子との接続不良を検証するための検査用パターンを、配線パターンの形成状態の検査に用いられる直線状部が配列する方向と重ならない領域に設けることにより、形成状態の検査を行う際に、検査用パターンによってショートの誤判定が発生することを防止することができる。したがって、配線パターンの形成状態の検査及び実装部品の接続不良の検査をそれぞれ精度よく行うことができる電気光学装置を効率的に提供することができる。
Another electro-optical device of the present invention includes an electro-optical device substrate having a plurality of wiring patterns, and a mounting component having a plurality of display signal output terminals electrically connected to the plurality of wiring patterns. An electro-optical device including an electro-optical material held on the electro-optical device substrate, wherein the mounting component further includes a plurality of inspection terminals, and the electro-optical device substrate includes a mounting region of the mounting component or In order to inspect the formation state of a plurality of wiring patterns in the vicinity thereof, an inspection region in which linear portions of the plurality of wiring patterns are arranged is provided, and the connection between the plurality of wiring patterns and the plurality of display signal output terminals is provided. The wiring pattern further includes a test pattern for verifying a defect, and the test pattern is connected to any two of the plurality of test terminals separated by at least one test terminal. Including two wiring portions extending along the extending direction of the linear portion, and a connecting portion extending in the direction in which the linear portions are connected, to which the two wiring portions are connected, and The inspection pattern is an electro-optical device that is arranged in a region that does not overlap a direction in which the linear portions in the inspection region are arranged.
That is, an inspection pattern for verifying a connection failure between a wiring pattern and a terminal of a mounting component such as a semiconductor element is placed in a region that does not overlap with the direction in which the linear portions used for the inspection of the formation state of the wiring pattern are arranged. By providing, it is possible to prevent an erroneous determination of a short circuit from occurring due to the inspection pattern when the formation state is inspected. Therefore, it is possible to efficiently provide an electro-optical device that can accurately inspect the formation state of the wiring pattern and inspect the connection failure of the mounted components.
また、本発明の別の態様は、上述したいずれかの電気光学装置を備えた電子機器である。
すなわち、配線パターンの形成状態及び実装部品の接続不良の検査をそれぞれ精度よく行うことができる電気光学装置を備えているために、表示不良の発生が少ない電子機器とすることができる。
Another embodiment of the present invention is an electronic apparatus including any one of the electro-optical devices described above.
That is, since the electro-optical device capable of accurately inspecting the formation state of the wiring pattern and the connection failure of the mounted components is provided, an electronic apparatus with few occurrences of display defects can be provided.
以下、図面を参照して、本発明の電気光学装置、及び電気光学装置を含む電子機器に関する実施形態について具体的に説明する。ただし、かかる実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更することが可能である。 Hereinafter, embodiments of the electro-optical device of the present invention and an electronic apparatus including the electro-optical device will be described in detail with reference to the drawings. However, this embodiment shows one aspect of the present invention and does not limit the present invention, and can be arbitrarily changed within the scope of the present invention.
[第1実施形態]
本発明の第1実施形態は、複数の配線パターンを備えた電気光学装置用基板と、複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた実装部品と、電気光学装置用基板に保持された電気光学物質と、を含む電気光学装置である。
かかる電気光学装置において、実装部品は、複数の検査用端子をさらに備え、電気光学装置用基板は、実装部品の実装領域又はその近傍に、複数の配線パターンの形成状態を検査するために、複数の配線パターンの直線状部が配列された検査領域を備えるとともに、複数の配線パターンと複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、検査用パターンは、複数の検査用端子のうち、少なくとも一つの検査用端子を隔てたいずれか二つにそれぞれ接続される、配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、直線状部が配列する方向に延在する結線部と、を含むとともに、当該結線部は、検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする。
[First Embodiment]
According to a first embodiment of the present invention, an electro-optical device substrate including a plurality of wiring patterns, a mounting component including a plurality of display signal output terminals electrically connected to the plurality of wiring patterns, and an electro-optical device And an electro-optical material held on the device substrate.
In such an electro-optical device, the mounting component further includes a plurality of inspection terminals, and the electro-optical device substrate has a plurality of components for inspecting the formation state of the plurality of wiring patterns in or near the mounting region of the mounting component. And a test pattern for verifying a connection failure between a plurality of wiring patterns and a plurality of display signal output terminals. Two wiring portions extending along the extending direction of the linear portion of the wiring pattern, each connected to any two of the plurality of inspection terminals separated by at least one inspection terminal; and A wiring portion extending in a direction in which the linear portions are arranged, and in which the wiring portion does not overlap with a direction in which the linear portions in the inspection region are arranged. Characterized in that it is disposed.
以下、図1〜図9を適宜参照しながら、本発明の第1実施形態の電気光学装置について、スイッチング素子としてのTFD素子(Thin Film Diode)を備えるとともに実装部品としての駆動用ドライバICが実装された素子基板と、対向基板としてのカラーフィルタ基板とを含む液晶装置を例に採って説明する。また、実装部品としての駆動用ドライバICにおける、出力用バンプが表示信号出力用端子に相当し、検査用バンプが検査用端子に相当するものである。
なお、各図中において、同じ符号を付したものは同一の部材を示しており、適宜説明を省略するとともに、それぞれの図中、一部の部材が適宜省略されている。
Hereinafter, the electro-optical device according to the first embodiment of the present invention is provided with a TFD element (Thin Film Diode) as a switching element and a driving driver IC as a mounting component with reference to FIGS. A liquid crystal device including the formed element substrate and a color filter substrate as a counter substrate will be described as an example. In the driving driver IC as a mounting component, output bumps correspond to display signal output terminals, and inspection bumps correspond to inspection terminals.
In addition, what attached | subjected the same code | symbol in each figure has shown the same member, and while abbreviate | omitting description suitably, the one part member is abbreviate | omitted suitably in each figure.
1.基本構造
まず、図1及び図2を参照して、本発明に係る第1実施形態の液晶装置10の基本構造、すなわち、セル構造や配線等について具体的に説明する。ここで、図1は、本実施形態に係る液晶装置10の概略斜視図であり、図2は、図1中のEE断面を矢印方向に見た概略断面図である。なお、図1及び図2中、下側の面が画像表示面であって、矢印Wの方向から画像を視認することができる。
1. Basic Structure First, with reference to FIGS. 1 and 2, the basic structure of the
かかる液晶装置10は、スイッチング素子として、二端子型非線形素子であるTFD素子69を用いたアクティブマトリクス型構造を有する素子基板60を備えた液晶装置10であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを、必要に応じて適宜取付けられて使用される。
また、液晶装置10は、ガラス基板等を基体61とする素子基板60と、同様にガラス基板等を基体31とするカラーフィルタ基板30と、が対向配置されるとともに接着剤等のシール材23を介して貼り合わせられている。また、素子基板60と、カラーフィルタ基板30とが形成する空間であって、シール材23の内側部分に対して、開口部23aを介して液晶材料21を注入した後、封止材25にて封止されてなるセル構造を備えている。すなわち、素子基板60と、カラーフィルタ基板30との間に液晶材料21が充填されている。
The
In the
また、カラーフィルタ基板30における基体31の内面、すなわち、素子基板60に対向する表面上には、ストライプ状に配列された複数の走査電極33が形成されている。一方、素子基板60における基体61の内面、すなわち、カラーフィルタ基板30に対向する表面上に、マトリクス状に配置された複数の画素電極63が形成されている。そして、画素電極63は、スイッチング素子としてのTFD素子69を介してデータ線65に対して電気的に接続されるとともに、もう一方の走査電極33は、導電性粒子を含むシール材23を介して素子基板60上の引回し配線66に対して電気的に接続されている。このように構成された画素電極63と走査電極33との交差領域がマトリクス状に配列された多数の画素(以下、画素領域と称する場合がある。)を構成し、これら多数の画素の配列が、全体として表示領域Aを構成することになる。
A plurality of
また、素子基板60は、カラーフィルタ基板30の外形よりも外側に張り出してなる基板張出部60Tを有し、この基板張出部60T上には、データ線65の一部、引回し配線66の一部及び、独立して形成された複数の配線からなる外部接続用端子67が形成されている。そして、データ線65又は引回し配線66の端部には、液晶駆動回路等を内蔵したドライバIC91が実装されている。さらに、当該ドライバIC91は外部接続用端子67の一方の端部とも電気的に接続されているとともに、外部接続用端子67の他方の端部は、フレキシブル回路基板93等と電気的に接続されている。
このように構成された液晶装置10において、ドライバIC91からの駆動用信号を、データ線65及びTFD素子69を介して画素電極33に出力するとともに、走査信号を、引回し配線66を介して走査電極33に出力する。そして、電圧が印加された画素の液晶材料21に電界が発生するため、当該画素における液晶材料21中を、光を通過させ、又は通過させないようにでき、表示領域全体として文字、図形等の画像を表示させることができる。
The
In the
2.カラーフィルタ基板
また、図2に示すカラーフィルタ基板30は、基本的に、ガラス基板等からなる基体31上に、遮光膜39と、着色層37と、透明樹脂層40と、走査電極33と、が順次積層されて構成されている。また、走査電極33上には、液晶材料の配向性を制御するための配向膜45を備えるとともに、走査電極33等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板(1/4波長板)47及び偏光板49が配置されている。
なお、カラーフィルタ基板が、半透過反射型又は反射型の液晶装置に使用される基板である場合には、例えば、カラーフィルタ基板30上の遮光膜39の下層に、所定形状にパターニングされたアルミニウム膜等からなる光反射膜が形成される。
2. Color Filter Substrate Further, the
When the color filter substrate is a substrate used for a transflective or reflective liquid crystal device, for example, aluminum patterned in a predetermined shape under the
また、遮光膜39は、隣接する画素領域間において光の混色を防止して、コントラストに優れた画像表示を得るための膜である。このような遮光膜39としては、例えば、クロム(Cr)やモリブテン(Mo)等の金属膜を遮光膜39として使用したり、あるいは、R(赤)、G(緑)、B(青)の3色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。さらに、R(赤)、G(緑)、B(青)の3色の着色材を重ね合わせることにより、遮光膜を形成することもできる。
The
また、着色層37は、通常、透明樹脂中に顔料や染料等の着色剤を分散させることにより濃度調整をして、所定の色調を呈するものとされている。着色層37の色調の一例としては原色系フィルタとしてR(赤)、G(緑)、B(青)の3色の組合せからなるものがあるが、これに限定されるものではなく、Y(イエロー)、M(マゼンダ)、C(シアン)等の補色系や、その他の種々の色調で形成することができる。
かかる着色層37の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
In addition, the
As the arrangement pattern of the
また、着色層37上には、アクリル樹脂やエポキシ樹脂などの感光性樹脂材料からなる透明樹脂層40が形成されているとともに、透明樹脂層40の上には、ITO(インジウムスズ酸化物)等の透明導電体からなる走査電極33が形成されている。かかる走査電極は、一方向に配列された画素からなる画素列毎に、複数の透明電極が並列したストライプ状に構成されている。
また、走査電極33の上には、ポリイミド樹脂等からなる配向膜45が全面的に形成されている。かかる配向膜は、ラビング処理をするなどして、液晶材料の配向性を制御するための部材である。
A transparent resin layer 40 made of a photosensitive resin material such as an acrylic resin or an epoxy resin is formed on the
An
3.素子基板
(1)基本構成
また、図2に示す素子基板60は、基本的に、ガラス基板等からなる基体61と、画素電極63と、データ線65と、引回し配線(図示せず)と、スイッチング素子としてのTFD素子69と、から構成されている。また、画素電極63上には、ポリイミド樹脂等からなる配向膜75が形成されている。さらに、基体61の外面には、位相差板(1/4波長板)77及び偏光板79が配置されている。そして、素子基板60における基板張出部60T上には、データ線65や引回し配線(図示せず)に対して電気的に接続されるようにドライバIC91が実装されている。
3. Element Substrate (1) Basic Configuration Further, the
かかる素子基板60を、基板面に対して垂直方向から見た概略平面図を図3に示す。かかる図3では、配向膜や偏光板等は省略されている。
かかる素子基板60において、データ線65は、ストライプ状に配列された複数の配線からなり、それぞれのデータ線65の間には、画素電極63がマトリクス状に配置されている。また、当該画素電極63は、後述するTFD素子69を介して、データ線65と電気的に接続されている。そして、データ線65は、一端側が基板張出部60T上に実装されたドライバIC91に対して電気的に接続されており、当該ドライバIC91からの駆動用信号を画素電極33に対して出力できるように構成されている。
かかるデータ線65は、製造工程の簡略化の観点から、後述するTFD型素子の形成と同時に形成されるため、例えば、タンタル層、酸化タンタル層、及びクロム層が順次形成されて構成されている。また、画素電極63は、ITO(インジウムスズ酸化物)やIZO(インジウム亜鉛酸化物)等の透明導電材料を用いて形成されている。
FIG. 3 shows a schematic plan view of the
In the
Since the
また、データ線65と画素電極63とを電気的に接続するTFD素子69は、一般的に、タンタル(Ta)合金からなる素子第1電極、酸化タンタル(Ta2O5)からなる絶縁膜、及びクロム(Cr)からなる素子第2電極が順次積層されたサンドイッチ構造を有している。そして、正負方向のダイオードスイッチング特性を示し、しきい値以上の電圧が、素子第1電極及び素子第2電極の両端子間に印加されると導通状態となるアクティブ素子である。
また、二個のTFD素子は、データ線65と、画素電極63との間に介在するように形成され、反対のダイオード特性を有する第1のTFD素子及び第2のTFD素子から構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のTFD素子を逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
In addition, the
The two TFD elements are formed between the
The reason for this is that with this configuration, a positive / negative symmetrical pulse waveform can be used as the voltage waveform to be applied, and deterioration of the liquid crystal material in the liquid crystal device or the like can be prevented. That is, in order to prevent deterioration of the liquid crystal material, it is desirable that the diode switching characteristics be symmetric in the positive and negative directions. By connecting two TFD elements in series in opposite directions, a positive and negative symmetric pulse waveform can be obtained. This is because it can be used.
また、引回し配線66は、ドライバ実装領域26が存在する辺に対して垂直方向に延びる二辺に沿って形成されている。かかる引回し配線66は、一端側において、対向するカラーフィルタ基板のそれぞれの走査電極と、シール材に含まれる導電性粒子を介して電気的に接続されている。また、他端側は、ドライバIC91に対して電気的に接続されており、ドライバIC91からの走査信号を走査電極に対して出力できるように構成されている。
かかる引回し配線66は、タンタル層、酸化タンタル層、及びクロム層等の金属材料や、ITO(インジウムスズ酸化物)、IZO(インジウム亜鉛酸化物)等の透明導電材料を用いて形成することができる。
The
The
(2)基板張出部
(2)−1 配線パターン
次に、かかる素子基板の基板張出部におけるドライバ実装領域の拡大平面図を図4(a)に示し、図4(a)中のXX断面を矢印方向に見た断面図を図4(b)に示す。
かかる基板張出部60Tにおいて、配線パターン18としての、データ線65、及びカラーフィルタ基板側に導通される引回し配線66が形成されるとともに、当該データ線65等の端部に表示信号用端子14が形成されている。また、ドライバIC91には複数の出力用バンプ16が形成され、基板張出部60T上の表示信号用端子14に対して電気的に接続されることにより、ドライバIC91が実装されている。
かかる表示信号用端子14は、例えば、0.3μmの高さからなり、例えば、銀やアルミニウム等の金属材料や、ITO(インジウムスズ酸化物)やIZO(インジウム亜鉛酸化物)等の透明導電材料から構成することができる。
(2) Substrate overhang portion (2) -1 Wiring pattern Next, an enlarged plan view of the driver mounting area in the substrate overhang portion of the element substrate is shown in FIG. 4A, and XX in FIG. A cross-sectional view of the cross section viewed in the direction of the arrow is shown in FIG.
In the
The
(2)−2 検査領域
また、ドライバ実装領域26又は当該ドライバ実装領域26の近傍には、素子基板60の製造段階で、データ線65や引回し配線線66のショートや断線等の形成不良の有無を検証するための検査に使用される検査領域19を備えている。かかる検査領域19は、データ線65や引回し配線66の直線状部が配列され、当該直線状部に対して、例えば、複数の検査ピンを有するプローブを接触させながら検査が行われる。
(2) -2 Inspection Area In the
ここで、プローブ検査とは、例えば、図5に示すように、検査領域19における配線パターン18としてのデータ線や引回し配線の直線状部のピッチ間隔の二倍の間隔で配置された複数の検査ピン24を有する異なる二系統のプローブ22を用いて、それぞれのプローブ22を、配線パターン18に対して一本おきに接触させつつ、それらのプローブ22から電流を流しつつ行われる。
そして、配線パターンが、断線やショート等の形成不良を生じることなく、正常に形成されている場合には、電流を供給したすべての画素が点灯し、例えば、表示領域において白表示がなされる。一方、配線パターンに断線が生じている場合には、断線が生じている配線が接続された画素には電流が供給されないために、線欠陥や点欠陥として視認される。また、データ線や引回し配線にショートが生じている場合には、二つのプローブ22の間に電流が流れるため、ショートの発生を検知することができる。
Here, the probe inspection is, for example, as shown in FIG. 5, a plurality of data lines arranged as
When the wiring pattern is normally formed without causing defective formation such as disconnection or short-circuit, all the pixels supplied with current are turned on, for example, white display is performed in the display area. On the other hand, when a disconnection has occurred in the wiring pattern, no current is supplied to the pixel to which the wiring having the disconnection is connected, so that it is visually recognized as a line defect or a point defect. In addition, when a short circuit has occurred in the data line or the lead wiring, a current flows between the two
このようなプローブ検査を実施するにあたり、かかる検査に使用されるプローブの構造上、複数の検査ピンの間隔を狭くすることに限界があるため、配線パターンにおいて、所定間隔で配列された直線状部が形成された領域を設ける必要がある。そのため、それぞれのデータ線65や引回し配線66において、0.5〜1.0mm程度の長さの直線状部11が、例えば、25μm程度のピッチ間隔で配列されている。
When performing such probe inspection, there is a limit to narrowing the interval between a plurality of inspection pins due to the structure of the probe used for such inspection, and therefore, linear portions arranged at predetermined intervals in the wiring pattern It is necessary to provide a region in which is formed. Therefore, in each
例えば、図4(a)は、配線パターン18の直線状部が配列された検査領域19を、ドライバ実装領域26の近傍の、ドライバ実装領域26とカラーフィルタ基板30との間に確保した例を示している。すなわち、データ線や引回し配線としての配線パターン18は、ドライバ実装領域26から表示領域側に向かってまっすぐ延びているとともに、カラーフィルタ基板30の近くで、斜め方向に傾斜して、それぞれの配線位置まで延設されている。したがって、ドライバ実装領域26とカラーフィルタ基板30との間の領域において、それぞれの配線パターン18における所定長さの直線状部が、20μm程度のピッチ間隔で配列されているために、かかる領域で、配線パターン18に対するプローブ検査を実施することができる。
なお、ドライバ実装領域の近傍とは、ドライバ実装領域の周辺領域を意味する。
For example, FIG. 4A shows an example in which the
The vicinity of the driver mounting area means a peripheral area of the driver mounting area.
また、図6は、配線パターン18の直線状部が配列された検査領域19を、ドライバ実装領域26内に設けた例を示している。すなわち、データ線や引回し配線としての配線パターン18が、ドライバIC91との接続箇所を越えて、さらに、ドライバIC91の下部領域まで延設され、当該下部領域に所定のピッチ間隔で配列された直線状部を形成して、検査領域19とした例である。
一般的に、データ線や引回し配線は、ドライバICの出力端子との接続箇所において接続されていれば十分であり、ドライバ実装領域の下部領域にまで形成する必要がない。しかし、このように構成することにより、ドライバ実装領域を利用して検査領域を確保することができ、ドライバICとの接続箇所から直接、それぞれの画素の配列位置や、左右の辺側に向かって配線することができる。したがって、基板張出部の面積が大きくなることを防止することができる。また、データ線等の配線パターンは、例えば、20μm以上のピッチ間隔で配置されているとともに、ドライバICの外形は、短辺であっても1mm以上あることから、プローブ検査の検査領域としての、直線状部の長さ及びピッチ間隔を十分に確保することができる。
FIG. 6 shows an example in which the
In general, it is sufficient that the data line and the lead wiring are connected at the connection portion with the output terminal of the driver IC, and it is not necessary to form the data line and the lead wiring down to the lower region of the driver mounting region. However, with this configuration, it is possible to secure an inspection area using the driver mounting area, and directly from the connection position with the driver IC toward the arrangement position of each pixel and the left and right sides. It can be wired. Therefore, it is possible to prevent the area of the substrate overhanging portion from increasing. In addition, wiring patterns such as data lines are arranged at a pitch interval of, for example, 20 μm or more, and the outer shape of the driver IC is 1 mm or more even on a short side. A sufficient length and pitch interval between the straight portions can be secured.
(3)検査用パターン
また、本実施形態の液晶装置は、図4や図6に示すように、ドライバ実装領域26又は当該ドライバ実装領域26の近傍に、ドライバIC91の複数の出力用バンプ16と、データ線等の配線パターン18の端部に形成された複数の表示信号用端子14との接続不良を検証するための検査用パターン11を備えている。かかる検査用パターン11は、ドライバIC91に設けられた複数の検査用バンプ17のうち、少なくとも一つの検査用バンプを隔てたいずれか二つにそれぞれ接続される、配線パターン18の直線状部の延在方向に沿って延在する二つの配線部12と、それらの配線部12が結線される、直線状部が配列する方向に延在する結線部13とを含む導電パターンである。そして、ドライバIC91が複数の表示信号用端子14に対してずれて実装されている場合や、適切に実装されていた場合であっても、時間の経過に伴い、振動や端子部の劣化によってドライバIC91が浮いたりして接続不良を生じた場合に、当該接続不良を検知して信号を発生させることができる。
なお、かかる検査用パターンは、工程数を増やす必要がなく、また、データ線等の配線パターンと同じ厚さで形成することができることから、かかる配線パターンと同じ構成材料で形成されていることが好ましい。
(3) Test Pattern In addition, the liquid crystal device according to the present embodiment includes a plurality of output bumps 16 of the
The inspection pattern does not need to increase the number of processes, and can be formed with the same thickness as the wiring pattern such as a data line. Therefore, the inspection pattern may be formed of the same constituent material as the wiring pattern. preferable.
ここで、本実施形態の液晶装置においては、図4や図6に示すように、かかる検査用パターン11の結線部13が、プローブ検査をするための検査領域19における、上述したデータ線や引回し配線等の配線パターン18の直線状部が配列する方向と重ならない領域に配置されていることを特徴としている。すなわち、プローブ検査を行う際に、プローブが検査用パターン上に乗り上げた際に、結線部を介してショート等の誤判定が発生することを防止するためである。
Here, in the liquid crystal device of the present embodiment, as shown in FIG. 4 and FIG. 6, the
より具体的には、一般的に、本実施形態の液晶装置のようなTFD素子を備えた液晶装置や、スイッチング素子を備えていないパッシブマトリクス型の液晶装置においては、基板張出部に形成された配線パターンにおける、ドライバIC等の実装部品と接続される端子部分以外の領域も絶縁膜が設けられておらず、配線パターンが基板表面に露出している。そのため、図7(a)〜(b)に示すように、検査用パターン11´の結線部13´が、検査領域19における、配線パターン18の直線状部が配列する方向と重なる領域に配置されていると、異なる系統のプローブ22が、それぞれ検査用パターン11の結線部13に接触してしまい、当該結線部13を介して、プローブ22間に電流が流れてしまう。そうすると、プローブ検査においては、いずれの配線パターン間でショートが発生しているかを判別することができないため、結局、当該基板を不良品として判定せざるを得ないことになってしまう。
More specifically, in general, in a liquid crystal device having a TFD element such as the liquid crystal device of the present embodiment or a passive matrix liquid crystal device not having a switching element, the liquid crystal device is formed on a substrate extension portion. In the wiring pattern other than the terminal portion connected to the mounting component such as the driver IC, the insulating film is not provided, and the wiring pattern is exposed on the substrate surface. Therefore, as shown in FIGS. 7A to 7B, the
これに対し、図4や図6に示すように、検査用パターン11の結線部13が、検査領域19における配線パターン18の直線状部が配列する方向と重ならない領域に配置されていれば、異なる系統のプローブが、それぞれ検査用パターン11の結線部13と接触することがなくなるために、ショートの誤判定の発生をなくし、検査精度を向上させることができる。
ただし、言うまでもなく、本発明は、TFD素子を備えたアクティブマトリクス型の液晶装置やパッシブマトリクス型の液晶装置に限らず、TFT素子を備えた液晶装置であっても、適用することができる。
On the other hand, as shown in FIGS. 4 and 6, if the
However, it goes without saying that the present invention can be applied not only to an active matrix liquid crystal device and a passive matrix liquid crystal device including a TFD element, but also to a liquid crystal device including a TFT element.
例えば、上述の図4(a)の例で言えば、データ線65及び引回し配線66としての配線パターン18が、ドライバIC91の長辺側に向かって形成されているとともに、ドライバIC91とカラーフィルタ基板30と間の領域に、配線パターン18の直線状部を所定のピッチ間隔で配列した検査領域19が設けられている。また、それに隣接して、検査用パターン11が設けられているとともに、検査用パターン11における結線部13は、検査領域19における配線パターン18の直線状部が配列する方向と重ならない領域に配置されている。したがって、検査領域19でプローブ検査を行う際に、検査用パターン11上にプローブが乗り上げた場合であっても、当該検査用パターン11を介して異なる系統のプローブ間に電流が流れることがなくなる。
また、上述の図6の例で言えば、データ線65及び引回し配線66としての配線パターン18が、ドライバIC91の長辺側に向かって形成されているとともに、ドライバIC91の下部領域まで配線パターン18が延設され、直線状部を所定のピッチ間隔で配列した検査領域19が設けられている。また、それに隣接して、検査用パターン11が設けられているとともに、検査用パターン11における結線部13は、検査領域19の直線状部が配列する方向と重ならない領域に配置されている。したがって、検査領域19でプローブ検査を行う際に、検査用パターン11上にプローブが乗り上げた場合であっても、当該検査用パターンを介して異なる系統のプローブ間に電流が流れることがなくなる。
For example, in the example of FIG. 4A described above, the
Further, in the example of FIG. 6 described above, the
ただし、プローブ検査を行う際に、プローブが傾くと検査を正確に行えない場合があることから、図4(a)や図6に示すように、検査領域15における直線状部が連続して存在していると想定した場合における、当該想定される配線の位置と一致するように、配置されていることが好ましい。
より具体的には、検査用パターンをこのように配置していない場合には、プローブ検査において、検査領域の端部付近のデータ線や引回し配線を検査する際に、図8(a)に示すように、プローブ22が傾いて、一部の検査ピン24と配線パターン18の直線状部との接触が不十分となって、プローブ検査を正確に実施できなくなる場合がある。
一方、検査用パターンを、所定位置に配置した場合には、図8(b)に示すように、検査用パターン11の配線部12側の検査ピン24も当該検査用パターン11と接触し、プローブ22が傾くことを防止して、プローブ検査を正確に行うことができるようになる。そして、このような場合においても、検査用パターンの結線部が所定位置にあるために、検査用パターンを介して、複数の検査ピン間に電流が流れて誤判定されることがなくなる。
However, when the probe inspection is performed, if the probe is tilted, the inspection may not be performed accurately. Therefore, as shown in FIGS. 4A and 6, there are continuous linear portions in the
More specifically, when the inspection pattern is not arranged in this way, when inspecting the data line and the lead wiring near the end of the inspection region in the probe inspection, FIG. As shown, there is a case where the
On the other hand, when the test pattern is arranged at a predetermined position, as shown in FIG. 8B, the
なお、図4(a)や図6に示す検査用パターン11における二つの配線部12は、複数の検査用端子15における一番端の検査用端子15と、一つの検査用端子を隔てた三つ目の検査用端子15に接続される二つの配線部12とに接続されている。
ただし、検査用パターンの配線部が接続される検査用端子は、端から一つ目と三つ目の組み合わせに限られることはない。例えば、プローブ検査を行う際に、RGBに対応したデータ線に対して、それぞれ異なる三つの系統のプローブを用いるような場合には、図9に示すように、検査用パターン11の二つの配線部12は、複数の検査用端子15における一番端の検査用端子15と、二つの検査用端子を隔てた四つ目の検査用端子15に接続される二つの配線部とに接続する必要がある。
すなわち、実装部品における検査用端子や基板上の検査用パターンを設ける領域をより小さくするために、二つの配線部が接続される二つの検査用端子は、プローブ検査に使用されるプローブの系統数より一つ少ない数の検査用端子を隔てた検査用端子であることが好ましい。
Note that the two
However, the inspection terminals to which the wiring portions of the inspection pattern are connected are not limited to the first and third combinations from the end. For example, when performing probe inspection, if three different systems of probes are used for data lines corresponding to RGB, as shown in FIG. 9, two wiring portions of the
In other words, in order to further reduce the area where the inspection terminal on the mounted component and the inspection pattern on the board are provided, the two inspection terminals to which the two wiring portions are connected are the number of probe systems used for the probe inspection. It is preferable that the inspection terminals have a smaller number of inspection terminals.
4.変形例
ここまでは、実装部品として駆動用ドライバICを用いた例を説明したが、別の実装部品として、フレキシブル回路基板を実装した例について説明する。なお、以下の説明においては、素子基板の基板張出部における実装領域周辺の構成を中心に説明し、その他の構成については、上述した構成と同様の構成とすることができるために、ここでの説明を省略する。
4). Modification Example Up to this point, an example in which a driver IC for driving is used as a mounting component has been described. However, an example in which a flexible circuit board is mounted as another mounting component will be described. In the following description, the configuration around the mounting region in the substrate overhanging portion of the element substrate will be mainly described, and the other configurations can be the same as those described above. The description of is omitted.
図10(a)に、液晶装置を構成する素子基板の基板張出部60Tの拡大平面図を示し、図10(b)に、図10(a)中のXX断面を矢印方向に見た断面図を示す。
かかる図10(a)〜(b)に示すように、素子基板における基板張出部60Tには、データ線65及び引回し配線66としての配線パターン18が形成されている。また、フレキシブル回路基板93の接続箇所の近傍には、配線パターン18の直線状部が配列された検査領域19が形成されている。さらに、これらの配線パターン18は端部18Aにおいて、フレキシブル回路基板93における配線パターン97と接続された配線端子97Aが形成されている。
FIG. 10A shows an enlarged plan view of the
As shown in FIGS. 10A to 10B, the
ここで、配線パターン18の直線状部が配列された検査領域19に隣接して、フレキシブル回路基板93の接続不良を検証するための検査用パターン11が形成されている。かかる検査用パターン11は、フレキシブル回路基板93に形成された複数の検査用配線端子98Aのうち、少なくとも一つの検査用配線端子を隔てたいずれか二つに対して接続される、配線パターン18の直線状部の延在方向に沿って延在する二つの配線部12と、それら配線部12が結線される、直線状部が配列する方向に延在する結線部13とから構成されている。そして、かかる結線部13が、検査領域19における配線パターン18の直線状部が配列する方向と重ならない領域に配置されていることを特徴とする。
すなわち、配線パターンの形成不良の検査を行う際に、基板上の配線パターンにおける表示信号用端子と実装部品としてのフレキシブル回路基板における配線端子との接続不良を検証するための検査用パターンによって、ショートの誤判定が生じることを防ぐことができる。したがって、それぞれの検査を精度よく行うことができるために、表示品位に優れた液晶装置を提供することができる。
なお、ここに記載した以外の、検査用パターンの形状等については、上述した構成と同様とすることができる。
Here, an
That is, when inspecting the formation failure of the wiring pattern, the inspection pattern for verifying the connection failure between the display signal terminal in the wiring pattern on the substrate and the wiring terminal in the flexible circuit board as the mounting component is short-circuited. It is possible to prevent an erroneous determination. Therefore, since each inspection can be performed with high accuracy, a liquid crystal device with excellent display quality can be provided.
Note that the shape and the like of the test pattern other than those described here can be the same as those described above.
5.製造方法
以下、適宜図面を参照して、第1実施形態の液晶装置の製造方法の一例を説明する。
(1)カラーフィルタ基板の製造工程
まず、カラーフィルタ基板の基材としてのガラス基板上に、それぞれの画素間領域に対応させて、遮光膜を形成する。かかる遮光膜は、例えば、金属膜を用いて遮光膜を形成する場合には、クロム(Cr)等の金属材料を蒸着法等によりガラス基板上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
なお、かかる遮光膜は、R(赤)、G(緑)、B(青)の3色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いて形成することもできる。その場合には、次の着色層の形成工程において、同時に形成することができる。
5). Manufacturing Method Hereinafter, an example of a manufacturing method of the liquid crystal device of the first embodiment will be described with reference to the drawings as appropriate.
(1) Manufacturing process of color filter substrate First, a light shielding film is formed on a glass substrate as a base material of a color filter substrate so as to correspond to each inter-pixel region. For example, when the light shielding film is formed using a metal film, a metal material such as chromium (Cr) is laminated on the glass substrate by a vapor deposition method or the like, and then etched according to a predetermined pattern. Can be formed.
Such a light-shielding film is obtained by dispersing three colorants of R (red), G (green), and B (blue) in a resin or other base material, or coloring a black pigment or dye. It can also be formed using a material in which a material is dispersed in a resin or other base material. In that case, it can form simultaneously in the formation process of the following colored layer.
次いで、それぞれの画素に、R、G、Bのうちの少なくとも一色の着色層を形成する。具体的には、まず、感光性樹脂材料中に顔料を混合させた着色材を、例えば、スピンコーター等の塗布装置を用いて基板上に均一に塗布して、着色材を含有する樹脂層を形成する。このとき、例えば、スピンコーターを用いた場合、600〜2,000rpmの回転数で、5〜20秒の塗布時間として、厚さ1〜10μmの樹脂層を形成することができる。
ここで、着色材を含有する樹脂層を構成する感光性樹脂材料の種類は特に制限されるものではないが、例えば、アクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂、フェノール系樹脂、オキセタン系樹脂等の一種単独又は二種以上の組み合わせが挙げられる。
次いで、所定形状のパターンを有するフォトマスクを介して露光した後、現像剤を用いて現像することにより、所定の画素に対応させてパターニングされた着色層を形成する。
かかる露光及び現像処理を、色ごとに繰り返すことにより、R、G、Bそれぞれの色調を呈する着色層を形成することができる。
Next, a colored layer of at least one of R, G, and B is formed on each pixel. Specifically, first, a coloring material obtained by mixing a pigment in a photosensitive resin material is uniformly applied on a substrate using a coating device such as a spin coater, and a resin layer containing the coloring material is formed. Form. At this time, for example, when a spin coater is used, a resin layer having a thickness of 1 to 10 μm can be formed at a rotation speed of 600 to 2,000 rpm and a coating time of 5 to 20 seconds.
Here, the type of the photosensitive resin material constituting the resin layer containing the colorant is not particularly limited. For example, acrylic resin, epoxy resin, silicone resin, phenol resin, oxetane resin Or a combination of two or more.
Next, after exposure through a photomask having a pattern of a predetermined shape, development is performed using a developer, thereby forming a colored layer patterned corresponding to a predetermined pixel.
By repeating such exposure and development processing for each color, a colored layer exhibiting R, G, and B color tones can be formed.
次いで、基板上に透明性の感光性樹脂材料を塗布した後、露光、現像することにより、透明樹脂層を形成する。かかる透明樹脂層の形成に用いる樹脂材料についても、例えば、アクリル樹脂やエポキシ樹脂等の公知のものを使用することができる。
次いで、透明樹脂層上に、全面的にITO(インジウムスズ酸化物)等の透明導電材料からなる透明導電層を、例えば、スパッタリング法により形成した後、フォトリソグラフィ法を用いてパターニングを施し、所定のパターン形状の電極33を形成する。例えば、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなTFD素子(Thin Film Diode)を備えたアクティブマトリクス型の液晶装置や、パッシブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、複数の透明電極が並列したストライプ状にパターニングされる。また、製造するカラーフィルタ基板が、本実施形態の液晶装置のようなTFD素子(Thin Film Diode)を備えたアクティブマトリクス型の液晶装置に使用されるカラーフィルタ基板である場合には、表示領域一面に形成される面状電極となる。
次いで、透明電極33が形成された基板上において、それぞれのセル領域毎に、ポリイミド樹脂等からなる配向膜を形成することにより、カラーフィルタ基板を製造することができる。
Next, after applying a transparent photosensitive resin material on the substrate, exposure and development are performed to form a transparent resin layer. As a resin material used for forming such a transparent resin layer, for example, a known material such as an acrylic resin or an epoxy resin can be used.
Next, after forming a transparent conductive layer made of a transparent conductive material such as ITO (indium tin oxide) on the entire surface of the transparent resin layer by, for example, a sputtering method, patterning is performed using a photolithography method, and The
Next, a color filter substrate can be manufactured by forming an alignment film made of polyimide resin or the like for each cell region on the substrate on which the
(2)素子基板の製造工程
素子基板は、まず、ガラス基板からなる基体上に、素子第1電極を形成する。この素子第1電極は、例えば、タンタル合金から構成されており、スパッタリング法や電子ビーム蒸着法を用いて形成することができる。このとき、素子第1電極の形成前に、第2のガラス基板に対する素子第1電極の密着力を著しく向上させることができるとともに、第2のガラス基板から素子第1電極への不純物の拡散を効率的に抑制することができることから、基体上に酸化タンタル(Ta2O5)等からなる絶縁膜を形成することも好ましい。
(2) Element substrate manufacturing process First, an element substrate is formed with an element first electrode on a base made of a glass substrate. This element 1st electrode is comprised from the tantalum alloy, for example, and can be formed using sputtering method or an electron beam vapor deposition method. At this time, the adhesion of the element first electrode to the second glass substrate can be remarkably improved before the element first electrode is formed, and impurities can be diffused from the second glass substrate to the element first electrode. It is also preferable to form an insulating film made of tantalum oxide (Ta 2 O 5 ) or the like on the substrate because it can be efficiently suppressed.
次いで、素子第1電極の表面を陽極酸化法によって酸化させることにより、酸化膜を形成する。より具体的には、素子第1電極が形成された基板を、クエン酸溶液等の電解液中に浸漬した後、かかる電解液と、素子第1電極との間に所定電圧を印加して、素子第1電極の表面を酸化させることができる。
次いで、再び、スパッタリング法等により、素子第1電極を含む基板上に、全面的にクロム等の金属膜を形成し、それをフォトリソグラフィ法によって、パターニングすることにより、素子第2電極を形成し、TFD素子とすることができる。
また、素子第2電極を形成する工程において、同時に、所定のパターンに合わせてパターニングすることにより、データ線や引回し配線、検査用パターンが形成される。このとき、ドライバ実装領域に相当する領域又はその近傍に、形成されるデータ線や引回し配線の形成状態を検証するための検査領域として用いられる直線状部を含むように、データ線や引回し配線を形成する。また、所定の配線部と結線部とからなる検査用パターンを、結線部がデータ線や引回し配線の直線状部が配列する方向と重ならない領域に配置されるように形成する。
Next, an oxide film is formed by oxidizing the surface of the element first electrode by an anodic oxidation method. More specifically, after immersing the substrate on which the element first electrode is formed in an electrolytic solution such as a citric acid solution, a predetermined voltage is applied between the electrolytic solution and the element first electrode, The surface of the element first electrode can be oxidized.
Next, again, a metal film such as chromium is formed on the entire surface of the substrate including the element first electrode by sputtering or the like, and is patterned by photolithography to form the element second electrode. , A TFD element.
In the step of forming the element second electrode, data lines, lead wirings, and inspection patterns are formed by patterning in accordance with a predetermined pattern at the same time. At this time, the data line and the routing are included so as to include a linear portion used as an inspection area for verifying the formation state of the formed data line and the routing wiring in an area corresponding to the driver mounting area or in the vicinity thereof. Form wiring. Further, an inspection pattern composed of a predetermined wiring portion and a connecting portion is formed so that the connecting portion is arranged in an area that does not overlap with the direction in which the data lines and the linear portions of the lead wiring are arranged.
次いで、スパッタリング法等により、ITO(インジウムスズ酸化物等)等の透明導電体材料からなる透明導電層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、TFD素子に対して電気的に接続された画素電極を形成する。 Next, after forming a transparent conductive layer made of a transparent conductive material such as ITO (indium tin oxide or the like) by sputtering or the like, patterning using a photolithography method is performed to electrically connect the TFD element. Connected pixel electrodes are formed.
次いで、画素電極等が形成された素子基板上に、ポリイミド樹脂等からなる配向膜75を形成することにより、素子基板を製造することができる。 Next, the element substrate can be manufactured by forming an alignment film 75 made of polyimide resin or the like on the element substrate on which the pixel electrode or the like is formed.
(3)貼り合わせ工程
次いで、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
(3) Bonding Step Next, in either one of the color filter substrate and the element substrate, a sealing material is laminated so as to surround the display region, and then the other substrate is overlapped and thermocompression bonded, whereby the color filter substrate and The element substrate is bonded to form a cell structure.
(4)検査工程
次いで、カラーフィルタ基板と素子基板とが貼り合わせられ、ドライバICが実装される前の液晶パネルに対して、図5に示すように、検査領域19における、データ線や引回し配線としての配線パターン18の直線状部にプローブ22を接触させて、複数の配線パターン18の形成状態を検証する。すなわち、複数の検査ピン24を有する異なる二系統のプローブ22を、それぞれのプローブ22が一本おきに検査領域における配線パターン18の直線状部に対して接触させた後、電流を流す。このとき、形成した配線パターン18に、ショート等の形成不良が生じている場合には、異なる系統のプローブ22間に電流が流れるために、不良品を発見して抜き出すことができる。また、配線パターン18が断線している場合には、表示領域において表示不良となって視認できるために、不良品と判定することができる。
このとき、本実施形態の液晶装置の製造方法であれば、実装部品の接続不良を検証するための検査用パターンにおける結線部を、検査領域におけるデータ線や引回し配線の直線状部が配列する方向と重ならないように配置してあるために、当該検査用パターンに起因するショート等を防いで、正確なプローブ検査を実施することができる。そのため、データ線や引回し配線にショートや断線等が生じていないにもかかわらず、不良品として誤判定してしまうことを防止することができる。
(4) Inspection Step Next, as shown in FIG. 5, the data lines and the routing in the
At this time, in the manufacturing method of the liquid crystal device according to the present embodiment, the connection portion in the inspection pattern for verifying the connection failure of the mounted component is arranged by the data line in the inspection region and the linear portion of the lead wiring. Since it is arranged so as not to overlap with the direction, it is possible to prevent a short circuit caused by the inspection pattern and perform an accurate probe inspection. Therefore, it is possible to prevent erroneous determination as a defective product even though no short circuit or disconnection occurs in the data line or the lead wiring.
(5)組立工程等
次いで、不良品と判定されなかった液晶パネルのセル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
また、素子基板上のドライバ実装領域に形成された端子部分に対して、ドライバICの出力用バンプを、半田材料等を用いて実装する。このとき、実装ずれが生じた場合には、検査用パターンを介して信号が発生し、実装ずれを検知することができる。
その後、配線パターンの形成不良及びドライバICの実装不良が検知されなかった液晶パネルにおいて、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板(1/4λ板)及び偏光板を配置するとともに、バックライト等とともに筐体に組み込むことにより、液晶装置を製造することができる。
(5) Assembly process etc. Next, after injecting a liquid crystal material from the injection port provided in a part of sealing material in the cell of the liquid crystal panel which was not determined to be inferior goods, it seals with a sealing material etc.
Further, the output bumps of the driver IC are mounted on the terminal portions formed in the driver mounting area on the element substrate using a solder material or the like. At this time, if a mounting deviation occurs, a signal is generated via the inspection pattern, and the mounting deviation can be detected.
Thereafter, in the liquid crystal panel in which a wiring pattern formation failure and a driver IC mounting failure were not detected, a phase difference plate (1 / 4λ plate) and a polarizing plate were disposed on the outer surfaces of the color filter substrate and the element substrate, respectively. A liquid crystal device can be manufactured by incorporating it in a housing together with a backlight or the like.
[第2実施形態]
第2実施形態は、第1実施形態と同様の液晶装置であって、所定の配線部と結線部とからなる検査用パターンが、配線パターンの形成状態の検査を行うための検査領域における直線状部が配列する方向と重ならない領域に配置されることを特徴とする液晶装置である。
以下、第1実施形態と異なる点を中心に説明し、その他の第1実施形態と同様の構成とすることができる点については説明を省略する。
[Second Embodiment]
The second embodiment is a liquid crystal device similar to the first embodiment, in which an inspection pattern composed of a predetermined wiring portion and a connection portion is linear in an inspection region for inspecting the formation state of the wiring pattern. The liquid crystal device is characterized in that the liquid crystal device is disposed in a region that does not overlap with a direction in which the portions are arranged.
The following description will focus on the differences from the first embodiment, and description of the points that can have the same configuration as the other first embodiments will be omitted.
図11に、本実施形態の液晶装置を構成する素子基板の基板張出部60Tの拡大平面図を示す。
図11に示すように、本実施形態の液晶装置は、ドライバIC91の実装領域又はその近傍に、複数の配線パターン18の形成状態を検査するために、複数の配線パターン18の直線状部が配列された検査領域19を備えるとともに、複数の配線パターン18と複数の出力用バンプ16との接続不良を検証するための検査用パターン11を備えている。
また、検査用パターン11は、ドライバIC91に設けられた複数の検査用バンプ17のうち、少なくとも一つの検査用バンプを隔てたいずれか二つにそれぞれ接続される、配線パターン18の直線状部の延在方向に沿って延在する二つの配線部12と、当該二つの配線部12が結線される、直線状部が配列する方向に延在する結線部13とを含むとともに、検査用パターン11が、検査領域19における直線状部が配列する方向と重ならない領域に配置されている。
FIG. 11 is an enlarged plan view of the
As shown in FIG. 11, in the liquid crystal device of this embodiment, the linear portions of the plurality of
The
このように、データ線65や引回し配線66としての配線パターン18の直線状部が配列された検査領域19を、ドライバIC91とカラーフィルタ基板30との間の領域に設ける一方、検査領域19に対して、表示信号用端子14を挟んで反対側の、ドライバIC91の下部領域に、検査用パターン11を配置することによっても、配線パターンの検査を行う場合に、実装部品の接続不良を検証するための検査用パターンによって、ショートを生じさせることなく、正確に検査を行うことができる。
Thus, the
[第3実施形態]
本発明に係る第3実施形態として、第1実施形態の液晶装置を備えた電子機器について具体的に説明する。
[Third Embodiment]
As a third embodiment according to the present invention, an electronic apparatus including the liquid crystal device according to the first embodiment will be specifically described.
図12は、本実施形態の電子機器の全体構成を示す概略構成図である。この電子機器は、液晶装置に備えられた液晶パネル20と、これを制御するための制御手段200とを有している。また、図12中では、液晶パネル20を、パネル構造体20aと、半導体素子(IC)等で構成される駆動回路20bと、に概念的に分けて描いてある。また、制御手段200は、表示情報出力源201と、表示処理回路202と、電源回路203と、タイミングジェネレータ204とを有することが好ましい。
また、表示情報出力源201は、ROM(Read Only Memory)やRAM(Random Access Memory)等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ204によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示処理回路202に供給するように構成されていることが好ましい。
FIG. 12 is a schematic configuration diagram showing the overall configuration of the electronic apparatus of the present embodiment. The electronic apparatus includes a
The display
また、表示処理回路202は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKと共に駆動回路20bへ供給することが好ましい。さらに、駆動回路20bは、第1の電極駆動回路、第2の電極駆動回路及び検査回路を含むことが好ましい。また、電源回路203は、上述の各構成要素にそれぞれ所定の電圧を供給する機能を有している。
そして、本実施形態の電子機器であれば、実装部品の接続不良を検証するための検査用パターンにおける結線部が、配線パターンの形成状態を検査するための検査領域における、配線パターンの直線状部が配列された方向と重ならない領域に形成された液晶装置を備えるために、実装部品の接続不良及び配線パターンの形成不良の検査を、それぞれ正確に検査でき、表示不良の少ない電子機器とすることができる。
The
And if it is the electronic device of this embodiment, the connection part in the pattern for a test | inspection for verifying the connection defect of mounting components is a linear part of a wiring pattern in the test | inspection area | region for test | inspecting the formation state of a wiring pattern In order to provide a liquid crystal device formed in a region that does not overlap with the direction in which the electrodes are arranged, it is possible to accurately inspect the mounting component connection failure and the wiring pattern formation failure, respectively, and to make the electronic device with few display defects. Can do.
本発明によれば、実装部品の接続不良を検証するための検査用パターンにおける結線部が、配線パターンの形成状態を検査するための検査領域における、配線パターンの直線状部が配列された方向と重ならない領域に形成されていることにより、実装部品の接続不良及び配線パターンの形成状態の検査を正確に行うことができ、表示不良の少ない電気光学装置を提供することができる。したがって、液晶装置等の電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた電子機器、電子放出素子を備えた装置(FED:Field Emission DisplayやSCEED:Surface-Conduction Electron-Emitter Display)などに幅広く適用することができる。 According to the present invention, the connection part in the inspection pattern for verifying the connection failure of the mounted component is arranged in the direction in which the linear part of the wiring pattern is arranged in the inspection region for inspecting the formation state of the wiring pattern. By being formed in the non-overlapping region, it is possible to accurately inspect the mounting component connection failure and the wiring pattern formation state, and to provide an electro-optical device with few display failures. Therefore, electro-optical devices such as liquid crystal devices and electronic devices such as mobile phones and personal computers, liquid crystal televisions, viewfinder type / monitor direct view type video tape recorders, car navigation devices, pagers, electrophoretic devices, Wide range of electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, electronic devices with touch panels, devices with electron-emitting devices (FED: Field Emission Display and SCEED: Surface-Conduction Electron-Emitter Display) Can be applied.
10:液晶装置、11:検査用パターン、12:配線部、13:結線部、14:表示信号用端子、15:検査用端子、16:バンプ、17:検査用バンプ、18:配線パターン、19:検査領域、21:液晶材料、22:プローブ、23:シール材、24:検査ピン、26:ドライバ実装領域、30:カラーフィルタ基板、31:ガラス基板、33:走査電極、37:着色層、41:樹脂層、45:配向膜、60:素子基板、60T:基板張出部、61:ガラス基板、63:画素電極、65:データ線、66:引回し配線、69:TFD素子、75:配向膜、91:ドライバIC、93:フレキシブル回路基板、97A:配線端子、98A:検査用配線端子 10: liquid crystal device, 11: inspection pattern, 12: wiring portion, 13: connection portion, 14: display signal terminal, 15: inspection terminal, 16: bump, 17: inspection bump, 18: wiring pattern, 19 : Inspection region, 21: Liquid crystal material, 22: Probe, 23: Seal material, 24: Inspection pin, 26: Driver mounting region, 30: Color filter substrate, 31: Glass substrate, 33: Scan electrode, 37: Colored layer, 41: Resin layer, 45: Alignment film, 60: Element substrate, 60T: Substrate overhang, 61: Glass substrate, 63: Pixel electrode, 65: Data line, 66: Lead wiring, 69: TFD element, 75: Alignment film, 91: driver IC, 93: flexible circuit board, 97A: wiring terminal, 98A: wiring terminal for inspection
Claims (7)
前記複数の配線パターンと電気的に接続される複数の表示信号出力用端子を備えた半導体素子からなる実装部品と、
前記電気光学装置用基板に保持された電気光学物質と、
を含む電気光学装置において、
前記実装部品は、複数の検査用端子をさらに備え、
前記電気光学装置用基板は、前記実装部品の実装領域又はその近傍に、前記複数の配線パターンの形成状態を検査するために、前記複数の配線パターンの直線状部が配列された検査領域を備えるとともに、前記複数の配線パターンと前記複数の表示信号出力用端子との接続不良を検証するための検査用パターンをさらに備え、
前記検査用パターンは、前記複数の検査用端子のうち、少なくとも一つの前記検査用端子を隔てたいずれか二つにそれぞれ接続される、前記配線パターンの直線状部の延在方向に沿って延在する二つの配線部と、当該二つの配線部が結線される、前記直線状部が配列する方向に延在する結線部と、を含むとともに、
当該結線部は、前記検査領域における前記直線状部が配列する方向と重ならない領域に配置され、
前記結線部が前記半導体素子の実装領域内に配置されることを特徴とする電気光学装置。 An electro-optical device substrate having a plurality of wiring patterns;
A mounting component comprising a semiconductor element having a plurality of display signal output terminals electrically connected to the plurality of wiring patterns;
An electro-optic material held on the electro-optic device substrate;
In an electro-optical device including:
The mounting component further includes a plurality of inspection terminals,
The electro-optical device substrate includes an inspection region in which linear portions of the plurality of wiring patterns are arranged in the mounting region of the mounting component or in the vicinity thereof in order to inspect the formation state of the plurality of wiring patterns. A test pattern for verifying connection failure between the plurality of wiring patterns and the plurality of display signal output terminals,
The inspection pattern extends along the extending direction of the linear portion of the wiring pattern, which is connected to any two of the plurality of inspection terminals with at least one inspection terminal therebetween. Including two wiring portions that are present, and a wiring portion that is connected to the two wiring portions and that extends in a direction in which the linear portions are arranged, and
The wire connection portion is disposed in a region that does not overlap with the direction in which the linear portions in the inspection region are arranged ,
The electro-optical device, wherein the connection portion is disposed in a mounting region of the semiconductor element .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005195809A JP4513674B2 (en) | 2005-07-05 | 2005-07-05 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005195809A JP4513674B2 (en) | 2005-07-05 | 2005-07-05 | Electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007017476A JP2007017476A (en) | 2007-01-25 |
JP4513674B2 true JP4513674B2 (en) | 2010-07-28 |
Family
ID=37754727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005195809A Expired - Fee Related JP4513674B2 (en) | 2005-07-05 | 2005-07-05 | Electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4513674B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6296927A (en) * | 1985-10-24 | 1987-05-06 | Seiko Epson Corp | LCD panel |
JPH06110072A (en) * | 1992-09-30 | 1994-04-22 | Nec Corp | Liquid crystal display device |
JPH095381A (en) * | 1995-06-22 | 1997-01-10 | Sanyo Electric Co Ltd | Method for inspecting connection between liquid crystal panel and drive circuit element |
JPH0926586A (en) * | 1995-07-11 | 1997-01-28 | Hitachi Ltd | Liquid crystal display |
JP2001156417A (en) * | 1999-11-30 | 2001-06-08 | Optrex Corp | Pattern for inspecting connection between circuit boards |
JP2002202733A (en) * | 2000-10-31 | 2002-07-19 | Seiko Epson Corp | Electro-optical device, inspection method thereof, and electronic apparatus |
JP2003066067A (en) * | 2001-08-24 | 2003-03-05 | Seiko Epson Corp | Probe unit, inspection device, method of inspecting electro-optical panel substrate, and method of manufacturing electro-optical device |
JP2004184839A (en) * | 2002-12-05 | 2004-07-02 | Denso Corp | Display device |
-
2005
- 2005-07-05 JP JP2005195809A patent/JP4513674B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6296927A (en) * | 1985-10-24 | 1987-05-06 | Seiko Epson Corp | LCD panel |
JPH06110072A (en) * | 1992-09-30 | 1994-04-22 | Nec Corp | Liquid crystal display device |
JPH095381A (en) * | 1995-06-22 | 1997-01-10 | Sanyo Electric Co Ltd | Method for inspecting connection between liquid crystal panel and drive circuit element |
JPH0926586A (en) * | 1995-07-11 | 1997-01-28 | Hitachi Ltd | Liquid crystal display |
JP2001156417A (en) * | 1999-11-30 | 2001-06-08 | Optrex Corp | Pattern for inspecting connection between circuit boards |
JP2002202733A (en) * | 2000-10-31 | 2002-07-19 | Seiko Epson Corp | Electro-optical device, inspection method thereof, and electronic apparatus |
JP2003066067A (en) * | 2001-08-24 | 2003-03-05 | Seiko Epson Corp | Probe unit, inspection device, method of inspecting electro-optical panel substrate, and method of manufacturing electro-optical device |
JP2004184839A (en) * | 2002-12-05 | 2004-07-02 | Denso Corp | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP2007017476A (en) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7187426B2 (en) | Liquid crystal panel, liquid crystal device, and electronic apparatus | |
JP4277777B2 (en) | Mounting structure, mounting substrate, electro-optical device, and electronic apparatus | |
US20060066766A1 (en) | Liquid crystal device and electronic apparatus | |
JP4581405B2 (en) | Electro-optical device and electronic apparatus | |
KR100637941B1 (en) | Liquid crystal display device and electronic apparatus | |
JP2006091059A (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP4513674B2 (en) | Electro-optical device and electronic apparatus | |
JP4082270B2 (en) | Electro-optical device and method of manufacturing electro-optical device | |
JP2007147949A (en) | Electrooptical apparatus, method of inspecting electrooptical apparatus, method of manufacturing electrooptical apparatus and electronic apparatus | |
JP2006215224A (en) | Electrooptical device, manufacturing method of electrooptical device, and electronic device | |
JP4506169B2 (en) | Electro-optical device substrate, electro-optical device substrate inspection method, electro-optical device, electro-optical device inspection method, and electronic apparatus | |
JP4608881B2 (en) | Electro-optic substrate, electro-optic device and electronic device | |
JP3273905B2 (en) | Active matrix substrate for liquid crystal display device and inspection method therefor | |
JP2008172117A (en) | Electrooptic device, board for electrooptic device, semiconductor element and electronic apparatus | |
JP2005251930A (en) | Mounting structure, inspection method, electro-optical device manufacturing method, electro-optical device, and electronic apparatus | |
KR100636443B1 (en) | Electrical wiring structure, manufacturing method thereof, electro-optical device substrate having electrical wiring structure, electro-optical device, and manufacturing method thereof | |
JP2005208345A (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP4682516B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2005215355A (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP4609017B2 (en) | Liquid crystal display device, method for manufacturing liquid crystal display device, and electronic apparatus | |
JP2006078819A (en) | Electro-optical device manufacturing method and contact resistance inspection method | |
JP4779399B2 (en) | Electro-optical device, method of manufacturing electro-optical device, mounting structure, and electronic apparatus | |
JP4622427B2 (en) | Liquid crystal device and electronic device | |
JP2006091062A (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP2004109815A (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100503 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |