JP4505925B2

JP4505925B2 - チップ型サーミスタ素子

Info

Publication number: JP4505925B2
Application number: JP2000042672A
Authority: JP
Inventors: 晃慶中山
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2000-02-21
Filing date: 2000-02-21
Publication date: 2010-07-21
Anticipated expiration: 2020-02-21
Also published as: JP2001237105A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば温度補償や温度検出に用いられるチップ型サーミスタ素子に関し、より詳細には、下地電極膜上にメッキ層を形成してなる外部電極を有するチップ型サーミスタ素子に関する。
【０００２】
【従来の技術】
従来、温度検出や温度補償に、チップ型ＮＴＣサーミスタ素子が幅広く用いられている。このＮＴＣサーミスタ素子としては、負の抵抗温度特性を有するサーミスタ素体の両端面に外部電極を形成した構造、あるいはサーミスタ素体内に複数の内部電極が形成されており、サーミスタ素体の両端面に形成された外部電極に内部電極が電気的に接続されている積層型の構造が知られている。特に、後者、すなわち積層型のＮＴＣサーミスタ素子では、内部電極構造の設計により、様々な抵抗値のＮＴＣサーミスタ素子を提供することができる。
【０００３】
また、チップ型ＮＴＣサーミスタ素子の外部電極は、通常、サーミスタ素体にオーム接触し得るＡｇなどからなる下地電極膜と、下地電極膜上に湿式メッキ法により形成されたメッキ膜とを有する。メッキ膜は、基板等にＮＴＣサーミスタ素子を実装する際の半田付け等において、下地電極膜の半田喰われを防止するために、並びに半田付け性を設けるために設けられている。通常、半田喰われを防止するために、下地電極膜上にＮｉメッキ膜が形成されており、さらに半田付け性を高めるためにＮｉメッキ膜上にＳｎやＳｎ−Ｐｂ合金からなるメッキ膜が形成されている。
【０００４】
近年、温度補償や温度検知に用いられるチップ型ＮＴＣサーミスタ素子では、抵抗値精度の向上が強く求められている。現実には、抵抗値偏差が±１％以下であることが必要とされてきている。
【０００５】
ところで、従来のチップ型ＮＴＣサーミスタ素子は、製造した直後に５〜１０％程度の抵抗値ばらつきを有するのが一般的である。従って、製造されたチップ型ＮＴＣサーミスタ素子の抵抗値を測定し、まず抵抗値の選別が行われている。
【０００６】
次に、目的とする抵抗値範囲外のチップ型ＮＴＣサーミスタ素子の抵抗値の修正が行われている。
上記抵抗値修正方法の１つとして、前述したメッキ膜を形成する際に、サーミスタ素体の一部がメッキ液中に溶出する現象を利用した方法が知られている。
【０００７】
すなわち、サーミスタ素体の両端面に導電ペーストを塗布し、焼き付けることにより下地電極膜を形成した後、両端面に下地電極膜間の抵抗値を測定する。この抵抗値が目的とする抵抗値範囲からずれている場合、そのずれに応じて、チップをグループ分けする。
【０００８】
他方、下地電極膜上に湿式メッキ法によりメッキ膜を形成する場合のメッキ時間とセラミック素体材料の溶出量並びにセラミック素体材料の溶出量とチップの抵抗値変化量とには相関関係が存在する。従って、目的とする抵抗値からの抵抗値のずれに応じて、メッキ時間をコントロールすることにより、メッキ膜形成後のチップ型サーミスタ素子の抵抗値を目標範囲に補正することができる。
【０００９】
【発明が解決しようとする課題】
上記抵抗値補正方法では、メッキ液によるサーミスタ素体材料の溶出現象を利用している。従って、サーミスタ素体外表面の一部においてサーミスタ素体構成成分が溶出することになるため、外部電極とサーミスタ素体表面との隙間を伝わり、メッキ液がサーミスタ素体内部に浸透することがあった。そのため、メッキ液のサーミスタ素体内への侵入により、耐湿性が低下したり、寿命が短くなったりし、信頼性が低下することがあった。
【００１０】
本発明の目的は、上述した湿式メッキ法によるメッキ膜の形成に際して抵抗値を補正する従来のチップ型サーミスタ素子の欠点を解消し、抵抗値のばらつきが小さく、耐湿性に優れており、長期寿命特性においても優れている、信頼性に優れたチップ型サーミスタ素子及びその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本願の第１の発明は、半導体セラミックスよりなり、かつ対向し合う第１，第２の端面を有するサーミスタ素体と、前記サーミスタ素体の第１，第２の端面に形成されており、かつ導電ペーストの焼付けにより形成された下地電極膜と、下地電極膜上に湿式メッキにより形成されたメッキ膜とを有する第１，第２の外部電極と、前記第１，第２の外部電極が形成されている部分を除くサーミスタ素体の外表面において、前記第１，第２の外部電極の端縁に接するように、第１，第２の外部電極の端縁から第２，第１の外部電極側に延ばされており、かつ第１，第２の外部電極間にサーミスタ素体外表面露出部分を残すようにして形成された第１，第２の絶縁性保護膜とを備え、前記サーミスタ素子の第１，第２の端面から、第１，第２の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をｂとし、サーミスタ素子の第１，第２の端面間の距離をＸとしたとき、ｂ≦（１／３）Ｘの範囲であることを特徴とする、チップ型サーミスタ素子である。
【００１２】
本願の第２の発明は、半導体セラミックスよりなり、かつ対向し合う第１，第２の端面を有するサーミスタ素体と、前記サーミスタ素体の第１，第２の端面に形成されており、かつ導電ペーストの焼付けにより形成された下地電極膜と、下地電極膜上に湿式メッキにより形成されたメッキ膜とを有する第１，第２の外部電極と、前記サーミスタ素体内に形成されており、第１または第２の外部電極に電気的に接続されている複数の内部電極と、前記第１，第２の外部電極が形成されている部分を除くサーミスタ素体の外表面において、前記第１，第２の外部電極の端縁に接するように、第１，第２の外部電極の端縁から第２，第１の外部電極側に延ばされており、かつ第１，第２の外部電極間にサーミスタ素体外表面露出部分を残すようにして形成された第１，第２の絶縁性保護膜とを備え、前記サーミスタ素子の第１，第２の端面から、第１，第２の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をｂとし、サーミスタ素子の第１，第２の端面間の距離をＸとしたとき、ｂ≦（１／３）Ｘの範囲であることを特徴とする、チップ型サーミスタ素子である。
【００１４】
第１，第２の発明に係るチップ型サーミスタ素子の特定の局面では、前記サーミスタ素体が、負の抵抗温度特性を有する半導体セラミックスからなり、それによってＮＴＣサーミスタが構成されている。
【００１５】
もっもと、第１，第２の発明に係るチップ型サーミスタ素子では、正の抵抗温度特性を有するサーミスタ素体を用い、それによってＰＴＣサーミスタ素子を構成してもよい。
【００１６】
本願の第３の発明は、チップ型サーミスタ素子の製造方法であって、半導体セラミックスよりなり、かつ対向し合う第１，第２の端面を有するサーミスタ素体を用意する工程と、間にサーミスタ素体露出部分を残すように、前記サーミスタ素体の第１，第２の端面以外の外表面に第１，第２の絶縁性保護膜を、前記第１，第２の絶縁性保護膜が第１，第２の下地電極膜の端部に接するように、かつ第１，第２の外部電極の端縁から第２，第１の外部電極側に延びるように、さらに前記サーミスタ素子の第１，第２の端面から、第１，第２の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をｂとし、サーミスタ素子の第１，第２の端面間の距離をＸとしたとき、ｂ≦（１／３）Ｘの範囲であるように形成する工程と、前記サーミスタ素体の少なくとも第１，第２の端面を覆うように、導電ペーストの焼付けにより下地電極膜を形成する工程とを備え、第１，第２の絶縁性保護膜を形成した後に、前記第１，第２の下地電極膜上に湿式メッキ法によりメッキ膜を形成し、第１，第２の外部電極を形成する工程とを備えることを特徴とする。
【００１７】
なお、第１，第２の絶縁性保護膜の形成工程と下地電極膜の形成工程は、いずれが先に行なわれてもよい。
第３の発明の特定の局面では、前記サーミスタ素体として、対向し合う第１，第２の端面のいずれかに引き出された複数の内部電極を有するサーミスタ素体が用いられる。
【００１８】
第３の発明に係るチップサーミスタ素子の製造方法の特定の局面では、前記下地電極膜の形成が、導電ペーストの塗布・焼付けにより行われる。
【００１９】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
【００２０】
図１は、本発明の一実施例に係るチップ型ＮＴＣサーミスタ素子を示す斜視図であり、図２及び図３は、それぞれ、該チップ型ＮＴＣサーミスタ素子の縦断面図及び平面断面図である。
【００２１】
チップ型ＮＴＣサーミスタ素子１は、負の抵抗温度特性を有する半導体セラミックスよりなる直方体状のサーミスタ素体２を有する。
サーミスタ素体２の第１の端面２ａを覆うように外部電極３が形成されている。また、第１の端面と対向している第２の端面２ｂを覆うように第２の外部電極４が形成されている。
【００２２】
第１，第２の外部電極３，４は、端面２ａ，２ｂだけでなく、サーミスタ素体２の上面２ｃ、下面２ｄ及び側面２ｅ，２ｆ上にも至るように形成されている。この上面２ｃ、下面２ｄ及び側面２ｅ，２ｆに至っている部分を、外部電極３，４の電極被り部３ａ，４ａとする。第１の外部電極３を例にとると、電極被り部３ａの先端は、第１の端面２ａから第１，第２の端面２ａ，２ｂを結ぶ方向において、距離ａだけ内側に位置している。この距離ａを、電極被り部長さとする。
【００２３】
外部電極３，４は、下地電極膜５上に、メッキ膜６，７をそれぞれ積層した構造を有する。下地電極膜５は、サーミスタ素体２にオーム接触し得る材料、例えばＡｇ、Ｃｕなどにより構成されている。また、メッキ膜６はＮｉよりなり、下地電極膜５の半田喰われを防止するために設けられている。メッキ膜７は、半田付け性を高めるために形成されており、ＳｎやＳｎ−Ｐｂ合金などからなる。
【００２４】
上記メッキ膜６，７は、下地電極膜５を形成した後に、湿式メッキ法により形成される。
他方、サーミスタ素体２内には、第１，第２の内部電極８，９が形成されている。内部電極８，９は、サーミスタ素体２内で同一高さ位置に形成されており、かつ互いの先端が所定距離を隔てて対向されている。もっとも、内部電極８，９は異なる高さ位置に形成されていてもよい。また、２以上の第１，第２の内部電極が配置されていてもよい。
【００２５】
内部電極８は端面２ａに引き出されており、外部電極３に電気的に接続されている。内部電極９は端面２ｂに引き出されており、外部電極４に電気的に接続されている。
【００２６】
上記内部電極８，９は、サーミスタ素体２を得るにあたり、セラミックス一体焼成技術を用い形成されている。内部電極８，９を構成する材料についても、Ａｇ，ＰｄやＡｇ−Ｐｄ合金などのサーミスタ素体２を構成しているサーミスタ素体材料とオーム接触し得る適宜の金属材料を用いて構成することができる。
【００２７】
他方、本実施例のチップ型ＮＴＣサーミスタ素子１の特徴は、上記サーミスタ素体２の外表面に第１，第２の絶縁性保護膜１０，１１が形成されていることにある。絶縁性保護膜１０，１１は、例えば合成樹脂などの適宜の絶縁性材料で構成され得る。
【００２８】
絶縁性保護膜１０，１１は、それぞれ、外部電極３，４の電極被り部３ａ，４ａの端縁３ａ₁，４ａ₁から、相手方の外部電極側に延ばされている。もっとも、絶縁性保護膜１０，１１間には、サーミスタ素体２の外表面が露出している露出部分が存在する。
【００２９】
すなわち、絶縁性保護膜１０，１１は、間にサーミスタ素体露出部分を隔てて配置されている。
本実施例では、絶縁性保護膜１０のサーミスタ素体の中心側の端縁１０ａは、端面２ａから距離ｂだけ隔てられている。この距離ｂは、端面２ａ，２ｂ間の距離をＸとした時に、ｂ≦（１／３）Ｘの範囲とされている。
【００３０】
本実施例のチップ型ＮＴＣサーミスタ素子１では、絶縁性保護膜１０，１１が形成された後に、下地電極膜５が形成される。しかる後、湿式メッキ法によりメッキ膜６，７が形成される。従って、後述する実験例から明らかなように、絶縁性保護膜１０，１１が上記のように形成されているので、耐湿性や耐環境特性などの信頼性を高めることができ、かつ抵抗値を容易に修正することができる。これを、具体的な実験例に基づき、上記チップ型ＮＴＣサーミスタ素子１の製造方法を説明することにより明らかにする。
【００３１】
Ｍｎ₃Ｏ₄、ＮｉＯ及びＣｏ₃Ｏ₄を重量比で４５：２５：３０の割合で混合した原料を用意した。この原料を１０００℃で２時間仮焼し、粉砕し、仮焼粉末を得た。この仮焼粉末１００重量％に対し、有機バインダとしてポリビニルアルコールを１０〜２０重量％、可塑剤としてグリセリンを０．５重量％、ポリビニル系分散剤を１．０重量％の割合で混合し、得られた混合原料を用いてセラミックスラリーを得た。このセラミックスラリーをドクターブレード法によりシート成形し、厚み５０μｍのセラミックグリーンシートを得た。
【００３２】
上記セラミックグリーンシートを矩形板状に打ち抜き、内部電極８，９用の電極パターンを形成するために、Ｐｄペーストをスクリーン印刷した。上記Ｐｄペーストが印刷されたセラミックグリーンシートの上下に、複数枚の無地のセラミックグリーンシートを積層し、マザーの積層体を得た。
【００３３】
次に、マザーの積層体を厚み方向に加圧した後、平面形状が２．４ｍｍ×１．５ｍｍの矩形板状となるように切断し、個々のチップ型ＮＴＣサーミスタ素子単位の積層体を得た。
【００３４】
得られた積層体を、１２００℃の温度で２時間焼成し、しかる後、バレル研磨することにより、第１，第２の端面を結ぶ長さ２．０×幅１．２５×厚み１．０ｍｍの寸法のサーミスタ素体２を得た。
【００３５】
上記サーミスタ素体２の両端面２ａ，２ｂに、硼珪素ビスマス系ガラスペーストを塗布し、乾燥させた後、さらにＡｇペーストを塗布し、８５０℃の温度で１０分間焼き付け、第１，第２の絶縁性保護膜１０，１１及び下地電極膜５，５が形成されたチップ型ＮＴＣサーミスタ素子を得た。
【００３６】
なお、下地電極膜５の電極被り部の長さは０．３ｍｍとした。また、ガラスからなる絶縁性保護膜１０，１１の被り深さ、すなわち前述した距離ｂを下記の表１に示すように種々変化させて、複数のチップ型ＮＴＣサーミスタ素子を作製した。また、比較のために、サーミスタ素体表面にガラスからなる絶縁性保護膜が設けられていないチップ型ＮＴＣサーミスタ素子（試料番号１）及び外部電極が形成される領域を除く全ての外表面に上記ガラスからなる絶縁性保護膜が形成されているチップ型ＮＴＣサーミスタ素子（試料番号８）も用意した。
【００３７】
このようにして得られた各チップ型ＮＴＣサーミスタ素子の２５℃における抵抗値を測定した。測定に際しては、種々のチップ型ＮＴＣサーミスタ素子１００個の抵抗値を測定し、その平均値及びばらつき（３ＣＶ）を求めた。
【００３８】
しかる後、目的抵抗値、すなわち２５℃における抵抗値＝３ｋΩに対する個々の抵抗値偏差に基づいて、チップ型ＮＴＣサーミスタ素子の選別を行った。この場合、１つのグループの抵抗値範囲が０．０３ｋΩとなるように選別を行った。
【００３９】
しかる後、上記抵抗値偏差の大きさに応じて、メッキ時間を異ならせ、下地電極膜５上に、Ｎｉからなるメッキ膜６及びＳｎからなるメッキ膜６を湿式メッキ法により形成した。
【００４０】
上記メッキ膜形成後に、再度２５℃における抵抗値を上記と同様にして測定し、平均値及びばらつき（３ＣＶ）を求めた。
次に、上記のようにして得られたチップ型ＮＴＣサーミスタ素子１を、６０℃及び相対湿度９５％の恒温恒湿槽の中に１０００時間放置し、放置前の２５℃における抵抗値に対する放置後の２５℃における抵抗値の変化率ΔＲ₂₅（％）を求めた。結果を下記の表１に示す。
【００４１】
【表１】

【００４２】
表１から明らかなように、絶縁性保護膜が形成されていない試料番号１のチップ型ＮＴＣサーミスタ素子では、メッキ後の抵抗値変化率ΔＲ₂₅が３．８％と非常に大きいことがわかる。
【００４３】
また、試料番号２〜８の各チップ型ＮＴＣサーミスタ素子では、絶縁性保護膜１０，１１の形成により、湿式放置試験後の抵抗値の変化率ΔＲ₂₅が０．１％以下と低く、従って耐環境特性が高められていることがわかる。
【００４４】
もっとも、絶縁性保護膜を第１，第２の外部電極間のサーミスタ素体の外表面の全域に形成している試料番号８のチップ型ＮＴＣサーミスタ素子では、メッキ後の抵抗値のばらつき３ＣＶが５．８％と高いのに対し、サーミスタ素体外表面が露出するように第１，第２の絶縁性保護膜を形成してなる試料番号２〜７のチップ型ＮＴＣサーミスタ素子では、メッキ後の抵抗値のばらつき３ＣＶが、メッキ前の抵抗値のばらつき３ＣＶに比べてやはり小さくなることがわかる。特に、絶縁性保護膜の被り深さｂが０．７ｍｍ以下の場合には、メッキ後の抵抗値のばらつきを０．９％以下と著しく小さくでき、従って、抵抗値の補正を高精度に行い得ることがわかる。
【００４５】
なお、上記実施例では、内部電極を有するサーミスタ素体を用いたが、内部電極を有しないサーミスタ素体を用いて本発明に係るチップ型ＮＴＣサーミスタ素子を構成してもよい。
【００４６】
【発明の効果】
第１の発明に係るチップ型ＮＴＣサーミスタ素子では、第１，第２の絶縁性保護膜が、第１，第２の外部電極端縁から、相手方の外部電極側に延び、かつ第１，第２の外部電極間にサーミスタ素体外表面露出部分を残すように形成されているので、下地電極膜及び絶縁性保護膜を形成した後に、メッキ膜を形成することにより、メッキ液によりサーミスタ素体外表面露出部分においてサーミスタ素体構成材料を溶出させて、抵抗値の修正を図ることができる。しかも、第１，第２の絶縁性保護膜が形成されているので、メッキ時に、外部電極端縁と接触している素体部分においてはサーミスタ素体構成材料の溶出がほとんど起こらない。従って、メッキ液のサーミスタ素体内部への侵入を確実に抑制することができる。そのため、チップ型ＮＴＣサーミスタ素子の耐湿性を向上し得るとともに、長期寿命も延長することができ、信頼性を大幅に高め得る。
【００４７】
よって、抵抗値補正を容易に行うことができ、抵抗値のばらつきが少なく、抵抗値精度に優れ、かつ信頼性においても優れたチップ型サーミスタ素子を安価に提供することができる。
【００４８】
また、第２の発明に係るチップ型ＮＴＣサーミスタ素子においても、第１の発明に係るチップ型ＮＴＣサーミスタ素子と同様に、第１，第２の絶縁性保護膜が形成されているので、信頼性を高め得るとともに、抵抗値のばらつきが少なく、抵抗値を高精度に制御し得るチップ型サーミスタ素子を提供することができる。さらに、サーミスタ素体内の内部電極の層数や配置を調節することにより、様々な抵抗値のチップ型サーミスタ素子を容易に提供することができる。
【００４９】
第１，第２の絶縁性保護膜が、第１，第２の端面から、第１，第２の端面間の距離の１／３の長さまでの範囲に形成されている場合には、上述した実験例から明らかなように、抵抗値のばらつきをより一層低減することができる。
【００５０】
サーミスタ素体として、負の抵抗温度特性を有する半導体セラミックスを用いた場合には、本発明に従って、信頼性に優れ、かつ抵抗値のばらつきが少ないチップ型ＮＴＣサーミスタ素子を提供することができる。
【００５１】
本発明に係るチップ型サーミスタ素子の製造方法によれば、間にサーミスタ素体露出部分を残すように第１，第２の絶縁性保護膜を形成する工程と、サーミスタ素体の第１，第２の端面を覆うように下地電極膜を形成する工程とを備え、これらの下地電極膜及び第１，第２の絶縁性保護膜を形成した後に、第１，第２の下地電極膜上に湿式メッキによりメッキ膜が形成されて、第１，第２の外部電極が形成される。
【００５２】
従って、メッキ液の外部電極とサーミスタ素体との隙間からの侵入を確実に抑制することができ、チップ型サーミスタ素子の耐湿性や長期寿命などを改善することができ、信頼性を大幅に高め得る。しかも、上記湿式メッキに際してのメッキ液により、サーミスタ素体露出部分においてサーミスタ素体構成材料の一部が溶出するので、メッキ膜間のコントロールにより抵抗値を補正することができる。従って、安価にかつ高精度に抵抗値を制御することができ、抵抗値のばらつきが少ないチップ型サーミスタ素子を提供することができる。
【００５３】
本発明に係る製造方法において、サーミスタ素体として、対向し合う第１，第２の端面のいずれかに引き出された複数の内部電極を有するサーミスタ素体を用いた場合には、該複数の内部電極の積層数や配置及び形状を工夫することにより、様々な抵抗値のチップ型サーミスタ素子を容易に提供することができる。
【００５４】
下地電極膜の形成が、導電ペーストの塗布・焼付けにより行われる場合、サーミスタ素体にオーム接触し得る下地電極膜を容易にかつ十分な厚みとなるように形成することができる。
【００５５】
第１，第２の端面から第１，第２の端面間の距離の１／３の長さまでの範囲に第１，第２の絶縁性保護膜を形成した場合には、抵抗値のばらつきをより効果的に抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係るチップ型ＮＴＣサーミスタ素子の外観を示す斜視図。
【図２】図１に示した実施例のチップ型ＮＴＣサーミスタ素子の縦断面図。
【図３】図１に示したチップ型ＮＴＣサーミスタ素子の平面断面図。
【符号の説明】
１…チップ型ＮＴＣサーミスタ素子
２…サーミスタ素体
２ａ，２ｂ…第１，第２の端面
３，４…第１，第２の外部電極
５…下地電極膜
６…メッキ膜
７…メッキ膜
８，９…内部電極
１０，１１…第１，第２の絶縁性保護膜

Claims

半導体セラミックスよりなり、かつ対向し合う第１，第２の端面を有するサーミスタ素体と、
前記サーミスタ素体の第１，第２の端面に形成されており、かつ導電ペーストの焼付けにより形成された下地電極膜と、下地電極膜上に湿式メッキにより形成されたメッキ膜とを有する第１，第２の外部電極と、
前記第１，第２の外部電極が形成されている部分を除くサーミスタ素体の外表面において、前記第１，第２の外部電極の端縁に接するように、第１，第２の外部電極の端縁から第２，第１の外部電極側に延ばされており、かつ第１，第２の外部電極間にサーミスタ素体外表面露出部分を残すようにして形成された第１，第２の絶縁性保護膜とを備え、前記サーミスタ素子の第１，第２の端面から、第１，第２の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をｂとし、サーミスタ素子の第１，第２の端面間の距離をＸとしたとき、ｂ≦（１／３）Ｘの範囲であることを特徴とする、チップ型サーミスタ素子。
半導体セラミックスよりなり、かつ対向し合う第１，第２の端面を有するサーミスタ素体と、
前記サーミスタ素体の第１，第２の端面に形成されており、かつ導電ペーストの焼付けにより形成された下地電極膜と、下地電極膜上に湿式メッキにより形成されたメッキ膜とを有する第１，第２の外部電極と、
前記サーミスタ素体内に形成されており、第１または第２の外部電極に電気的に接続されている複数の内部電極と、
前記第１，第２の外部電極が形成されている部分を除くサーミスタ素体の外表面において、前記第１，第２の外部電極の端縁に接するように、第１，第２の外部電極の端縁から第２，第１の外部電極側に延ばされており、かつ第１，第２の外部電極間にサーミスタ素体外表面露出部分を残すようにして形成された第１，第２の絶縁性保護膜とを備え、前記サーミスタ素子の第１，第２の端面から、第１，第２の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をｂとし、サーミスタ素子の第１，第２の端面間の距離をＸとしたとき、ｂ≦（１／３）Ｘの範囲であることを特徴とする、チップ型サーミスタ素子。
前記サーミスタ素体が、負の抵抗温度特性を有する半導体セラミックスからなり、それによってＮＴＣサーミスタが構成されている、請求項１または２に記載のチップ型サーミスタ素子。
半導体セラミックスよりなり、かつ対向し合う第１，第２の端面を有するサーミスタ素体を用意する工程と、
間にサーミスタ素体露出部分を残すように、前記サーミスタ素体の第１，第２の端面以外の外表面に第１，第２の絶縁性保護膜を、前記第１，第２の絶縁性保護膜が第１，第２の下地電極膜の端部に接するように、かつ第１，第２の外部電極の端縁から第２，第１の外部電極側に延びるように、さらに前記サーミスタ素子の第１，第２の端面から、第１，第２の絶縁性保護膜のサーミスタ素子の中心側の端縁までの距離をｂとし、サーミスタ素子の第１，第２の端面間の距離をＸとしたとき、ｂ≦（１／３）Ｘの範囲であるように形成する工程と、
前記サーミスタ素体の少なくとも第１，第２の端面を覆うように、導電ペーストの焼付けにより下地電極膜を形成する工程とを備え、
第１，第２の絶縁性保護膜を形成した後に、前記第１，第２の下地電極膜上に湿式メッキ法によりメッキ膜を形成し、第１，第２の外部電極を形成する工程とを備えることを特徴とする、チップ型サーミスタ素子の製造方法。
前記サーミスタ素体として、対向し合う第１，第２の端面のいずれかに引き出された複数の内部電極を有するサーミスタ素体を用いる、請求項５に記載のチップ型サーミスタ素子の製造方法。