JP4498842B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4498842B2 JP4498842B2 JP2004198362A JP2004198362A JP4498842B2 JP 4498842 B2 JP4498842 B2 JP 4498842B2 JP 2004198362 A JP2004198362 A JP 2004198362A JP 2004198362 A JP2004198362 A JP 2004198362A JP 4498842 B2 JP4498842 B2 JP 4498842B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- underfill resin
- mounting substrate
- protective film
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体装置及びその製造方法に係り、特に基板上の樹脂保護膜と半導体部品との間にアンダーフィル樹脂を注入して半導体部品を基板上に実装する半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device in which an underfill resin is injected between a resin protective film on a substrate and a semiconductor component and the semiconductor component is mounted on the substrate, and a manufacturing method thereof.
配線基板に表面実装タイプの半導体部品を実装する構成とされた半導体装置では、半導体部品と配線基板との間にアンダーフィル樹脂を充填することにより半導体部品と配線基板との熱膨張差により半導体部品と配線基板との間を電気的に接続するバンプが破壊されることを防止して接続信頼性を向上させている(例えば、特許文献1参照)。 In a semiconductor device configured to mount a surface mount type semiconductor component on a wiring board, the semiconductor component is filled with an underfill resin between the semiconductor component and the wiring board due to a difference in thermal expansion between the semiconductor component and the wiring board. The connection reliability is improved by preventing the bumps electrically connecting the wiring board and the wiring board from being broken (see, for example, Patent Document 1).
ここで、図1乃至図3を参照して従来の製造方法の各工程について説明する。 Here, each process of the conventional manufacturing method is demonstrated with reference to FIG. 1 thru | or FIG.
図1(A)〜(C)に示されるように、BGA(Ball grid array)タイプの半導体装置10では、正方形状の半導体チップ14の下面に多数のバンプ(端子)12を配置しており、半導体チップ14を実装基板16の上面に載置すると共に、バンプ12を実装基板16上の電極パッド18にはんだ接合する。実装基板16の表面には、ソルダ−レジスト20が樹脂保護膜として形成されている。
As shown in FIGS. 1A to 1C, in a BGA (Ball grid array)
半導体チップ14とソルダ−レジスト20との間に形成された隙間にアンダーフィル樹脂22を充填し、ベーキングする。これにより、バンプ12の周囲は、アンダーフィル樹脂22によって補強され、半導体チップ14と実装基板16との熱膨張差によるバンプ破壊が防止される。
ところが、図2(A)(B)に示されるように、LSIチップからなる半導体チップ14の下面に配置された端子数が増加するに連れて各端子間の離間距離も小さくなり、バンプ12も小さく形成され、バンプ12間が狭ピッチ化される。この際、バンプ12高さもバンプ径の減少により低くなる。また、実装基板16を下方からみると、バンプ12が密集している端子領域αと、バンプ12が形成されていない非端子領域βとが存在する。
However, as shown in FIGS. 2A and 2B, as the number of terminals arranged on the lower surface of the
図2(C)に示されるように、バンプ12間の狭ピッチ化された半導体チップ14を実装基板16の上面に載置し、バンプ12を実装基板16上の電極パッド18にはんだ接合すると、バンプ12高さも低くなることから半導体チップ14とソルダ−レジスト20との隙間Sが狭くなる。
As shown in FIG. 2C, when the
また、図2(D)にC部を拡大して示されるように、実装基板16の表面には、配線パターン24が形成されているため、ソルダ−レジスト20の表面は、配線パターン24の形状に応じた凹凸形状となっている。そのため、図2(E)にD部を拡大して示されるように、配線パターン24の上部では、半導体チップ14とソルダ−レジスト20との隙間Sが狭くなっており、アンダーフィル樹脂22に含まれたフィラー25,26のうち粒子の小さいフィラー25が上記隙間Sを通過できるが、粒子の大きいフィラー26が上記隙間Sを通りにくくなり、アンダーフィル樹脂22を充填する際の抵抗となって充填速度が遅くなる、または充填できなくなるという問題があった。
Further, as shown in FIG. 2 (D) by enlarging part C, since the
また、半導体チップ14とソルダ−レジスト20との隙間にアンダーフィル樹脂22を充填する際、アンダーフィル樹脂22は、比較的粘性が小さく液状であるので、実装基板16の一側から注入されて他側に移動するようにして全体に充填される。
Further, when the
ここで、図3(A)〜(E)を参照して従来のアンダーフィル樹脂22(図3中、梨地模様で示す)の流れ状態について説明する。また、図3(A)〜(E)中、半導体チップ14は、透視されており、一点鎖線で示す。
Here, the flow state of the conventional underfill resin 22 (shown as a satin pattern in FIG. 3) will be described with reference to FIGS. 3A to 3E, the
図3(A)〜(E)に示されるように、アンダーフィル樹脂22の流れ速度分布は、実装基板16を上方からみると、バンプ12が密集している端子領域αでの毛管現象によりアンダーフィル樹脂22の流れ速度が速くなる。一方、バンプ12が形成されていない非端子領域βでは、相対的にアンダーフィル樹脂22の流れ速度が若干遅くなる傾向にある。
As shown in FIGS. 3A to 3E, when the
そのため、アンダーフィル樹脂22を実装基板16の一側から他側に充填される際、均一な速度で移動せず、基板中心部分の非端子領域βでアンダーフィル樹脂22の流れ速度が遅れることにより、バンプ12が密集している中心部分を囲む端子領域αにおける流れ速度が相対的に速くなり、実装基板16の他側に到着したアンダーフィル樹脂22の流れの一部が中心部分に向かって周り込むように移動する(図3(E)中、矢印で示す)ことになる。その結果、非端子領域βで遅れた流れと端子領域αから周り込む流れとの間に空洞によるボイド28が形成されてしまうという問題が生じる。
Therefore, when the
また、半導体チップ14と実装基板16との隙間の大きさ、アンダーフィル樹脂22の特性によっては端子領域αにおいて、フィラー粒子の影響からアンダーフィル樹脂22の流れが遅くなり、前述とは異なる位置にボイドが発生するという問題が生じる。
Further, depending on the size of the gap between the
そこで、本発明は上記課題を解決した半導体装置及びその製造方法を提供することを目的とする。 In view of the above, an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that solve the above problems.
本発明は上記課題を解決するため、以下のような特徴を有する。 In order to solve the above problems, the present invention has the following features.
請求項1記載の発明は、実装基板の表面に樹脂保護膜を形成する第1工程と、前記樹脂保護膜の表面を研磨して前記実装基板の配線パターンに応じて形成される前記樹脂保護膜の表面凹凸部分を除去すると共に、前記樹脂保護膜の表面に直線状に延在する複数の研磨痕を一定方向に形成する第2工程と、前記実装基板上の電極パッドに半導体部品の下面に配置されたバンプを接続する第3工程と、前記樹脂保護膜と前記半導体部品との間にアンダーフィル樹脂を充填して前記半導体部品を前記実装基板上に実装する第4工程と、を有することを特徴とする。 The invention according to claim 1 is the first step of forming a resin protective film on the surface of the mounting substrate, and the resin protective film formed according to the wiring pattern of the mounting substrate by polishing the surface of the resin protective film. A second step of forming a plurality of polishing traces extending linearly on the surface of the resin protective film in a certain direction, and an electrode pad on the mounting substrate on the lower surface of the semiconductor component A third step of connecting the arranged bumps, and a fourth step of mounting the semiconductor component on the mounting substrate by filling an underfill resin between the resin protective film and the semiconductor component. It is characterized by.
請求項2記載の発明は、前記第4工程において、前記アンダーフィル樹脂の注入方向を前記樹脂保護膜の表面に形成された複数の研磨痕の延在方向に一致させることを特徴とする。 The invention according to claim 2 is characterized in that, in the fourth step, the injection direction of the underfill resin is made to coincide with the extending direction of a plurality of polishing marks formed on the surface of the resin protective film.
請求項3記載の発明は、表面に樹脂保護膜が形成された基板の電極パッドに半導体部品の端子を接続した状態で前記樹脂保護膜と前記半導体部品との間にアンダーフィル樹脂を充填して前記半導体部品を前記基板上に実装する半導体装置において、研磨部材により前記樹脂保護膜の表面を研磨して前記樹脂保護膜の表面に直線状に延在する複数の研磨痕を一定方向に形成し、前記アンダーフィル樹脂を充填したことを特徴とする。
請求項4記載の発明は、前記アンダーフィル樹脂を前記複数の研磨痕の延在方向に沿って充填することを特徴とする。
According to a third aspect of the present invention, an underfill resin is filled between the resin protective film and the semiconductor component in a state where the terminals of the semiconductor component are connected to the electrode pads of the substrate having the resin protective film formed on the surface. In a semiconductor device in which the semiconductor component is mounted on the substrate, the surface of the resin protective film is polished by a polishing member to form a plurality of polishing marks extending in a straight direction on the surface of the resin protective film. , characterized in that it was filled with pre-Symbol underfill resin.
The invention according to claim 4 is characterized in that the underfill resin is filled along the extending direction of the plurality of polishing marks.
本発明によれば、樹脂保護膜の表面を研磨して実装基板の配線パターンに応じて形成される樹脂保護膜の表面凹凸部分を除去すると共に、樹脂保護膜の表面に直線状に延在する複数の研磨痕を一定方向に形成した後、樹脂保護膜と半導体部品との間にアンダーフィル樹脂を充填して半導体部品を実装基板上に実装するため、樹脂保護膜の表面形状が平坦化されてフィラーを含むアンダーフィル樹脂の流れをほぼ均一な速度で実装基板の一側から他側に移動させて充填することが可能になる。 According to the present invention, the surface of the resin protective film is polished to remove the uneven surface portion of the resin protective film formed according to the wiring pattern of the mounting substrate, and extends linearly to the surface of the resin protective film. After forming multiple polishing marks in a certain direction, filling the underfill resin between the resin protective film and the semiconductor component to mount the semiconductor component on the mounting substrate, the surface shape of the resin protective film is flattened Thus, the flow of the underfill resin containing the filler can be filled by moving from one side of the mounting substrate to the other side at a substantially uniform speed.
また、アンダーフィル樹脂を樹脂保護膜の表面に直線状に延在する複数の研磨痕に沿って充填することにより、実装基板の一側から他側へアンダーフィル樹脂を充填する過程で他側に到着したアンダーフィル樹脂の流れが周り込むことが抑制され、ボイドの発生を防止することが可能になる。
Further, the underfill resin by filling along a plurality of polishing streaks extending linearly in the surface of the resin protective layer, the other side in the process of filling an underfill resin from one side of the mounting substrate to the other side It is possible to prevent the arrival of the flow of the underfill resin that has arrived, and to prevent generation of voids.
以下、図面と共に本発明の一実施例について説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図4(A)〜(F)は本発明になる半導体装置の製造方法の一実施例を示す工程図である。尚、図4(A)〜(F)において、前述した図1〜図3に示す同一部分には同一符号を付す。 4A to 4F are process diagrams showing one embodiment of a method for manufacturing a semiconductor device according to the present invention. 4A to 4F, the same parts as those shown in FIGS. 1 to 3 are denoted by the same reference numerals.
図4(A)に示されるように、工程1では、実装基板16上に電極パッド18及び配線パターンを形成した後、電極パッド18を除く実装基板16上にソルダレジスト20をスクリーン印刷により形成する。あるいは、感光ソルダレジストを実装基板16上に形成して露光、現像によりレジストパターンを形成しても良い。
As shown in FIG. 4A, in step 1, after the
ソルダレジスト20は、その表面が後述する工程で研磨されるため、通常よりも若干厚く(例えば、配線パターン上の厚さ20μm〜30μm程度)形成される。
Since the surface of the solder resist 20 is polished in a process described later, the
図4(B)にA部を拡大して示されるように、実装基板16上には、配線パターン24が形成されており、配線パターン24上にもソルダレジスト20が被覆されるため、ソルダレジスト20の表面20aは、配線パターン24上が凸部20bになり、配線パターン24が存在しない領域が凹部20cになる。
As shown in FIG. 4B in which the A portion is enlarged, the
図4(C)に示されるように、工程2では、図5に示すバフ研磨機30を用いてソルダレジスト(樹脂保護膜)20の表面20aを研磨して表面凹凸部分を除去する。そのため、ソルダレジスト(樹脂保護膜)20の表面20aは、見かけ上平坦化されており、粒子の大きさが異なるフィラー25,26を有するアンダーフィル樹脂22が流れやすくなり、アンダーフィル樹脂22の充填速度が表面凹凸部分によって変化することが防止される。
As shown in FIG. 4C, in step 2, the surface unevenness portion is removed by polishing the
ここで、バフ研磨機30について図5を参照して説明する。
図5に示されるように、バフ研磨機30は、実装基板16の上面に形成されたソルダレジスト20を研磨するロール状研磨部材としての上面用バフロール32と、実装基板16の下面を研磨する下面用バフロール34とを有しており、実装基板16の上下面を同時に研磨するように構成されている。また、上面用バフロール32の下方には、実装基板16を上方に押圧する押圧用ローラ36が設けられ、下面用バフロール34の上方には、実装基板16を下方に押圧する押圧用ローラ38が設けられている。これにより、実装基板16の上下面は、モータ(図示せず)により回転駆動される上面用バフロール32及び下面用バフロール34に対して所定の荷重で押圧されることになり、荷重の大きさに応じた厚さが研磨される。
Here, the buffing
As shown in FIG. 5, the buffing
また、バフ研磨機30は、実装基板16を上面用バフロール32及び下面用バフロール34に搬送するための複数の搬送ローラ40,42が設けられている。搬送ローラ40,42は、モータ(図示せず)により実装基板16を矢印で示す搬送方向に所定の搬送速度で搬送する。
Further, the buffing
尚、バフ研磨機30では、一対の上面用バフロール32及び下面用バフロール34を設けた構成であるが、上面用バフロール32及び下面用バフロール34の配置数は2対あるいは3対とすることも可能である。従って、上面用バフロール32及び下面用バフロール34の数は、研磨されるソルダレジスト20の研磨量に応じて選択され、且つ上面用バフロール32及び下面用バフロール34の種類(砥粒の大きさ)を選択することによって実装基板16の表面20aに残される研磨痕の深さを任意の深さに設定することが可能になる。
The buffing
図4(D)にB部を拡大して示されるように、上記バフ研磨機30によるソルダレジスト20の研磨工程を行うことにより、ソルダレジスト20は表面20aの凹凸を除去されて平面に加工されると共に、ソルダレジスト20の表面20aには微細な研磨痕44が搬送方向に沿って直線状に形成される。
As shown in FIG. 4D in which the portion B is enlarged, the solder resist 20 is processed into a flat surface by removing the irregularities on the
すなわち、実装基板16は、回転する上面用バフロール32を通過することにより研磨されたソルダレジスト20の表面20aに、例えば、深さ1〜10μmの微細な複数の溝からなる直線状の研磨痕44が形成される。この微細な研磨痕44は、アンダーフィル樹脂22を充填する際にアンダーフィル樹脂22の流れ方向を規制する規制手段として機能するものである。
That is, the mounting
また、アンダーフィル樹脂22は、微細な溝からなる研磨痕44にも充填されることでソルダレジスト20の表面20aに対してより強固に接着されることになる。
Further, the
図4(E)に示されるように、工程3では、実装基板16上の電極パッド18に半導体チップ14の下面に配置されたバンプ12をはんだ接続する。
As shown in FIG. 4E, in step 3, the
図4(F)に拡大して示されるように、工程4では、研磨工程により平坦化されたソルダレジスト20の表面20aと半導体チップ14の下面との隙間Sにアンダーフィル樹脂22を充填してベーキングして半導体チップ14を実装基板16上に実装する。アンダーフィル樹脂22は、粒子の大きさが異なるフィラー25,26を有するが、上記研磨工程によりソルダレジスト20の表面20aが平坦化されているため、ソルダレジスト20の表面20aと半導体チップ14の下面との隙間Sが一定寸法に保たれており、粒子の大きいフィラー26も自由に移動することが可能になり、アンダーフィル樹脂22の流れがスムーズに行える。
As shown in an enlarged view in FIG. 4F, in step 4, an
これにより、実装基板16の側方からアンダーフィル樹脂22を上記隙間Sに注入した場合、アンダーフィル樹脂22がソルダレジスト20の表面20aの凹凸によって流れ方向が変化したり、粒子の大きいフィラー26の移動が規制されずに済み、ソルダレジスト20と半導体チップ14との間の全体にアンダーフィル樹脂22を充填することが可能になる。
Accordingly, when the
ここで、図6(A)〜(F)を参照してアンダーフィル樹脂22を充填する際のアンダーフィル樹脂22(図6中、梨地模様で示す)の流れ状態について説明する。また、図6中、半導体チップ14は、透視されており、一点鎖線で示す。
Here, the flow state of the underfill resin 22 (shown as a satin pattern in FIG. 6) when filling the
図6(A)中破線で示されるように、実装基板16上のソルダレジスト20の表面20aには、一定方向(X方向)に延在するように微細な溝からなる研磨痕44が形成されている。そして、実装基板16の右側方からソルダレジスト20の表面20aと半導体チップ14の下面との隙間Sにアンダーフィル樹脂22を注入する。尚、アンダーフィル樹脂22は、樹脂充填ノズル(図示せず)の先端吐出口よりソルダレジスト20上に吐出され、半導体チップ14の右側に沿うように充填される。
As shown by a broken line in FIG. 6A, a polishing
このように、ソルダレジスト20上に盛り付けられたアンダーフィル樹脂22は、図6(B)に示されるように、ソルダレジスト20の表面20aと半導体チップ14の下面との隙間Sに流入する。また、アンダーフィル樹脂22は、粘性の低い液状であり、且つソルダレジスト20の表面20aが研磨工程により凹凸の無い平面に形成されているので、隙間Sを移動しやすく、特に図6(B)中矢印で示すように多数のバンプ12が密集された端子領域αでの流速(充填速度)が毛管現象により非端子領域βよりも速くなる。
Thus, the
図6(C)に示されるように、アンダーフィル樹脂22は、多数のバンプ12が密集された端子領域αを積極的に進行するのに対し、非端子領域βでの移動が遅れる。
As shown in FIG. 6C, the
図6(D)に示されるように、アンダーフィル樹脂22が非端子領域βに充填される頃には、端子領域αをX方向に進行したアンダーフィル樹脂22が半導体チップ14の他側に到達している。しかしながら、アンダーフィル樹脂22は、ソルダレジスト20の表面20aに形成された微小な研磨痕44の延在方向に移動するため、半導体チップ14の他側に到達したアンダーフィル樹脂22は、研磨痕44によって中心側に向うY方向への流れが抑制される。
As shown in FIG. 6D, when the
図6(E)に示されるように、端子領域αをX方向に進行したアンダーフィル樹脂22が研磨痕44によってY方向への流れが抑制されている間に、非端子領域βをX方向に進行したアンダーフィル樹脂22が半導体チップ14の他側付近まで進行する。
As shown in FIG. 6E, while the
図6(F)に示されるように、最終的には、非端子領域βをX方向に進行したアンダーフィル樹脂22が半導体チップ14の他側に到達した時点で、ソルダレジスト20と半導体チップ14との隙間全体にアンダーフィル樹脂22の充填が完了する。
As shown in FIG. 6F, finally, when the
このように、ソルダレジスト20の表面20aに形成された微小な研磨痕44がアンダーフィル樹脂22の流れ方向を一方向(X方向)に規制することにより非端子領域βをX方向に進行したアンダーフィル樹脂22の流速が遅くなっても端子領域αを進行したアンダーフィル樹脂22がY方向に周り込むことが抑制され、ボイドの発生が防止されるため、アンダーフィル樹脂充填工程の信頼性を高めることが可能になる。
As described above, the minute polishing marks 44 formed on the
12 バンプ
14 半導体チップ
16 実装基板
18 電極パッド
20 ソルダ−レジスト
22 アンダーフィル樹脂
24 配線パターン
25,26 フィラー
30 バフ研磨機
32 上面用バフロール
34 下面用バフロール
36,38 押圧用ローラ
40,42 搬送ローラ
44 研磨痕
12
Claims (4)
前記樹脂保護膜の表面を研磨して前記実装基板の配線パターンに応じて形成される前記樹脂保護膜の表面凹凸部分を除去すると共に、前記樹脂保護膜の表面に直線状に延在する複数の研磨痕を一定方向に形成する第2工程と、
前記実装基板上の電極パッドに半導体部品の下面に配置されたバンプを接続する第3工程と、
前記樹脂保護膜と前記半導体部品との間にアンダーフィル樹脂を充填して前記半導体部品を前記実装基板上に実装する第4工程と、
を有することを特徴とする半導体装置の製造方法。 A first step of forming a resin protective film on the surface of the mounting substrate;
The surface of the resin protective film is polished to remove surface irregularities of the resin protective film formed according to the wiring pattern of the mounting substrate, and a plurality of linearly extending surfaces of the resin protective film are formed. A second step of forming polishing marks in a certain direction ;
A third step of connecting a bump disposed on the lower surface of the semiconductor component to the electrode pad on the mounting substrate;
A fourth step of mounting an underfill resin between the resin protective film and the semiconductor component and mounting the semiconductor component on the mounting substrate;
A method for manufacturing a semiconductor device, comprising:
研磨部材により前記樹脂保護膜の表面を研磨して前記樹脂保護膜の表面に直線状に延在する複数の研磨痕を一定方向に形成し、前記アンダーフィル樹脂を充填したことを特徴とする半導体装置。 An underfill resin is filled between the resin protective film and the semiconductor component with the terminal of the semiconductor component connected to the electrode pad of the substrate having the resin protective film formed on the surface, and the semiconductor component is placed on the substrate. In the semiconductor device to be mounted,
A plurality of polishing streaks extending linearly in the surface of the resin protective layer of the resin protective layer by polishing the surface of the polishing member is formed in a predetermined direction, characterized by being filled with pre-Symbol underfill resin Semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004198362A JP4498842B2 (en) | 2004-07-05 | 2004-07-05 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004198362A JP4498842B2 (en) | 2004-07-05 | 2004-07-05 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006019651A JP2006019651A (en) | 2006-01-19 |
JP4498842B2 true JP4498842B2 (en) | 2010-07-07 |
Family
ID=35793601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004198362A Expired - Fee Related JP4498842B2 (en) | 2004-07-05 | 2004-07-05 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4498842B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4835264B2 (en) * | 2006-05-26 | 2011-12-14 | 株式会社村田製作所 | Component built-in circuit module board |
JP2009099597A (en) | 2007-10-12 | 2009-05-07 | Nec Electronics Corp | Semiconductor device and its manufacturing method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000298352A (en) * | 1999-04-14 | 2000-10-24 | Jsr Corp | Material for electronic parts and method for using same |
JP2002026198A (en) * | 2000-07-04 | 2002-01-25 | Nec Corp | Semiconductor device and manufacturing method therefor |
JP2003133711A (en) * | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | Printed-wiring board and manufacturing method thereof, and packaging method of electronic component |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3274314B2 (en) * | 1995-06-08 | 2002-04-15 | 東芝マイクロエレクトロニクス株式会社 | Resin-sealed semiconductor device and method of manufacturing the same |
-
2004
- 2004-07-05 JP JP2004198362A patent/JP4498842B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000298352A (en) * | 1999-04-14 | 2000-10-24 | Jsr Corp | Material for electronic parts and method for using same |
JP2002026198A (en) * | 2000-07-04 | 2002-01-25 | Nec Corp | Semiconductor device and manufacturing method therefor |
JP2003133711A (en) * | 2001-10-23 | 2003-05-09 | Matsushita Electric Ind Co Ltd | Printed-wiring board and manufacturing method thereof, and packaging method of electronic component |
Also Published As
Publication number | Publication date |
---|---|
JP2006019651A (en) | 2006-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4393538B2 (en) | Magnetic solder ball arrangement apparatus and arrangement method | |
KR101016588B1 (en) | Semiconductor device and manufacturing method thereof | |
US6109507A (en) | Method of forming solder bumps and method of forming preformed solder bumps | |
JP5753544B2 (en) | Direct IMS (injection molding solder) without using a mask to form solder bumps on the substrate | |
JP4243487B2 (en) | Apparatus and method for accurately sealing flip chip interconnects | |
US20070054506A1 (en) | Grooved substrates for uniform underfilling solder ball assembled electronic devices | |
US9666450B2 (en) | Substrate and assembly thereof with dielectric removal for increased post height | |
JP2007251070A (en) | Semiconductor device and method of manufacturing same | |
JP4536603B2 (en) | Manufacturing method of semiconductor device, mounting substrate for semiconductor device, and semiconductor device | |
TWI427710B (en) | Disposing underfill in an integrated circuit structure | |
US6484927B1 (en) | Method and apparatus for balling and assembling ball grid array and chip scale array packages | |
JP4498842B2 (en) | Semiconductor device and manufacturing method thereof | |
JP7189672B2 (en) | Semiconductor device and its manufacturing method | |
JP2006128662A (en) | Semiconductor and its mounting body | |
KR101128645B1 (en) | Mask frame apparatus for solder ball mounting | |
WO2018150809A1 (en) | Semiconductor device, chip-like semiconductor element, electronic device equipped with semiconductor device, and semiconductor device manufacturing method | |
JP3904326B2 (en) | Electronic device having bumps formed thereon and method of manufacturing the electronic device | |
KR20120032764A (en) | Substrate for flip chip package and method of manufacturing flip chip package using the same | |
JP5400116B2 (en) | Flip chip carrier and semiconductor mounting method using the same | |
CN102593018B (en) | Wafer-level semiconductor chip packaging method and semiconductor chip package | |
JP4366611B2 (en) | Manufacturing method of semiconductor device | |
KR20160140174A (en) | Electrical apparatus having electrical pattern capable of preventing solder bridge | |
JP5970567B2 (en) | Conductive package structure and manufacturing method thereof | |
JP2006108182A (en) | Semiconductor device, its mounter and its manufacturing method | |
KR100900681B1 (en) | How to form solder bumps |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4498842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |