JP4490041B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP4490041B2 JP4490041B2 JP2002580403A JP2002580403A JP4490041B2 JP 4490041 B2 JP4490041 B2 JP 4490041B2 JP 2002580403 A JP2002580403 A JP 2002580403A JP 2002580403 A JP2002580403 A JP 2002580403A JP 4490041 B2 JP4490041 B2 JP 4490041B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- substrate
- relay
- wiring
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
- H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Inverter Devices (AREA)
- Wire Bonding (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
【０００２】
本発明は電力用半導体装置に関し、特に複数の電力用半導体素子を内蔵する電力用半導体装置に関するものである。
【０００３】
【従来の技術】
図１７および図１８に、従来の電力用半導体装置の一例として、電力用半導体装置７０の平面構成および断面構成を示す。なお、図１８は図１７におけるＸ−Ｘ線での断面図である。
【０００４】
図１７および図１８において、金属等の熱伝導性の良好な材質で形成された平面視形状が矩形の底面基板１２の主面上に、２枚の絶縁基板３が間を開けて並列に配設され、それぞれの絶縁基板３上にはＩＧＢＴ（Insulated Gate Bipolar Transistor）素子１およびダイオード素子２が１個ずつ組になって３組配設されている。
【０００５】
また、底面基板１２の主面上には、２つの絶縁基板３に挟まれる領域に、主コレクタ電極端子４および主エミッタ電極端子５が配設され、主コレクタ電極４および主エミッタ電極端子５を囲むようにＣ字形の制御エミッタ中継端子板３９が配設されている。なお、主コレクタ電極端子４および主エミッタ電極端子５は、主コレクタ基板４１および主エミッタ基板５１を介して底面基板１２上に配設されている。
【０００６】
また、絶縁基板３の配列方向の底面基板１２の両端部には、絶縁基板３に沿ってゲート中継端子板３６が配設されている。そして、各ＩＧＢＴ素子１のゲート電極は、ワイヤ配線ＷＲを介して最寄りのゲート中継端子板３６に電気的に接続され、また、ダイオード素子２のアノードはワイヤ配線ＷＲを介して最寄りの制御エミッタ中継端子板３９に電気的に接続されている。なお、各ＩＧＢＴ素子１の制御エミッタ電極は、組を構成するダイオード素子２のアノードにワイヤ配線ＷＲを介して電気的に接続される構成となっている。
【０００７】
ここで、図１９にＩＧＢＴ素子１およびダイオード素子２の接続関係を示す。図１９に示すように、６個のＩＧＢＴ素子１が並列に接続され、ダイオード素子２は、フリーホイールダイオードとして機能するように、ＩＧＢＴ素子１に対して順電流が還流する向きに１対１で並列に接続されている。そして、ＩＧＢＴ素子１のゲート電極は、ゲート導出端子６６に共通に接続され、また、制御エミッタ電極（エミッタ電極と同義）は制御エミッタ導出端子６９に共通に接続されるとともに、主エミッタ電極端子５にも接続されている。
【０００８】
制御エミッタ導出端子６９はＩＧＢＴ素子１の駆動に際して使用され、制御エミッタ導出端子６９とゲート導出端子６６との間にゲート−エミッタ間電圧（例えば１５Ｖ程度）を印加することでＩＧＢＴ素子１を駆動することができる。
【０００９】
図１７および図１８において、２つのゲート中継端子板３６は、底面基板１２の主面に平行に延在する配線バー４６を介してゲート導出端子６６に電気的に共通に接続され、制御エミッタ中継端子板３９は、底面基板１２の主面に平行に延在する配線バー４９を介して制御エミッタ導出端子６９に接続されている。
【００１０】
ゲート導出端子６６は図１７に向かって左側のゲート中継端子板３６上から垂直に延在し、配線バー４６がゲート導出端子６６に接続される構成となっている。
【００１１】
また、制御エミッタ導出端子６９もゲート導出端子６６に平行して存在し、図１７に向かって左側のゲート中継端子板３６上から垂直に延在するが、ゲート導出端子６６がゲート中継端子板３６に電気的に接続されるのに対し、制御エミッタ導出端子６９はゲート中継端子板３６とは接触しない構成となっている。
【００１２】
そして、底面基板１２を囲むように矩形の箱状の樹脂ケース１１が配設され、底面基板１２と樹脂ケース１１とで規定される空間内には樹脂材が封入される構成となっている。
【００１３】
なお、ゲート導出端子６６、制御エミッタ導出端子６９、主コレクタ電極端子４および主エミッタ電極端子５は垂直方向に延在し、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。
【００１４】
また、図１７および図１８においては、エミッタ電極と主エミッタ電極端子５とを電気的に接続する手段および、ＩＧＢＴ素子１のコレクタ電極と主コレクタ電極端子４とを電気的に接続する手段は、本発明との関連が薄いので便宜的に省略している。
【００１５】
図２０および図２１に、従来の電力用半導体装置の一例として、電力用半導体装置８０の平面構成および断面構成を示す。
【００１６】
電力用半導体装置８０の基本的な構成は、図１７および図１８を用いて説明した電力用半導体装置７０と同様であり、同一の構成については同一の符号を付し、重複する説明は省略する。なお、図２１は図２０におけるＹ−Ｙ線での断面図である。
【００１７】
図２０および図２１において、底面基板１２の上部をほぼ全域に渡って覆うように、矩形の制御基板ＣＢが配設されている。そして、ゲート中継端子板３６および制御エミッタ中継端子板３９は、制御基板ＣＢの方向に垂直に延在するゲート中継端子８８および制御エミッタ中継端子７７を介して、制御基板ＣＢに電気的に接続される構成となっている。
【００１８】
制御基板ＣＢは、ＩＧＢＴ素子１およびダイオード素子２の動作制御を行う制御回路や素子を有しており、制御回路を内蔵することで電力用半導体装置８０はＩＰＭ（Intelligent Power Module）となる。
【００１９】
そして、主コレクタ電極端子４および主エミッタ電極端子５は、それぞれ底面基板１２の主面に平行に延在する配線バー４２および５２を介して主コレクタ導出端子４３および主エミッタ導出端子５３に接続されている。
【００２０】
主コレクタ導出端子４３および主エミッタ導出端子５３は、図２０に向かって左側のゲート中継端子板３６上から垂直に延在し、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。また、制御基板ＣＢの上主面には複数の導出端子ＯＴが配設され、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。これらの導出端子ＯＴはゲート導出端子や制御エミッタ導出端子となる。
【００２１】
図２２および図２３に、従来の電力用半導体装置の一例として、電力用半導体装置９０の平面構成および断面構成を示す。なお、図２３は図２２におけるＣ−Ｃ線での断面図である。
【００２２】
図２２および図２３において、平面視形状が矩形の底面基板１２のほぼ中央部に配設された１枚の絶縁基板３上に、ＩＧＢＴ素子１およびダイオード素子２が１個ずつ組になって３組配設されている。
【００２３】
また、絶縁基板３のＩＧＢＴ素子１が配列された側に隣接して制御基板ＣＢが配設され、当該制御基板ＣＢには各ＩＧＢＴ素子１のゲート電極がワイヤ配線ＷＲを介して電気的に接続される構成となっている。
【００２４】
一方、絶縁基板３のダイオード素子２が配列された側には、平面視形状がＬ字型の制御エミッタ中継端子板３９Ａの一辺が隣接するように配設され、各ダイオード素子２のアノードがワイヤ配線ＷＲを介して制御エミッタ中継端子板３９Ａに電気的に接続される構成となっている。なお、各ＩＧＢＴ素子１の制御エミッタ電極は、組を構成するダイオード素子２のアノードにワイヤ配線ＷＲを介して電気的に接続される構成となっている。
【００２５】
エミッタ中継端子板３９Ａの他の一辺は、絶縁基板３および制御基板ＣＢに平行して延在し、制御基板ＣＢにワイヤ配線ＷＲを介して電気的に接続される構成となっている。また、制御基板ＣＢの主面からは、垂直方向に導出端子ＯＴが延在しており、当該導出端子ＯＴを介して制御基板ＣＢに外部から所定の制御信号が与えられたり、制御基板ＣＢから外部に対して所定の信号が出力される構成となっている。
【００２６】
主コレクタ電極端子４および主エミッタ電極端子５は、制御基板ＣＢが配設された側とは反対の端縁部に配設されている。主コレクタ電極４端子および主エミッタ電極端子５は垂直方向に延在し、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。
【００２７】
以上説明したように、従来の電力用半導体装置７０〜９０においては、ＩＧＢＴ素子１の各ゲート電極とゲート中継端子板３６とを電気的に接続するワイヤ配線ＷＲの長さが等しくなるように、ＩＧＢＴ素子１に隣接してゲート中継端子板３６を配設したり、ダイオード素子２の各アノードとエミッタ中継端子板３９あるいは３９Ａとを電気的に接続するワイヤ配線ＷＲの長さが等しくなるように、ダイオード素子２に隣接してエミッタ中継端子板３９あるいは３９Ａを配設している。これにより、ワイヤ配線ＷＲの長さの差異に起因するインピーダンスの差異を低減し、各ＩＧＢＴ素子１に流れる主電流にアンバランスが発生することを防止するようにしていたが、それぞれ、以下のような問題点を有していた。
【００２８】
すなわち、電力用半導体装置７０においては、底面基板１２の両端部のゲート中継端子板３６間を電気的に接続するために配線バー４６が必要であり、また、エミッタ中継端子板３９を制御エミッタ導出端子６９に接続するためには、配線バー４９が必要であった。配線バー４６および４９を配設するために、ＩＧＢＴ素子１やダイオード素子２のレイアウトに制限が加えられたり、また、配線バー４６および４９を配設するための工程が必要であったり、部品点数が増えるなど、製造コストが増加する要因も有していた。
【００２９】
また、ＩＰＭである電力用半導体装置８０においては、制御基板ＣＢが底面基板１２の上方全体を覆うように配設されているので、主回路端子である主コレクタ電極端子４および主エミッタ電極端子５は、それぞれ底面基板１２の主面に平行に延在する配線バー４２および５２を介して、底面基板１２の端縁部の主コレクタ導出端子４３および主エミッタ導出端子５３に接続される構成を採ることになり、外部との電気的な接続が容易でないばかりでなく、主回路の配線が長くなりインダクタンスが増加し、サージ電圧の増加など、半導体装置の性能面での影響を与える可能性があった。
【００３０】
同様にＩＰＭである電力用半導体装置９０においては、制御基板ＣＢが底面基板１２上に配設されているので、主コレクタ電極端子４および主エミッタ電極端子５の外部との電気的な接続が容易となるが、制御基板ＣＢを配設する分だけＩＧＢＴ素子１やダイオード素子２を配設する面積が制限され、電力用半導体素子の搭載個数や配置レイアウトが制限されることになる。
【００３１】
【発明が解決しようとする課題】
本発明は上記のような問題点を解消するためになされたもので、ワイヤ配線の長さの差異に起因するインピーダンスの差異を低減できるとともに、主回路端子と外部との電気的な接続が容易で、電力用半導体素子の搭載個数や配置レイアウトの制限を受けにくい電力用半導体装置を提供することを目的とする。
【００３２】
【課題を解決するための手段】
本発明に係る電力用半導体装置の第１の態様は、底面基板と、所定の回路パターンを有し、前記底面基板上に配設される少なくとも１つの絶縁基板と、前記少なくとも１つの絶縁基板上に設けられた複数の電力用スイッチング素子と、前記複数の電力用スイッチング素子のそれぞれのゲート電極に電気的に共通に接続されるゲート配線パターンを少なくとも有する基板とを備え、前記基板は、前記底面基板の上方に部分的に配設され、前記ゲート配線パターンは、前記複数の電力用スイッチング素子のそれぞれの前記ゲート電極と、均等な電気的接続長さを有する接続手段で接続され、前記接続手段は、前記底面基板上に配設され、前記ゲート電極と前記ゲート配線パターンとの電気的な接続の中継点となる２つの中継基板と、前記ゲート配線パターンと前記２つの中継基板とを電気的に接続するゲート中継手段と、前記２つの中継基板と前記複数の電力用スイッチング素子のそれぞれの前記ゲート電極とを均等な長さで接続するワイヤ配線と、を有し、前記ゲート中継手段は、前記２つの中継基板上にそれぞれ垂直方向に延在するように配設され、前記ゲート配線パターンと直結される柱状のゲート中継端子であって、前記複数の電力用スイッチング素子の主電流が流れる少なくとも１対の主電極板をさらに備え、前記少なくとも１つの絶縁基板は、２つの絶縁基板であって、前記少なくとも１対の主電極板の配設領域の両側に配設され、前記複数の電力用スイッチング素子は、前記２つの絶縁基板上に等分に１列に配設され、前記２つの中継基板は、前記２つの絶縁基板に１対１で対応して近接し、前記電力用スイッチング素子の配列に沿うように配設され、前記基板は、その開口部に前記少なくとも１対の主電極板の導出経路を含む矩形環状の平面視形状を有する。
【００４１】
【発明の実施の形態】
Ａ．実施の形態１．
Ａ−１．装置構成．
本発明に係る電力用半導体装置の実施の形態１として、図１および図２に電力用半導体装置１００の平面構成および断面構成を示す。なお、図２は図１におけるＡ−Ａ線での断面図である。
【００４２】
図１および図２において、金属等の熱伝導性の良好な材質で形成された平面視形状が矩形の底面基板１２上に、２枚の絶縁基板３が間を開けて並列に配設されている。それぞれの絶縁基板３上にはＩＧＢＴ素子１およびダイオード素子２が１個ずつ組になって３組配設されている。６個のＩＧＢＴ素子１は、電気的に並列に接続されて１つの主回路を構成し、各ダイオード素子２は、ＩＧＢＴ素子１に対して順電流が還流する向きに１対１で並列に接続されている。
【００４３】
また、底面基板１２上には、２つの絶縁基板３に挟まれる領域に、垂直方向に延在する主コレクタ電極端子４および主エミッタ電極端子５が配設されている。
【００４４】
なお、主コレクタ電極端子４および主エミッタ電極端子５は、主コレクタ基板４１および主エミッタ基板５１を介して底面基板１２上に配設されている。また、主コレクタ電極端子４および主エミッタ電極端子５は単純な四角柱として示されているが、これは、主コレクタ電極端子４および主エミッタ電極端子５の形状が本発明とは関係が薄いので、便宜的に示しているためであり、実際には応力を緩和するような曲率を有した形状や、インダクタを低減するような形状を採る。
【００４５】
また、絶縁基板３の配列方向の底面基板１２の両端部には、絶縁基板３に沿って中継端子板６が配設されている。そして、底面基板１２上においては、中継端子板６が配設された側の端縁部にＩＧＢＴ素子１が中継端子板６に沿って１列に配設されている。
【００４６】
中継端子板６は、例えば絶縁基板等の基板の主面上に、電気的に絶縁された制御エミッタパッド７１およびゲートパッド８１を有している。制御エミッタパッド７１は、ＩＧＢＴ素子１の制御エミッタ電極（エミッタ電極と同義）とワイヤ配線ＷＲ（アルミニウムワイヤ）により電気的に接続され、ゲートパッド８１はＩＧＢＴ素子１のゲート電極とワイヤ配線ＷＲにより電気的に接続される。
【００４７】
なお、制御エミッタパッド７１およびゲートパッド８１は、各ＩＧＢＴ素子１の制御エミッタ電極およびゲート電極に対応して設けられており、各ＩＧＢＴ素子１の制御エミッタ電極およびゲート電極との距離は等距離となっている。従って、制御エミッタパッド７１およびゲートパッド８１は均等な長さのワイヤ配線ＷＲを介して、制御エミッタ電極およびゲート電極と電気的に接続される。
【００４８】
また、各制御エミッタパッド７１およびゲートパッド８１には、垂直方向に延在する制御エミッタ中継端子７およびゲート中継端子８がそれぞれ接続される構成となっている。なお、制御エミッタ中継端子７と制御エミッタパッド７１との接続、およびゲート中継端子８とゲートパッド８１との接続は、例えば半田付けにより行う。
【００４９】
また、各ＩＧＢＴ素子１のエミッタ電極は、組を構成するダイオード素子２のアノードにワイヤ配線ＷＲを介して電気的に接続される構成となっている。
【００５０】
なお、図１および図２においては、各ＩＧＢＴ素子１のエミッタ電極と主エミッタ電極端子５とを電気的に接続する手段および、ＩＧＢＴ素子１のコレクタ電極と主コレクタ電極端子４とを電気的に接続する手段は、本発明との関連が薄いので便宜的に省略している。
【００５１】
そして、底面基板１２を囲むように矩形の樹脂ケース１１が配設され、底面基板１２と樹脂ケース１１とで規定される空間内には樹脂材が封入される構成となっている。なお、樹脂の図示は省略している。
【００５２】
図１および図２において、底面基板１２の上部には、矩形環状の配線基板１０が配設されている。配線基板１０は底面基板１２の端縁部上方を覆うように配設され、底面基板１２の中央部は開口部となっており、主コレクタ電極端子４および主エミッタ電極端子５は、当該開口部を通過して、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。なお、図１においては便宜的に配線基板１０を部分的に省略して示している。
【００５３】
一方、２つの中継端子板６の上部は配線基板１０によって覆われているが、制御エミッタパッド７１およびゲートパッド８１から延在する制御エミッタ中継端子７およびゲート中継端子８は、配線基板１０内に配設された各種配線パターンに電気的に接続される構成となっている。そして、配線基板１０の上主面からは制御エミッタ導出端子１７およびゲート導出端子１８が垂直方向に延在し、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。
【００５４】
ここで、図３を用いて配線基板１０の構成の一例について説明する。図３に示す配線基板１０は多層基板で構成されており、最も底面基板１２に近い層には制御エミッタ配線パターン２７が配設され、その上部の層にはゲート配線パターン２８が配設されている。なお、図３においては配線パターンのみを示し、その土台となる絶縁層等は省略している。
【００５５】
図３において、制御エミッタ配線パターン２７には制御エミッタ中継端子７が接続される構成となっている。また、制御エミッタ配線パターン２７には開口部ＯＰ１が設けられており、当該開口部ＯＰ１を通過してゲート中継端子８がゲート配線パターン２８に接続される構成となっている。
【００５６】
また、ゲート配線パターン２８には、ゲート中継端子８とは反対方向に延在するゲート導出端子１８が接続され、制御エミッタ配線パターン２７にはゲート配線パターン２８に設けられた開口部ＯＰ２を通して、制御エミッタ中継端子７とは反対方向に延在する制御エミッタ導出端子１７が接続されている。
【００５７】
なお、制御エミッタ配線パターン２７と制御エミッタ中継端子７との接続、ゲート中継端子８とゲート配線パターン２８との接続、制御エミッタ配線パターン２７と制御エミッタ導出端子１７との接続、およびゲート配線パターン２８とゲート導出端子１８との接続は、例えば半田付けにより行えば良い。
【００５８】
ここで、制御エミッタ配線パターン２７およびゲート配線パターン２８は、その厚みは薄いが、配線基板１０の幅と同等の幅で広い面積を有するように形成されており、導通径に反比例して減少するインピーダンスの低減に適した構成となっている。
【００５９】
なお、制御エミッタ配線パターン２７およびゲート配線パターン２８は、配線基板１０の平面視形状に合わせて、矩形環状としても良いが、主コレクタ電極端子４および主エミッタ電極端子５を囲むような環状の配線パターンとした場合、主コレクタ電極端子４および主エミッタ電極端子５を通して流れる主回路電流の影響を受けて、環状に誘導電流が流れ、ゲート特性が変動する可能性もあるので、これを防止するために、制御エミッタ配線パターン２７およびゲート配線パターン２８は環状にせず、途中を切断した構成とすることが望ましい。
【００６０】
また、図３においては、制御エミッタ配線パターン２７に開口部ＯＰ１を設けてゲート中継端子８が通過できる構成とし、ゲート配線パターン２８に開口部ＯＰ２設けて制御エミッタ導出端子１７が通過できる構成としたが、開口部ではなく切り欠き部としても良く、また、制御エミッタ配線パターン２７とゲート配線パターン２８との上下関係を反対にしても良い。また、多層ではなく、１枚の基板の上下主面にゲート配線パターン２８あるいは制御エミッタ配線パターン２７をそれぞれ設けるようにしても良いし、同一面上に２つの配線パターンを設けることも可能である。
【００６１】
Ａ−２．作用効果．
以上説明したように電力用半導体装置１００においては、底面基板１２の上部に、主コレクタ電極端子４および主エミッタ電極端子５の導出経路が開口部となった矩形環状の配線基板１０を配設し、配線基板１０に設けた制御エミッタ配線パターン２７およびゲート配線パターン２８に、制御エミッタ中継端子７およびゲート中継端子８を電気的に接続している。そして、各ＩＧＢＴ素子１の制御エミッタ電極およびゲート電極が均等な長さのワイヤ配線ＷＲにより、制御エミッタパッド７１およびゲートパッド８１に接続されるので、ワイヤ配線の長さの差異に起因するインピーダンスの差異を低減できるとともに、制御エミッタ配線パターン２７およびゲート配線パターン２８は、配線基板１０と同等の面積を有するように形成でき、配線インピーダンスを低減した電力用半導体装置を得ることができる。
【００６２】
また、矩形環状の配線基板１０を用いることで、主回路端子を最短距離で外部に導出する経路が阻害されず、外部との電気的な接続を最短距離で容易に行うことができ、主回路の配線が長くなりインダクタンスが増加し、サージ電圧の増加など、性能面での影響を受けることが防止できる。
【００６３】
また、配線基板１０は底面基板１２の上部に配設されるので、電力用半導体素子の配設のために底面基板１２を有効に使用でき、電力用半導体素子の搭載個数や配置レイアウトの制限を受けにくい電力用半導体装置を得ることができるとともに、主回路に流れる電流に起因するゲート電圧の変動や発振を低減できる。
【００６４】
Ａ−３．変形例１．
図１および図２を用いて説明した電力用半導体装置１００においては、矩形環状の配線基板１０を用いる構成を示したが、先に説明したように、主回路電流の影響を受けて環状に誘導電流が流れることを防止するために、図４および図５に示す電力用半導体装置２００のような構成としても良い。
【００６５】
図４および図５に電力用半導体装置２００の平面構成および断面構成を示す。なお、図５は図４におけるＢ−Ｂ線での断面図である。
【００６６】
図４に示すように、底面基板１２の上部には、平面視形状が略Ｃ字形の配線基板２０が配設されている。配線基板２０は、２つの中継端子板６の上部および、底面基板１２の一方の長辺側の端縁部上方を覆うように配設されている。そして、底面基板１２の中央部は開口部となっており、主コレクタ電極端子４および主エミッタ電極端子５は、当該開口部を通過して、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。なお、図４においては便宜的に配線基板２０を部分的に省略して示している。
【００６７】
その他、図１および図２に示す電力用半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００６８】
このように、平面視形状が略Ｃ字形の配線基板２０を用いることで、配線基板１０に設ける制御エミッタ配線パターン２７およびゲート配線パターン２８が、主コレクタ電極端子４および主エミッタ電極端子５を囲むような環状の配線パターンにならず、主回路電流の影響を受けて環状に誘導電流が流れることを防止でき、ゲート特性が変動することを防止できる。
【００６９】
また、配線基板２０においては、底面基板１２の一方の長辺側の端縁部上方を覆う構成が不要なので、矩形環状の配線基板１０に比べて面積的に小さくでき、装置全体の小型化も可能である。
【００７０】
Ａ−４．変形例２．
図１および図２を用いて説明した電力用半導体装置１００においては、６個のＩＧＢＴ素子１が電気的に並列に接続されて１つの主回路を形成する構成を示したが、図６および図７に示す電力用半導体装置３００のように、底面基板１２上には複数の主回路を配設しても良いことは言うまでもない。
【００７１】
図６および図７に電力用半導体装置３００の平面構成および断面構成を示す。なお、図７は図６におけるＣ−Ｃ線での断面図である。
【００７２】
図６において、底面基板１２上に、２枚の絶縁基板３が間を開けて平行に配設され、それぞれの絶縁基板３上にはＩＧＢＴ素子１およびダイオード素子２が１個ずつ組になって３組配設されていることは電力用半導体装置１００と同様であるが、図７に向かって左側の絶縁基板３上の３個のＩＧＢＴ素子１と、向かって右側の絶縁基板３上の３個のＩＧＢＴ素子１とは電気的に独立しており、それぞれ３個のＩＧＢＴ素子１が電気的に並列に接続されて１つの主回路を構成している。なお、図６においては便宜的に配線基板３０を部分的に省略して示している。
【００７３】
従って、２つの絶縁基板３に挟まれる領域には、垂直方向に延在する主コレクタ電極端子４および主エミッタ電極端子５の組が２組配設されており、一方の組が図７に向かって左側の絶縁基板３上の３個のＩＧＢＴ素子１に電気的に接続され、他方の組が図７に向かって右側の絶縁基板３上の３個のＩＧＢＴ素子１に電気的に接続されている。
【００７４】
そして、２つの中継端子板６の上部をそれぞれ覆うように、平面視形状が矩形の２つの配線基板３０が配設されている。配線基板３０は、基本的には、図３を用いて説明した配線基板１０と同様の構造であるが、中継端子板６の上部とその近傍のみを覆うような大きさであり、対応する主回路の制御エミッタ導出端子１７およびゲート導出端子１８を有している。
【００７５】
このように、制御基板を分割することで、複数の主回路を有した構成にも対応できる。
【００７６】
なお、電力用半導体装置３００の構成において、２つの主回路を１つの主回路として使用する場合には、図８に示す電力用半導体装置４００のような構成を採るようにすれば良い。
【００７７】
すなわち、図８に示す電力用半導体装置４００においては、配線基板３０の代わりに配線基板４０を備えている点が以外は電力用半導体装置３００と同様の構成を有している。
【００７８】
配線基板４０は、図６に示す２つの配線基板３０を長辺の中央部で接続した構成を有し、平面視形状が略Ｈ字形をなしている。そして、制御エミッタ配線パターン２７およびゲート配線パターン２８も略Ｈ字形をなし、左右合わせて６個のＩＧＢＴ素子１の制御エミッタ電極およびゲート電極は、それぞれ制御エミッタ導出端子１７およびゲート導出端子１８に電気的に共通に接続されることになる。
【００７９】
なお、２組の主コレクタ電極端子４および主エミッタ電極端子５は、電気的に独立しているが、外部において主コレクタ電極端子４どうし、主エミッタ電極端子５どうしを接続することで、６個のＩＧＢＴ素子１を並列に接続することができる。
【００８０】
このように、制御基板を変更することで複数の主回路を有する装置を、１つの主回路を有する装置に容易に転用することができる。
【００８１】
また、図８に示す電力用半導体装置４００は、図１に示す電力用半導体装置１００と同様に６個のＩＧＢＴ素子１を並列に接続した構成となるが、配線基板４０においては、底面基板１２の長辺側の端縁部上方を覆う構成が不要なので、矩形環状の配線基板１０に比べて面積的に小さくでき、装置全体の小型化も可能である。
【００８２】
Ａ−５．変形例３．
図３を用いて説明した配線基板１０の構成においては、制御エミッタ配線パターン２７と制御エミッタ中継端子７との接続、ゲート中継端子８とゲート配線パターン２８との接続、制御エミッタ配線パターン２７と制御エミッタ導出端子１７との接続、およびゲート配線パターン２８とゲート導出端子１８との接続を半田付けにより行うことを示したが、これらの接続は、ネジ止めにより行っても良い。
【００８３】
図９に、制御エミッタ配線パターン２７と制御エミッタ中継端子７との接続、およびゲート中継端子８とゲート配線パターン２８との接続をネジ止めにより行う構成を示す。
【００８４】
図９は、配線基板１０と、制御エミッタ中継端子７およびゲート中継端子８との接続部を示す断面図である。図９に示すように、制御エミッタ中継端子７の先端部が制御エミッタ配線パターン２７に接触し、制御エミッタ中継端子７の先端部に、配線基板１０の上主面側から挿入されたネジＳＷが係合し、ネジＳＷの頭部と制御エミッタ中継端子７の先端部とで配線基板１０を挟み込むことで制御エミッタ中継端子７が固定される。なお、各配線パターンは絶縁層ＩＳを土台として形成されている。
【００８５】
また、ゲート中継端子８の先端部がゲート配線パターン２８に接触しており、ゲート中継端子８の先端部に、配線基板１０の上主面側から挿入されたネジＳＷが係合し、ネジＳＷの頭部とゲート中継端子７の先端部とで配線基板１０を挟み込むことでゲート中継端子７が固定される。
【００８６】
なお、ネジ止めによる接合は、配線基板１０に限定されるものではなく、図４に示す配線基板２０、図６に示す配線基板３０および図８に示す配線基板４０において実施しても良いことは言うまでもない。
【００８７】
半田付けによる接合においては、半田部分の疲労や劣化による接合不良の発生の可能性があるが、ネジ止めによる接合に変えることで、接合不良の発生を防止できる。
【００８８】
また、ネジ止め方式にすることで、配線基板１０の取り付け、取り外しが容易にできる効果も得られる。
【００８９】
なお、制御エミッタ配線パターン２７と制御エミッタ導出端子１７との接続、およびゲート配線パターン２８とゲート導出端子１８との接続をネジ止めにより行っても良いことは言うまでもない。
【００９０】
Ａ−６．変形例４．
実施の形態１および、その変形例１、２において説明した配線基板１０〜４０は、制御エミッタ配線パターン２７およびゲート配線パターン２８を有する構成として示したが、配線基板１０〜４０は、ＩＧＢＴ素子１およびダイオード素子２の動作制御を行う制御回路や素子を有する制御基板として構成しても良く、制御回路を内蔵することで電力用半導体装置１００〜４００はＩＰＭ（Intelligent Power Module）となる。
【００９１】
図１０を用いて、制御回路を搭載可能な制御基板の構成について説明する。図１０は、制御回路を搭載可能な制御基板１０Ａの構成を示す部分斜視図であり、配線基板１０と同様の矩形環状を想定している。なお、図１０において、図３に示した配線基板１０と同一の構成については同一の符号を付し、重複する説明は省略する。
【００９２】
図１０に示すように、制御基板１０Ａは、ゲート配線パターン２８の上部の層に、駆動回路や保護回路などの制御回路を搭載可能な回路基板２９を有している。回路基板２９は例えばプリント配線基板等で構成され、駆動回路や保護回路が制御エミッタ導出端子１７やゲート導出端子１８に電気的に接続されるような配線パターンを有している。
【００９３】
なお、図１０においては、制御エミッタ導出端子１７やゲート導出端子１８が回路基板２９を貫通するように示しているが、これは概念図であり、制御エミッタ導出端子１７やゲート導出端子１８に駆動回路や保護回路を電気的に接続できるのであればこの構成に限定されるものではない。
【００９４】
また、制御基板１０Ａには例えば、ＩＧＢＴ素子１のセンスエミッタ等が電気的に接続される構成であっても良く、そのために、制御エミッタ中継端子７やゲート中継端子８と同様のセンスエミッタ中継端子が接続されるセンスエミッタ配線パターンを制御基板１０Ａ内に有する構成であっても良い。センスエミッタはＩＧＢＴ素子１のエミッタ電流を検出する電極であり、過電流保護回路等に接続されてＩＧＢＴ素子１の保護動作に寄与する。
【００９５】
このように、制御回路を搭載可能な制御基板を用いることで、電力用半導体装置を容易にＩＰＭにすることができる。
【００９６】
Ａ−７．変形例５．
実施の形態１および、その変形例１、２において示した電力用半導体装置１００〜４００においては、中継端子板６に設けた制御エミッタパッド７１およびゲートパッド８１に、ＩＧＢＴ素子１の制御エミッタ電極およびゲート電極がワイヤ配線ＷＲに接続される構成を示したが、制御エミッタ電極とゲート電極とは、別個の中継基板に電気的に接続される構成であっても良い。以下、図１１および図１２に示す電力用半導体装置５００を用いて、その構成について示す。
【００９７】
図１１および図１２に電力用半導体装置５００の平面構成および断面構成を示す。なお、図１２は図１１におけるＤ−Ｄ線での断面図である。
【００９８】
図１１において、絶縁基板３の配列方向の底面基板１２の両端部には、絶縁基板３に沿ってゲート中継端子板６Ａが配設されている。そして、２つの絶縁基板３に挟まれる領域において、主コレクタ電極端子４および主エミッタ電極端子５の配列の両側にエミッタ中継端子板６Ｂが配設されている。
【００９９】
各ＩＧＢＴ素子１のゲート電極は、ワイヤ配線ＷＲを介して最寄りのゲート中継端子板６Ａに電気的に接続され、また、ダイオード素子２のアノードはワイヤ配線ＷＲを介して最寄りの制御エミッタ中継端子板６Ｂに電気的に接続されている。各ＩＧＢＴ素子１のゲート電極とゲート中継端子板６Ａとの距離は等距離となっている。従って、均等な長さのワイヤ配線ＷＲを介して、ゲート電極とゲート中継端子板６Ａとは電気的に接続される。
【０１００】
なお、各ＩＧＢＴ素子１の制御エミッタ電極は、組を構成するダイオード素子２のアノードにワイヤ配線ＷＲを介して電気的に接続される構成となっており、結果的に制御エミッタ電極が制御エミッタ中継端子板６Ｂに電気的に接続されることになる。
【０１０１】
そして、２つのゲート中継端子板６Ａからは、それぞれ複数のゲート中継端子８が垂直に延在して上部の配線基板１０に接続され、また、２つの制御エミッタ中継端子板６Ｂからは、それぞれ制御エミッタ中継端子７が垂直に延在して上部の配線基板１０に接続される構成となっている。
【０１０２】
その他、図１および図２に示す電力用半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１０３】
このように、ゲート中継端子板６Ａとエミッタ中継端子板６Ｂとを別個に設けることで、中継端子板６のように、中継端子板６と電気的に絶縁された制御エミッタパッド７１やゲートパッド８１を設ける必要がなく、各端子板の構成が単純化できる。
【０１０４】
Ａ−８．変形例６．
実施の形態１および、その変形例１、２において示した電力用半導体装置１００〜４００においては、６個のＩＧＢＴ素子１を３個直列の２組に分けて２列平行に配設した構成を示し、ＩＧＢＴ素子１の配列にそれぞれ平行するように２つの中継端子板６を配設した構成を示したが、ＩＧＢＴ素子１のレイアウトはこれに限定されるものではなく、ＩＧＢＴ素子１のゲート電極および制御エミッタ電極と、中継端子板との距離が均等になり、ワイヤ配線の長さを均等にできるのであれば良い。また、ＩＧＢＴ素子１の個数は６個に限定されるものではない。
【０１０５】
例えば、図１３に示す構成においては、ＩＧＢＴ素子１が２個ずつ組になって、各組ばらばらの位置関係で配設されているが、矩形環状の中継端子板６１を使用することで、各ＩＧＢＴ素子１のゲート電極および制御エミッタ電極と、制御エミッタ中継端子７およびゲート中継端子８とを均等な長さのワイヤ配線ＷＲで接続することができる。
【０１０６】
また、図１４に示す構成においては、各ＩＧＢＴ素子１が不規則に配設されているが、各ＩＧＢＴ素子１との距離が均等になるように、ＩＧＢＴ素子１の配設に合わせて形成された、不規則な輪郭を有する中継端子板６２を使用することで、各ＩＧＢＴ素子１のゲート電極および制御エミッタ電極と、制御エミッタ中継端子７およびゲート中継端子８とを均等な長さのワイヤ配線ＷＲで接続することができる。
【０１０７】
Ｂ．実施の形態２．
Ｂ−１．装置構成．
本発明に係る電力用半導体装置の実施の形態２として、図１５に電力用半導体装置６００の断面構成を示す。なお、電力用半導体装置６００の平面構成は図１に示す電力用半導体装置１００とほぼ同様である。
【０１０８】
図１５において、ＩＧＢＴ素子１のゲート電極はワイヤ配線ＷＲを介して中継端子板６のゲートパッド８１に接続され、さらにゲートパッド８１はワイヤ配線ＷＲを介して配線基板１０の上主面側に電気的に接続されている。これは、図示はされていないが、ＩＧＢＴ素子１の制御エミッタ電極についても同様であり、制御エミッタ電極はワイヤ配線ＷＲを介して制御エミッタパッド７１に接続され、さらに制御エミッタパッド７１はワイヤ配線ＷＲを介して配線基板１０の上主面側に電気的に接続される。
【０１０９】
なお、配線基板１０にワイヤ配線ＷＲを接続するには、配線基板１０の上主面にゲート配線パターンや、制御エミッタ配線パターンを設けるようにすれば良い。 その他、図１および図２に示した電力用半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１１０】
Ｂ−２．作用効果．
このように、制御エミッタ中継端子７およびゲート中継端子８を用いる代わりに、ワイヤボンディングによるワイヤ配線ＷＲにより中継端子板６と配線基板１０とを電気的に接続することで、半田による接合部を減らすことができ、組み立ての作業性を向上できる。
【０１１１】
なお、配線基板１０の固定は、例えば、樹脂ケース１１の内壁に設けた突起部ＤＰにより行うようにしても良いし、底面基板１２から垂直に延在する支柱により行っても良い。
【０１１２】
Ｂ−３．変形例．
以上説明した電力用半導体装置６００においては、ゲート電極および制御エミッタ電極を、ゲートパッド８１および制御エミッタパッド７１を介して配線基板１０に電気的に接続する構成を示したが、図１６に示す電力用半導体装置７００のように、ゲート電極および制御エミッタ電極をワイヤボンディングによるワイヤ配線ＷＲにより直接に配線基板１０と電気的に接続しても良い。
【０１１３】
このような構成とすることで中継端子板６が不要となり、部品点数を削減して、製造コストを低減できる。
【０１１４】
なお、中継端子板６には抵抗などの部品を実装する場合もあるが、それらは配線基板１０に配設すれば良いので問題は生じない。
【０１１５】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【０１１６】
【発明の効果】
本発明に係る電力用半導体装置の第１の態様によれば、ゲート中継手段がゲート配線パターンと直結される柱状のゲート中継端子であるので、ゲート中継手段の長さを統一できる。また、中継基板と電力用スイッチング素子のゲート電極との接続を、均等な長さのワイヤ配線で接続するために効率的な構成を得ることができ、装置の小型化を促進できる。また、制御基板を分割した構成に対応できる。また、２つの中継基板が底面基板の２つの端縁部に相対して配設されているような場合に、中継基板との接続が容易となる。
【図面の簡単な説明】
【０１２５】
【図１】本発明に係る電力用半導体装置の実施の形態１の構成を示す平面図である。
【図２】本発明に係る電力用半導体装置の実施の形態１の構成を示す断面図である。
【０１２６】
【図３】本発明に係る電力用半導体装置の配線基板の構成を示す部分斜視図である。
【図４】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図５】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す断面図である。
【図６】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図７】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す断面図である。
【図８】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図９】本発明に係る電力用半導体装置の配線基板の構成を示す部分断面図である。
【図１０】本発明に係る電力用半導体装置の配線基板の構成を示す部分斜視図である。
【図１１】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図１２】本発明に係る電力用半導体装置の配線基板の構成を示す部分断面図である。
【図１３】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図１４】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図１５】本発明に係る電力用半導体装置の実施の形態２の構成を示す断面図である。
【図１６】本発明に係る電力用半導体装置の実施の形態２の変形例の構成を示す断面図である。
【図１７】従来の電力用半導体装置の構成を示す平面図である。
【図１８】従来の電力用半導体装置の構成を示す断面図である。
【図１９】電力用半導体素子の接続関係を示す図である。
【図２０】従来の電力用半導体装置の構成を示す平面図である。
【図２１】従来の電力用半導体装置の構成を示す断面図である。
【図２２】従来の電力用半導体装置の構成を示す平面図である。
【図２３】従来の電力用半導体装置の構成を示す断面図である。
【発明の属する技術分野】
【０００２】
本発明は電力用半導体装置に関し、特に複数の電力用半導体素子を内蔵する電力用半導体装置に関するものである。
【０００３】
【従来の技術】
図１７および図１８に、従来の電力用半導体装置の一例として、電力用半導体装置７０の平面構成および断面構成を示す。なお、図１８は図１７におけるＸ−Ｘ線での断面図である。
【０００４】
図１７および図１８において、金属等の熱伝導性の良好な材質で形成された平面視形状が矩形の底面基板１２の主面上に、２枚の絶縁基板３が間を開けて並列に配設され、それぞれの絶縁基板３上にはＩＧＢＴ（Insulated Gate Bipolar Transistor）素子１およびダイオード素子２が１個ずつ組になって３組配設されている。
【０００５】
また、底面基板１２の主面上には、２つの絶縁基板３に挟まれる領域に、主コレクタ電極端子４および主エミッタ電極端子５が配設され、主コレクタ電極４および主エミッタ電極端子５を囲むようにＣ字形の制御エミッタ中継端子板３９が配設されている。なお、主コレクタ電極端子４および主エミッタ電極端子５は、主コレクタ基板４１および主エミッタ基板５１を介して底面基板１２上に配設されている。
【０００６】
また、絶縁基板３の配列方向の底面基板１２の両端部には、絶縁基板３に沿ってゲート中継端子板３６が配設されている。そして、各ＩＧＢＴ素子１のゲート電極は、ワイヤ配線ＷＲを介して最寄りのゲート中継端子板３６に電気的に接続され、また、ダイオード素子２のアノードはワイヤ配線ＷＲを介して最寄りの制御エミッタ中継端子板３９に電気的に接続されている。なお、各ＩＧＢＴ素子１の制御エミッタ電極は、組を構成するダイオード素子２のアノードにワイヤ配線ＷＲを介して電気的に接続される構成となっている。
【０００７】
ここで、図１９にＩＧＢＴ素子１およびダイオード素子２の接続関係を示す。図１９に示すように、６個のＩＧＢＴ素子１が並列に接続され、ダイオード素子２は、フリーホイールダイオードとして機能するように、ＩＧＢＴ素子１に対して順電流が還流する向きに１対１で並列に接続されている。そして、ＩＧＢＴ素子１のゲート電極は、ゲート導出端子６６に共通に接続され、また、制御エミッタ電極（エミッタ電極と同義）は制御エミッタ導出端子６９に共通に接続されるとともに、主エミッタ電極端子５にも接続されている。
【０００８】
制御エミッタ導出端子６９はＩＧＢＴ素子１の駆動に際して使用され、制御エミッタ導出端子６９とゲート導出端子６６との間にゲート−エミッタ間電圧（例えば１５Ｖ程度）を印加することでＩＧＢＴ素子１を駆動することができる。
【０００９】
図１７および図１８において、２つのゲート中継端子板３６は、底面基板１２の主面に平行に延在する配線バー４６を介してゲート導出端子６６に電気的に共通に接続され、制御エミッタ中継端子板３９は、底面基板１２の主面に平行に延在する配線バー４９を介して制御エミッタ導出端子６９に接続されている。
【００１０】
ゲート導出端子６６は図１７に向かって左側のゲート中継端子板３６上から垂直に延在し、配線バー４６がゲート導出端子６６に接続される構成となっている。
【００１１】
また、制御エミッタ導出端子６９もゲート導出端子６６に平行して存在し、図１７に向かって左側のゲート中継端子板３６上から垂直に延在するが、ゲート導出端子６６がゲート中継端子板３６に電気的に接続されるのに対し、制御エミッタ導出端子６９はゲート中継端子板３６とは接触しない構成となっている。
【００１２】
そして、底面基板１２を囲むように矩形の箱状の樹脂ケース１１が配設され、底面基板１２と樹脂ケース１１とで規定される空間内には樹脂材が封入される構成となっている。
【００１３】
なお、ゲート導出端子６６、制御エミッタ導出端子６９、主コレクタ電極端子４および主エミッタ電極端子５は垂直方向に延在し、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。
【００１４】
また、図１７および図１８においては、エミッタ電極と主エミッタ電極端子５とを電気的に接続する手段および、ＩＧＢＴ素子１のコレクタ電極と主コレクタ電極端子４とを電気的に接続する手段は、本発明との関連が薄いので便宜的に省略している。
【００１５】
図２０および図２１に、従来の電力用半導体装置の一例として、電力用半導体装置８０の平面構成および断面構成を示す。
【００１６】
電力用半導体装置８０の基本的な構成は、図１７および図１８を用いて説明した電力用半導体装置７０と同様であり、同一の構成については同一の符号を付し、重複する説明は省略する。なお、図２１は図２０におけるＹ−Ｙ線での断面図である。
【００１７】
図２０および図２１において、底面基板１２の上部をほぼ全域に渡って覆うように、矩形の制御基板ＣＢが配設されている。そして、ゲート中継端子板３６および制御エミッタ中継端子板３９は、制御基板ＣＢの方向に垂直に延在するゲート中継端子８８および制御エミッタ中継端子７７を介して、制御基板ＣＢに電気的に接続される構成となっている。
【００１８】
制御基板ＣＢは、ＩＧＢＴ素子１およびダイオード素子２の動作制御を行う制御回路や素子を有しており、制御回路を内蔵することで電力用半導体装置８０はＩＰＭ（Intelligent Power Module）となる。
【００１９】
そして、主コレクタ電極端子４および主エミッタ電極端子５は、それぞれ底面基板１２の主面に平行に延在する配線バー４２および５２を介して主コレクタ導出端子４３および主エミッタ導出端子５３に接続されている。
【００２０】
主コレクタ導出端子４３および主エミッタ導出端子５３は、図２０に向かって左側のゲート中継端子板３６上から垂直に延在し、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。また、制御基板ＣＢの上主面には複数の導出端子ＯＴが配設され、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。これらの導出端子ＯＴはゲート導出端子や制御エミッタ導出端子となる。
【００２１】
図２２および図２３に、従来の電力用半導体装置の一例として、電力用半導体装置９０の平面構成および断面構成を示す。なお、図２３は図２２におけるＣ−Ｃ線での断面図である。
【００２２】
図２２および図２３において、平面視形状が矩形の底面基板１２のほぼ中央部に配設された１枚の絶縁基板３上に、ＩＧＢＴ素子１およびダイオード素子２が１個ずつ組になって３組配設されている。
【００２３】
また、絶縁基板３のＩＧＢＴ素子１が配列された側に隣接して制御基板ＣＢが配設され、当該制御基板ＣＢには各ＩＧＢＴ素子１のゲート電極がワイヤ配線ＷＲを介して電気的に接続される構成となっている。
【００２４】
一方、絶縁基板３のダイオード素子２が配列された側には、平面視形状がＬ字型の制御エミッタ中継端子板３９Ａの一辺が隣接するように配設され、各ダイオード素子２のアノードがワイヤ配線ＷＲを介して制御エミッタ中継端子板３９Ａに電気的に接続される構成となっている。なお、各ＩＧＢＴ素子１の制御エミッタ電極は、組を構成するダイオード素子２のアノードにワイヤ配線ＷＲを介して電気的に接続される構成となっている。
【００２５】
エミッタ中継端子板３９Ａの他の一辺は、絶縁基板３および制御基板ＣＢに平行して延在し、制御基板ＣＢにワイヤ配線ＷＲを介して電気的に接続される構成となっている。また、制御基板ＣＢの主面からは、垂直方向に導出端子ＯＴが延在しており、当該導出端子ＯＴを介して制御基板ＣＢに外部から所定の制御信号が与えられたり、制御基板ＣＢから外部に対して所定の信号が出力される構成となっている。
【００２６】
主コレクタ電極端子４および主エミッタ電極端子５は、制御基板ＣＢが配設された側とは反対の端縁部に配設されている。主コレクタ電極４端子および主エミッタ電極端子５は垂直方向に延在し、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。
【００２７】
以上説明したように、従来の電力用半導体装置７０〜９０においては、ＩＧＢＴ素子１の各ゲート電極とゲート中継端子板３６とを電気的に接続するワイヤ配線ＷＲの長さが等しくなるように、ＩＧＢＴ素子１に隣接してゲート中継端子板３６を配設したり、ダイオード素子２の各アノードとエミッタ中継端子板３９あるいは３９Ａとを電気的に接続するワイヤ配線ＷＲの長さが等しくなるように、ダイオード素子２に隣接してエミッタ中継端子板３９あるいは３９Ａを配設している。これにより、ワイヤ配線ＷＲの長さの差異に起因するインピーダンスの差異を低減し、各ＩＧＢＴ素子１に流れる主電流にアンバランスが発生することを防止するようにしていたが、それぞれ、以下のような問題点を有していた。
【００２８】
すなわち、電力用半導体装置７０においては、底面基板１２の両端部のゲート中継端子板３６間を電気的に接続するために配線バー４６が必要であり、また、エミッタ中継端子板３９を制御エミッタ導出端子６９に接続するためには、配線バー４９が必要であった。配線バー４６および４９を配設するために、ＩＧＢＴ素子１やダイオード素子２のレイアウトに制限が加えられたり、また、配線バー４６および４９を配設するための工程が必要であったり、部品点数が増えるなど、製造コストが増加する要因も有していた。
【００２９】
また、ＩＰＭである電力用半導体装置８０においては、制御基板ＣＢが底面基板１２の上方全体を覆うように配設されているので、主回路端子である主コレクタ電極端子４および主エミッタ電極端子５は、それぞれ底面基板１２の主面に平行に延在する配線バー４２および５２を介して、底面基板１２の端縁部の主コレクタ導出端子４３および主エミッタ導出端子５３に接続される構成を採ることになり、外部との電気的な接続が容易でないばかりでなく、主回路の配線が長くなりインダクタンスが増加し、サージ電圧の増加など、半導体装置の性能面での影響を与える可能性があった。
【００３０】
同様にＩＰＭである電力用半導体装置９０においては、制御基板ＣＢが底面基板１２上に配設されているので、主コレクタ電極端子４および主エミッタ電極端子５の外部との電気的な接続が容易となるが、制御基板ＣＢを配設する分だけＩＧＢＴ素子１やダイオード素子２を配設する面積が制限され、電力用半導体素子の搭載個数や配置レイアウトが制限されることになる。
【００３１】
【発明が解決しようとする課題】
本発明は上記のような問題点を解消するためになされたもので、ワイヤ配線の長さの差異に起因するインピーダンスの差異を低減できるとともに、主回路端子と外部との電気的な接続が容易で、電力用半導体素子の搭載個数や配置レイアウトの制限を受けにくい電力用半導体装置を提供することを目的とする。
【００３２】
【課題を解決するための手段】
本発明に係る電力用半導体装置の第１の態様は、底面基板と、所定の回路パターンを有し、前記底面基板上に配設される少なくとも１つの絶縁基板と、前記少なくとも１つの絶縁基板上に設けられた複数の電力用スイッチング素子と、前記複数の電力用スイッチング素子のそれぞれのゲート電極に電気的に共通に接続されるゲート配線パターンを少なくとも有する基板とを備え、前記基板は、前記底面基板の上方に部分的に配設され、前記ゲート配線パターンは、前記複数の電力用スイッチング素子のそれぞれの前記ゲート電極と、均等な電気的接続長さを有する接続手段で接続され、前記接続手段は、前記底面基板上に配設され、前記ゲート電極と前記ゲート配線パターンとの電気的な接続の中継点となる２つの中継基板と、前記ゲート配線パターンと前記２つの中継基板とを電気的に接続するゲート中継手段と、前記２つの中継基板と前記複数の電力用スイッチング素子のそれぞれの前記ゲート電極とを均等な長さで接続するワイヤ配線と、を有し、前記ゲート中継手段は、前記２つの中継基板上にそれぞれ垂直方向に延在するように配設され、前記ゲート配線パターンと直結される柱状のゲート中継端子であって、前記複数の電力用スイッチング素子の主電流が流れる少なくとも１対の主電極板をさらに備え、前記少なくとも１つの絶縁基板は、２つの絶縁基板であって、前記少なくとも１対の主電極板の配設領域の両側に配設され、前記複数の電力用スイッチング素子は、前記２つの絶縁基板上に等分に１列に配設され、前記２つの中継基板は、前記２つの絶縁基板に１対１で対応して近接し、前記電力用スイッチング素子の配列に沿うように配設され、前記基板は、その開口部に前記少なくとも１対の主電極板の導出経路を含む矩形環状の平面視形状を有する。
【００４１】
【発明の実施の形態】
Ａ．実施の形態１．
Ａ−１．装置構成．
本発明に係る電力用半導体装置の実施の形態１として、図１および図２に電力用半導体装置１００の平面構成および断面構成を示す。なお、図２は図１におけるＡ−Ａ線での断面図である。
【００４２】
図１および図２において、金属等の熱伝導性の良好な材質で形成された平面視形状が矩形の底面基板１２上に、２枚の絶縁基板３が間を開けて並列に配設されている。それぞれの絶縁基板３上にはＩＧＢＴ素子１およびダイオード素子２が１個ずつ組になって３組配設されている。６個のＩＧＢＴ素子１は、電気的に並列に接続されて１つの主回路を構成し、各ダイオード素子２は、ＩＧＢＴ素子１に対して順電流が還流する向きに１対１で並列に接続されている。
【００４３】
また、底面基板１２上には、２つの絶縁基板３に挟まれる領域に、垂直方向に延在する主コレクタ電極端子４および主エミッタ電極端子５が配設されている。
【００４４】
なお、主コレクタ電極端子４および主エミッタ電極端子５は、主コレクタ基板４１および主エミッタ基板５１を介して底面基板１２上に配設されている。また、主コレクタ電極端子４および主エミッタ電極端子５は単純な四角柱として示されているが、これは、主コレクタ電極端子４および主エミッタ電極端子５の形状が本発明とは関係が薄いので、便宜的に示しているためであり、実際には応力を緩和するような曲率を有した形状や、インダクタを低減するような形状を採る。
【００４５】
また、絶縁基板３の配列方向の底面基板１２の両端部には、絶縁基板３に沿って中継端子板６が配設されている。そして、底面基板１２上においては、中継端子板６が配設された側の端縁部にＩＧＢＴ素子１が中継端子板６に沿って１列に配設されている。
【００４６】
中継端子板６は、例えば絶縁基板等の基板の主面上に、電気的に絶縁された制御エミッタパッド７１およびゲートパッド８１を有している。制御エミッタパッド７１は、ＩＧＢＴ素子１の制御エミッタ電極（エミッタ電極と同義）とワイヤ配線ＷＲ（アルミニウムワイヤ）により電気的に接続され、ゲートパッド８１はＩＧＢＴ素子１のゲート電極とワイヤ配線ＷＲにより電気的に接続される。
【００４７】
なお、制御エミッタパッド７１およびゲートパッド８１は、各ＩＧＢＴ素子１の制御エミッタ電極およびゲート電極に対応して設けられており、各ＩＧＢＴ素子１の制御エミッタ電極およびゲート電極との距離は等距離となっている。従って、制御エミッタパッド７１およびゲートパッド８１は均等な長さのワイヤ配線ＷＲを介して、制御エミッタ電極およびゲート電極と電気的に接続される。
【００４８】
また、各制御エミッタパッド７１およびゲートパッド８１には、垂直方向に延在する制御エミッタ中継端子７およびゲート中継端子８がそれぞれ接続される構成となっている。なお、制御エミッタ中継端子７と制御エミッタパッド７１との接続、およびゲート中継端子８とゲートパッド８１との接続は、例えば半田付けにより行う。
【００４９】
また、各ＩＧＢＴ素子１のエミッタ電極は、組を構成するダイオード素子２のアノードにワイヤ配線ＷＲを介して電気的に接続される構成となっている。
【００５０】
なお、図１および図２においては、各ＩＧＢＴ素子１のエミッタ電極と主エミッタ電極端子５とを電気的に接続する手段および、ＩＧＢＴ素子１のコレクタ電極と主コレクタ電極端子４とを電気的に接続する手段は、本発明との関連が薄いので便宜的に省略している。
【００５１】
そして、底面基板１２を囲むように矩形の樹脂ケース１１が配設され、底面基板１２と樹脂ケース１１とで規定される空間内には樹脂材が封入される構成となっている。なお、樹脂の図示は省略している。
【００５２】
図１および図２において、底面基板１２の上部には、矩形環状の配線基板１０が配設されている。配線基板１０は底面基板１２の端縁部上方を覆うように配設され、底面基板１２の中央部は開口部となっており、主コレクタ電極端子４および主エミッタ電極端子５は、当該開口部を通過して、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。なお、図１においては便宜的に配線基板１０を部分的に省略して示している。
【００５３】
一方、２つの中継端子板６の上部は配線基板１０によって覆われているが、制御エミッタパッド７１およびゲートパッド８１から延在する制御エミッタ中継端子７およびゲート中継端子８は、配線基板１０内に配設された各種配線パターンに電気的に接続される構成となっている。そして、配線基板１０の上主面からは制御エミッタ導出端子１７およびゲート導出端子１８が垂直方向に延在し、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。
【００５４】
ここで、図３を用いて配線基板１０の構成の一例について説明する。図３に示す配線基板１０は多層基板で構成されており、最も底面基板１２に近い層には制御エミッタ配線パターン２７が配設され、その上部の層にはゲート配線パターン２８が配設されている。なお、図３においては配線パターンのみを示し、その土台となる絶縁層等は省略している。
【００５５】
図３において、制御エミッタ配線パターン２７には制御エミッタ中継端子７が接続される構成となっている。また、制御エミッタ配線パターン２７には開口部ＯＰ１が設けられており、当該開口部ＯＰ１を通過してゲート中継端子８がゲート配線パターン２８に接続される構成となっている。
【００５６】
また、ゲート配線パターン２８には、ゲート中継端子８とは反対方向に延在するゲート導出端子１８が接続され、制御エミッタ配線パターン２７にはゲート配線パターン２８に設けられた開口部ＯＰ２を通して、制御エミッタ中継端子７とは反対方向に延在する制御エミッタ導出端子１７が接続されている。
【００５７】
なお、制御エミッタ配線パターン２７と制御エミッタ中継端子７との接続、ゲート中継端子８とゲート配線パターン２８との接続、制御エミッタ配線パターン２７と制御エミッタ導出端子１７との接続、およびゲート配線パターン２８とゲート導出端子１８との接続は、例えば半田付けにより行えば良い。
【００５８】
ここで、制御エミッタ配線パターン２７およびゲート配線パターン２８は、その厚みは薄いが、配線基板１０の幅と同等の幅で広い面積を有するように形成されており、導通径に反比例して減少するインピーダンスの低減に適した構成となっている。
【００５９】
なお、制御エミッタ配線パターン２７およびゲート配線パターン２８は、配線基板１０の平面視形状に合わせて、矩形環状としても良いが、主コレクタ電極端子４および主エミッタ電極端子５を囲むような環状の配線パターンとした場合、主コレクタ電極端子４および主エミッタ電極端子５を通して流れる主回路電流の影響を受けて、環状に誘導電流が流れ、ゲート特性が変動する可能性もあるので、これを防止するために、制御エミッタ配線パターン２７およびゲート配線パターン２８は環状にせず、途中を切断した構成とすることが望ましい。
【００６０】
また、図３においては、制御エミッタ配線パターン２７に開口部ＯＰ１を設けてゲート中継端子８が通過できる構成とし、ゲート配線パターン２８に開口部ＯＰ２設けて制御エミッタ導出端子１７が通過できる構成としたが、開口部ではなく切り欠き部としても良く、また、制御エミッタ配線パターン２７とゲート配線パターン２８との上下関係を反対にしても良い。また、多層ではなく、１枚の基板の上下主面にゲート配線パターン２８あるいは制御エミッタ配線パターン２７をそれぞれ設けるようにしても良いし、同一面上に２つの配線パターンを設けることも可能である。
【００６１】
Ａ−２．作用効果．
以上説明したように電力用半導体装置１００においては、底面基板１２の上部に、主コレクタ電極端子４および主エミッタ電極端子５の導出経路が開口部となった矩形環状の配線基板１０を配設し、配線基板１０に設けた制御エミッタ配線パターン２７およびゲート配線パターン２８に、制御エミッタ中継端子７およびゲート中継端子８を電気的に接続している。そして、各ＩＧＢＴ素子１の制御エミッタ電極およびゲート電極が均等な長さのワイヤ配線ＷＲにより、制御エミッタパッド７１およびゲートパッド８１に接続されるので、ワイヤ配線の長さの差異に起因するインピーダンスの差異を低減できるとともに、制御エミッタ配線パターン２７およびゲート配線パターン２８は、配線基板１０と同等の面積を有するように形成でき、配線インピーダンスを低減した電力用半導体装置を得ることができる。
【００６２】
また、矩形環状の配線基板１０を用いることで、主回路端子を最短距離で外部に導出する経路が阻害されず、外部との電気的な接続を最短距離で容易に行うことができ、主回路の配線が長くなりインダクタンスが増加し、サージ電圧の増加など、性能面での影響を受けることが防止できる。
【００６３】
また、配線基板１０は底面基板１２の上部に配設されるので、電力用半導体素子の配設のために底面基板１２を有効に使用でき、電力用半導体素子の搭載個数や配置レイアウトの制限を受けにくい電力用半導体装置を得ることができるとともに、主回路に流れる電流に起因するゲート電圧の変動や発振を低減できる。
【００６４】
Ａ−３．変形例１．
図１および図２を用いて説明した電力用半導体装置１００においては、矩形環状の配線基板１０を用いる構成を示したが、先に説明したように、主回路電流の影響を受けて環状に誘導電流が流れることを防止するために、図４および図５に示す電力用半導体装置２００のような構成としても良い。
【００６５】
図４および図５に電力用半導体装置２００の平面構成および断面構成を示す。なお、図５は図４におけるＢ−Ｂ線での断面図である。
【００６６】
図４に示すように、底面基板１２の上部には、平面視形状が略Ｃ字形の配線基板２０が配設されている。配線基板２０は、２つの中継端子板６の上部および、底面基板１２の一方の長辺側の端縁部上方を覆うように配設されている。そして、底面基板１２の中央部は開口部となっており、主コレクタ電極端子４および主エミッタ電極端子５は、当該開口部を通過して、樹脂ケース１１の開口部から突出して外部と電気的に接続可能な構成となっている。なお、図４においては便宜的に配線基板２０を部分的に省略して示している。
【００６７】
その他、図１および図２に示す電力用半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００６８】
このように、平面視形状が略Ｃ字形の配線基板２０を用いることで、配線基板１０に設ける制御エミッタ配線パターン２７およびゲート配線パターン２８が、主コレクタ電極端子４および主エミッタ電極端子５を囲むような環状の配線パターンにならず、主回路電流の影響を受けて環状に誘導電流が流れることを防止でき、ゲート特性が変動することを防止できる。
【００６９】
また、配線基板２０においては、底面基板１２の一方の長辺側の端縁部上方を覆う構成が不要なので、矩形環状の配線基板１０に比べて面積的に小さくでき、装置全体の小型化も可能である。
【００７０】
Ａ−４．変形例２．
図１および図２を用いて説明した電力用半導体装置１００においては、６個のＩＧＢＴ素子１が電気的に並列に接続されて１つの主回路を形成する構成を示したが、図６および図７に示す電力用半導体装置３００のように、底面基板１２上には複数の主回路を配設しても良いことは言うまでもない。
【００７１】
図６および図７に電力用半導体装置３００の平面構成および断面構成を示す。なお、図７は図６におけるＣ−Ｃ線での断面図である。
【００７２】
図６において、底面基板１２上に、２枚の絶縁基板３が間を開けて平行に配設され、それぞれの絶縁基板３上にはＩＧＢＴ素子１およびダイオード素子２が１個ずつ組になって３組配設されていることは電力用半導体装置１００と同様であるが、図７に向かって左側の絶縁基板３上の３個のＩＧＢＴ素子１と、向かって右側の絶縁基板３上の３個のＩＧＢＴ素子１とは電気的に独立しており、それぞれ３個のＩＧＢＴ素子１が電気的に並列に接続されて１つの主回路を構成している。なお、図６においては便宜的に配線基板３０を部分的に省略して示している。
【００７３】
従って、２つの絶縁基板３に挟まれる領域には、垂直方向に延在する主コレクタ電極端子４および主エミッタ電極端子５の組が２組配設されており、一方の組が図７に向かって左側の絶縁基板３上の３個のＩＧＢＴ素子１に電気的に接続され、他方の組が図７に向かって右側の絶縁基板３上の３個のＩＧＢＴ素子１に電気的に接続されている。
【００７４】
そして、２つの中継端子板６の上部をそれぞれ覆うように、平面視形状が矩形の２つの配線基板３０が配設されている。配線基板３０は、基本的には、図３を用いて説明した配線基板１０と同様の構造であるが、中継端子板６の上部とその近傍のみを覆うような大きさであり、対応する主回路の制御エミッタ導出端子１７およびゲート導出端子１８を有している。
【００７５】
このように、制御基板を分割することで、複数の主回路を有した構成にも対応できる。
【００７６】
なお、電力用半導体装置３００の構成において、２つの主回路を１つの主回路として使用する場合には、図８に示す電力用半導体装置４００のような構成を採るようにすれば良い。
【００７７】
すなわち、図８に示す電力用半導体装置４００においては、配線基板３０の代わりに配線基板４０を備えている点が以外は電力用半導体装置３００と同様の構成を有している。
【００７８】
配線基板４０は、図６に示す２つの配線基板３０を長辺の中央部で接続した構成を有し、平面視形状が略Ｈ字形をなしている。そして、制御エミッタ配線パターン２７およびゲート配線パターン２８も略Ｈ字形をなし、左右合わせて６個のＩＧＢＴ素子１の制御エミッタ電極およびゲート電極は、それぞれ制御エミッタ導出端子１７およびゲート導出端子１８に電気的に共通に接続されることになる。
【００７９】
なお、２組の主コレクタ電極端子４および主エミッタ電極端子５は、電気的に独立しているが、外部において主コレクタ電極端子４どうし、主エミッタ電極端子５どうしを接続することで、６個のＩＧＢＴ素子１を並列に接続することができる。
【００８０】
このように、制御基板を変更することで複数の主回路を有する装置を、１つの主回路を有する装置に容易に転用することができる。
【００８１】
また、図８に示す電力用半導体装置４００は、図１に示す電力用半導体装置１００と同様に６個のＩＧＢＴ素子１を並列に接続した構成となるが、配線基板４０においては、底面基板１２の長辺側の端縁部上方を覆う構成が不要なので、矩形環状の配線基板１０に比べて面積的に小さくでき、装置全体の小型化も可能である。
【００８２】
Ａ−５．変形例３．
図３を用いて説明した配線基板１０の構成においては、制御エミッタ配線パターン２７と制御エミッタ中継端子７との接続、ゲート中継端子８とゲート配線パターン２８との接続、制御エミッタ配線パターン２７と制御エミッタ導出端子１７との接続、およびゲート配線パターン２８とゲート導出端子１８との接続を半田付けにより行うことを示したが、これらの接続は、ネジ止めにより行っても良い。
【００８３】
図９に、制御エミッタ配線パターン２７と制御エミッタ中継端子７との接続、およびゲート中継端子８とゲート配線パターン２８との接続をネジ止めにより行う構成を示す。
【００８４】
図９は、配線基板１０と、制御エミッタ中継端子７およびゲート中継端子８との接続部を示す断面図である。図９に示すように、制御エミッタ中継端子７の先端部が制御エミッタ配線パターン２７に接触し、制御エミッタ中継端子７の先端部に、配線基板１０の上主面側から挿入されたネジＳＷが係合し、ネジＳＷの頭部と制御エミッタ中継端子７の先端部とで配線基板１０を挟み込むことで制御エミッタ中継端子７が固定される。なお、各配線パターンは絶縁層ＩＳを土台として形成されている。
【００８５】
また、ゲート中継端子８の先端部がゲート配線パターン２８に接触しており、ゲート中継端子８の先端部に、配線基板１０の上主面側から挿入されたネジＳＷが係合し、ネジＳＷの頭部とゲート中継端子７の先端部とで配線基板１０を挟み込むことでゲート中継端子７が固定される。
【００８６】
なお、ネジ止めによる接合は、配線基板１０に限定されるものではなく、図４に示す配線基板２０、図６に示す配線基板３０および図８に示す配線基板４０において実施しても良いことは言うまでもない。
【００８７】
半田付けによる接合においては、半田部分の疲労や劣化による接合不良の発生の可能性があるが、ネジ止めによる接合に変えることで、接合不良の発生を防止できる。
【００８８】
また、ネジ止め方式にすることで、配線基板１０の取り付け、取り外しが容易にできる効果も得られる。
【００８９】
なお、制御エミッタ配線パターン２７と制御エミッタ導出端子１７との接続、およびゲート配線パターン２８とゲート導出端子１８との接続をネジ止めにより行っても良いことは言うまでもない。
【００９０】
Ａ−６．変形例４．
実施の形態１および、その変形例１、２において説明した配線基板１０〜４０は、制御エミッタ配線パターン２７およびゲート配線パターン２８を有する構成として示したが、配線基板１０〜４０は、ＩＧＢＴ素子１およびダイオード素子２の動作制御を行う制御回路や素子を有する制御基板として構成しても良く、制御回路を内蔵することで電力用半導体装置１００〜４００はＩＰＭ（Intelligent Power Module）となる。
【００９１】
図１０を用いて、制御回路を搭載可能な制御基板の構成について説明する。図１０は、制御回路を搭載可能な制御基板１０Ａの構成を示す部分斜視図であり、配線基板１０と同様の矩形環状を想定している。なお、図１０において、図３に示した配線基板１０と同一の構成については同一の符号を付し、重複する説明は省略する。
【００９２】
図１０に示すように、制御基板１０Ａは、ゲート配線パターン２８の上部の層に、駆動回路や保護回路などの制御回路を搭載可能な回路基板２９を有している。回路基板２９は例えばプリント配線基板等で構成され、駆動回路や保護回路が制御エミッタ導出端子１７やゲート導出端子１８に電気的に接続されるような配線パターンを有している。
【００９３】
なお、図１０においては、制御エミッタ導出端子１７やゲート導出端子１８が回路基板２９を貫通するように示しているが、これは概念図であり、制御エミッタ導出端子１７やゲート導出端子１８に駆動回路や保護回路を電気的に接続できるのであればこの構成に限定されるものではない。
【００９４】
また、制御基板１０Ａには例えば、ＩＧＢＴ素子１のセンスエミッタ等が電気的に接続される構成であっても良く、そのために、制御エミッタ中継端子７やゲート中継端子８と同様のセンスエミッタ中継端子が接続されるセンスエミッタ配線パターンを制御基板１０Ａ内に有する構成であっても良い。センスエミッタはＩＧＢＴ素子１のエミッタ電流を検出する電極であり、過電流保護回路等に接続されてＩＧＢＴ素子１の保護動作に寄与する。
【００９５】
このように、制御回路を搭載可能な制御基板を用いることで、電力用半導体装置を容易にＩＰＭにすることができる。
【００９６】
Ａ−７．変形例５．
実施の形態１および、その変形例１、２において示した電力用半導体装置１００〜４００においては、中継端子板６に設けた制御エミッタパッド７１およびゲートパッド８１に、ＩＧＢＴ素子１の制御エミッタ電極およびゲート電極がワイヤ配線ＷＲに接続される構成を示したが、制御エミッタ電極とゲート電極とは、別個の中継基板に電気的に接続される構成であっても良い。以下、図１１および図１２に示す電力用半導体装置５００を用いて、その構成について示す。
【００９７】
図１１および図１２に電力用半導体装置５００の平面構成および断面構成を示す。なお、図１２は図１１におけるＤ−Ｄ線での断面図である。
【００９８】
図１１において、絶縁基板３の配列方向の底面基板１２の両端部には、絶縁基板３に沿ってゲート中継端子板６Ａが配設されている。そして、２つの絶縁基板３に挟まれる領域において、主コレクタ電極端子４および主エミッタ電極端子５の配列の両側にエミッタ中継端子板６Ｂが配設されている。
【００９９】
各ＩＧＢＴ素子１のゲート電極は、ワイヤ配線ＷＲを介して最寄りのゲート中継端子板６Ａに電気的に接続され、また、ダイオード素子２のアノードはワイヤ配線ＷＲを介して最寄りの制御エミッタ中継端子板６Ｂに電気的に接続されている。各ＩＧＢＴ素子１のゲート電極とゲート中継端子板６Ａとの距離は等距離となっている。従って、均等な長さのワイヤ配線ＷＲを介して、ゲート電極とゲート中継端子板６Ａとは電気的に接続される。
【０１００】
なお、各ＩＧＢＴ素子１の制御エミッタ電極は、組を構成するダイオード素子２のアノードにワイヤ配線ＷＲを介して電気的に接続される構成となっており、結果的に制御エミッタ電極が制御エミッタ中継端子板６Ｂに電気的に接続されることになる。
【０１０１】
そして、２つのゲート中継端子板６Ａからは、それぞれ複数のゲート中継端子８が垂直に延在して上部の配線基板１０に接続され、また、２つの制御エミッタ中継端子板６Ｂからは、それぞれ制御エミッタ中継端子７が垂直に延在して上部の配線基板１０に接続される構成となっている。
【０１０２】
その他、図１および図２に示す電力用半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１０３】
このように、ゲート中継端子板６Ａとエミッタ中継端子板６Ｂとを別個に設けることで、中継端子板６のように、中継端子板６と電気的に絶縁された制御エミッタパッド７１やゲートパッド８１を設ける必要がなく、各端子板の構成が単純化できる。
【０１０４】
Ａ−８．変形例６．
実施の形態１および、その変形例１、２において示した電力用半導体装置１００〜４００においては、６個のＩＧＢＴ素子１を３個直列の２組に分けて２列平行に配設した構成を示し、ＩＧＢＴ素子１の配列にそれぞれ平行するように２つの中継端子板６を配設した構成を示したが、ＩＧＢＴ素子１のレイアウトはこれに限定されるものではなく、ＩＧＢＴ素子１のゲート電極および制御エミッタ電極と、中継端子板との距離が均等になり、ワイヤ配線の長さを均等にできるのであれば良い。また、ＩＧＢＴ素子１の個数は６個に限定されるものではない。
【０１０５】
例えば、図１３に示す構成においては、ＩＧＢＴ素子１が２個ずつ組になって、各組ばらばらの位置関係で配設されているが、矩形環状の中継端子板６１を使用することで、各ＩＧＢＴ素子１のゲート電極および制御エミッタ電極と、制御エミッタ中継端子７およびゲート中継端子８とを均等な長さのワイヤ配線ＷＲで接続することができる。
【０１０６】
また、図１４に示す構成においては、各ＩＧＢＴ素子１が不規則に配設されているが、各ＩＧＢＴ素子１との距離が均等になるように、ＩＧＢＴ素子１の配設に合わせて形成された、不規則な輪郭を有する中継端子板６２を使用することで、各ＩＧＢＴ素子１のゲート電極および制御エミッタ電極と、制御エミッタ中継端子７およびゲート中継端子８とを均等な長さのワイヤ配線ＷＲで接続することができる。
【０１０７】
Ｂ．実施の形態２．
Ｂ−１．装置構成．
本発明に係る電力用半導体装置の実施の形態２として、図１５に電力用半導体装置６００の断面構成を示す。なお、電力用半導体装置６００の平面構成は図１に示す電力用半導体装置１００とほぼ同様である。
【０１０８】
図１５において、ＩＧＢＴ素子１のゲート電極はワイヤ配線ＷＲを介して中継端子板６のゲートパッド８１に接続され、さらにゲートパッド８１はワイヤ配線ＷＲを介して配線基板１０の上主面側に電気的に接続されている。これは、図示はされていないが、ＩＧＢＴ素子１の制御エミッタ電極についても同様であり、制御エミッタ電極はワイヤ配線ＷＲを介して制御エミッタパッド７１に接続され、さらに制御エミッタパッド７１はワイヤ配線ＷＲを介して配線基板１０の上主面側に電気的に接続される。
【０１０９】
なお、配線基板１０にワイヤ配線ＷＲを接続するには、配線基板１０の上主面にゲート配線パターンや、制御エミッタ配線パターンを設けるようにすれば良い。 その他、図１および図２に示した電力用半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１１０】
Ｂ−２．作用効果．
このように、制御エミッタ中継端子７およびゲート中継端子８を用いる代わりに、ワイヤボンディングによるワイヤ配線ＷＲにより中継端子板６と配線基板１０とを電気的に接続することで、半田による接合部を減らすことができ、組み立ての作業性を向上できる。
【０１１１】
なお、配線基板１０の固定は、例えば、樹脂ケース１１の内壁に設けた突起部ＤＰにより行うようにしても良いし、底面基板１２から垂直に延在する支柱により行っても良い。
【０１１２】
Ｂ−３．変形例．
以上説明した電力用半導体装置６００においては、ゲート電極および制御エミッタ電極を、ゲートパッド８１および制御エミッタパッド７１を介して配線基板１０に電気的に接続する構成を示したが、図１６に示す電力用半導体装置７００のように、ゲート電極および制御エミッタ電極をワイヤボンディングによるワイヤ配線ＷＲにより直接に配線基板１０と電気的に接続しても良い。
【０１１３】
このような構成とすることで中継端子板６が不要となり、部品点数を削減して、製造コストを低減できる。
【０１１４】
なお、中継端子板６には抵抗などの部品を実装する場合もあるが、それらは配線基板１０に配設すれば良いので問題は生じない。
【０１１５】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【０１１６】
【発明の効果】
本発明に係る電力用半導体装置の第１の態様によれば、ゲート中継手段がゲート配線パターンと直結される柱状のゲート中継端子であるので、ゲート中継手段の長さを統一できる。また、中継基板と電力用スイッチング素子のゲート電極との接続を、均等な長さのワイヤ配線で接続するために効率的な構成を得ることができ、装置の小型化を促進できる。また、制御基板を分割した構成に対応できる。また、２つの中継基板が底面基板の２つの端縁部に相対して配設されているような場合に、中継基板との接続が容易となる。
【図面の簡単な説明】
【０１２５】
【図１】本発明に係る電力用半導体装置の実施の形態１の構成を示す平面図である。
【図２】本発明に係る電力用半導体装置の実施の形態１の構成を示す断面図である。
【０１２６】
【図３】本発明に係る電力用半導体装置の配線基板の構成を示す部分斜視図である。
【図４】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図５】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す断面図である。
【図６】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図７】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す断面図である。
【図８】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図９】本発明に係る電力用半導体装置の配線基板の構成を示す部分断面図である。
【図１０】本発明に係る電力用半導体装置の配線基板の構成を示す部分斜視図である。
【図１１】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図１２】本発明に係る電力用半導体装置の配線基板の構成を示す部分断面図である。
【図１３】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図１４】本発明に係る電力用半導体装置の実施の形態１の変形例の構成を示す平面図である。
【図１５】本発明に係る電力用半導体装置の実施の形態２の構成を示す断面図である。
【図１６】本発明に係る電力用半導体装置の実施の形態２の変形例の構成を示す断面図である。
【図１７】従来の電力用半導体装置の構成を示す平面図である。
【図１８】従来の電力用半導体装置の構成を示す断面図である。
【図１９】電力用半導体素子の接続関係を示す図である。
【図２０】従来の電力用半導体装置の構成を示す平面図である。
【図２１】従来の電力用半導体装置の構成を示す断面図である。
【図２２】従来の電力用半導体装置の構成を示す平面図である。
【図２３】従来の電力用半導体装置の構成を示す断面図である。
Claims (1)
- 底面基板と、
所定の回路パターンを有し、前記底面基板上に配設される少なくとも１つの絶縁基板と、
前記少なくとも１つの絶縁基板上に設けられた複数の電力用スイッチング素子と、
前記複数の電力用スイッチング素子のそれぞれのゲート電極に電気的に共通に接続されるゲート配線パターンを少なくとも有する基板と、を備え、
前記基板は、前記底面基板の上方に部分的に配設され、
前記ゲート配線パターンは、前記複数の電力用スイッチング素子のそれぞれの前記ゲート電極と、均等な電気的接続長さを有する接続手段で接続され、
前記接続手段は、
前記底面基板上に配設され、前記ゲート電極と前記ゲート配線パターンとの電気的な接続の中継点となる２つの中継基板と、
前記ゲート配線パターンと前記２つの中継基板とを電気的に接続するゲート中継手段と、
前記２つの中継基板と前記複数の電力用スイッチング素子のそれぞれの前記ゲート電極とを均等な長さで接続するワイヤ配線と、を有し、
前記ゲート中継手段は、
前記２つの中継基板上にそれぞれ垂直方向に延在するように配設され、前記ゲート配線パターンと直結される柱状のゲート中継端子であって、
前記複数の電力用スイッチング素子の主電流が流れる少なくとも１対の主電極板をさらに備え、
前記少なくとも１つの絶縁基板は、２つの絶縁基板であって、前記少なくとも１対の主電極板の配設領域の両側に配設され、
前記複数の電力用スイッチング素子は、前記２つの絶縁基板上に等分に１列に配設され、
前記２つの中継基板は、前記２つの絶縁基板に１対１で対応して近接し、前記電力用スイッチング素子の配列に沿うように配設され、
前記基板は、
その開口部に前記少なくとも１対の主電極板の導出経路を含む矩形環状の平面視形状を有する、電力用半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2001/002875 WO2002082541A1 (fr) | 2001-04-02 | 2001-04-02 | Dispositif a semi-conducteur a puissance |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010038591A Division JP5138714B2 (ja) | 2010-02-24 | 2010-02-24 | 電力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2002082541A1 JPWO2002082541A1 (ja) | 2004-07-29 |
| JP4490041B2 true JP4490041B2 (ja) | 2010-06-23 |
Family
ID=11737219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002580403A Expired - Lifetime JP4490041B2 (ja) | 2001-04-02 | 2001-04-02 | 電力用半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6873042B2 (ja) |
| EP (1) | EP1289014B1 (ja) |
| JP (1) | JP4490041B2 (ja) |
| WO (1) | WO2002082541A1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014547A (ja) * | 2002-06-03 | 2004-01-15 | Toshiba Corp | 半導体装置及び容量調節回路 |
| DE10316355C5 (de) * | 2003-04-10 | 2008-03-06 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbeitermodul mit flexibler äusserer Anschlussbelegung |
| DE10317210B4 (de) * | 2003-04-15 | 2011-12-15 | Robert Bosch Gmbh | Elektrische Einrichtung mit einem Halbleitersubstrat und Anschlussmitteln dafür |
| JP3931855B2 (ja) * | 2003-08-08 | 2007-06-20 | 株式会社日立製作所 | 電子回路装置 |
| JP2006165409A (ja) * | 2004-12-10 | 2006-06-22 | Hitachi Ltd | 電力変換装置 |
| CN101248527B (zh) * | 2005-08-26 | 2012-06-20 | 西门子公司 | 带有安装在电路载体上的负载连接元件的功率半导体模块 |
| JP2007329387A (ja) * | 2006-06-09 | 2007-12-20 | Mitsubishi Electric Corp | 半導体装置 |
| JP4365388B2 (ja) * | 2006-06-16 | 2009-11-18 | 株式会社日立製作所 | 半導体パワーモジュールおよびその製法 |
| JP5252819B2 (ja) * | 2007-03-26 | 2013-07-31 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP5283277B2 (ja) * | 2009-09-04 | 2013-09-04 | 日本インター株式会社 | パワー半導体モジュール |
| US8076696B2 (en) * | 2009-10-30 | 2011-12-13 | General Electric Company | Power module assembly with reduced inductance |
| DE102009046403B4 (de) * | 2009-11-04 | 2015-05-28 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul in Druckkontakttechnik |
| JP5383621B2 (ja) * | 2010-10-20 | 2014-01-08 | 三菱電機株式会社 | パワー半導体装置 |
| JP5936310B2 (ja) * | 2011-03-17 | 2016-06-22 | 三菱電機株式会社 | パワー半導体モジュール及びその取り付け構造 |
| JP5832557B2 (ja) * | 2012-01-25 | 2015-12-16 | 三菱電機株式会社 | 電力用半導体装置 |
| WO2014014012A1 (ja) * | 2012-07-19 | 2014-01-23 | 三菱電機株式会社 | 電力用半導体モジュール |
| KR102034717B1 (ko) * | 2013-02-07 | 2019-10-21 | 삼성전자주식회사 | 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈 |
| CN105103289B (zh) * | 2013-05-16 | 2018-08-24 | 富士电机株式会社 | 半导体装置 |
| KR20150072898A (ko) * | 2013-12-20 | 2015-06-30 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
| US9426883B2 (en) | 2014-01-30 | 2016-08-23 | Cree Fayetteville, Inc. | Low profile, highly configurable, current sharing paralleled wide band gap power device power module |
| EP4459676A2 (en) * | 2014-01-30 | 2024-11-06 | Wolfspeed, Inc. | Low profile, highly configurable, current sharing paralleled wide band gap power device power module |
| DE102014007443A1 (de) * | 2014-05-21 | 2015-11-26 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Hallstadt | Elektrische Baugruppe für ein Kraftfahrzeug und Verfahren zur Montage einer solchen elektrischen Baugruppe |
| US10186607B2 (en) | 2014-07-04 | 2019-01-22 | Mitsubishi Electric Corporation | Power semiconductor device including a semiconductor switching element |
| JP6485257B2 (ja) * | 2015-07-01 | 2019-03-20 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| DE102016112777B4 (de) * | 2016-07-12 | 2021-03-18 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitereinrichtung |
| JP6765336B2 (ja) * | 2017-04-06 | 2020-10-07 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法、ならびに電力変換装置 |
| JP7612997B2 (ja) * | 2020-03-19 | 2025-01-15 | 富士電機株式会社 | 半導体装置およびその過電流保護機能 |
| TWI778474B (zh) * | 2020-12-21 | 2022-09-21 | 研能科技股份有限公司 | 室內氣體汙染過濾方法 |
| JP7582147B2 (ja) | 2021-10-01 | 2024-11-13 | 三菱電機株式会社 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130954A (ja) * | 1988-11-11 | 1990-05-18 | Fuji Electric Co Ltd | 逆阻止形トランジスタモジュール |
| JPH0621330A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JPH06188363A (ja) * | 1992-10-21 | 1994-07-08 | Mitsubishi Electric Corp | 半導体パワーモジュールおよびその製造方法 |
| JPH10233484A (ja) * | 1996-12-16 | 1998-09-02 | Fuji Electric Co Ltd | 半導体装置の組立方法および装置 |
| JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
| JP2000091767A (ja) * | 1998-09-10 | 2000-03-31 | Toshiba Corp | 半導体素子 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731970A (en) * | 1989-12-22 | 1998-03-24 | Hitachi, Ltd. | Power conversion device and semiconductor module suitable for use in the device |
| JP2854757B2 (ja) * | 1992-06-17 | 1999-02-03 | 三菱電機株式会社 | 半導体パワーモジュール |
| JP3396566B2 (ja) * | 1995-10-25 | 2003-04-14 | 三菱電機株式会社 | 半導体装置 |
| JP3206717B2 (ja) * | 1996-04-02 | 2001-09-10 | 富士電機株式会社 | 電力用半導体モジュール |
| DE19645636C1 (de) * | 1996-11-06 | 1998-03-12 | Telefunken Microelectron | Leistungsmodul zur Ansteuerung von Elektromotoren |
| US6060772A (en) | 1997-06-30 | 2000-05-09 | Kabushiki Kaisha Toshiba | Power semiconductor module with a plurality of semiconductor chips |
| US6212087B1 (en) * | 1999-02-05 | 2001-04-03 | International Rectifier Corp. | Electronic half bridge module |
-
2001
- 2001-04-02 EP EP01917795.5A patent/EP1289014B1/en not_active Expired - Lifetime
- 2001-04-02 US US10/276,333 patent/US6873042B2/en not_active Expired - Lifetime
- 2001-04-02 JP JP2002580403A patent/JP4490041B2/ja not_active Expired - Lifetime
- 2001-04-02 WO PCT/JP2001/002875 patent/WO2002082541A1/ja active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130954A (ja) * | 1988-11-11 | 1990-05-18 | Fuji Electric Co Ltd | 逆阻止形トランジスタモジュール |
| JPH0621330A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JPH06188363A (ja) * | 1992-10-21 | 1994-07-08 | Mitsubishi Electric Corp | 半導体パワーモジュールおよびその製造方法 |
| JPH10233484A (ja) * | 1996-12-16 | 1998-09-02 | Fuji Electric Co Ltd | 半導体装置の組立方法および装置 |
| JPH1174433A (ja) * | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置 |
| JP2000091767A (ja) * | 1998-09-10 | 2000-03-31 | Toshiba Corp | 半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002082541A1 (fr) | 2002-10-17 |
| EP1289014B1 (en) | 2013-06-19 |
| US20030173579A1 (en) | 2003-09-18 |
| EP1289014A4 (en) | 2007-07-25 |
| US6873042B2 (en) | 2005-03-29 |
| EP1289014A1 (en) | 2003-03-05 |
| JPWO2002082541A1 (ja) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4490041B2 (ja) | 電力用半導体装置 | |
| US5705848A (en) | Power semiconductor module having a plurality of submodules | |
| EP0697732B1 (en) | Driving circuit module | |
| JP4640213B2 (ja) | 電力半導体装置及びそれを使用したインバータブリッジモジュール | |
| JP4292652B2 (ja) | パワー半導体モジュール | |
| JP4040838B2 (ja) | 電力用半導体装置 | |
| JP5138714B2 (ja) | 電力用半導体装置 | |
| JP3954314B2 (ja) | 圧接型半導体装置 | |
| JP4196001B2 (ja) | 半導体パワーモジュール | |
| US6605870B2 (en) | Pressure-contact type semiconductor device | |
| KR940008343B1 (ko) | 대전력 반도체장치 | |
| US6795324B2 (en) | Power converter | |
| US20020024135A1 (en) | Semiconductor device | |
| JP2019091850A (ja) | 電力用半導体装置 | |
| US6717258B2 (en) | Power semiconductor device | |
| US20240244750A1 (en) | Semiconductor module | |
| JPH09321216A (ja) | 電力用半導体装置 | |
| JP3394448B2 (ja) | パワー半導体装置およびそれを用いた電力変換装置 | |
| JP2020053622A (ja) | パワーモジュール及びパワーモジュールを有する電気装置 | |
| CN117099487A (zh) | 功率模块和用于制造功率模块的方法 | |
| JP2019050300A (ja) | パワー半導体モジュール | |
| JP3133544B2 (ja) | 混成集積回路 | |
| CN222190723U (zh) | 一种高可靠性pcb封装结构 | |
| JP7582116B2 (ja) | 半導体モジュール | |
| WO2024171567A1 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100224 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4490041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |