JP4472652B2

JP4472652B2 - 高周波抑圧回路

Info

Publication number: JP4472652B2
Application number: JP2006069624A
Authority: JP
Inventors: 智和尾込
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-03-14
Filing date: 2006-03-14
Publication date: 2010-06-02
Anticipated expiration: 2026-03-14
Also published as: JP2007251403A

Description

この発明は、通信システムなどに用いられる高周波回路の出力信号に含まれる高調波を抑圧する高周波抑圧回路に関するものである。

マイクロ波高出力増幅器等の高周波回路においては、基本波以外の高調波の信号が発生するため、基本波での高出力増幅器等の特性に影響を与えることなく、高調波を抑圧する必要がある。

このような高調波を抑圧する方法として、例えば、特許文献１に示すように、半導体素子の出力側に高調波に対してショートの状態を実現するショートスタブやオープンスタブを接続し、高調波を反射させる方法があった。
また、例えば特許文献２に示すように、半導体素子の出力側の伝送線路に高調波に共振する結合線路を設けて、高調波を反射させる方法もとられていた。

特開２００１−５３５１０号公報特開平８−１３９５３５号公報

上記従来のように、高調波に対してショートの状態を実現するオープンスタブやショートスタブを接続する方法においては、一般的に２倍波に対しては、基本波の波長をλとして、λ／４の長さのショートスタブを接続することで、基本波ではオープン、２倍波に対してはショートの状態を実現する回路を構成できるため、基本波に対して影響のない回路を実現できる。しかしながら、３倍波に対しては、λ／１２の長さのオープンスタブや、λ／６の長さのショートスタブを接続することで、３倍波に対してはショートの状態を実現するが、基本波に対してはオープンの状態ではないため、基本波はこの３倍波抑圧用スタブの影響を受け、インピーダンス整合と取り直す必要があるという問題があった。

また、メイン線路に高調波に共振する結合線路を設けて、高調波を反射させる方法においては、基本波の特性に影響を与えることはないが、Ｑ値の高い共振器が得られるため、帯域の非常に狭い高調波抑圧回路となり、帯域の広い高周波回路では適用が難しいという問題があった。

この発明は上記のような課題を解決するためになされたもので、基本波に影響を与えることなく、２倍波、３倍波を抑圧することの出来る高周波抑圧回路を得ることを目的とする。

この発明に係る高周波抑圧回路は、高周波回路の出力信号が流れるメイン線路と、このメイン線路から分岐し、基本波の波長λに対してλ／４の長さの位置で接地した、基本波の２倍の周波数を抑圧する２倍波抑圧用ショートスタブと、この２倍波抑圧用ショートスタブの接地点から所定の間隔を有し、メイン線路方向にλ／１２の長さの位置で接地した、基本波の３倍の周波数を抑圧する第１の３倍波結合用線路と、２倍波抑圧用ショートスタブから第１の３倍波結合用線路と同一側に所定の間隔を有して設置すると共にメイン線路から間隔をあけ、２倍波抑圧用ショートスタブの接地点方向にλ／１２の長さで配置してメイン線路側を接地した、基本波の３倍の周波数を抑圧する第２の３倍波結合用線路とを備え、基本波の３倍の周波数の波長をλ _３とした場合、第１の３倍波結合用線路は、メイン線路に対して、３λ _３／４の長さのオープンスタブとなり、第２の３倍波結合用線路は、メイン線路に対して、λ _３／４の長さのオープンスタブとなるようにしたものである。

この発明の高周波抑圧回路は、λ／４程度の長さの２倍波抑圧用ショートスタブと、この２倍波抑圧用ショートスタブに３倍波が結合するよう所定の間隔を有し、かつ、同一側に、一端が接地されて線路長がλ／１２程度の３倍波結合用線路を複数設けるようにしたので、基本波に影響を与えることなく、２倍波、３倍波を抑圧することが出来る。

実施の形態１．
図１は、この発明の実施の形態１による高周波抑圧回路を示す構成図である。
図において、高周波抑圧回路は、ゲート側バイアス回路１、高出力ＦＥＴ２、ドレイン側バイアス回路３、ＤＣカットコンデンサ４、メイン線路５、２倍波抑圧用ショートスタブ６、３倍波結合用線路７を備えている。

ゲート側バイアス回路１〜ＤＣカットコンデンサ４は、マイクロ波高出力増幅器といった高周波回路を構成するもので、ゲート側バイアス回路１は、高出力ＦＥＴ２のゲート側のバイアス回路である。また、ドレイン側バイアス回路３は、ドレイン側のバイアス回路である。高出力ＦＥＴ２は、高周波の信号増幅を行う半導体素子であり、そのソース側は接地されている。また、ＤＣカットコンデンサ４は、高出力ＦＥＴ２の出力側に接続され出力信号から直流成分を除去するためのコンデンサである。メイン線路５は高周波回路の出力信号が流れる線路である。

２倍波抑圧用ショートスタブ６は、メイン線路５に接続されたショートスタブであり、基本波の波長をλとした場合に、λ／４程度の長さを有するものである。また、３倍波結合用線路７は、２倍波抑圧用ショートスタブ６の横に、所定の間隔を有して設置されたλ／１２程度の長さの線路である。また、この３倍波結合用線路７は、２倍波抑圧用ショートスタブ６の接地点からメイン線路５方向にλ／１２程度の長さで配置し、メイン線路５側を接地している。尚、実際は高出力ＦＥＴ２の入出力側に整合回路が必要な場合もあるが、ここでは省略している。

次に、このように構成された高周波抑圧回路の高調波抑圧動作について説明する。
図２は、その原理の説明図であり、（ａ）は基本波、（ｂ）は２倍波、（ｃ）は３倍波の場合を示している。

図２（ａ）に示すように、基本波（波長λ）に対して３倍波結合用線路７の長さは、λ／１２程度と十分に短いため影響を与えることがなく無視することができる。また、２倍波抑圧用ショートスタブ６は、λ／４の長さのショートスタブで、メイン線路５との接続部でオープンとなり、この回路も基本波に対して影響を与えることがない。

次に、２倍波（波長λ₂＝λ／２）に対しては、図２（ｂ）に示すように、３倍波結合用線路７の長さはλ₂／６程度と２倍波の波長λ₂に対して短いため、ほとんど影響を与えることがなく、２倍波抑圧用ショートスタブ６はλ₂／２の長さのショートスタブで、メイン線路５との接続部でショートとなり、２倍波を抑圧することが出来る。

しかし、３倍波（波長λ₃＝λ／３）に対しては、図２（ｃ）に示すように、３倍波結合用線路７の長さはλ₃／４程度と影響が顕著になり、２倍波抑圧用ショートスタブ６と結合し、３λ₃／４の長さのオープンスタブがメイン線路５に接続されているように見え、メイン線路５との接続部でショートとなり、３倍波を抑圧することが出来る。

従って、このような構成により、基本波に影響を与えることなく、２倍波、３倍波を抑圧することが可能である。

更に、２倍波抑圧の方法としてショートスタブを使用しているため、２倍波に対しては特開平８−１３９５３５号公報に記載された構成よりも帯域の広い抑圧回路となり、帯域の広い高周波回路においても適用可能である。

更に、ショートスタブの抑圧周波数がずれたとき、一般的にはショートスタブを削ったりして長さを調整することが不可能なため、ショートスタブの抑圧周波数を調整することは不可能だが、本実施の形態では２倍波抑圧用ショートスタブ６と３倍波結合用線路７を結合させているため、上記２倍波抑圧用ショートスタブ６と３倍波結合用線路７の間隔を調整することにより、抑圧周波数を調整することも可能である。

尚、抑圧周波数と２倍波抑圧用ショートスタブ６と３倍波結合用線路７との間隔（パターン間隔）との関係は次の通りである。即ち、パターン間隔を狭くすると、２倍波の抑圧周波数は低い方に変化し、３倍波の抑圧周波数は高い方に変化する。逆に、パターン間隔を広くすると２倍波の抑圧周波数は高い方に変化し、３倍波の抑圧周波数は低い方に変化する。

また、このようなパターン間隔を変化させると抑圧周波数だけでなく、抑圧量も変化する。例えば、パターン間隔を狭くすると、２倍波抑圧用ショートスタブ６と３倍波結合用線路７との結合度が大きくなるため、３倍波の抑圧量は大きくなるが、２倍波の抑圧量は３倍波結合用線路７の影響が出てくるため多少小さくなる。反対に、パターン間隔を広くしていくと３倍波結合用線路７の影響が小さくなっていくため、３倍波の抑圧量は小さくなっていき、２倍波の抑圧量は大きくなる。

以上のように、実施の形態１の高周波抑圧回路によれば、高周波回路の出力信号が流れるメイン線路に、基本波の波長λに対して、λ／４程度の長さの２倍波抑圧用ショートスタブを設けると共に、２倍波抑圧用ショートスタブの横に、２倍波抑圧用ショートスタブに３倍波が結合するよう、一端が接地されて線路長がλ／１２程度の３倍波結合用線路を所定の間隔を有して配置したので、基本波に影響を与えることなく、２倍波、３倍波を抑圧することが出来る。

また、実施の形態１の高周波抑圧回路によれば、３倍波結合用線路は、２倍波抑圧用ショートスタブの接地点からメイン線路方向に配置し、メイン線路側を接地するようにしたので、３倍波（λ₃）に対しては、３λ₃／４の長さのオープンスタブがメイン線路に接続されているように見え、メイン線路との接続部でショートとなり、３倍波を抑圧することが出来る。

実施の形態２．
図３は、実施の形態２の高周波抑圧回路の構成図である。
実施の形態２の高周波抑圧回路は、ゲート側バイアス回路１、高出力ＦＥＴ２、ドレイン側バイアス回路３、ＤＣカットコンデンサ４、メイン線路５、２倍波抑圧用ショートスタブ６、３倍波結合用線路８からなる。ここで、３倍波結合用線路８以外の構成は、実施の形態１と同様であるため、対応する部分に同一符号を付してその説明を省略する。

３倍波結合用線路８は、３倍波が結合するように２倍波抑圧用ショートスタブ６の横に、メイン線路５から適当な間隔をあけ、２倍波抑圧用ショートスタブ６の接地点方向にλ／１２程度の長さで配置し、メイン線路５側を接地した結合用線路である。

このように構成された高周波抑圧回路において、基本波、２倍波に対しては、実施の形態１，２と同様の原理である。また、３倍波（波長λ₃＝λ／３）に対しては、３倍波結合用線路８の長さがλ₃／４程度となり、２倍波抑圧用ショートスタブ６と結合し、λ₃／４の長さのオープンスタブがメイン線路５に接続されているように見え、メイン線路５との接続部でショートとなり、３倍波を抑圧することが出来る。

以上のように、実施の形態２の高周波抑圧回路によれば、３倍波結合用線路は、メイン線路から所定の間隔を有して２倍波抑圧用ショートスタブの接地点方向に配置し、メイン線路側を接地するようにしたので、基本波に影響を与えることなく、２倍波、３倍波を抑圧することが出来る。また、３倍波（λ₃）については、λ₃／４の長さのオープンスタブがメイン線路に接続されているように見え、メイン線路との接続部でショートとなり、３倍波を抑圧することが出来る。

実施の形態３．
図４は、実施の形態３の高周波抑圧回路の構成図である。
実施の形態３の高周波抑圧回路は、ゲート側バイアス回路１、高出力ＦＥＴ２、ドレイン側バイアス回路３、ＤＣカットコンデンサ４、メイン線路５、２倍波抑圧用ショートスタブ６、３倍波結合用線路９，１０からなる。ここで、３倍波結合用線路９，１０以外の構成は、実施の形態１，２と同様であるため、対応する部分に同一符号を付してその説明を省略する。

３倍波結合用線路９，１０は、３倍波が結合するように２倍波抑圧用ショートスタブ６の両側に位置するよう設けられた線路であり、それぞれの３倍波結合用線路９，１０は、２倍波抑圧用ショートスタブ６から所定の間隔を持ち、かつ、２倍波抑圧用ショートスタブ６の接地点からメイン線路５方向にλ／１２程度の長さで配置し、メイン線路５側を接地するよう構成されている。

本実施の形態によれば、実施の形態１に示したように、基本波に影響を与えることなく、２倍波、３倍波を抑圧することが可能である。更に、３倍波結合用線路９、１０の長さに差をつけることにより、３倍波結合用線路９、１０それぞれに結合する周波数が異なってくるため、３倍波帯域に対して２つの共振点を持つ、３λ₃／４の長さのオープンスタブが接続されているように見える。そのため３倍波を抑圧する帯域を広げることが出来る。

また、３倍波結合用線路を複数設ける構成として、図５に示すように、実施の形態１、実施の形態２の構成を組み合わせるようにしてもよい。
図５において、ゲート側バイアス回路１〜２倍波抑圧用ショートスタブ６は実施の形態１、２と同様であり、３倍波用結合線路１１（第１の３倍波結合用線路）は、実施の形態１における３倍波結合用線路７と同様の構成である。また、３倍波結合用線路１２（第２の３倍波結合用線路）は、実施の形態２における３倍波結合用線路８と同様の構成である。

このように構成された高周波抑圧回路において、基本波、２倍波に対しては、実施の形態１，２と同様の原理である。また、３倍波（波長λ₃＝λ／３）に対しては、３λ₃／４の長さのオープンスタブと、λ₃／４の長さのオープンスタブが両方接続されているように見える。

更に、３倍波結合用線路１１，１２の長さを少しだけ変えた場合、３倍波結合用線路１１の長さで共振する周波数では３倍波結合用線路１１（＝３λ₃／４の長さのオープンスタブ）が顕著に見え、３倍波結合用線路１２の長さで共振する周波数では３倍波結合用線路１２（＝λ₃／４の長さのオープンスタブ）が顕著に見える。このため、共振点を２点作ることが可能となり、３倍波抑圧周波数の帯域の広い高周波抑圧回路を実現することができる。

一方、３倍波結合用線路１１，１２の長さを等しくした場合は、共振する周波数で３λ₃／４の長さのオープンスタブと、λ₃／４の長さのオープンスタブが両方見えるため、抑圧量を大きくすることができる。

以上のように、実施の形態３の高周波抑圧回路によれば、３倍波結合用線路を複数設けたので、基本波に影響を与えることなく、２倍波、３倍波を抑圧することが出来る。また、３倍波に対しても抑圧周波数の帯域の広い、高調波抑圧回路を構成することが出来る。

実施の形態４．
図６は、実施の形態４における２倍波抑圧用ショートスタブ６と３倍波結合用線路１３の構成図である。
上記実施の形態１〜３では、３倍波結合用線路を、２倍波抑圧用ショートスタブ６の接地点側、またはメイン線路５側に設けたものであるが、実施の形態４では、λ／１２程度の長さを持つ３倍波結合用線路１３を、２倍波抑圧用ショートスタブ６の中間位置に所定の間隔を持って配置している。また、３倍波結合用線路１３の接地点は、２倍波抑圧用ショートスタブ６の接地点側としている。

このように構成された高周波抑圧回路では、図６に示すように、３倍波結合用線路１３の接地点側でショート、メイン線路５側でオープンであるため、メイン線路５との接続点でショートとなり、３倍波の抑圧効果を得ることができる。また、この場合、λ₃／２の長さのショートスタブがメイン線路５に接続されているように見える。

以上のように、実施の形態４の高周波抑圧回路では、３倍波結合用線路を、２倍波抑圧用ショートスタブの中間部から所定の間隔を有して配置し、２倍波抑圧用ショートスタブの接地点側を接地するようにしたので、基本波に影響を与えることなく、２倍波、３倍波を抑圧することが出来る。

この発明の実施の形態１による高周波抑圧回路を示す構成図である。この発明の実施の形態１による高周波抑圧回路の原理を示す説明図である。この発明の実施の形態２による高周波抑圧回路を示す構成図である。この発明の実施の形態３による高周波抑圧回路を示す構成図である。この発明の実施の形態３による高周波抑圧回路の他の例を示す構成図である。この発明の実施の形態４による高周波抑圧回路を示す要部構成図である。

符号の説明

１ゲート側バイアス回路、２高出力ＦＥＴ、３ドレイン側バイアス回路、４ＤＣカットコンデンサ、５メイン線路、６２倍波抑圧用ショートスタブ、７，８，９，１０，１１，１２，１３３倍波結合用線路。

Claims

高周波回路の出力信号が流れるメイン線路と、このメイン線路から分岐し、基本波の波長λに対してλ／４の長さの位置で接地した、基本波の２倍の周波数を抑圧する２倍波抑圧用ショートスタブと、この２倍波抑圧用ショートスタブの接地点から所定の間隔を有し、メイン線路方向にλ／１２の長さの位置で接地した、基本波の３倍の周波数を抑圧する第１の３倍波結合用線路と、前記２倍波抑圧用ショートスタブから前記第１の３倍波結合用線路と同一側に所定の間隔を有して設置すると共に前記メイン線路から間隔をあけ、前記２倍波抑圧用ショートスタブの接地点方向にλ／１２の長さで配置して前記メイン線路側を接地した、基本波の３倍の周波数を抑圧する第２の３倍波結合用線路とを備え、基本波の３倍の周波数の波長をλ _３とした場合、前記第１の３倍波結合用線路は、前記メイン線路に対して、３λ _３／４の長さのオープンスタブとなり、前記第２の３倍波結合用線路は、前記メイン線路に対して、λ _３／４の長さのオープンスタブとなるようにした高周波抑圧回路。
高周波回路の出力信号が流れるメイン線路と、このメイン線路から分岐し、基本波の波長λに対してλ／４の長さの位置で接地した、基本波の２倍の周波数を抑圧する２倍波抑圧用ショートスタブと、この２倍波抑圧用ショートスタブの接地点から所定の間隔を有し、メイン線路方向にλ／１２の長さの位置で接地した、基本波の３倍の周波数を抑圧する第１の３倍波結合用線路と、前記２倍波抑圧用ショートスタブから前記第１の３倍波結合用線路と同一側に所定の間隔を有して設置すると共に前記メイン線路から間隔をあけ、前記２倍波抑圧用ショートスタブの接地点方向にλ／１２より短い長さで配置して前記メイン線路側を接地した、基本波の３倍の周波数を抑圧する第２の３倍波結合用線路とを備え、基本波の３倍の周波数の波長をλ _３とした場合、前記第１の３倍波結合用線路は、前記メイン線路に対して、３λ _３／４の長さのオープンスタブとなり、前記第２の３倍波結合用線路は、前記メイン線路に対して、λ _３／４より短い長さのオープンスタブとなるようにして、基本波に対して３倍の周波数を抑圧する３倍波抑圧周波数の帯域を広くした高周波抑圧回路。