JP4471863B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4471863B2 JP4471863B2 JP2005041018A JP2005041018A JP4471863B2 JP 4471863 B2 JP4471863 B2 JP 4471863B2 JP 2005041018 A JP2005041018 A JP 2005041018A JP 2005041018 A JP2005041018 A JP 2005041018A JP 4471863 B2 JP4471863 B2 JP 4471863B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- lead
- semiconductor chip
- external terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W72/5449—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
この発明は、半導体装置及びその製造方法に関し、特に半導体チップを樹脂封止した樹脂封止型の半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a resin-encapsulated semiconductor device in which a semiconductor chip is resin-sealed and a manufacturing method thereof.
導体端子が形成されているリードフレーム上で、半導体チップの電極パッドと、導体端子とをボンディングワイヤにより電気的に接続して、これら半導体チップ、ボンディングワイヤ及び導体端子を絶縁体により封止した後、個片化を行う半導体装置、すなわち樹脂封止型半導体装置が知られている。 After electrically connecting the electrode pads of the semiconductor chip and the conductor terminals with bonding wires on the lead frame on which the conductor terminals are formed, and sealing these semiconductor chips, bonding wires and conductor terminals with an insulator Semiconductor devices that perform singulation, that is, resin-encapsulated semiconductor devices are known.
このような樹脂封止型半導体装置の製造においては、半導体チップが搭載される、複数のダイパッドと、このダイパッドを支持する吊りリードと、半導体チップの電極パッドと接続される金属細線とを１組として、樹脂封止される。 In manufacturing such a resin-encapsulated semiconductor device, a set of a plurality of die pads on which a semiconductor chip is mounted, a suspension lead that supports the die pad, and a thin metal wire connected to an electrode pad of the semiconductor chip. As shown in FIG.
また、リードフレームを用いた樹脂封止型半導体装置において、多端子化に対応でき、かつ一層の小型化に対応できる半導体装置を提供することを目的とした、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体装置が知られている（例えば、特許文献１参照。）。 In addition, a CSP (Chip Size Package) type semiconductor that aims to provide a semiconductor device that can cope with the increase in the number of terminals in a resin-encapsulated semiconductor device using a lead frame and that can be further reduced in size. An apparatus is known (for example, refer to Patent Document 1).
この従来の半導体装置は、リードフレーム素材よりも薄肉のインナーリードと、インナーリードに一体的に連結したリードフレーム素材と同じ厚さの外部回路と接続するための柱状の端子柱とを有し、かつ、端子柱はインナーリードの外部側においてインナーリードに対して厚み方向に直交し、かつ半導体素子搭載側と反対方向に設けられている。 This conventional semiconductor device has an inner lead that is thinner than the lead frame material, and a columnar terminal column for connecting to an external circuit having the same thickness as the lead frame material integrally connected to the inner lead, In addition, the terminal column is provided on the outer side of the inner lead, perpendicular to the thickness direction with respect to the inner lead, and in the direction opposite to the semiconductor element mounting side.
さらに、端子柱の先端部面には半田等からなる端子部を設け、端子部を封止用樹脂部から露出させ、端子柱の外部側の側面を封止用樹脂部から露出させている。半導体素子は、電極部を有する面がインナーリードに絶縁接着材を介して搭載されて、封止用樹脂により樹脂封止されている。
パッケージ化された樹脂封止型半導体装置には、近年の携帯機器の需要の増大に伴う技術の進展により、さらなる薄型化、小型化が要求されている。上述した従来の樹脂封止型半導体装置では、リードフレームの厚みに、搭載される半導体チップの厚みが加重されるためパッケージ化された半導体装置全体としてのさらなる薄型化、小型化を図ることが困難である。 The packaged resin-encapsulated semiconductor device is required to be further thinned and miniaturized due to the development of technology accompanying the recent increase in demand for portable devices. In the conventional resin-encapsulated semiconductor device described above, it is difficult to further reduce the thickness and size of the packaged semiconductor device as a whole because the thickness of the mounted semiconductor chip is weighted to the thickness of the lead frame. It is.
従って、樹脂封止型半導体装置のさらなる小型化、薄型化を可能にする技術の開発が望まれている。 Therefore, development of a technique that enables further miniaturization and thinning of the resin-encapsulated semiconductor device is desired.
また、上述した従来の樹脂封止型半導体装置の製造方法では、リードフレームに予め第１の下地を貼付して封止工程を行い、封止工程終了後に、個片化用の第２の下地を使用して個片化を行う必要がある。 Further, in the above-described conventional method for manufacturing a resin-encapsulated semiconductor device, a first base is previously applied to a lead frame to perform a sealing process, and after the sealing process is finished, a second base for singulation is performed. It is necessary to divide into pieces using.
このように、従来の樹脂封止型半導体装置の製造方法では、手間とコストが余計にかかることから、より簡易な工程で、製造コストを低減することができる樹脂封止型半導体装置の製造方法が嘱望されている。 As described above, since the conventional method for manufacturing a resin-encapsulated semiconductor device requires extra labor and costs, a method for manufacturing a resin-encapsulated semiconductor device that can reduce the manufacturing cost through a simpler process. Is envied.
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の樹脂封止型半導体装置は、下記のような構成を具えている。 The present invention has been made in view of the above problems. In solving the above-described problems, the resin-encapsulated semiconductor device of the present invention has the following configuration.
すなわち、半導体装置は、半導体チップを含んでいる。半導体チップは、第１の主表面、この第１主表面と対向する第２主表面、これら第１及び第２主表面に挟まれて画成される第１側面部、この第１主表面から露出する複数の電極パッドを有している。 That is, the semiconductor device includes a semiconductor chip. The semiconductor chip includes a first main surface, a second main surface facing the first main surface, a first side surface portion defined by being sandwiched between the first and second main surfaces, and the first main surface. A plurality of exposed electrode pads are provided.
接着材は、半導体チップの第１側面部に設けられている。 The adhesive material is provided on the first side surface portion of the semiconductor chip.
複数の柱状の突出基部は、この接着材により、第１側面部に接着固定されている。 The plurality of columnar projecting bases are bonded and fixed to the first side surface portion by this adhesive.
外部端子部は、この突出基部、及び突出基部から第１主表面の上側に、その下面が第１主表面とは離間して突出延在し、かつ先端部の一部分が薄厚とされている段差部を有する短冊状のリードとを有している。 The external terminal portion has a protruding base portion and a step extending from the protruding base portion to the upper side of the first main surface, the lower surface protruding away from the first main surface, and a portion of the tip portion being thin. And a strip-shaped lead having a portion.
ボンディングワイヤは、電極パッド及び前記リードの段差部を電気的に接続している。 The bonding wire electrically connects the electrode pad and the stepped portion of the lead.
封止部は、ボンディングワイヤ、半導体チップ及び段差部を封止し、かつ段差部を除く外部端子部を露出させて外部端子としている。
また、半導体チップは、第１主表面から露出する複数の電極パッドの配列の外側の領域に設けられていて、第１及び第２主表面の間に位置して複数の電極パッドを囲む第３主表面及びこの第３主表面と第１主表面に挟まれて画成される第２側面部を有している。
また、接着材は、半導体チップの第３主表面及びリードの下面、並びに半導体チップの第１側面部及び突出基部の間隙を埋め込んで接着固定している。
The sealing part seals the bonding wire, the semiconductor chip, and the step part, and exposes the external terminal part excluding the step part as an external terminal.
The semiconductor chip is provided in a region outside the array of the plurality of electrode pads exposed from the first main surface, and is located between the first and second main surfaces and surrounds the plurality of electrode pads. It has a main surface and a second side part defined by being sandwiched between the third main surface and the first main surface.
The adhesive material is bonded and fixed by filling the gap between the third main surface of the semiconductor chip and the lower surface of the lead, and the first side surface portion and the protruding base portion of the semiconductor chip.
また、この発明の半導体装置の製造方法は、主として、下記のような工程を含んでいる。 The method for manufacturing a semiconductor device according to the present invention mainly includes the following steps.
すなわち、リードフレームを準備する。リードフレームは、円形枠状のリングフレーム部、このリングフレーム部からその内側に格子状に延在しているフレーム部、及びフレーム部によりマトリクス状に画成されている複数のチップ搭載領域を具えている。 That is, a lead frame is prepared. The lead frame includes a circular frame-shaped ring frame portion, a frame portion extending in a grid pattern from the ring frame portion, and a plurality of chip mounting areas defined in a matrix by the frame portion. It is.
加えて、リードフレームは、外部端子部を具えている。外部端子部は、フレーム部の厚みと同一の厚みを有していて、チップ搭載領域内に突出する複数の柱状の突出基部を具えている。さらに外部端子部は、突出基部からさらにチップ搭載領域内へ突出していて、この突出基部の厚みよりも薄い厚みを有し、その先端部の一部分がさらに薄厚とされている段差部を有するリードを具えている。 In addition, the lead frame includes an external terminal portion. The external terminal portion has the same thickness as the frame portion, and includes a plurality of columnar protruding bases protruding into the chip mounting region. Furthermore, the external terminal portion further protrudes from the protruding base portion into the chip mounting region, has a thickness that is thinner than the thickness of the protruding base portion, and a lead having a step portion in which a part of the tip portion is further reduced in thickness. It has.
ウェハを準備する。ウェハは、リードフレームの外部端子部の厚みよりも薄い厚みを有している。ウェハには複数の半導体チップがマトリクス状に作り込まれている。ウェハは、第１の面とこの第１の面と対向する第２の面を有し、かつ第１の面から露出する複数の電極パッドを有している。 Prepare the wafer. The wafer has a thickness smaller than the thickness of the external terminal portion of the lead frame. A plurality of semiconductor chips are formed in a matrix on the wafer. The wafer has a first surface and a second surface opposite to the first surface, and a plurality of electrode pads exposed from the first surface.
ウェハの第２の面に、下地を貼り付ける。このウェハを切断し、かつ下地を切断しない程度にダイシングする。このダイシングにより、複数の半導体チップが個片化される。得られる半導体チップは、ウェハの第１の面であった第１主表面、ウェハの第２の面であった第１主表面と対向する第２主表面、第１及び第２主表面に挟まれて画成される第１側面部、この第１主表面から露出する複数の電極パッドを具えている。 A base is attached to the second surface of the wafer. Dicing is performed to such an extent that the wafer is cut and the base is not cut. By this dicing, a plurality of semiconductor chips are separated into pieces. The obtained semiconductor chip is sandwiched between the first main surface that was the first surface of the wafer, the second main surface that faces the first main surface that was the second surface of the wafer, and the first and second main surfaces. And a plurality of electrode pads exposed from the first main surface.
下地の端部を外側に向かって引き伸ばして、下地の面積を拡張する。これにより、隣接する複数の半導体チップ同士の間に間隙を形成する。 Extend the edge of the foundation toward the outside to expand the area of the foundation. Thereby, a gap is formed between a plurality of adjacent semiconductor chips.
生じた間隙に接着材を注入する。 Adhesive is injected into the resulting gap.
接着材が注入されている間隙に、リードフレームのフレーム部を、リードの下面を半導体チップの第１主表面に対向させて、挿入する。 The frame portion of the lead frame is inserted into the gap into which the adhesive is injected, with the lower surface of the lead facing the first main surface of the semiconductor chip.
半導体チップの電極パッド及びリードの段差部を、ボンディングワイヤを用いて、電気的に接続する。 The electrode pad of the semiconductor chip and the stepped portion of the lead are electrically connected using a bonding wire.
ボンディングワイヤ、半導体チップ及び段差部を封止する封止部を形成する。 A sealing portion for sealing the bonding wire, the semiconductor chip, and the stepped portion is formed.
フレーム部を切削して、突出基部を露出してこれを外部端子とする半導体装置を個片化する。 The frame part is cut to expose the protruding base part and separate the semiconductor device using this as an external terminal.
この発明の半導体装置の構成によれば、リードフレームの厚み範囲内に、半導体チップを納めて封止することができるので、リードフレームの厚みが、実質的に半導体装置の厚みとなる。また、搭載される半導体チップとリードとの間隔も、より狭めることができる。従って、樹脂封止型半導体装置のさらなる小型化及び薄型化を図ることができる。また、外部端子部は、半導体装置の上面、下面、側面のいずれからも露出する構成とすることができるので、実装基板等への半導体装置の実装及び他の半導体装置との電気的な接続がより容易となる。 According to the configuration of the semiconductor device of the present invention, since the semiconductor chip can be sealed within the thickness range of the lead frame, the thickness of the lead frame substantially becomes the thickness of the semiconductor device. Further, the interval between the mounted semiconductor chip and the leads can be further reduced. Therefore, the resin-encapsulated semiconductor device can be further reduced in size and thickness. In addition, since the external terminal portion can be configured to be exposed from any of the upper surface, the lower surface, and the side surface of the semiconductor device, the mounting of the semiconductor device on the mounting substrate and the electrical connection with other semiconductor devices can be performed. It becomes easier.
また、この発明の半導体装置の製造方法によれば、１枚の下地で、ウェハのダイシングから、半導体装置の組立及び個片化工程までを行うことができるので、従来の複数の下地が必要な製造方法と比較して、半導体装置の製造コストをより削減することができる。また、リードフレームへの半導体チップの搭載工程において、複数個の半導体チップをリードフレームの複数のチップ搭載領域に、同時に搭載することができる。従って、簡易な工程で同一構成の半導体装置の大量生産が可能である。これにより、さらなる製造コストの削減が期待できる。 In addition, according to the method for manufacturing a semiconductor device of the present invention, a single substrate can be used for wafer dicing, semiconductor device assembly and singulation steps, so that a plurality of conventional substrates are required. Compared with the manufacturing method, the manufacturing cost of the semiconductor device can be further reduced. Further, in the process of mounting the semiconductor chip on the lead frame, a plurality of semiconductor chips can be mounted simultaneously on the plurality of chip mounting areas of the lead frame. Therefore, it is possible to mass-produce semiconductor devices having the same configuration with a simple process. Thereby, further reduction in manufacturing cost can be expected.
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、何らこれらに限定されない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, only the shapes, sizes, and arrangement relationships of the respective constituent components are schematically shown to such an extent that the present invention can be understood, and the present invention is not particularly limited thereby. In the following description, specific materials, conditions, numerical conditions, and the like may be used. However, these are merely preferred examples, and are not limited to these.
（第１の実施の形態）
１．半導体装置の構成例
図１及び図２を参照して、この発明の半導体装置の構成例につき説明する。
(First embodiment)
1. Configuration Example of Semiconductor Device A configuration example of a semiconductor device according to the present invention will be described with reference to FIGS.
図１（Ａ）及び（Ｂ）は、この発明の半導体装置の構成例を、上面側からみた、構成要素を説明するための概略的な平面図である。なお、図１（Ａ）においては、構成要素の説明のため、封止部（後述する。）の図示を省略してある。図１（Ｂ）は、半導体装置の構成例を、上面側からみた、概略的な平面図である。 1A and 1B are schematic plan views for explaining constituent elements of a semiconductor device according to the present invention as viewed from the upper surface side. Note that in FIG. 1A, illustration of a sealing portion (described later) is omitted for the purpose of explaining the components. FIG. 1B is a schematic plan view of a configuration example of a semiconductor device as viewed from the upper surface side.
図２（Ａ）は、図１（Ａ）及び（Ｂ）において、Ａ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。図２（Ｂ）は、図１（Ａ）に示した部分領域１０ａを拡大して示した要部斜視図である。
FIG. 2A is a schematic diagram showing a cut surface taken along the alternate long and short dash line indicated by A-A ′ in FIGS. 1A and 1B. FIG. 2B is an enlarged perspective view of a main part showing the
図１（Ａ）及び（Ｂ）に示すように、半導体装置１０は、半導体チップ３０を含んでいる。
As shown in FIGS. 1A and 1B, the
半導体チップ３０は、後述する突出基部２３の厚みｔ１よりも薄い厚みｔ２とされている。
The
この例では、半導体チップ３０は、直方体状の形状を有している。すなわち、半導体チップ３０は、第１主表面３２ａ、この第１主表面３２ａと対向する第２主表面３２ｂ、これら第１及び第２主表面３２ａ及び３２ｂに挟まれて画成される４つの面からなる第１側面部３３ａを有している。
In this example, the
半導体チップ３０は、第１主表面３２ａから露出する複数の電極パッド３４を有している。この例では、電極パッド３４は、矩形状の第１主表面３２ａを構成する各辺の端縁から等距離に離間して沿うように、かつ互いに等間隔に、３個ずつが一列に配列されて設けられている。
The
接着材４０は、半導体チップ３０の第１側面部３３ａに設けられている。
The
複数の柱状の突出基部２３は、この接着材４０により、第１側面部３３ａに接着固定されている。すなわち、半導体チップ３０の第１側面部３３ａ及び突出基部２３の間隙は、接着材４０により埋め込まれて接着固定されている。この接着材４０としては、好ましくは、従来公知の絶縁性の液状樹脂を用いるのがよい。
The plurality of columnar protruding
図２に示すように、外部端子部２５は、この突出基部２３を含む構成要素である。
As shown in FIG. 2, the
特に、図２（Ｂ）に示すように、外部端子部２５は、半導体装置として個片化されている状態ではその概形が略直方体である柱状とされている。すなわち、柱状の外部端子部２５、すなわち突出基部２３は、半導体チップ３０のこの例では４面存在する第１側面部３３ａの各面に離間して対向し、かつ第１及び第２主表面に対して垂直方向に直立するように、第１側面部３３ａ一面あたり３個ずつの外部端子部２５を等間隔に配置してある。
In particular, as shown in FIG. 2B, the
外部端子部２５それぞれは、厚み（高さ）ｔ１を有している。
Each of the external
突出基部２３からは、リード２４が半導体チップ３０側、すなわちチップ搭載領域２６に突出している。リード２４は、柱状の突出基部２３の延在方向に対して垂直方向であって、第１側面部３３ａのある面から、このある面と対向する対向面に向かう方向に突出延在している。リード２４は、半導体チップ３０の第１主表面３２ａの上側に、その下面２４ｂが第１主表面３２ａとは離間し、かつ第１主表面３２ａに平行にするように突出延在している。
From the protruding
リード２４は、その形状が短冊状とされている。リード２４は、対向する平行な上面及び下面２４ａ及び２４ｂ、及びこれら上面及び下面２４ａ及び２４ｂに挟まれる、すなわち双方向を垂直に連絡する側面２４ｃを有している。これら上面及び下面２４ａ及び２４ｂは、突出基部２３の厚みｔ１内に存在している。すなわち、リード２４は、突出基部２３より薄い厚みを有している。
The
図２（Ｂ）に詳細に示すように、短冊状のリード２４は、好ましくは、段差部２４ｄを具える構成とするのがよい。段差部２４ｄは、好ましくは、リード２４の先端部２４’の一部分が、一段低くなる段差を有する階段状にさらに薄厚とされることにより設けられている。この例では、段差部２４ｄは、半導体チップ３０側の一側面が開放されている直方体状の窪み（凹部）として、リード２４の先端部２４’に設けてある。
As shown in detail in FIG. 2B, the strip-
このような段差部２４ｄを形成しておけば、後述するワイヤボンディング工程における位置合わせが容易となる。
If such a
なお、外部端子部２５、すなわち、突出基部２３及びリード２４は、後述する半導体装置の製造工程の説明で詳細に説明されるリードフレーム２０の構成要素である。また、詳細は後述するが、リードフレーム２０が、半導体チップ３０を納める領域（空間）として定義されるチップ搭載領域２６を図示してある。
The
半導体チップ３０は、その第１主表面３２ａを、上述した複数のリード２４の下面２４ｂと対向させてチップ搭載領域２６内に納められている。このとき、半導体チップ３０は、外部端子部２５、すなわちリード２４及び突出基部２３とは非接触とされている。
The
ボンディングワイヤ５０は、電極パッド３４及びリード２４の段差部２４ｄを、電気的に接続している。
The
封止部６０は、ボンディングワイヤ５０、半導体チップ３０及び段差部２４ｄを封止している。封止部６０は、段差部２４ｄを除く外部端子部２５を露出させてこれを外部端子としている。
The sealing
結果として、複数の外部端子部２５は、半導体チップ３０の第１側面部３３ａの周囲、すなわち半導体チップ３０の第１及び第２主表面３２ａ及び３２ｂを除く４つの面に沿って配置されて、設けられている。この例では第１側面部３３ａ一面あたり３個ずつの外部端子部２５が等間隔に配置されて外部端子とされる。
As a result, the plurality of external
２．半導体装置の製造方法
以下、図３から図１０を参照して、この発明の半導体装置の製造方法例につき説明する。なお、この発明の半導体装置の製造工程は、従来公知の材料を用いて、従来公知の製造工程により形成できる。従って、各製造工程における材料、条件等の詳細な説明は省略する場合もある。
2. Semiconductor Device Manufacturing Method Hereinafter, an example of a semiconductor device manufacturing method according to the present invention will be described with reference to FIGS. The manufacturing process of the semiconductor device of the present invention can be formed by a conventionally known manufacturing process using a conventionally known material. Therefore, detailed descriptions of materials, conditions, etc. in each manufacturing process may be omitted.
２−１．リードフレームの構造
先ず、図３を参照して、この発明の半導体装置の製造方法に適用して好適なリードフレームの構造について説明する。
2-1. Lead Frame Structure First, a lead frame structure suitable for use in the semiconductor device manufacturing method of the present invention will be described with reference to FIG.
図３（Ａ）は、この発明の半導体装置の製造方法に適用して好適なリードフレームの模式的な平面図である。図３（Ｂ）は、図３（Ａ）の部分領域２０’を拡大して示した要部拡大図であり、図３（Ｃ）は、図３（Ｂ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す概略的な図である。
FIG. 3A is a schematic plan view of a lead frame suitable for application to the method for manufacturing a semiconductor device of the present invention. FIG. 3 (B) is an enlarged view of the main part showing the
リードフレーム２０は、好ましくは例えば、銅、銅合金等の一般的な金属材料により形成されている。具体的には、好ましくは、厚みが０．２ｍｍ〜０．４ｍｍの導体金属板を、従来公知のエッチング工程により、パターニングすることによって、形作られる。さらにリードフレーム２０には、所望によりメッキ処理が施される。好ましくはこの例では全面にパラジウムによるメッキ処理を施したリードフレーム２０を使用するのがよい。このメッキ処理としては、いわゆる外装メッキ工程を行ってもよい。
The
図３（Ａ）に示すように、リードフレーム２０は、リングフレーム部２１を含んでいる。リングフレーム部２１は、幅ｗ１の円形枠状体である。リードフレーム２０は、リングフレーム部２１からその内側に格子状に延在している、幅ｗ２のフレーム部２２を有している。リードフレーム２０全体の強度を確保するために、好ましくは、幅ｗ１は、幅ｗ２よりも幅広とするのがよい。これらリングフレーム部２１とフレーム部２２は、上述したように導体金属板をパターニングすることにより形成されるので、一体として構成されることとなる。
As shown in FIG. 3A, the
また、リードフレーム２０は、フレーム部２２によりマトリクス状に画成されている複数のチップ搭載領域２６を具えている。チップ搭載領域２６は、半導体チップを納める領域（空間）である。
In addition, the
図３（Ｂ）及び（Ｃ）にも示すように、チップ搭載領域２６は、フレーム部２２に囲まれて画成される、この例では箱体状の空間である。
As shown in FIGS. 3B and 3C, the
複数の外部端子部２５は、チップ搭載領域２６の周囲、すなわち箱体状の空間の上面及び底面を除く、フレーム部２２により囲まれている周囲４面に沿ってチップ搭載領域２６に突出するように配置されて、設けられている。
The plurality of external
外部端子部２５は、この例では柱状体とされている。すなわち、柱状の外部端子部２５は、チップ搭載領域２６の周囲４面の各面に沿って、チップ搭載領域２６のフレーム部２２に囲まれていない上面又は下面に対して直立するように、チップ搭載領域２６の周囲４面の一面あたり３個ずつの外部端子部２５を等間隔に配置する例を示してある。
The
半導体装置１０の上面１０ａ、下面１０ｂ及び側面１０ｃから外部端子部２５の突出基部２３が露出され、これらは外部端子として使用される。
The protruding
外部端子部２５それぞれは、フレーム部２２と等しい厚み（高さ）、すなわち、リードフレーム２０の表面２０ａから底面２０ｂまでの厚みｔ１を有していて、チップ搭載領域２６内に突出する突出基部２３を含んでいる。突出基部２３は、チップ搭載領域２６のフレーム部２２により囲まれている周囲４面のある面から、このある面と対向する対向面に向かう方向にそれぞれが突出延在している。
Each external
外部端子部２５それぞれは、突出基部２３からチップ搭載領域２６内にさらに突出するリード２４を有している。
Each external
リード２４は、図１及び図２を参照して既に説明した通りの構造を有している。このリード２４は、突出基部２３より薄い厚みを有している。下面２４ｂから底面２０ｂまでの高さｔ３は、チップ搭載領域２６に納められる半導体チップ３０の厚みｔ２（図２（Ａ）参照。）を考慮して、半導体チップ３０がチップ搭載領域２６内に収まるように決定すればよい。
The
このリード２４は、銅等の金属薄板に対して、従来公知の任意好適なエッチング工程を行うことにより、任意好適なパターンに形成すればよい。 The leads 24 may be formed in any suitable pattern by performing a conventionally known arbitrary etching process on a thin metal plate such as copper.
短冊状のリード２４は、図１及び図２を参照して既に説明した通りの構造を有している段差部２４ｄを具えている。
The strip-shaped
この段差部２４ｄは、従来公知のいわゆるハーフエッチング工程により形成すればよい。なお、段差部２４ｄの凹部の底面は、ボンディングワイヤがボンディングされるボンディングパッドとなる（詳細は後述する。）。従って、段差部２４ｄの凹部の底面には、好ましくは、例えば銀（Ａｇ）メッキ処理を行っておくのがよい。
The
上述したリードフレームの構成例は、好適例であり、この発明の目的を損なわない範囲で、これに限定されない。例えば、リード２４の数、形状等は、複数本が互いに接触しない屈曲した形状のパターンであってもよい。
The above-described configuration example of the lead frame is a preferred example, and is not limited to this as long as the object of the present invention is not impaired. For example, the number, shape, and the like of the
２−２．半導体装置の製造方法
上述した構成を有するリードフレーム２０を使用した半導体装置の製造方法について、図４から図１０を参照して説明する。
2-2. Semiconductor Device Manufacturing Method A semiconductor device manufacturing method using the
図４（Ａ）は、製造途中の半導体装置の概略的な平面図であり、図４（Ｂ）は、製造途中の半導体装置を、図４（Ａ）のＢ−Ｂ’で示した一点鎖線で切断した切り口を示す概略的な要部拡大図である。 4A is a schematic plan view of a semiconductor device being manufactured, and FIG. 4B is a one-dot chain line showing the semiconductor device being manufactured by BB ′ in FIG. 4A. It is a schematic principal part enlarged view which shows the cut end cut | disconnected by.
図５（Ａ）及び（Ｂ）は、図４から続く模式的な説明図である。図６（Ａ）及び（Ｂ）は、図５から続く模式的な説明図である。図７（Ａ）〜（Ｃ）は、図６から続く模式的な説明図である。図８（Ａ）及び（Ｂ）は、図７から続く模式的な説明図である。図９（Ａ）及び（Ｂ）は、図８から続く模式的な説明図である。図１０は、図９から続く模式的な説明図である。 5A and 5B are schematic explanatory diagrams continuing from FIG. 6A and 6B are schematic explanatory diagrams continuing from FIG. 7A to 7C are schematic explanatory diagrams continuing from FIG. 8A and 8B are schematic explanatory diagrams continuing from FIG. 9A and 9B are schematic explanatory diagrams continuing from FIG. FIG. 10 is a schematic explanatory diagram continuing from FIG.
図４（Ａ）及び（Ｂ）に示すように、先ず、所望の所定の機能を発揮すべく設計され、回路素子等が作り込まれた複数の半導体チップ（３０）がマトリクス状に配設されて作り込まれているウェハ７０を準備する。
As shown in FIGS. 4A and 4B, first, a plurality of semiconductor chips (30) designed to perform a desired predetermined function and having circuit elements and the like are arranged in a matrix. A
ウェハ７０は、第１の面７２ａと、この第１の面７２ａと対向する第２の面７２ｂとを有している。
The
ウェハ７０の厚みｔ２は、図３（Ｃ）に示した高さｔ３よりも小さくする。
The thickness t2 of the
ウェハ７０は、第１の面７２ａから露出する複数の電極パッド３４を有している。電極パッド３４は、この例では後述するダイシング工程において、半導体チップ（３０）の端縁となるダイシングラインＬ２に沿って、等間隔に配設されている。
The
次いで、ウェハ７０の第２の面７２ｂ全面に、下地８０を貼り付ける。この下地８０は、ウェハ７０の径よりも大きな径を有するシート状の部材である。
Next, the
下地８０としては、好ましくは、ウェハのダイシング工程に一般的に使用される市販の個片化用シート（テープ）を使用するのがよい。
As the
次に、ウェハ７０をダイシングラインＬ２でダイシング（切断）して半導体チップ（３０）として個片化する。このダイシング工程は、従来公知のダイシング装置を使用して行う。このダイシング工程は、ウェハ７０は切断するが下地８０を切断しない程度に、すなわち、下地８０の厚み内でダイシングを止めるようにダイシングする工程とする。
Next, the
図５（Ａ）及び（Ｂ）に示すように、かかるダイシング工程により、第１主表面３２ａ、この第１主表面３２ａと対向する第２主表面３２ｂ、第１及び第２主表面３２ａ及び３２ａに挟まれて画成される第１側面部３３ａ、第１主表面３２ａから露出し、第１主表面３２ａの端縁に沿って等間隔に配設されている複数の電極パッド３４を具える複数個の半導体チップ３０が一続きの下地８０上に載置（固定）された状態で個片化される。
As shown in FIGS. 5A and 5B, the first
次に、下地８０を、図中、白抜き矢印で示す方向、すなわち、下地８０の径の中心部Ｃから放射状に、外側に向かって、好ましくは、下地８０のあらゆる部位の面積が均等な拡張率となるよう引き伸ばす。
Next, the
この工程は、例えば、従来公知のウェハ用フィルムエキスパンダ等を用いて実施することができる。この工程により、下地８０は、中心部Ｃを中心として、全方向に均一な力で引き伸ばされ、その面積は拡張（展張）される。
This step can be performed using, for example, a conventionally known film expander for wafers. By this step, the
下地８０の面積拡張状態を維持することにより、下地８０上に載置されている隣接する複数の半導体チップ３０同士の間に、間隙７６が形成される。
By maintaining the area expansion state of the
次いで、図６（Ａ）及び（Ｂ）に示すように、間隙７６内に、接着材４０を注入する。図において、間隙７６内を埋め込むように接着材４０を注入する例を示したが、例えば、個片化された半導体チップ３０それぞれの第１側面部３３ａに、接着材４０を個別に塗布してもよい。
Next, as shown in FIGS. 6A and 6B, the adhesive 40 is injected into the
接着材４０としては、絶縁性接着材が使用される。接着材４０としては、好ましくは、従来公知の絶縁性の液状樹脂を用いるのがよい。 As the adhesive 40, an insulating adhesive is used. As the adhesive 40, it is preferable to use a conventionally known insulating liquid resin.
具体的には、例えば絶縁性の液状樹脂である接着材４０を、従来公知のディスペンサ等を用いて、いわゆるディスペンス方式により、間隙７６内に注入（塗布）すればよい。
Specifically, for example, the adhesive 40, which is an insulating liquid resin, may be injected (applied) into the
この工程により、接着材４０を、半導体チップ３０の側面、すなわち第２主表面３３ａを覆うように塗布する。
By this step, the adhesive 40 is applied so as to cover the side surface of the
次に、図７（Ａ）、（Ｂ）及び（Ｃ）に示すように、間隙７６に、既に説明した構成を有するリードフレーム２０のフレーム部２２を、リード２４の下面２４ｂを半導体チップ３０の第１主表面３２ａに対向させて、かつ半導体チップ３０の第２主表面３３ａがリードフレーム２０に接触しないように挿入する。このとき、注入されている接着材４０は、まだ硬化されていない状態である。
Next, as shown in FIGS. 7A, 7 </ b> B, and 7 </ b> C, the
さらに、従来公知の図示しないローラ等を用いて、リードフレーム２０の表面２０ａを、図７（Ｃ）に示す白抜き矢印方向に押圧する。これによりリードフレーム２０を、その底面２０ｂが下地８０に確実に接触するまで押し込む。この状態で、選択された接着材４０に適切な処理、例えば、接着剤４０が熱硬化性樹脂である場合には、適切な温度での加熱処理を行って、個片化された複数の半導体チップ３０がリードフレーム２０とは絶縁された状態で接合された構造体を得る。
Furthermore, the
次に、図８（Ａ）及び（Ｂ）に示すように、半導体チップ３０の電極パッド３４及びリード２４の段差部２４ｄを、ボンディングワイヤ５０を用いて、電気的に接続する。
Next, as shown in FIGS. 8A and 8B, the
このボンディング工程は、従来公知のボンディング装置を用いて、例えば、従来公知の熱圧着法、超音波熱圧着法により、金属細線（ボンディングワイヤ）をボンディングすることにより行う。このとき、１本のボンディングワイヤ５０は、１個の電極パッド３４と、１つのリード２４とを１対１の対応関係で接続する。
This bonding step is performed by bonding a thin metal wire (bonding wire) using a conventionally known bonding apparatus, for example, by a conventionally known thermocompression bonding method or ultrasonic thermocompression bonding method. At this time, one
次いで、図９（Ａ）及び（Ｂ）に示すように、ボンディングワイヤ５０、半導体チップ３０及び段差部２４ｄを封止する封止部６０を形成する。
Next, as shown in FIGS. 9A and 9B, a sealing
この封止工程は、例えば、従来公知のトランスファモールド工程として行うことができる。 This sealing step can be performed, for example, as a conventionally known transfer molding step.
かかる封止工程は、周知の技術であるので図示は省略するが、簡単に説明すると、まず、金型のキャビティ内に、下地８０、複数個の半導体チップ３０、リードフレーム２０が接着材４０により一体として組み立てられた構造体を格納する。次に、キャビティ内に溶融した封止樹脂を供給し、この封止樹脂を硬化処理することにより行われる。ただし、この封止工程は、金型をリードフレーム２０の表面２０ａに接触させて、表面２０ａが封止部６０に覆われないように行われる。この封止工程により、外部端子部２５と半導体チップ３０との隙間は、埋め込まれて封止される。
Since this sealing process is a well-known technique and is not shown in the drawings, a brief description will be given first. First, the
然る後、半導体装置１０を個片化する。この個片化工程は、図９（Ａ）及び（Ｂ）に示すスクライブラインＬ１に沿って、リードフレーム２０のフレーム部２２を切削することにより行われる。この個片化工程は、従来公知のダイシング装置を使用して、ブレードの刃幅を、フレーム部２２が切削され、かつ突出基部２３を残存させる程度の刃幅としてこれを行う。切削終了後に下地８０を半導体装置１０から剥離する。
Thereafter, the
図１０に示すように、この個片化工程により、同一構成の複数の半導体装置１０を得ることができる。この個片化工程により得られる半導体装置１０の上面１０ａ、下面１０ｂ及び側面１０ｃからは、リードフレーム（２０）の一部であった外部端子部２５の突出基部２３が露出していて、これらは外部端子として使用される。
As shown in FIG. 10, a plurality of
（第２の実施の形態）
１．半導体装置の構成例
図１１を参照して、この発明の半導体装置の別の構成例につき説明する。
(Second Embodiment)
1. Configuration Example of Semiconductor Device With reference to FIG. 11, another configuration example of the semiconductor device of the present invention will be described.
この第２の実施の形態の半導体装置は、第１の実施の形態の構成と比較すると、接着材を設ける位置に特徴を有している。この接着材の位置以外の構成については第１の実施の形態の半導体装置と何ら変わるところがない。従って、第１の実施の形態と共通の構成要素については、同一の符号を付して、その詳細な説明を省略する。なお、半導体装置を上面側からみた平面図については、図１と同様であるのでその図示は省略する。 The semiconductor device according to the second embodiment is characterized by a position where an adhesive is provided, as compared with the configuration of the first embodiment. The configuration other than the position of the adhesive is not different from that of the semiconductor device of the first embodiment. Therefore, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. Note that a plan view of the semiconductor device viewed from the upper surface side is the same as FIG.
図１１は、この実施の形態の半導体装置を、図１（Ａ）及び（Ｂ）において、Ａ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。 FIG. 11 is a schematic view showing a cut surface of the semiconductor device of this embodiment taken along the alternate long and short dash line indicated by A-A ′ in FIGS. 1 (A) and (B).
図１１に示すように、半導体装置１０は、半導体チップ３０を含んでいる。
As shown in FIG. 11, the
接着材４０は、半導体チップ３０の第１主表面３２ａのうち、複数の電極パッド３４の配列より外側から半導体チップ３０の端縁まで至る外側領域３２ａａに設けられている。
The adhesive 40 is provided in the outer region 32aa extending from the outside of the arrangement of the plurality of
従って、リード２４の下面２４ｂは、外側領域３２ａａ上に、接着材４０によって接着固定される。このとき、半導体チップ３０は、外部端子部２５、すなわちリード２４及び突出基部２３とは非接触とされている。
Accordingly, the
封止部６０は、ボンディングワイヤ５０、半導体チップ３０及び段差部２４ｄを封止している。封止部６０は、段差部２４ｄを除く外部端子部２５を露出させてこれを外部端子としている。また、この例では、封止部６０は、外部端子部２５と半導体チップ３０との隙間を埋め込んで、半導体チップ３０の側面、すなわち第１側面部３３ａを覆うように設けられている。
The sealing
このような第２の実施の形態の半導体装置の構成例によれば、既に説明した第１の実施の形態の半導体装置の構成例により得られる効果と同様の効果を得ることができる。 According to the configuration example of the semiconductor device of the second embodiment, the same effect as that obtained by the configuration example of the semiconductor device of the first embodiment described above can be obtained.
２．半導体装置の製造方法
第２の実施の形態の半導体装置の製造工程は、接着材の塗布工程以外には、既に説明した第１の実施の形態の製造工程と何ら変わるところがない。従って、この塗布工程のみ説明する。
2. Manufacturing Method of Semiconductor Device The manufacturing process of the semiconductor device of the second embodiment is not different from the manufacturing process of the first embodiment already described, except for the adhesive application step. Therefore, only this coating process will be described.
第１の実施の形態と同様に、間隙７６の形成工程までを実施する。
Similar to the first embodiment, the steps up to the formation of the
然る後、接着材４０の塗布工程を行う。接着材４０としては、第１の実施の形態と同様に、従来公知の絶縁性の液状樹脂を用いるのがよい。 Thereafter, an application process of the adhesive 40 is performed. As the adhesive 40, a conventionally known insulating liquid resin may be used as in the first embodiment.
図１１に示すように、絶縁性の液状樹脂である接着材４０は、従来公知のディスペンサ等を用いて、例えば、いわゆるディスペンス方式により、上述した半導体チップ３０の外側領域３２ａａ上に塗布（注入）すればよい。
As shown in FIG. 11, the adhesive 40, which is an insulating liquid resin, is applied (injected) onto the outer region 32aa of the
この工程により、接着材４０は、半導体チップ３０の外側領域３２ａａ上を覆うように塗布される。
Through this step, the adhesive 40 is applied so as to cover the outer region 32aa of the
次いで、第１の実施の形態と同様に、リードフレーム２０を間隙７６（図７（Ｃ）参照。）に挿入して、リード２４の下面２４ｂと外側領域３２ａａとを互いに離間した状態を保ちつつ、接着材４０により接着固定する。
Next, as in the first embodiment, the
以下、第１の実施の形態と同様に、個片化工程までを行って、図１１を用いて既に説明した構成を有する複数の半導体装置１０を得ることができる。
Hereinafter, as in the first embodiment, the
この第２の実施の形態の半導体装置の製造方法によれば、接着材の使用量をより減ずることができる。従って、第１の実施の形態と比較して、さらなる製造コストの削減が期待できる。 According to the semiconductor device manufacturing method of the second embodiment, the amount of adhesive used can be further reduced. Therefore, a further reduction in manufacturing cost can be expected as compared with the first embodiment.
また、ワイヤボンディング工程を行うときに、リード２４の下面２４ｂは、接着材４０により半導体チップ３０に固定されているので、例えば超音波熱圧着工程において、応力によるリード２４の変形を防止しつつ、より大きな応力を加えるボンディング工程とすることができる。従って、ボンディングワイヤによる接合を、より強固かつ確実なものとすることができる。結果として、製造される半導体装置の歩留まりの向上が期待できる。
Further, when performing the wire bonding step, the
（第３の実施の形態）
１．半導体装置の構成例
図１２を参照して、この発明の半導体装置のさらに別の構成例につき説明する。
(Third embodiment)
1. Configuration Example of Semiconductor Device With reference to FIG. 12, still another configuration example of the semiconductor device of the present invention will be described.
この第３の実施の形態の半導体装置は、搭載される半導体チップの形状に特徴を有している。この半導体チップの構成以外の構成要素については第１及び第２の実施の形態の半導体装置と実質的に変わるところがない。従って、第１及び第２の実施の形態と共通の構成要素については、同一の符号を付してその詳細な説明を省略する。なお、半導体装置を上面側からみた平面図については、図１と同様であるのでその図示は省略する。 The semiconductor device according to the third embodiment is characterized by the shape of the semiconductor chip to be mounted. Constituent elements other than the configuration of the semiconductor chip are not substantially different from those of the semiconductor devices of the first and second embodiments. Accordingly, the same components as those in the first and second embodiments are denoted by the same reference numerals, and detailed description thereof is omitted. Note that a plan view of the semiconductor device viewed from the upper surface side is the same as FIG.
図１２は、この実施の形態の半導体装置を、図１（Ａ）及び（Ｂ）において、Ａ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。 FIG. 12 is a schematic diagram showing a cut surface of the semiconductor device according to the present embodiment taken along the alternate long and short dash line indicated by A-A ′ in FIGS. 1 (A) and 1 (B).
この例の半導体装置１０が含む半導体チップ３０は、第１主表面３２ａから露出する複数の電極パッド３４の配列の外側から半導体チップ３０の端縁までの外側領域３２ａａに、階段ピラミッド状の段部３５を有している。
The
すなわち、段部３５は、第１主表面３２ａ及び第２主表面３２ｂの間に位置するように設けられている。段部３５は、半導体チップ３０を上面側からみたときに、第１主表面３２ａの端縁に沿って設けられている複数の電極パッド３４の配列を囲むように設けられている。
That is, the
段部３５は、第３主表面３２ｃ及びこの第３主表面３２ｃと第１主表面３２ａに挟まれて画成される第２側面部３３ｂを含んでいる。この例では、第３主表面３２ｃと第２側面部３３ｂとは、互いに垂直に交差する方向に延在している。
The
この構成例のリードフレーム２０のリード２４は、その厚みを段部３５の高さに合わせて最適化する。具体的には、リード２４の上面２４ａ（図１（Ａ）参照。）を、半導体チップ３０の電極パッド３４より高い位置に位置させる。また、半導体チップ３０と外部端子部２５、すなわちリード２４及び突出端部２３との接着材４０を介する接合を考慮して、半導体チップ３０の第３主表面３２ｃ及びリード２４の下面２４ｂ、並びにリード２４の先端部２４’及び半導体チップ３０の第２側面部３３ｂを、離間させつつもできる限り近接させることができるようリード２４の厚みｔ４を設定する。
The
接着材４０は、半導体チップ３０の第３主表面３２ｃ及びリード２４の下面２４ｂに設けられている。加えて、接着材４０は、半導体チップ３０の第１側面部３３ａ及び突出基部２３の間に生ずる間隙を埋め込んで、外部端子部２５、すなわち、突出基部２３及びリード２４と半導体チップ３０とを互いに接着固定している。
The adhesive 40 is provided on the third main surface 32 c of the
この第３の実施の形態の半導体装置の構成によれば、第１の実施の形態の構成と比較して、半導体チップ３０と外部端子部２５との接合強度をより高めることができる。
According to the configuration of the semiconductor device of the third embodiment, the bonding strength between the
２．半導体装置の製造方法
図１３〜図１５を参照して、第３の実施の形態の半導体装置の製造工程につき説明する。
2. Semiconductor Device Manufacturing Method A semiconductor device manufacturing process according to the third embodiment will be described with reference to FIGS.
図１３（Ａ）は、製造途中の半導体装置の概略的な平面図であり、図１３（Ｂ）は、製造途中の半導体装置を、図１３（Ａ）のＢ−Ｂ’で示した一点鎖線で切断した切り口を示す概略的な要部拡大図である。 FIG. 13A is a schematic plan view of a semiconductor device that is being manufactured, and FIG. 13B is a dashed-dotted line that shows the semiconductor device that is being manufactured by BB ′ in FIG. It is a schematic principal part enlarged view which shows the cut end cut | disconnected by.
図１４（Ａ）、（Ｂ）及び（Ｃ）は、図１３（Ｂ）から続く模式的な説明図である。図１５（Ａ）及び（Ｂ）は、図１４から続く模式的な説明図である。 14A, 14B, and 14C are schematic explanatory diagrams continuing from FIG. 13B. FIGS. 15A and 15B are schematic explanatory diagrams continuing from FIG. 14.
この実施の形態の半導体装置の製造工程は、半導体チップの個片化工程及び接着材の塗布工程以外には、既に説明した第１の実施の形態の製造工程と何ら変わるところがない。従って、これらの工程以外の詳細な説明は省略する。 The manufacturing process of the semiconductor device of this embodiment is not different from the manufacturing process of the first embodiment already described, except for the semiconductor chip singulation process and the adhesive application process. Therefore, detailed description other than these steps is omitted.
まず、リードフレーム２０を準備する（図示せず。）。この例のリードフレーム２０は、リード２４の厚みｔ４に特徴を有している（図１２参照。）。リードフレーム２０は、リード２４を含む外部端子部２５を具えている。リード２４の厚みｔ４は、図１２を参照して説明した半導体チップ３０の段部３５の形状及びサイズを勘案して、任意好適な厚みとされる。
First, the
図１３（Ｂ）に示すように、第１の実施の形態と同様にして、ウェハ７０の第２の面７２ｂに、下地８０を貼り付ける。
As shown in FIG. 13B, a
次いで、ウェハ７０の第１の面７２ａ側に、前駆段部３５Ｘを形成する。この前駆段部３５Ｘは、ウェハ７０が個片化されて半導体チップ３０とされたときに、段部３５となる（図１２参照）。すなわち、段部３５の形成工程は、以下に説明するように、例えば、２段階の切削（ダイシング）工程を含んでいる。
Next, the
図１３（Ａ）及び（Ｂ）に示すように、まず、ダイシングラインＬ２に沿って第１段階の切削工程を行う。この切削工程により、ウェハ７０を切断しない深さであって、半導体チップ３０と接着されるリードフレームに所定の形状、すなわち幅及び深さを有する前駆段部３５Ｘを、ダイシングラインＬ２の延在方向に垂直な方向に幅を持ってまたがる格子状に形成する。前駆段部３５Ｘの幅及び深さは、半導体チップの機能を損なわないことを条件として、決定される。
As shown in FIGS. 13A and 13B, first, a first-stage cutting process is performed along the dicing line L2. By this cutting step, the
次に、ダイシングラインＬ２に沿って、第２段階の切削工程を行う。この切削（ダイシング）工程は、ウェハ７０は切断され、かつ下地８０は切断されない程度に行われる。
Next, a second-stage cutting process is performed along the dicing line L2. This cutting (dicing) step is performed to such an extent that the
この第２段階の切削工程により、ウェハ７０から複数個の半導体チップ３０が個片化される。
A plurality of
図１４（Ａ）に示すように、個片化された半導体チップ３０は、第１主表面３２ａから露出する複数の電極パッド３４の配列より外側の領域である外側領域３２ａａに、電極パッド３４を囲むように、段部３５を有することとなる。より具体的には、この段部３５は、第１及び第２主表面３２ａ及び３２ｂの間に位置して第３主表面３２ｃ及びこの第３主表面３２ｃと第１主表面３２ａに挟まれて、第３主表面３２ｃと直交する第２側面部３３ｂを含んでいる。
As shown in FIG. 14A, the separated
この第１段階及び第２段階の切削工程は、好ましくは、例えば、従来公知のダイシング装置を使用して行うのがよい。すなわち、第１段階の切削工程は、ウェハ７０の厚みよりも小さい高さ範囲で切削を行う、ウェハ７０をいわゆるハーフカットする工程とすればよい。第１段階の切削工程のブレードと第２段階の切削工程のブレードとは、互いに異なる刃幅のブレードが使用される。すなわち、第１段階の切削工程において使用されるブレードの刃幅は、第２段階の切削工程で使用されるブレードの刃幅よりも幅広とされる。第２段階の切削工程で使用されるブレードは、先に形成された前駆段部３５Ｘの幅の中央をより小さい幅で、ダイシングするブレードである。
The cutting process in the first stage and the second stage is preferably performed using, for example, a conventionally known dicing apparatus. That is, the first-stage cutting process may be a so-called half-cut process in which the
次いで、図１４（Ａ）に示すように、第１の実施の形態と同様にして、下地８０の端部を外側に向かって引き伸ばして、個片化された隣接する複数の半導体チップ３０同士の間に間隙７６を形成する。
Next, as shown in FIG. 14A, in the same manner as in the first embodiment, the end of the
段部３５の形成は、上述した第１段階の切削工程と第２段階の切削工程を入れ換えて行うこともできる。すなわち、まず、第１の実施の形態と同様に、半導体チップ３０の個片化を行った後に、刃幅がより幅広のブレードを用いて、個片化された半導体チップ３０それぞれに、段部３５を形成することができる。
The formation of the stepped
次に、図１４（Ｂ）に示すように、半導体チップ３０の第３主表面３２ｃ及び第１側面部３３ａに、第１の実施の形態と同様のディスペンス法により、接着材４０を塗布する。
Next, as shown in FIG. 14B, the adhesive 40 is applied to the third main surface 32c and the first
さらに、図１４（Ｃ）に示すように、第１の実施の形態と同様にして、間隙７６に、リードフレーム２０のフレーム部２２を、挿入し、図示しないローラ等を使用してリードフレーム２０を押圧する。これにより、リード２４の下面２４ｂを半導体チップ３０の第３主表面３２ｃに対向させて、第３主表面３２ｃとリードの下面２４ｂとを接着材４０で接着する。
Further, as shown in FIG. 14C, in the same manner as in the first embodiment, the
次に、図１５（Ａ）に示すように、電極パッド３４及び段差部２４ｄを、ボンディングワイヤ５０を用いて、電気的に接続する。
Next, as shown in FIG. 15A, the
ボンディングワイヤ５０、半導体チップ３０及び段差部２４ｄを封止する封止部６０を形成する。このとき封止部６０は、外部端子部２５と半導体チップ３０との隙間を埋め込んで、すなわち、第２側面部３３ｂを覆うように形成される。
A sealing
然る後、図１５（Ｂ）に示すように、スクライブラインＬ１に沿って、フレーム部２２を切削して、個片化を行う。さらに、下地８０を剥離する。
Thereafter, as shown in FIG. 15B, the
以上の工程により、突出基部２３を露出してこれを外部端子とする複数の半導体装置１０を得ることができる。
Through the above steps, a plurality of
第３の実施の形態の半導体装置の製造方法によれば、ワイヤボンディング工程を行うときに、リード２４は接着材４０により半導体チップ３０に固定されているので、例えば超音波熱圧着工程において、応力によるリード２４の変形を防止しつつ、より大きな応力を加えるボンディング工程とすることができる。従って、ボンディングワイヤによる接合を、より強固かつ確実なものとすることができる。結果として、製造される半導体装置の歩留まりの向上が期待できる。
According to the semiconductor device manufacturing method of the third embodiment, when performing the wire bonding process, the
１０：半導体装置
１０ａ、２０’：部分領域
２０：リードフレーム
２０’：部分領域
２０ａ：表面
２０ｂ：底面
２１：リングフレーム部
２２：フレーム部
２３：突出基部
２４：リード
２４’：先端部
２４ａ：上面
２４ｂ：下面
２４ｃ：側面
２４ｄ：段差部
２５：外部端子部
２６：チップ搭載領域
３０：半導体チップ
３２ａ：第１主表面
３２ａａ：外側領域
３２ｂ：第２主表面
３２ｃ：第３主表面
３３ａ：第１側面部
３３ｂ：第２側面部
３４：電極パッド
３５：段部
３５Ｘ：前駆段部
４０：接着材
５０：ボンディングワイヤ
６０：封止部
７０：ウェハ
７２ａ：第１の面
７２ｂ：第２の面
７６：間隙
８０：下地
10:
Claims (5)
該半導体チップの前記第１側面部に設けられている接着材と、
該接着材により、前記第１側面部に接着固定されている複数の柱状の突出基部、及び該突出基部から前記第１主表面の上側に、その下面が当該第１主表面とは離間して突出延在し、かつ先端部の一部分が薄厚とされている段差部を有する短冊状のリードを有する外部端子部と、
前記電極パッド及び前記リードの段差部を、電気的に接続するボンディングワイヤと、
前記ボンディングワイヤ、前記半導体チップ及び前記段差部を封止し、かつ当該段差部を除く前記外部端子部を露出させて外部端子とする封止部と
を具え、
前記半導体チップは、前記第１主表面から露出する複数の前記電極パッドの配列の外側の領域に設けられていて、前記第１及び第２主表面の間に位置して複数の前記電極パッドを囲む第３主表面及び該第３主表面と前記第１主表面に挟まれて画成される第２側面部を有していて、
前記接着材は、前記半導体チップの前記第３主表面及び前記リードの前記下面、並びに前記半導体チップの前記第１側面部及び前記突出基部の間隙を埋め込んで接着固定していることを特徴とする半導体装置。 A first main surface, a second main surface opposite to the first main surface, a first side portion defined by being sandwiched between the first and second main surfaces, and a plurality of exposed from the first main surface A semiconductor chip having electrode pads;
An adhesive provided on the first side surface of the semiconductor chip;
With the adhesive, a plurality of columnar projecting bases that are bonded and fixed to the first side surface part, and the lower surface of the projecting base part is spaced apart from the first main surface above the first main surface. An external terminal portion having a strip-like lead that has a stepped portion that extends and protrudes and a portion of the tip portion is thin;
A bonding wire that electrically connects the step portion of the electrode pad and the lead; and
A sealing portion that seals the bonding wire, the semiconductor chip, and the step portion, and exposes the external terminal portion excluding the step portion to serve as an external terminal;
With
The semiconductor chip is provided in a region outside the array of the plurality of electrode pads exposed from the first main surface, and the plurality of electrode pads are positioned between the first and second main surfaces. A third main surface surrounding the second main surface and a second side surface portion defined by being sandwiched between the third main surface and the first main surface;
The adhesive is bonded and fixed by filling a gap between the third main surface of the semiconductor chip, the lower surface of the lead, and the first side surface portion and the protruding base portion of the semiconductor chip. that semi conductor device.
前記外部端子部の厚みよりも薄い厚みであり、かつ第１の面と当該第１の面と対向する第２の面を有するウェハであって、前記第１の面から露出する複数の電極パッドを有している複数の半導体チップがマトリクス状に作り込まれている当該ウェハを準備する工程と、
前記ウェハの前記第２の面に、下地を貼り付ける工程と、
前記ウェハを切断し、かつ前記下地を切断しない程度にダイシングして、第１主表面、該第１主表面と対向する第２主表面、該第１及び第２主表面に挟まれて画成される第１側面部、該第１主表面から露出する複数の電極パッドを具える複数の半導体チップとして個片化する工程と、
前記下地の端部を外側に向かって引き伸ばして、隣接する複数の前記半導体チップ同士の間に間隙を形成する工程と、
前記間隙に接着材を注入する工程と、
前記接着材が注入されている前記間隙に、前記リードフレームの前記フレーム部を、前記リードの下面を前記半導体チップの前記第１主表面に対向させて、挿入する工程と、
前記電極パッド及び前記段差部を、ボンディングワイヤを用いて、電気的に接続する工程と、
前記ボンディングワイヤ、前記半導体チップ及び前記段差部を封止する封止部を形成する工程と、
前記フレーム部を切削して、前記突出基部を露出してこれを外部端子とする半導体装置を個片化する工程と
を含むことを特徴とする半導体装置の製造方法。 A circular frame-shaped ring frame portion, a frame portion extending in a grid pattern from the ring frame portion, a plurality of chip mounting areas defined in a matrix by the frame portion, and an external terminal portion The external terminal portion has the same thickness as the frame portion, and includes a plurality of columnar protruding bases protruding into the chip mounting region, and the protruding bases further Providing the lead frame including a lead that protrudes into the chip mounting area, has a thickness smaller than the thickness of the protruding base, and has a stepped portion in which a part of the tip is further thinned; and ,
A plurality of electrode pads that are thinner than the external terminal portion and have a first surface and a second surface facing the first surface, the electrode pads being exposed from the first surface Preparing the wafer in which a plurality of semiconductor chips having
Attaching a base to the second surface of the wafer;
The wafer is cut and diced to such an extent that the base is not cut, and is defined by being sandwiched between the first main surface, the second main surface facing the first main surface, and the first and second main surfaces. Singulated as a plurality of semiconductor chips comprising a first side surface portion, a plurality of electrode pads exposed from the first main surface;
Stretching the edge of the base toward the outside to form a gap between the plurality of adjacent semiconductor chips;
Injecting an adhesive into the gap;
Inserting the frame portion of the lead frame into the gap into which the adhesive has been injected, with the lower surface of the lead facing the first main surface of the semiconductor chip;
Electrically connecting the electrode pad and the step using a bonding wire;
Forming a sealing portion for sealing the bonding wire, the semiconductor chip, and the step portion;
A method of manufacturing a semiconductor device, comprising: cutting the frame portion to expose the protruding base portion and separating the semiconductor device using the protruding base portion as an external terminal.
前記外部端子部の厚みよりも薄い厚みであり、かつ第１の面と当該第１の面と対向する第２の面を有するウェハであって、前記第１の面から露出する複数の電極パッドを有している複数の半導体チップがマトリクス状に作り込まれている当該ウェハを準備する工程と、
前記ウェハの前記第２の面に、下地を貼り付ける工程と、
前記ウェハを切断し、かつ前記下地を切断しない程度にダイシングして、第１主表面、該第１主表面と対向する第２主表面、該第１及び第２主表面に挟まれて画成される第１側面部、該第１主表面から露出する複数の電極パッドを具える複数の半導体チップとして個片化する工程と、
前記半導体チップの複数の前記電極パッドの配列の外側の領域に接着材を塗布する工程と、
前記下地の端部を外側に向かって引き伸ばして、隣接する複数の前記半導体チップ同士の間に間隙を形成する工程と、
前記間隙に、前記リードフレームの前記フレーム部を、前記リードの下面を前記半導体チップの前記第１主表面に対向させて挿入し、前記第１主表面と前記リードの下面とを前記接着材で接着する工程と、
前記電極パッド及び前記段差部を、ボンディングワイヤを用いて、電気的に接続する工程と、
前記電極パッド及び前記リードの段差部を、電気的に接続するボンディングワイヤと、
前記ボンディングワイヤ、前記半導体チップ及び前記段差部を封止する封止部を形成する工程と、
前記フレーム部を切削して、前記突出基部を露出してこれを外部端子とする半導体装置を個片化する工程と
を含むことを特徴とする半導体装置の製造方法。 A circular frame-shaped ring frame portion, a frame portion extending in a grid pattern from the ring frame portion, a plurality of chip mounting areas defined in a matrix by the frame portion, and an external terminal portion The external terminal portion has the same thickness as the frame portion, and includes a plurality of columnar protruding bases protruding into the chip mounting region, and the protruding bases further Providing the lead frame including a lead that protrudes into the chip mounting area, has a thickness smaller than the thickness of the protruding base, and has a stepped portion in which a part of the tip is further thinned; and ,
A plurality of electrode pads that are thinner than the external terminal portion and have a first surface and a second surface facing the first surface, the electrode pads being exposed from the first surface Preparing the wafer in which a plurality of semiconductor chips having
Attaching a base to the second surface of the wafer;
The wafer is cut and diced to such an extent that the base is not cut, and is defined by being sandwiched between the first main surface, the second main surface facing the first main surface, and the first and second main surfaces. Singulated as a plurality of semiconductor chips comprising a first side surface portion, a plurality of electrode pads exposed from the first main surface;
Applying an adhesive to a region outside the array of the electrode pads of the semiconductor chip;
Stretching the edge of the base toward the outside to form a gap between the plurality of adjacent semiconductor chips;
The frame portion of the lead frame is inserted into the gap with the lower surface of the lead facing the first main surface of the semiconductor chip, and the first main surface and the lower surface of the lead are bonded with the adhesive. Bonding process;
Electrically connecting the electrode pad and the step using a bonding wire;
A bonding wire that electrically connects the step portion of the electrode pad and the lead; and
Forming a sealing portion for sealing the bonding wire, the semiconductor chip, and the step portion;
A method of manufacturing a semiconductor device, comprising: cutting the frame portion to expose the protruding base portion and separating the semiconductor device using the protruding base portion as an external terminal.
前記外部端子部の厚みよりも薄い厚みであり、かつ第１の面と当該第１の面と対向する第２の面を有するウェハであって、前記第１の面から露出する複数の電極パッドを有している複数の半導体チップがマトリクス状に作り込まれている当該ウェハを準備する工程と、
前記ウェハの前記第２の面に、下地を貼り付ける工程と、
前記ウェハを切断し、かつ前記下地を切断しない程度にダイシングして、第１主表面、該第１主表面と対向する第２主表面、該第１及び第２主表面に挟まれて画成される第１側面部、該第１主表面から露出する複数の電極パッドを具える複数の半導体チップとして個片化する工程と、
前記半導体チップの前記電極パッドの配列の外側の領域に、前記第１及び第２主表面の間に位置して複数の前記電極パッドを囲む第３主表面及び該第３主表面と前記第１主表面に挟まれて画成される第２側面部からなる段部を形成する工程と、
前記下地の端部を外側に向かって引き伸ばして、隣接する複数の前記半導体チップ同士の間に間隙を形成する工程と、
前記半導体チップの前記第３主表面及び前記第１側面部に接着材を塗布する工程と、
前記間隙に、前記リードフレームの前記フレーム部を、前記リードの下面を前記半導体チップの前記第３主表面に対向させて挿入し、前記第３主表面と前記リードの下面とを前記接着材で接着する工程と、
前記電極パッド及び前記段差部を、ボンディングワイヤを用いて、電気的に接続する工程と、
前記ボンディングワイヤ、前記半導体チップ及び前記段差部を封止する封止部を形成する工程と、
前記フレーム部を切削して、前記突出基部を露出してこれを外部端子とする半導体装置を個片化する工程と
を含むことを特徴とする半導体装置の製造方法。 A circular frame-shaped ring frame portion, a frame portion extending in a grid pattern from the ring frame portion, a plurality of chip mounting areas defined in a matrix by the frame portion, and an external terminal portion The external terminal portion has the same thickness as the frame portion, and includes a plurality of columnar protruding bases protruding into the chip mounting region, and the protruding bases further Providing the lead frame including a lead that protrudes into the chip mounting area, has a thickness smaller than the thickness of the protruding base, and has a stepped portion in which a part of the tip is further thinned; and ,
A plurality of electrode pads that are thinner than the external terminal portion and have a first surface and a second surface facing the first surface, the electrode pads being exposed from the first surface Preparing the wafer in which a plurality of semiconductor chips having
Attaching a base to the second surface of the wafer;
The wafer is cut and diced to such an extent that the base is not cut, and is defined by being sandwiched between the first main surface, the second main surface facing the first main surface, and the first and second main surfaces. Singulated as a plurality of semiconductor chips comprising a first side surface portion, a plurality of electrode pads exposed from the first main surface;
A third main surface that is located between the first and second main surfaces and surrounds the plurality of electrode pads in a region outside the arrangement of the electrode pads of the semiconductor chip, and the third main surface and the first Forming a step portion comprising a second side surface portion defined by being sandwiched between main surfaces;
Stretching the edge of the base toward the outside to form a gap between the plurality of adjacent semiconductor chips;
Applying an adhesive to the third main surface and the first side surface portion of the semiconductor chip;
The frame portion of the lead frame is inserted into the gap with the lower surface of the lead facing the third main surface of the semiconductor chip, and the third main surface and the lower surface of the lead are bonded with the adhesive. Bonding process;
Electrically connecting the electrode pad and the step using a bonding wire;
Forming a sealing portion for sealing the bonding wire, the semiconductor chip, and the step portion;
A method of manufacturing a semiconductor device, comprising: cutting the frame portion to expose the protruding base portion and separating the semiconductor device using the protruding base portion as an external terminal.
前記個片化する工程は、前記前駆段部の中央を前記幅よりも小さい幅で、前記ウェハを切断し、かつ前記下地を切断しない程度にダイシングする工程であることを特徴とする請求項４に記載の半導体装置の製造方法。 The step of forming the step portion of the semiconductor chip is a step of forming a precursor step portion having a width in a direction perpendicular to the extending direction of the dicing line in a lattice shape to a depth that does not cut the wafer. And
Wherein the step of singulation, the central precursor stepped portion with a smaller width than the width, claim 4, characterized in that cutting the wafer, and a step of dicing so as not to cut the base The manufacturing method of the semiconductor device as described in any one of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005041018A JP4471863B2 (en) | 2005-02-17 | 2005-02-17 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005041018A JP4471863B2 (en) | 2005-02-17 | 2005-02-17 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006228975A JP2006228975A (en) | 2006-08-31 |
| JP4471863B2 true JP4471863B2 (en) | 2010-06-02 |
Family
ID=36990066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005041018A Expired - Fee Related JP4471863B2 (en) | 2005-02-17 | 2005-02-17 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4471863B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6083740B2 (en) * | 2013-03-12 | 2017-02-22 | Ｓｈマテリアル株式会社 | Manufacturing method of lead frame for mounting semiconductor device |
| JP7494067B2 (en) * | 2020-09-14 | 2024-06-03 | キオクシア株式会社 | Semiconductor device manufacturing method and semiconductor manufacturing device |
-
2005
- 2005-02-17 JP JP2005041018A patent/JP4471863B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006228975A (en) | 2006-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521758B2 (en) | Method for manufacturing semiconductor device | |
| JP3420153B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN101859734B (en) | Lead frame, manufacturing method thereof, and packaging structure manufacturing method | |
| US7338838B2 (en) | Resin-encapsulation semiconductor device and method for fabricating the same | |
| US7834429B2 (en) | Lead frame and method of manufacturing the same and semiconductor device | |
| US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
| JP2000150765A (en) | Semiconductor integrated circuit plastic package, microminiature lead frame for manufacturing the package, and manufacturing method | |
| JP2002261228A (en) | Lead frame | |
| JPWO2004004005A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001326295A (en) | Semiconductor device and semiconductor device manufacturing frame | |
| JP3837215B2 (en) | Individual semiconductor device and manufacturing method thereof | |
| JP2000307045A (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| JP3072291B1 (en) | Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same | |
| JP4159348B2 (en) | Circuit device manufacturing method | |
| JP3292082B2 (en) | Terminal land frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| JP4471863B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11330314A (en) | Semiconductor device manufacturing method and structure, and lead frame used in the method | |
| JP2002134439A (en) | Method for manufacturing semiconductor chip, resin-encapsulated semiconductor device, and method for manufacturing the same | |
| JP4317665B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| US8080448B1 (en) | Semiconductor device with nested rows of contacts | |
| JP2005191258A (en) | Manufacturing method of semiconductor device | |
| JP2001024083A (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP2001077275A (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| KR100704311B1 (en) | Internal lead exposed semiconductor chip package and its manufacturing method | |
| JP4207671B2 (en) | Manufacturing method of semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |