[go: up one dir, main page]

JP4471600B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP4471600B2
JP4471600B2 JP2003208094A JP2003208094A JP4471600B2 JP 4471600 B2 JP4471600 B2 JP 4471600B2 JP 2003208094 A JP2003208094 A JP 2003208094A JP 2003208094 A JP2003208094 A JP 2003208094A JP 4471600 B2 JP4471600 B2 JP 4471600B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
island
electrically connected
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003208094A
Other languages
English (en)
Other versions
JP2005064076A (ja
Inventor
誠 坪野谷
克彦 渋沢
崇 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003208094A priority Critical patent/JP4471600B2/ja
Priority to TW93118742A priority patent/TWI299966B/zh
Priority to KR20040054596A priority patent/KR100652106B1/ko
Priority to CNB2004100545279A priority patent/CN100474579C/zh
Priority to US10/899,220 priority patent/US7332803B2/en
Publication of JP2005064076A publication Critical patent/JP2005064076A/ja
Application granted granted Critical
Publication of JP4471600B2 publication Critical patent/JP4471600B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、外部端子として外部に延在するリードを有する回路装置に関する。
【０００２】
【従来の技術】
図５を参照して、従来型の回路装置１００の構成について説明する。図５（Ａ）は回路装置１００の平面図であり、図５（Ｂ）はその断面図である（特許文献１参照）。
【０００３】
図５（Ａ）および図５（Ｂ）を参照して、回路装置１００の中央部には導電材料から成るランド１０２が形成され、ランド１０２の周囲には多数個のリード１０１の一端が接近している。リード１０１の一端は金属細線１０５を介して半導体素子１０４と電気的に接続され、他端は封止樹脂１０３から露出している。封止樹脂１０３は、半導体素子１０４、ランド１０２およびリード１０１を封止して一体に支持する働きを有する。
【０００４】
【特許文献１】
特開平１１−３４０２５７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したような回路装置１００では、リード１０１は、半導体素子１０４の電極を外部に電気的に延在させる働きのみを有し、このリード１０１で再配線部等を形成することができなかった。このことから、リード１０１を用いて、回路装置内部に複雑な電気回路を構成できない問題があった。
【０００６】
本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、リードを有し且つ内部に電気回路が構成される回路装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、複数の半導体素子と、前記半導体素子のボンディングパッドと接続されてパッケージの外部に導出して外部端子を構成する第１のリード群と、前記パッケージ内部にて前記半導体同士を接続する第２のリード群とを有することを特徴とする。
【０００８】
本発明は、第１の半導体素子および第２の半導体素子と、金属細線を介して前記第１の半導体素子または前記第２の半導体素子と電気的に接続されて、端部が外部に導出する第１のリードと、前記第１の半導体素子および前記第２の半導体素子の両方に金属細線を介して電気的に接続されて、前記第１および前記第２の半導体素子を電気的に接続する第２のリードとを有することを特徴とする。
【０００９】
更に、本発明は、第１のリードと、前記第１のリードの一方に接近して延在し、上方に突出する第１の段差部が設けられた第２のリードと、前記第１のリードの他方に接近して延在し、上方に突出する第２の段差部が設けられた第３のリードと、前記第１のリードを跨ぐように、前記第１の段差部および前記第２の段差部にロウ材を介して固着されたチップ素子とを有することを特徴とする。
【００１０】
更に、本発明は、第１の回路素子と、第１の金属細線を介して前記第１の回路素子と電気的に接続されて端部が外部に導出する第１のリードと、第２の金属細線を介して前記第１のリードと接続される第２のリードと、前記第２のリードに電気的に接続される第２の回路素子とを有することを特徴とする。
【００１１】
更に、本発明は、アイランドと、前記アイランドの周囲に一端を近接して設けられたインナーリードを介して封止樹脂から他端が突出して成る外部リードを有する第１のリードと、前記アイランドに設けられた半導体素子とを有した回路装置であり、前記封止樹脂から成るパッケージの一側辺に於ける一領域から前記パッケージの内部に延在し、前記内部から前記パッケージの一側辺に於ける他領域へ延在する配線リードとを有し、前記配線リードを介して、前記パッケージ内に封止され、前記半導体素子と異なる別の回路素子と前記半導体素子が電気的に接続されることを特徴とする。
【００１２】
更に、本発明は、複数のアイランドと、前記複数のアイランドの周囲に一端を近接して設けられたインナーリードを介して封止樹脂から他端が突出して成る外部リードを有する第１のリードと、前記複数のアイランドにそれぞれ設けられた半導体素子とを有した回路装置であり、前記封止樹脂から成るパッケージの一側辺に於ける一領域から前記複数のアイランドの近傍を延在し、前記近傍から前記パッケージの一側辺に於ける他領域へ延在する配線リードとを有し、前記配線リードを介して、前記パッケージ内に封止された前記複数の半導体素子が電気的に接続されることを特徴とする。
【００１３】
【発明の実施の形態】
本発明は、パッケージ内に配線の機能を有したリードを有し、いわゆるＳＩＰを実現する技術に関するものである。
【００１４】
一般にリードフレームは、一つまたは二つ程度のアイランドを有し、その周囲には、一端がアイランドに近接したインナーリードと、電極として成り、外部リードとしてパッケージから外部に出ていく一連のリードが配置されている。そしてそれぞれのアイランドには、半導体チップが設けられ、半導体チップのそれぞれの電極において、入／出力信号が通過するために前記リードが採用されている。つまり半導体素子間の接続の為に、前記リードが採用されていない。
【００１５】
しかし例外が２つある。第１は、半導体素子が積層されて成るスタック型のマルチチップ・パッケージであり、第２は、アイランドとアイランドの間にブリッヂとして設けられたプレーン型のマルチチップ・パッケージである。
【００１６】
第１のスタック型において、リードは、半導体素子間の接続の為に活用されている。しかしこのリードは、外部リード電極として採用される。一方、第２のプレーン型マルチチップでは、アイランド間にブリッヂが配置され、そのブリッヂで電気的に接続されている。これは、お互いに対向する半導体チップの側辺に設けられた電極同士を接続するものである。このブリッヂは、例えば接着シートで貼り合わせて保持している。
【００１７】
本願は、例えば図１では、カギ括弧の様な形状を有する第２のリードが、ポイントであり、このリードを配線として活用するものである。図１では、複数の半導体素子の間を接続するために、図４では半導体素子と受動素子を接続するために、リードが採用されている。このリードは、本来、実装基板上の電極と電気的に接続されるものでは無い。よってパッケージ内部において、アイランドの周囲に設けられていればよく、形状は限定されない。
【００１８】
ここでは、第２のリードの落下を考慮して、上下の金型で保持できるようにカギ括弧の如く配置されている。また接着テープを採用するならば、カギ括弧である理由は無い。尚、本発明で、インナーリードとは、パッケージや封止樹脂に内蔵される部分のリードを指す。また、配線リードとは、回路素子同士を電気的に接続する役割を有するリードを指す。また、本発明でリードとは以下実施例で示すフレーム状のリードの他にも、実装基板上に形成された導電パターン等も含む。
【００１９】
図１を参照して、本発明の回路装置の詳細な構成を説明する。図１は本発明の回路装置１０の平面図である。同図を参照して、回路装置１０は、第１の半導体素子１３Ａおよび第２の半導体素子１３Ｂと、金属細線１５Ａを介して第１の半導体素子１３Ａまたは第２の半導体素子１３Ｂと電気的に接続されて端部が外部に導出する第１のリード１１Ａと、第１の半導体素子１３Ａおよび第２の半導体素子１３Ａの両方に金属細線１５Ｃを介して電気的に接続されて、第１および第２の半導体素子１３Ａ、１３Ｂを電気的に接続する第２のリード１１Ｂとを有する構成と成っている。このような各構成要素を以下にて説明する。
【００２０】
第１の半導体素子１３Ａは、例えばＬＳＩ（Large Scale Integration）チップであり、回路装置１０の中央部付近に設けた第１のアイランド１２Ａ上に、接着剤を介して固着されている。ここで使用する接着剤としては、半田や導電性ペーストのような導電性のものや、樹脂製の絶縁性のものの両方を用途に応じて使い分けることができる。
【００２１】
第２の半導体素子１３Ｂは、例えば上述した第１の半導体素子１３Ａと同じＬＳＩチップであり、第１のアイランド１２Ａに連続する第２のアイランド１２Ｂ上に固着されている。また、上記した両アイランドは、電気的に分離しても良い。
【００２２】
第１のアイランド１２Ａおよび第２のアイランド１２Ｂは、パンチング若しくはエッチングにより、薄い導電箔を成形することにより形成される。また、第１のアイランド１２Ａと第２のアイランド１２Ｂとは、連結部１８を介して連続している。そして、紙面では、上方に位置する第１のアイランド１２Ａは、第１のアイランド１２Ａの上部左右角部から、回路装置の上部左右角部まで吊りリード１９が延在している。更に、紙面では、下方に位置する第２のアイランド１２Ａは、第２のアイランド１２Ａの下部部左右角部から、回路装置の下部左右角部まで吊りリード１９が延在している。この吊りリード１９は、回路装置１０の製造工程に於いて、第１のアイランド１２Ａおよび第２のアイランド１２Ｂとを機械的に支持する働きを有する。
【００２３】
第１のリード１１Ａは、その一端が第１の回路装置１３Ａまたは第２の回路装置１３Ｂと金属細線１５Ａを介して接続されている。そして、第１のリード１１Ａの他端は、全体を封止する封止樹脂１６から外部に導出し、外部との電気信号の入出力を行う外部端子として機能する。
【００２４】
第２のリード１１Ｂは、金属細線１５Ｃを介して第１の半導体素子１３Ａと電気的に接続され、更に、金属細線１５Ｃを介して第２の半導体素子１３Ｂと電気的に接続されている。従って、第１の半導体素子１３Ａと第２の回路装置１３Ｂとは、金属細線１５Ｃおよび第２のリード１１Ｂを介して電気的に接続されている。紙面上では、第１および第２の半導体素子１３Ａ、１３Ｂは、回路装置１０の中央部付近に上下方向に整列して配置さる。そして、整列した第１および第２の半導体素子１３Ａ、１３Ｂを左右方向から挟むように、側方にて上下方向に複数本の第２のリード１１Ｂが延在している。ここでは、第２のリード１１Ｂをハッチングで示している。即ち、第１および第２の半導体素子１３Ａ、１３Ｂを挟むように、第１および第２の半導体素子１３Ａ、１３Ｂの整列する方向に、第２のリード１１Ｂは延在している。また、第２のリード１１Ｂは、両端が封止樹脂１６から外部に延在している。
【００２５】
第３のリード１１Ｃは、回路装置１０内部で他の構成要素との電気的接続は行われず、端部は封止樹脂１６から外部に導出している。また、回路装置１０の周辺部には、上述した第１から第３のリードの端部が略等間隔に導出して端子部を形成している。ここでは、紙面上の回路装置１０の左右端部の第２のリード１１Ｂに挟まれる領域に、複数個の第３のリード１１Ｃが設けられている。
【００２６】
封止樹脂１６は、第１および第２の半導体素子１３Ａ、１３Ｂ、リード１１、および金属細線１５を被覆して全体を支持する働きを有する。また、リード１１の裏面が露出する構成にしても良いし、リード１１の裏面も含めて全体を封止樹脂１６により被覆しても良い。
【００２７】
本発明のポイントは、半導体素子同士を電気的に接続する第２のリード１１Ｂを採用したことにある。第２のリード１１Ｂを採用するメリットを説明する。第１および第２の半導体素子１３Ａ、１３Ｂの対向する辺に設けられた電極同士は、ここでは、金属細線１５Ｂにより、直に電気的に接続されている。しかしながら、第１および第２の半導体素子１３Ａ、１３Ｂの対向する辺以外の箇所に形成された電極同士を、金属細線１５のみを用いて、電気的に接続することは困難である。このことから、本発明では、第２のリード１１Ｂを採用することにより、この問題を解決している。例えば、金属細線１５Ｃを介して、紙面上で第１の半導体素子１３Ａの横周辺部に設けられた電極と、第２のリード１１Ｂとを電気的に接続する。そして、第２のリード１１Ｂは、第１の半導体素子１３Ａの横周辺部から、第２の半導体素子の横周辺部まで、紙面上で上下方向に延在する。そして、金属細線１５Ｃを介して、第２の半導体素子１３Ｂと第２のリード１１Ｂとを電気的に接続する。このことで、第２の半導体素子１３Ｂに隣接する辺を除いた箇所の第１の半導体素子１３Ａの取り出し電極と、第１の半導体素子１３Ａに隣接する辺を除いた箇所の第２の半導体素子１３Ｂの取り出し電極とが、前記第２のリードを介して電気的に接続される。
【００２８】
更に、金属細線１５を介してリード１１同士を接続することにより、更なる配線を構成することができる。ここでは第１の半導体素子１３Ａの電極Ｅ１と、第２の半導体素子１３Ｂの電極Ｅ２とを、金属細線１５およびリード１１を介して電気的に接続する構成を説明する。ここで、電極Ｅ１とは、第２の半導体素子１３Ｂに隣接する辺に対向する周辺部の第１の半導体素子１３Ａに設けられた記取り出し電極である。そして、電極Ｅ２とは、第１の半導体素子１３Ａに隣接する辺に対向する周辺部の第２の半導体素子１３Ｂに設けられた前記取り出し電極である。電極Ｅ１は金属細線１５Ａを介して第１のリード１１Ａ１と接続され、第１のリード１１Ａ１は金属細線１５Ｄを介して第２のリード１１Ｂ１の紙面上部に接続される。第２のリードは、第１および第２の半導体素子１３Ａ、１３Ｂの紙面右側側方を上下方向に延在する。そして、金属細線１５Ｅを介して、第２のリード１１Ｂ１の紙面下部と、電極Ｅ２とが電気的に接続される。
【００２９】
第１のリード１１Ａ１付近の電気的な接続構造に関して説明する。第１のリード１１Ａ１の一方の端部は、パッケージ外形を形成する封止樹脂１６から外部に導出して外部端子を形成している。そして、第１のリード１１Ａ１の他方の端部は、回路素子としての第１の半導体素子１３Ａの近傍まで延在して、金属細線１５Ａにより第１の半導体素子１３Ａのボンディングパッドと電気的に接続されている。そして、第１のリード１１Ａ１と、第２のリード１１Ｂ１とは、金属細線１５Ｄを介して電気的に接続されている。ここで、金属細線１５Ｄは、複数個のリードを超越して、リード同士を電気的に接続している。このような構成の金属細線１５Ｄを採用することにより、任意の箇所のリード同士を電気的に接続することが可能になり、リードを用いて構成される配線の自由度を向上させることができる。また、第１のリード１１Ａ１は、一方が外部に導出して外部端子を構成する働きを有すると同時に、上記した金属細線１５Ｄが接続することにより、パッケージに内蔵される配線パターンの一部として機能している。
【００３０】
また、図１に示す回路装置では、第１のリード１１Ａ、第２のリード１１Ｂ、および、第３のリード１１Ｃの端部から成る外部端子が、封止樹脂１６の４周辺部から略等間隔に導出している。これらの外部端子が実装基板に固着されることで、回路装置１０の実装を行うことが可能になり、回路装置１０の実装を安定化させるここができる。
【００３１】
図２を参照して、他の形態の回路装置１０の構成を説明する。同図に示す回路装置の基本的な構成は図１に示したものと同様であり、以下では相違箇所を中心に説明する。
【００３２】
第３の半導体素子１３Ｃは、例えばベアのトランジスタチップ等であり、第２のリード１１Ｂの途中に設けた第３のアイランド１２Ｃ上に固着されている。そして、金属細線１５を介して、半導体素子１３Ｃは、第１の半導体素子１３Ａまたは第２の半導体素子１３Ｂに直に接続されている。ここで、半導体素子１３Ｃは、金属細線１５を介して第１または第２のリード１１Ａ、１１Ｂに電気的に接続されても良い。同図では、連結部１８に接近するように、第２のリード１１Ｂからせり出して延在する２つの第３のアイランド１２Ｃが示されている。
【００３３】
第４の半導体素子１３Ｄは、ＬＳＩチップ等であり、第２の半導体素子１３Ｂの表面に固着されている。即ち、第２の半導体素子１３Ｂと、この第２の半導体素子１３Ｂ上に固着される第４の半導体素子１４Ｄにより、スタック構造が実現されている。また、第４の半導体素子１４Ｄは、金属細線１５を介して、第１のリード１１Ａ、第２のリード１１Ｂ、または、他の回路素子と電気的に接続されている。
【００３４】
第２のリード１１Ｂは、ここでは、パッケージの外形を構成する封止樹脂に内蔵される形に成っている。即ち、第２のリード１１Ｂの主たる役割は、内蔵される回路素子同士を電気的に接続させることであるので、このように全体をパッケージ内部に内蔵させることができる。また、ここでは、第３のリード１１Ｃを省いた構成になっている。従って、簡素化された構成の回路装置を提供することができる。
【００３５】
支持テープ２５は、第２のリード１１Ｂを支持する役割を有する。即ち、第２のリード１１Ｂは個々が機械的に分離していることから、封止樹脂の形成を行う工程までは、これらを機械的に支持する機構が必要になる。このように支持テープ２５を用いて、裏面から、あるいは、表面から、第２のリード１１Ｂを固定することにより、製造工程の途中に於いて、第２のリード１１Ｂの位置がずれてしまうのを防止することができる。具体的には、支持テープ２５は、複数個の第２のリード１１Ｂを、第１のリード１１Ａまたは、他のリードに固定する働きを有する。また、樹脂封止を行う際に、リード全体の裏面を樹脂等から成る接着シートの貼り付けて、樹脂封止を行っても良い。リード裏面への樹脂の回り込みを防止することができる。
【００３６】
次に、図３（Ａ）を参照して、金属細線１５Ｃが形成される箇所の第２のリード１１Ｂに設けられる段差部１７の詳細を説明する。同図は図１に示す領域ＡをＸ１方向から見た図である。段差部１７は、水平方向に延在する第２のリード１１Ｂに対して斜め上方に延在する傾斜部２０と、傾斜部２０から水平方向に延在する平坦部２１とから構成されている。この構成により、平坦部２１の位置を他の第２のリード１１Ｂよりも上方に位置させることができる。また、平坦部１７が傾斜部２０を介して連続していることから、段差部１７の剛性が向上され、ワイヤボンディング時の超音波エネルギーが、分散してしまうのを防止することができる。上述した段差部１７は、第２のリード１１Ｂに設けられても良いし、第１のリード１１Ａに設けられても良い。
【００３７】
図３（Ｂ）を参照して、第２のリード１１Ｂと半導体素子１３との接続構造を説明する。同図は図１に示す領域ＡをＸ２方向から見た図である。金属細線１５Ｃは、少なくとも１つのリード１１の上方を超越して、第２のリード１１Ｂに設けられた段差部１７に接続されている。この構成により、金属細線１５Ｃ全体の位置を高くして、金属細線１５Ｃとリード１１（特に段差部１７の直近に位置する第２のリード１１Ｂ）とのクリアランスを大きくすることができる。従って、金属細線１５の自重や、樹脂封止時に於ける圧力により、金属細線１５Ｃが下方に変形した場合でも、段差部１７と半導体素子１３との間に延在する第２のリード１１Ｂと金属細線１５Ｃとが接触してしまうのを防止することができる。
【００３８】
図３（Ｃ）を参照して、ここでは、アイランド１２に接近した第２のリード１１Ｂとアイランド１２上に固着された半導体素子１３とが金属細線１５Ｃを介して接続されている。このように、半導体素子１３とその直近の直近のリード１１を接続する場合は、金属細線１５Ｃが接続される箇所のリード１１Ｂに段差部１７を設けずに、両者の接続を行うことができる。即ち、これは通常のワイヤボンディングである。
【００３９】
図３（Ｄ）を参照して、ここでは、リード１１の途中に設けた段差部１７同士を、複数個のリード１１を超越する金属細線１５Ｃにより接続している。即ち、一方の段差部１７と金属細線１５Ｃとがボールボンディングにより接続され、他方の段差部１７と金属細線とがウェッジボンディングにより接続されている。
【００４０】
図４を参照して、他の形態の回路装置３０の構成を説明する。図４（Ａ）は回路装置３０の平面図であり、図４（Ｂ）は図４（Ａ）の領域Ｃを、Ｘ４方向から見た断面図である。同図に示す回路装置３０の基本的構成は図１に示したものと同様であり、相違点はチップ素子４４の接続構造にある。
【００４１】
ここでは、回路装置３０は、第１のリード３１Ａと、第１のリード３１Ａの一方に接近して延在し、上方に突出する第１の段差部４５Ａがその途中に設けられた第２のリード３１Ｂと、第１のリード３１Ａの他方に接近して延在し、上方に突出する第２の段差部４５Ｂが、第１の段差部４５Ａに接近して設けられた第３のリード３１Ｃと、第１のリード３１Ａを跨ぐように、第１の段差部４５Ａおよび第２の段差部４５Ｂにロウ材を介して固着されたチップ素子４４とを有する構成となっている。ここで、チップ素子４４とは、例えばチップ抵抗やチップコンデンサであり、半田等のロウ材４６を介してリードと電気的に接続されている。
【００４２】
図４（Ｂ）を参照して、チップ素子４４の両端に設けた電極とリード３１とは、ロウ材４６を介して接続されている。そして、第２のリード３１Ｂの第１の段差部４５Ａと、第３のリード３１Ｃの第２の段差部４５Ｂとを橋渡しするようにチップ素子４４が載置されている。従って、段差部４５の形成によりチップ素子４４のリード３１に対する位置が高くなる。このことから、チップ素子４４の接続に用いるロウ材４６と、他のリード３１とのショートを防止することができる。
【００４３】
同図を参照すると、チップ素子４４は、第１のリード３１Ａを跨ぐようにして、第２および第３のリード３１Ｃに接続されている。このように、第１のリード３１Ａを跨ぐようにチップ素子４４を配置することにより、比較的大型のチップコンデンサ等のチップ素子を採用することができる。また、チップ素子４４の大きさに応じて、複数個の第１のリード３１Ａを跨ぐようにして、第２および第３のリード３１Ｂ、３１Ｃを形成しても良い。また、上述した段差部４５は、他の箇所のリード３１と比較するとその幅が広く形成されているので、ロウ材４４の漏れを防止することができる。
【００４４】
上記説明ではリードを有するタイプのパッケージに関して説明を行ったが、他のタイプのパッケージに上記構成を適用させることも可能である。例えば、ＱＦＰ（Quad Flat Package）や、ＱＦＮ（Quad Flat Non-leaded package）、ガラスエポキシ基板等のインターポーザを用いたパッケージ等の他の形態のパッケージに上述した構成を適用させることも可能である。
【００４５】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００４６】
複数個の半導体素子の整列方向に延在する方向に第２のリードが延在し、この第２のリードと金属細線を介して、半導体素子同士を電気的に接続している。従って、リードを採用した構造で、比較的複雑な配線構造を得ることができる。また、回路装置内部の電気回路に設計変更が生じた場合でも、リードのパターンを変更せずに、金属細線が形成される箇所の変更または、金属細線の数の増減を行うのみで有る程度の対処を行うことができる。
【００４７】
更に、本発明では、リードの途中に上方に突出する段差部を設け、半導体素子とリードとの接続を行う金属細線を、この段差部に接続させた。このことにより、金属細線全体の位置をリードのより上方に位置させることができるので、金属細線が長い場合でも、金属細線とリードとの不要な接触を防止できる。また、この段差部にロウ材を介してチップ素子を固着することも可能である。この構成により、ロウ材と他のリードとのショートを防止することができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する平面図である。
【図２】本発明の回路装置を説明する平面図である。
【図３】本発明の回路装置を説明する断面図（Ａ）−（Ｄ）である。
【図４】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図５】従来の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【符号の説明】
１０ 回路装置
１１ リード
１２ アイランド
１３ 半導体素子

Claims (1)

  1. 第１のアイランドと、前記第１のアイランドに隣接して設けられた第２のアイランドと、前記第１のアイランドの周囲および前記第２のアイランドの周囲にそれぞれ一端が配置された第１のリードと、前記第１のアイランドに設けられ、前記第１のアイランドの周囲に位置する前記第１のリードと電気的に接続された第１の半導体素子と、前記第２のアイランドに設けられ、前記第２のアイランドの周囲に位置する前記第１のリードと電気的に接続された第２の半導体素子と、前記第１のアイランド、前記第２のアイランド、前記第１のリード、前記第１の半導体素子および前記第２の半導体素子を覆い、前記第１のリードの他端が外部に延在する様に覆われた封止樹脂とを有する半導体装置であり、
    前記第１の半導体素子と前記第２の半導体素子の整列方向に延在され、前記第１の半導体素子と前記第２の半導体素子を挟みカギ括弧の形状の如く延在され、一端と他端が前記封止樹脂から外部に延在する様に設けられ、前記封止樹脂を形作る上下の金型で保持可能とした第２のリードを有し、
    前記第１の半導体素子は、前記第２のリードの第１の領域と電気的に接続され、前記第２の半導体素子は、前記第２のリードの第２の領域と電気的に接続されることで、前記第１の半導体素子と前記第２の半導体素子が前記第２のリードを介して電気的に接続されることを特徴とする半導体装置。
JP2003208094A 2003-08-20 2003-08-20 回路装置 Expired - Lifetime JP4471600B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003208094A JP4471600B2 (ja) 2003-08-20 2003-08-20 回路装置
TW93118742A TWI299966B (en) 2003-08-20 2004-06-28 Circuit device
KR20040054596A KR100652106B1 (ko) 2003-08-20 2004-07-14 회로 장치
CNB2004100545279A CN100474579C (zh) 2003-08-20 2004-07-23 电路装置
US10/899,220 US7332803B2 (en) 2003-08-20 2004-07-26 Circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003208094A JP4471600B2 (ja) 2003-08-20 2003-08-20 回路装置

Publications (2)

Publication Number Publication Date
JP2005064076A JP2005064076A (ja) 2005-03-10
JP4471600B2 true JP4471600B2 (ja) 2010-06-02

Family

ID=34190092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003208094A Expired - Lifetime JP4471600B2 (ja) 2003-08-20 2003-08-20 回路装置

Country Status (5)

Country Link
US (1) US7332803B2 (ja)
JP (1) JP4471600B2 (ja)
KR (1) KR100652106B1 (ja)
CN (1) CN100474579C (ja)
TW (1) TWI299966B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701779B2 (ja) * 2005-03-25 2011-06-15 日本電気株式会社 集積回路パッケージ組立構造
JP4744320B2 (ja) * 2005-04-04 2011-08-10 パナソニック株式会社 リードフレーム
JP2008078445A (ja) 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
JP2008147438A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp 半導体装置
DE102006060429B4 (de) * 2006-12-20 2013-08-22 Epcos Ag Elektrisches Bauelement mit Leadframe-Strukturen
JP5062086B2 (ja) * 2007-09-28 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置
JP5543724B2 (ja) 2008-08-28 2014-07-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置及びその製造方法
JP5634033B2 (ja) 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
JP5257096B2 (ja) * 2009-01-23 2013-08-07 サンケン電気株式会社 半導体装置
JP2010258289A (ja) * 2009-04-27 2010-11-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2018107416A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6743802B2 (ja) * 2017-11-22 2020-08-19 Tdk株式会社 半導体装置
TWI781863B (zh) * 2021-12-30 2022-10-21 宏齊科技股份有限公司 平面式多晶片裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324256U (ja) * 1976-08-05 1978-03-01
JPS61137352A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体装置
JPH01308058A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd 電子装置
JPH03219663A (ja) * 1990-01-25 1991-09-27 Seiko Epson Corp 半導体装置用リードフレーム
JPH04249655A (ja) * 1990-12-29 1992-09-04 Mazda Motor Corp 無段変速機
JPH05291485A (ja) * 1992-02-14 1993-11-05 Fuji Electric Co Ltd 半導体装置
US6424035B1 (en) * 1998-11-05 2002-07-23 Fairchild Semiconductor Corporation Semiconductor bilateral switch
US6777785B1 (en) * 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
JP3702152B2 (ja) * 2000-06-29 2005-10-05 三洋電機株式会社 半導体装置

Also Published As

Publication number Publication date
US7332803B2 (en) 2008-02-19
TWI299966B (en) 2008-08-11
CN100474579C (zh) 2009-04-01
US20050040512A1 (en) 2005-02-24
KR100652106B1 (ko) 2006-12-06
JP2005064076A (ja) 2005-03-10
CN1585125A (zh) 2005-02-23
TW200509759A (en) 2005-03-01
KR20050020930A (ko) 2005-03-04

Similar Documents

Publication Publication Date Title
JP3644662B2 (ja) 半導体モジュール
JP4674113B2 (ja) 半導体装置及びその製造方法
JP2002222889A (ja) 半導体装置及びその製造方法
US6965154B2 (en) Semiconductor device
JP4471600B2 (ja) 回路装置
JP2005209882A (ja) 半導体パッケージ及び半導体装置
JP3415509B2 (ja) 半導体装置
CN101290929B (zh) 堆栈式芯片封装结构
KR20090043945A (ko) 스택 패키지
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP3942495B2 (ja) 半導体装置
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JP2539763B2 (ja) 半導体装置の実装方法
JP3495566B2 (ja) 半導体装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP4096778B2 (ja) マルチチップパッケージ
JP2024011020A (ja) パッケージ、半導体装置及び半導体装置の製造方法
JPH10214934A (ja) 半導体装置及びその製造方法
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
KR100631948B1 (ko) 멀티 칩 패키지
KR20060006397A (ko) 반도체 패키지
JPH0670243U (ja) 回路基板装置
KR980012325A (ko) 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4471600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term