JP4471243B2 - エッチング方法およびプラズマ処理方法 - Google Patents
エッチング方法およびプラズマ処理方法 Download PDFInfo
- Publication number
- JP4471243B2 JP4471243B2 JP24142799A JP24142799A JP4471243B2 JP 4471243 B2 JP4471243 B2 JP 4471243B2 JP 24142799 A JP24142799 A JP 24142799A JP 24142799 A JP24142799 A JP 24142799A JP 4471243 B2 JP4471243 B2 JP 4471243B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- gas
- processing
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Plasma Technology (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，エッチング方法およびプラズマ処理方法に関する。
【０００２】
【従来の技術】
最近，半導体装置の超高集積化傾向に伴い，金属配線のデザインルールの超微細化が技術的要求項目の一つに挙げられている。しかし，従来のＡｌやＡｌ合金などのＡｌ系配線では，配線の微細化に伴って電気抵抗値が無視できなくなり，半導体装置の動作速度を低下させる配線遅延が生じ易くなる。そこで，最近，配線材料として，Ａｌよりも電気抵抗値が小さいＣｕを採用する技術が提案されている。ただし，Ｃｕは，Ａｌよりも酸化し易い性質を有している。このため，半導体製造工程では，Ｃｕ配線層を非Ｏ２含有材料層，例えばＳｉＮｘ層で覆い，Ｃｕ配線層がＯ２に曝されて酸化することを防止する試みがなされている。
【０００３】
【発明が解決しようとする課題】
ところで，多層配線構造の半導体装置などで，Ｃｕ配線と他の配線を接続する場合には，ＳｉＮｘ層をエッチングし，ＳｉＮｘ層にＣｕ配線層が露出する接続孔，例えばビアホールを形成する必要がある。しかしながら，ＳｉＮｘ層をエッチングするプラズマエッチング処理では，一般的にＯ２を含有したＣＦ（フルオロカーボン）系の処理ガスが使用されている。このため，エッチング処理時に，露出したＣｕ配線層の表面がＯ２によって酸化されたり，あるいは酸化化合物がＣｕ配線層に形成される。その結果，上記反応生成物により，Ｃｕ配線と他の配線との接続部の電気抵抗値が大きくなり，半導体装置のデバイス特性が悪くなるという問題点がある。
【０００４】
本発明は，従来の技術が有する上記問題点に鑑みて成されたものであり，本発明の目的は，上記問題点およびその他の問題点を解決することが可能な，新規かつ改良されたエッチング方法およびプラズマ処理方法を提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決するために，本発明の第１の観点によれば，処理室内に導入された処理ガスをプラズマ化し，処理室内に配された被処理体に形成されたＣｕ層上のＳｉＮｘ層をエッチングするエッチング方法において，処理ガスは，ＣとＨとＦから構成されるガスと，Ｏ２とを含むことを特徴とするエッチング方法が提供される。
【０００６】
本発明にかかるＣとＨとＦから構成されるガスを用いてエッチングを行えば，Ｃｕ層の露出面が酸化し難くなる。また，該効果は，Ｏ２の有無に関わらず，維持される。このため，Ｃｕ層の露出面に，例えば配線を接続する場合でも，接続部の電気抵抗値が大きくなることがない。また，ＣとＨとＦから構成されるガスにＯ２を添加すると，逆にＣｕ層の酸化をさらに抑制できる。
【０００７】
また，ＣとＨとＦから構成されるガスとして，例えばＣＨ２Ｆ２を採用したり，例えばＣＨ３Ｆを採用したり，例えばＣＨＦ３を採用することが好ましい。
【０００８】
また，処理ガスに，例えば，不活性ガスを添加することが好ましい。かかる不活性ガスを処理ガスに添加すれば，処理室内に導入する処理ガス導入量を所定量に維持しながら，ＣとＨとＦから構成されるガスとＯ２の含有量をプロセスに応じて適宜変更できる。
【０００９】
また，本発明の第２の観点によれば，上記エッチング方法により，所定のパターンが形成されたフォトレジスト層を用いてＳｉＮｘ層をエッチングする工程と，エッチング工程の後にフォトレジスト層をアッシングする工程と，アッシング工程の後に処理室内にＨ２を導入し，Ｈ２をプラズマ化して，露出したＣｕ層にプラズマ処理を施す工程と，を含むことを特徴とするプラズマ処理方法が提供される。
【００１０】
Ｃｕ層の露出面の酸化は，上記エッチング方法によってエッチング処理を行っても，完全に防止することは困難である。さらに，Ｃｕ層の露出面は，アッシング時にも酸化される場合がある。また，エッチング処理時の処理ガスに，ＣＦ系ガスを使用すると，Ｃｕ層の露出面にＣ（炭素原子）やＦ（フッ素原子）が打ち込まれることがある。そこで，本願発明のように，エッチング処理およびアッシング処理後に，Ｈ２プラズマにより，Ｃｕ層の表面処理を行えば，酸化されたＣｕを還元でき，さらにＣやＦも除去できる。その結果，Ｃｕ配線と他の配線との接続部での電気抵抗値の上昇を，さらに抑制することができる。
【００１１】
【発明の実施の形態】
以下に，添付図面を参照しながら本発明にかかるエッチング方法およびプラズマ処理方法の好適な実施の一形態について，詳細に説明する。
【００１２】
（１）エッチング方法
はじめに，本実施の形態のエッチング方法について説明する。
（ａ）エッチング装置の全体構成
まず，図１を参照しながら，本実施の形態にかかるエッチング方法を適用可能なプラズマ処理装置１００について概略する。処理室１０２は，気密な処理容器１０４内に形成されている。処理容器１０４の周囲には，磁石１０６が配置され，処理室１０２内に回転磁界を形成できる。また，処理室１０２内には，被処理体，例えば半導体ウェハ（以下，「ウェハ」と称する。）Ｗを載置可能な下部電極１０８が配置されている。また，処理室１０２内には，下部電極１０８の載置面と対向して上部電極１１０が配置されている。
【００１３】
上部電極１１０には，多数のガス吐出孔１１０ａが形成されている。ガス吐出孔１１０ａには，第１〜第３開閉バルブ１１２，１１４，１１６と，第１〜第３流量調整バルブ１１８，１２０，１２２とを介して，第１〜第３ガス供給源１２４，１２６，１２８が接続されている。第１〜第３ガス供給源１２４，１２６，１２８には，本実施の形態にかかる処理ガスを構成するＣＨ２Ｆ２とＯ２とＡｒが各々蓄えられている。かかる構成により，処理室１０２内には，ガス吐出孔１１０ａを介して，各々所定流量のＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスが導入される。なお，上記処理ガスを用いたエッチング処理については，後述する。
【００１４】
また，処理室１０２内に導入された処理ガスは，高周波電源１３０から出力された高周波電力を整合器１３２を介して下部電極１０８に印加するとプラズマ化される。また，処理室１０２内のガスは，下部電極１０８の周囲に設けられたバッフル板１３４と，排気管１３６を介して排気される。なお，プラズマ処理装置１００は，エッチング処理だけではなく，後述するアッシング処理およびＣｕ層２０４の表面処理も行うことが可能に構成されている。
【００１５】
（ｂ）エッチング処理
次に，図１および図２を参照しながら，本実施の形態にかかる処理ガスを用いてウェハＷにエッチング処理を行う場合について詳述する。なお，図２（ａ）は，ＳｉＮｘ層２０６をエッチングする前のウェハＷを示す概略的な断面図である。また，図２（ｂ）は，ＳｉＮｘ層２０６をエッチングした後のウェハＷを示す概略的な断面図である。
【００１６】
処理を施すウェハＷには，例えば図２（ａ）に示すように，第１ＳｉＯ２層２００にバリアメタル層としてのＴａＮ層２０２を介してＣｕ層（Ｃｕ配線層）２０４が形成されている。また，Ｃｕ層２０４上には，本実施の形態によりエッチング処理を施すＳｉＮｘ層２０６が形成され，Ｃｕ層２０４の酸化を防いでいる。また，ＳｉＮｘ層２０６上には，層間絶縁膜としての第２ＳｉＯ２層２０８と，所定のパターンが形成されたフォトレジスト層２１０が順次積層されている。
【００１７】
図２（ａ）に示すように，所定のエッチング処理により，第２ＳｉＯ２層２０８にＳｉＮｘ層２０６まで達するビアホール２１２を形成した後，本実施の形態にかかるエッチング処理を行う。すなわち，まず処理室１０２内に導入する処理ガスを，第２ＳｉＯ２層２０８をエッチングした処理ガスから，本実施の形態の特徴であるＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスに切り替える。この際，ＣＨ２Ｆ２とＯ２とＡｒの流量比（ＣＨ２Ｆ２／Ｏ２／Ａｒ）は，それぞれ例えば１０ｓｃｃｍ〜３０ｓｃｃｍ／１０ｓｃｃｍ〜３０ｓｃｃｍ／１００ｓｃｃｍ〜２００ｓｃｃｍに設定する。また，処理室１０２内の圧力は，例えば３０ｍＴｏｒｒ〜１００ｍＴｏｒｒに設定する。その後，下部電極１０８に，例えば１３．５６ＭＨｚで３００Ｗ〜１０００Ｗの高周波電力を印加する。
【００１８】
かかる高周波電力の印加により，処理ガスが解離してプラズマが生成される。その結果，図２（ｂ）に示すように，上記プラズマによりＳｉＮｘ層２０６がエッチングされ，底部にＣｕ層２０４の上面が露出するビアホール２１２が形成される。この際，Ｃｕ層２０４の表面は，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスでＳｉＮｘ層２０６をエッチングしたので，後述の実施例で説明するように，ほとんど酸化することがない。
【００１９】
（ｃ）実施例
次に，図３および図４を参照しながら，本実施の形態の実施例について説明する。なお，図３（ａ），（ｂ）および図４（ａ），（ｂ）は，それぞれＣｕ層２０４表面からの深さと，該深さでのＣｕ層２０４中に含まれる元素の含有量との関係を示す概略的な説明図である。また，Ｃｕ層２０４は，Ｃｕ層２０４の露出面に所定圧力のＡｒを吹き付けて徐々に削った。
【００２０】
本実施例は，上述したプラズマ処理装置１００を用いて，図２（ａ）に示すウェハＷのＳｉＮｘ層２０６にエッチング処理したものである。処理ガスの流量比は，ＣＨ２Ｆ２／Ｏ２／Ａｒ＝２０ｓｃｃｍ／１０ｓｃｃｍ／１００ｓｃｃｍに設定した。また，処理室１０２内の圧力は，５０ｍＴｏｒｒに設定した。また，下部電極１０８には，１３．５６ＭＨｚで５００Ｗの高周波電力を印加した。かかる条件でエッチング処理を行ったところ，図３（ａ）に示す結果を得た。図３（ａ）に示すように，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスを使用した場合には，Ｃｕ層２０４がほとんど酸化せず，またＣやＦもほとんど打ち込まれなかった。従って，上記処理ガスは，Ｃｕ層２０４の損傷防止に有効であることがわかる。
【００２１】
次に，上記実施例の比較例として，ＣＦ４とＡｒから成る処理ガスを用いてエッチング処理を行ったところ，図３（ｂ）に示す結果を得た。なお，ＣＦ４とＡｒから成る処理ガスは，一般的にＳｉＯ２層２０８やＳｉＮｘ層２０６のエッチング処理に用いられるガスである。また，処理ガスの流量比は，ＣＦ４／Ａｒ＝２０ｓｃｃｍ／１００ｓｃｃｍに設定した。その他の処理条件は，上記と同様である。図３（ｂ）に示すように，ＣＦ４とＡｒから成る処理ガスを使用した場合には，上述したＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスを使用した場合よりも，より深い所までＣｕ層２０４が酸化し，ＣやＦが打ち込まれた。このため，ＣＦ４とＡｒから成る処理ガスでは，Ｃｕ層２０４に損傷を与え易いことがわかる。
【００２２】
また，処理ガスに含まれるＯ２の影響について調べるために，Ｏ２に代えてＮ２を添加したＣＨ２Ｆ２とＮ２とＡｒから成る処理ガスを用いてエッチング処理を行ったところ，図４（ａ）に示す結果を得た。なお，処理ガスの流量比は，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスと同様に，ＣＨ２Ｆ２／Ｎ２／Ａｒ＝２０ｓｃｃｍ／１０ｓｃｃｍ／１００ｓｃｃｍに設定した。その他の処理条件は，上記と同様である。図４（ａ）に示すように，ＣＨ２Ｆ２とＮ２とＡｒから成る処理ガスを使用した場合には，上記ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスや，ＣＦ４とＡｒから成る処理ガスを使用した場合よりも，さらに深いところまでＣｕ層２０４が酸化し，ＣやＦが打ち込まれた。このため，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスにＯ２が含まれていても，Ｃｕ層２０４に影響を与えず，逆にＣｕ層２０４層の保護に有効であることがわかる。
【００２３】
なお，エッチング処理をせず，大気中に曝したＣｕ層２０４に対して上記と同様の測定を行ったところ，図４（ｂ）に示す結果を得た。
【００２４】
以上のように，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスから生成されたプラズマにより，Ｃｕ層２０４を被覆するＳｉＮｘ層２０６をエッチングすれば，露出したＣｕ層２０４の酸化が抑制され，ＣＨ２Ｆ２の構成元素であるＣやＦがＣｕ層２０４に打ち込まれることを軽減できる。その結果，Ｃｕ層２０４の露出面に他の配線を接続しても，接続部の電気抵抗値が大きくならない。
【００２５】
（２）アッシング方法
次に，ウェハＷに形成されているフォトレジスト層２１０のアッシング方法について説明する。半導体装置の製造工程では，通常，エッチング処理の後にアッシング処理を行い，エッチングマスクとしてのフォトレジスト層２１０を除去している。ただし，従来のアッシング方法では，エッチング処理時には酸化していなかったＣｕ層２０４が酸化される恐れがある。そこで，Ｃｕ層２０４を有するウェハＷに対しては，以下の方法によりアッシング処理を施すことが好ましい。
【００２６】
すなわち，上述したエッチング処理後，ウェハＷを下部電極１０８上に載置したままで，ウェハＷの温度を１００℃以下，好ましくは４０℃に維持する。ウェハＷの温度調整は，下部電極１０８に内装された不図示の温度調整機構により行う。また，処理室１０２内には，例えばＯ２から成る処理ガスを，例えば２００ｓｃｃｍの流量で導入する。その後，下部電極１０８に，例えば１３．５６ＭＨｚで１０００Ｗの高周波電力を印加する。該電力の印加により，処理ガスがプラズマ化して図２（ｂ）に示すウェハＷのフォトレジスト層２１０が除去される。
【００２７】
かかる処理によれば，ウェハＷを１００℃以下の温度に維持しながら，アッシング処理を行うので，Ｃｕ層２０４の酸化を抑制できる。このため，Ｃｕ層２０４を，アッシング処理後でも，エッチング処理後と実質的に同一の状態に維持することができる。
【００２８】
（３）Ｃｕ層の表面処理方法
次に，Ｃｕ層２０４の表面処理方法について説明する。Ｃｕ層２０４の酸化，およびＣやＦの混入は，上述したエッチング方法およびアッシング方法により処理を行っても，完全に防止することは困難である。そこで，Ｃｕ層２０４に対し，以下の表面処理を行うことが好ましい。
【００２９】
すなわち，上述したエッチング処理およびアッシング処理後，ウェハＷを処理室１０２内に配置したままで，処理室１０２内に導入する処理ガスをＨ２に切り替える。Ｈ２の流量は，例えば２００ｓｃｃｍに設定する。また，処理室１０２内の圧力は，例えば５０ｍＴｏｒｒに設定する。その後，下部電極１０８に，例えば１３．５６ＭＨｚで１０００Ｗの高周波電力を印加し，処理室１０２内にＨ２プラズマを生成する。該Ｈ２プラズマにより，Ｃｕ層２０４の酸化されていたＣｕが還元される。同時に，Ｃｕ層２０４にイオン衝撃が加えられるので，エッチング処理時にＣｕ層２０４に打ち込まれたＣやＦも除去される。その結果，Ｏ（酸素原子）やＣやＦが存在しないＣｕ層２０４を形成することができる。
【００３０】
また，Ｈ２プラズマ処理前と処理後のＣｕ層２０４について，上述したエッチング方法の実施例で説明した測定法で，Ｃｕ層２０４表面からの深さと，該深さでのＣｕ層２０４中に含まれるＯとＣとＦの含有量との関係を調べた。その結果，Ｃｕ層２０４の表面から３０ÅまでのＯとＣとＦとの割合は，処理前よりも処理後の方がかなり減少していた。
【００３１】
また，上記方法によれば，エッチング処理およびアッシング処理を行うプラズマ処理装置１００で，Ｃｕ層２０４の表面処理を行うことができる。このため，Ｃｕ層２０４の表面処理を，他の処理装置で行う必要がない。その結果，プラズマ処理装置１００での連続処理が可能となり，スループットの向上および低コスト化を図ることができる。
【００３２】
以上，本発明の好適な実施の一形態について，添付図面を参照しながら説明したが，本発明はかかる構成に限定されるものではない。特許請求の範囲に記載された技術的思想の範疇において，当業者であれば，各種の変更例および修正例に想到し得るものであり，それら変更例および修正例についても本発明の技術的範囲に属するものと了解される。
【００３３】
例えば，上記実施の形態において，エッチング処理ガスの構成ガスにＣＨ２Ｆ２を使用する構成を例に挙げて説明したが，本発明はかかる構成に限定されず，ＣＨ２Ｆ２に代えて，ＣＨ２Ｆ２やＣＨ３ＦやＣＨＦ３を使用しても上述した作用効果を奏することができる。
【００３４】
また，上記実施の形態において，エッチング処理ガスにＡｒを添加する構成を例に挙げて説明したが，本発明はかかる構成に限定されず，Ａｒに代えて，Ｈｅなどの不活性ガスを使用したり，あるいは不活性ガスを添加しなくても本発明を実施することができる。
【００３５】
また，上記実施の形態において，エッチング処理とアッシング処理とＣｕ層の表面処理を同一のプラズマ処理装置で行う構成を例に挙げて説明したが，本発明はかかる構成に限定されず，上記各処理をそれぞれ他のプラズマ処理装置で行っても本発明を実施することができる。
【００３６】
【発明の効果】
本発明によれば，Ｃｕ層への他の元素の混入を最小限に止めながら，Ｃｕ層上のＳｉＮｘ層をエッチングすることができる。さらに，Ｈ２を用いたプラズマ処理で，Ｃｕ層に存在する他の元素を除去することができる。その結果，Ｃｕ層の劣化を防止することができる。
【図面の簡単な説明】
【図１】本発明を適用可能なプラズマ処理装置を示す概略的な断面図である。
【図２】本発明のエッチング方法により処理を施す前後のウェハを示す概略的な断面図である。
【図３】本発明にかかるエッチング方法の実施例を説明するための概略的な説明図である。
【図４】本発明にかかるエッチング方法の実施例を説明するための概略的な説明図である。
【符号の説明】
１００ プラズマ処理装置
１０２ 処理室
１０８ 下部電極
１１０ 上部電極
１１０ａ ガス吐出孔
１２４，１２６，１２８ 第１〜第３ガス供給源
１３０ 高周波電源
２０４ Ｃｕ層
２０６ ＳｉＮｘ層
Ｗ ウェハ
【発明の属する技術分野】
本発明は，エッチング方法およびプラズマ処理方法に関する。
【０００２】
【従来の技術】
最近，半導体装置の超高集積化傾向に伴い，金属配線のデザインルールの超微細化が技術的要求項目の一つに挙げられている。しかし，従来のＡｌやＡｌ合金などのＡｌ系配線では，配線の微細化に伴って電気抵抗値が無視できなくなり，半導体装置の動作速度を低下させる配線遅延が生じ易くなる。そこで，最近，配線材料として，Ａｌよりも電気抵抗値が小さいＣｕを採用する技術が提案されている。ただし，Ｃｕは，Ａｌよりも酸化し易い性質を有している。このため，半導体製造工程では，Ｃｕ配線層を非Ｏ２含有材料層，例えばＳｉＮｘ層で覆い，Ｃｕ配線層がＯ２に曝されて酸化することを防止する試みがなされている。
【０００３】
【発明が解決しようとする課題】
ところで，多層配線構造の半導体装置などで，Ｃｕ配線と他の配線を接続する場合には，ＳｉＮｘ層をエッチングし，ＳｉＮｘ層にＣｕ配線層が露出する接続孔，例えばビアホールを形成する必要がある。しかしながら，ＳｉＮｘ層をエッチングするプラズマエッチング処理では，一般的にＯ２を含有したＣＦ（フルオロカーボン）系の処理ガスが使用されている。このため，エッチング処理時に，露出したＣｕ配線層の表面がＯ２によって酸化されたり，あるいは酸化化合物がＣｕ配線層に形成される。その結果，上記反応生成物により，Ｃｕ配線と他の配線との接続部の電気抵抗値が大きくなり，半導体装置のデバイス特性が悪くなるという問題点がある。
【０００４】
本発明は，従来の技術が有する上記問題点に鑑みて成されたものであり，本発明の目的は，上記問題点およびその他の問題点を解決することが可能な，新規かつ改良されたエッチング方法およびプラズマ処理方法を提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決するために，本発明の第１の観点によれば，処理室内に導入された処理ガスをプラズマ化し，処理室内に配された被処理体に形成されたＣｕ層上のＳｉＮｘ層をエッチングするエッチング方法において，処理ガスは，ＣとＨとＦから構成されるガスと，Ｏ２とを含むことを特徴とするエッチング方法が提供される。
【０００６】
本発明にかかるＣとＨとＦから構成されるガスを用いてエッチングを行えば，Ｃｕ層の露出面が酸化し難くなる。また，該効果は，Ｏ２の有無に関わらず，維持される。このため，Ｃｕ層の露出面に，例えば配線を接続する場合でも，接続部の電気抵抗値が大きくなることがない。また，ＣとＨとＦから構成されるガスにＯ２を添加すると，逆にＣｕ層の酸化をさらに抑制できる。
【０００７】
また，ＣとＨとＦから構成されるガスとして，例えばＣＨ２Ｆ２を採用したり，例えばＣＨ３Ｆを採用したり，例えばＣＨＦ３を採用することが好ましい。
【０００８】
また，処理ガスに，例えば，不活性ガスを添加することが好ましい。かかる不活性ガスを処理ガスに添加すれば，処理室内に導入する処理ガス導入量を所定量に維持しながら，ＣとＨとＦから構成されるガスとＯ２の含有量をプロセスに応じて適宜変更できる。
【０００９】
また，本発明の第２の観点によれば，上記エッチング方法により，所定のパターンが形成されたフォトレジスト層を用いてＳｉＮｘ層をエッチングする工程と，エッチング工程の後にフォトレジスト層をアッシングする工程と，アッシング工程の後に処理室内にＨ２を導入し，Ｈ２をプラズマ化して，露出したＣｕ層にプラズマ処理を施す工程と，を含むことを特徴とするプラズマ処理方法が提供される。
【００１０】
Ｃｕ層の露出面の酸化は，上記エッチング方法によってエッチング処理を行っても，完全に防止することは困難である。さらに，Ｃｕ層の露出面は，アッシング時にも酸化される場合がある。また，エッチング処理時の処理ガスに，ＣＦ系ガスを使用すると，Ｃｕ層の露出面にＣ（炭素原子）やＦ（フッ素原子）が打ち込まれることがある。そこで，本願発明のように，エッチング処理およびアッシング処理後に，Ｈ２プラズマにより，Ｃｕ層の表面処理を行えば，酸化されたＣｕを還元でき，さらにＣやＦも除去できる。その結果，Ｃｕ配線と他の配線との接続部での電気抵抗値の上昇を，さらに抑制することができる。
【００１１】
【発明の実施の形態】
以下に，添付図面を参照しながら本発明にかかるエッチング方法およびプラズマ処理方法の好適な実施の一形態について，詳細に説明する。
【００１２】
（１）エッチング方法
はじめに，本実施の形態のエッチング方法について説明する。
（ａ）エッチング装置の全体構成
まず，図１を参照しながら，本実施の形態にかかるエッチング方法を適用可能なプラズマ処理装置１００について概略する。処理室１０２は，気密な処理容器１０４内に形成されている。処理容器１０４の周囲には，磁石１０６が配置され，処理室１０２内に回転磁界を形成できる。また，処理室１０２内には，被処理体，例えば半導体ウェハ（以下，「ウェハ」と称する。）Ｗを載置可能な下部電極１０８が配置されている。また，処理室１０２内には，下部電極１０８の載置面と対向して上部電極１１０が配置されている。
【００１３】
上部電極１１０には，多数のガス吐出孔１１０ａが形成されている。ガス吐出孔１１０ａには，第１〜第３開閉バルブ１１２，１１４，１１６と，第１〜第３流量調整バルブ１１８，１２０，１２２とを介して，第１〜第３ガス供給源１２４，１２６，１２８が接続されている。第１〜第３ガス供給源１２４，１２６，１２８には，本実施の形態にかかる処理ガスを構成するＣＨ２Ｆ２とＯ２とＡｒが各々蓄えられている。かかる構成により，処理室１０２内には，ガス吐出孔１１０ａを介して，各々所定流量のＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスが導入される。なお，上記処理ガスを用いたエッチング処理については，後述する。
【００１４】
また，処理室１０２内に導入された処理ガスは，高周波電源１３０から出力された高周波電力を整合器１３２を介して下部電極１０８に印加するとプラズマ化される。また，処理室１０２内のガスは，下部電極１０８の周囲に設けられたバッフル板１３４と，排気管１３６を介して排気される。なお，プラズマ処理装置１００は，エッチング処理だけではなく，後述するアッシング処理およびＣｕ層２０４の表面処理も行うことが可能に構成されている。
【００１５】
（ｂ）エッチング処理
次に，図１および図２を参照しながら，本実施の形態にかかる処理ガスを用いてウェハＷにエッチング処理を行う場合について詳述する。なお，図２（ａ）は，ＳｉＮｘ層２０６をエッチングする前のウェハＷを示す概略的な断面図である。また，図２（ｂ）は，ＳｉＮｘ層２０６をエッチングした後のウェハＷを示す概略的な断面図である。
【００１６】
処理を施すウェハＷには，例えば図２（ａ）に示すように，第１ＳｉＯ２層２００にバリアメタル層としてのＴａＮ層２０２を介してＣｕ層（Ｃｕ配線層）２０４が形成されている。また，Ｃｕ層２０４上には，本実施の形態によりエッチング処理を施すＳｉＮｘ層２０６が形成され，Ｃｕ層２０４の酸化を防いでいる。また，ＳｉＮｘ層２０６上には，層間絶縁膜としての第２ＳｉＯ２層２０８と，所定のパターンが形成されたフォトレジスト層２１０が順次積層されている。
【００１７】
図２（ａ）に示すように，所定のエッチング処理により，第２ＳｉＯ２層２０８にＳｉＮｘ層２０６まで達するビアホール２１２を形成した後，本実施の形態にかかるエッチング処理を行う。すなわち，まず処理室１０２内に導入する処理ガスを，第２ＳｉＯ２層２０８をエッチングした処理ガスから，本実施の形態の特徴であるＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスに切り替える。この際，ＣＨ２Ｆ２とＯ２とＡｒの流量比（ＣＨ２Ｆ２／Ｏ２／Ａｒ）は，それぞれ例えば１０ｓｃｃｍ〜３０ｓｃｃｍ／１０ｓｃｃｍ〜３０ｓｃｃｍ／１００ｓｃｃｍ〜２００ｓｃｃｍに設定する。また，処理室１０２内の圧力は，例えば３０ｍＴｏｒｒ〜１００ｍＴｏｒｒに設定する。その後，下部電極１０８に，例えば１３．５６ＭＨｚで３００Ｗ〜１０００Ｗの高周波電力を印加する。
【００１８】
かかる高周波電力の印加により，処理ガスが解離してプラズマが生成される。その結果，図２（ｂ）に示すように，上記プラズマによりＳｉＮｘ層２０６がエッチングされ，底部にＣｕ層２０４の上面が露出するビアホール２１２が形成される。この際，Ｃｕ層２０４の表面は，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスでＳｉＮｘ層２０６をエッチングしたので，後述の実施例で説明するように，ほとんど酸化することがない。
【００１９】
（ｃ）実施例
次に，図３および図４を参照しながら，本実施の形態の実施例について説明する。なお，図３（ａ），（ｂ）および図４（ａ），（ｂ）は，それぞれＣｕ層２０４表面からの深さと，該深さでのＣｕ層２０４中に含まれる元素の含有量との関係を示す概略的な説明図である。また，Ｃｕ層２０４は，Ｃｕ層２０４の露出面に所定圧力のＡｒを吹き付けて徐々に削った。
【００２０】
本実施例は，上述したプラズマ処理装置１００を用いて，図２（ａ）に示すウェハＷのＳｉＮｘ層２０６にエッチング処理したものである。処理ガスの流量比は，ＣＨ２Ｆ２／Ｏ２／Ａｒ＝２０ｓｃｃｍ／１０ｓｃｃｍ／１００ｓｃｃｍに設定した。また，処理室１０２内の圧力は，５０ｍＴｏｒｒに設定した。また，下部電極１０８には，１３．５６ＭＨｚで５００Ｗの高周波電力を印加した。かかる条件でエッチング処理を行ったところ，図３（ａ）に示す結果を得た。図３（ａ）に示すように，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスを使用した場合には，Ｃｕ層２０４がほとんど酸化せず，またＣやＦもほとんど打ち込まれなかった。従って，上記処理ガスは，Ｃｕ層２０４の損傷防止に有効であることがわかる。
【００２１】
次に，上記実施例の比較例として，ＣＦ４とＡｒから成る処理ガスを用いてエッチング処理を行ったところ，図３（ｂ）に示す結果を得た。なお，ＣＦ４とＡｒから成る処理ガスは，一般的にＳｉＯ２層２０８やＳｉＮｘ層２０６のエッチング処理に用いられるガスである。また，処理ガスの流量比は，ＣＦ４／Ａｒ＝２０ｓｃｃｍ／１００ｓｃｃｍに設定した。その他の処理条件は，上記と同様である。図３（ｂ）に示すように，ＣＦ４とＡｒから成る処理ガスを使用した場合には，上述したＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスを使用した場合よりも，より深い所までＣｕ層２０４が酸化し，ＣやＦが打ち込まれた。このため，ＣＦ４とＡｒから成る処理ガスでは，Ｃｕ層２０４に損傷を与え易いことがわかる。
【００２２】
また，処理ガスに含まれるＯ２の影響について調べるために，Ｏ２に代えてＮ２を添加したＣＨ２Ｆ２とＮ２とＡｒから成る処理ガスを用いてエッチング処理を行ったところ，図４（ａ）に示す結果を得た。なお，処理ガスの流量比は，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスと同様に，ＣＨ２Ｆ２／Ｎ２／Ａｒ＝２０ｓｃｃｍ／１０ｓｃｃｍ／１００ｓｃｃｍに設定した。その他の処理条件は，上記と同様である。図４（ａ）に示すように，ＣＨ２Ｆ２とＮ２とＡｒから成る処理ガスを使用した場合には，上記ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスや，ＣＦ４とＡｒから成る処理ガスを使用した場合よりも，さらに深いところまでＣｕ層２０４が酸化し，ＣやＦが打ち込まれた。このため，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスにＯ２が含まれていても，Ｃｕ層２０４に影響を与えず，逆にＣｕ層２０４層の保護に有効であることがわかる。
【００２３】
なお，エッチング処理をせず，大気中に曝したＣｕ層２０４に対して上記と同様の測定を行ったところ，図４（ｂ）に示す結果を得た。
【００２４】
以上のように，ＣＨ２Ｆ２とＯ２とＡｒから成る処理ガスから生成されたプラズマにより，Ｃｕ層２０４を被覆するＳｉＮｘ層２０６をエッチングすれば，露出したＣｕ層２０４の酸化が抑制され，ＣＨ２Ｆ２の構成元素であるＣやＦがＣｕ層２０４に打ち込まれることを軽減できる。その結果，Ｃｕ層２０４の露出面に他の配線を接続しても，接続部の電気抵抗値が大きくならない。
【００２５】
（２）アッシング方法
次に，ウェハＷに形成されているフォトレジスト層２１０のアッシング方法について説明する。半導体装置の製造工程では，通常，エッチング処理の後にアッシング処理を行い，エッチングマスクとしてのフォトレジスト層２１０を除去している。ただし，従来のアッシング方法では，エッチング処理時には酸化していなかったＣｕ層２０４が酸化される恐れがある。そこで，Ｃｕ層２０４を有するウェハＷに対しては，以下の方法によりアッシング処理を施すことが好ましい。
【００２６】
すなわち，上述したエッチング処理後，ウェハＷを下部電極１０８上に載置したままで，ウェハＷの温度を１００℃以下，好ましくは４０℃に維持する。ウェハＷの温度調整は，下部電極１０８に内装された不図示の温度調整機構により行う。また，処理室１０２内には，例えばＯ２から成る処理ガスを，例えば２００ｓｃｃｍの流量で導入する。その後，下部電極１０８に，例えば１３．５６ＭＨｚで１０００Ｗの高周波電力を印加する。該電力の印加により，処理ガスがプラズマ化して図２（ｂ）に示すウェハＷのフォトレジスト層２１０が除去される。
【００２７】
かかる処理によれば，ウェハＷを１００℃以下の温度に維持しながら，アッシング処理を行うので，Ｃｕ層２０４の酸化を抑制できる。このため，Ｃｕ層２０４を，アッシング処理後でも，エッチング処理後と実質的に同一の状態に維持することができる。
【００２８】
（３）Ｃｕ層の表面処理方法
次に，Ｃｕ層２０４の表面処理方法について説明する。Ｃｕ層２０４の酸化，およびＣやＦの混入は，上述したエッチング方法およびアッシング方法により処理を行っても，完全に防止することは困難である。そこで，Ｃｕ層２０４に対し，以下の表面処理を行うことが好ましい。
【００２９】
すなわち，上述したエッチング処理およびアッシング処理後，ウェハＷを処理室１０２内に配置したままで，処理室１０２内に導入する処理ガスをＨ２に切り替える。Ｈ２の流量は，例えば２００ｓｃｃｍに設定する。また，処理室１０２内の圧力は，例えば５０ｍＴｏｒｒに設定する。その後，下部電極１０８に，例えば１３．５６ＭＨｚで１０００Ｗの高周波電力を印加し，処理室１０２内にＨ２プラズマを生成する。該Ｈ２プラズマにより，Ｃｕ層２０４の酸化されていたＣｕが還元される。同時に，Ｃｕ層２０４にイオン衝撃が加えられるので，エッチング処理時にＣｕ層２０４に打ち込まれたＣやＦも除去される。その結果，Ｏ（酸素原子）やＣやＦが存在しないＣｕ層２０４を形成することができる。
【００３０】
また，Ｈ２プラズマ処理前と処理後のＣｕ層２０４について，上述したエッチング方法の実施例で説明した測定法で，Ｃｕ層２０４表面からの深さと，該深さでのＣｕ層２０４中に含まれるＯとＣとＦの含有量との関係を調べた。その結果，Ｃｕ層２０４の表面から３０ÅまでのＯとＣとＦとの割合は，処理前よりも処理後の方がかなり減少していた。
【００３１】
また，上記方法によれば，エッチング処理およびアッシング処理を行うプラズマ処理装置１００で，Ｃｕ層２０４の表面処理を行うことができる。このため，Ｃｕ層２０４の表面処理を，他の処理装置で行う必要がない。その結果，プラズマ処理装置１００での連続処理が可能となり，スループットの向上および低コスト化を図ることができる。
【００３２】
以上，本発明の好適な実施の一形態について，添付図面を参照しながら説明したが，本発明はかかる構成に限定されるものではない。特許請求の範囲に記載された技術的思想の範疇において，当業者であれば，各種の変更例および修正例に想到し得るものであり，それら変更例および修正例についても本発明の技術的範囲に属するものと了解される。
【００３３】
例えば，上記実施の形態において，エッチング処理ガスの構成ガスにＣＨ２Ｆ２を使用する構成を例に挙げて説明したが，本発明はかかる構成に限定されず，ＣＨ２Ｆ２に代えて，ＣＨ２Ｆ２やＣＨ３ＦやＣＨＦ３を使用しても上述した作用効果を奏することができる。
【００３４】
また，上記実施の形態において，エッチング処理ガスにＡｒを添加する構成を例に挙げて説明したが，本発明はかかる構成に限定されず，Ａｒに代えて，Ｈｅなどの不活性ガスを使用したり，あるいは不活性ガスを添加しなくても本発明を実施することができる。
【００３５】
また，上記実施の形態において，エッチング処理とアッシング処理とＣｕ層の表面処理を同一のプラズマ処理装置で行う構成を例に挙げて説明したが，本発明はかかる構成に限定されず，上記各処理をそれぞれ他のプラズマ処理装置で行っても本発明を実施することができる。
【００３６】
【発明の効果】
本発明によれば，Ｃｕ層への他の元素の混入を最小限に止めながら，Ｃｕ層上のＳｉＮｘ層をエッチングすることができる。さらに，Ｈ２を用いたプラズマ処理で，Ｃｕ層に存在する他の元素を除去することができる。その結果，Ｃｕ層の劣化を防止することができる。
【図面の簡単な説明】
【図１】本発明を適用可能なプラズマ処理装置を示す概略的な断面図である。
【図２】本発明のエッチング方法により処理を施す前後のウェハを示す概略的な断面図である。
【図３】本発明にかかるエッチング方法の実施例を説明するための概略的な説明図である。
【図４】本発明にかかるエッチング方法の実施例を説明するための概略的な説明図である。
【符号の説明】
１００ プラズマ処理装置
１０２ 処理室
１０８ 下部電極
１１０ 上部電極
１１０ａ ガス吐出孔
１２４，１２６，１２８ 第１〜第３ガス供給源
１３０ 高周波電源
２０４ Ｃｕ層
２０６ ＳｉＮｘ層
Ｗ ウェハ
Claims (5)
- 処理室内に導入された処理ガスをプラズマ化し，前記処理室内に配された被処理体に形成されたＣｕ層上のＳｉＮｘ層をエッチングするエッチング方法において，
前記処理ガスに，ＣとＨとＦから構成されるガスとＯ２ ガスとからなる混合ガス、又はＣとＨとＦから構成されるガスとＯ ２ ガスと不活性ガスとからなる混合ガスのいずれかを用いることにより、前記Ｃｕ層上の酸化を抑制することを特徴とする，エッチング方法。 - 前記ＣとＨとＦから構成されるガスは，ＣＨ２Ｆ２であることを特徴とする，請求項１に記載のエッチング方法。
- 前記ＣとＨとＦから構成されるガスは，ＣＨ３Ｆであることを特徴とする，請求項１に記載のエッチング方法。
- 前記ＣとＨとＦから構成されるガスは，ＣＨＦ３であることを特徴とする，請求項１に記載のエッチング方法。
- 前記請求項１，２，３または４のいずれかに記載のエッチング方法により，所定のパターンが形成されたフォトレジスト層を用いて前記ＳｉＮｘ層をエッチングする工程と；
前記エッチング工程の後に，前記フォトレジスト層をアッシングする工程と；
前記アッシング工程の後に，前記処理室内にＨ２を導入し，前記Ｈ２をプラズマ化して，露出した前記Ｃｕ層にプラズマ処理を施す工程と；
を含むことを特徴とする，プラズマ処理方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142799A JP4471243B2 (ja) | 1999-08-27 | 1999-08-27 | エッチング方法およびプラズマ処理方法 |
| US10/030,656 US6780342B1 (en) | 1999-08-27 | 2000-08-23 | Method of etching and method of plasma treatment |
| KR1020027002517A KR100739909B1 (ko) | 1999-08-27 | 2000-08-23 | 에칭 방법 및 플라즈마 처리 방법 |
| PCT/JP2000/005624 WO2001017007A1 (fr) | 1999-08-27 | 2000-08-23 | Techniques d'attaque et de traitement au plasma |
| EP00954911A EP1207550B1 (en) | 1999-08-27 | 2000-08-23 | Method of etching and method of plasma treatment |
| DE60016423T DE60016423T2 (de) | 1999-08-27 | 2000-08-23 | Ätzmethode und plasmabehandlungsmethode |
| TW089117250A TW457582B (en) | 1999-08-27 | 2000-08-25 | Etching method and plasma processing method |
| US10/902,893 US7211197B2 (en) | 1999-08-27 | 2004-08-02 | Etching method and plasma processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24142799A JP4471243B2 (ja) | 1999-08-27 | 1999-08-27 | エッチング方法およびプラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068454A JP2001068454A (ja) | 2001-03-16 |
| JP4471243B2 true JP4471243B2 (ja) | 2010-06-02 |
Family
ID=17074148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24142799A Expired - Lifetime JP4471243B2 (ja) | 1999-08-27 | 1999-08-27 | エッチング方法およびプラズマ処理方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6780342B1 (ja) |
| EP (1) | EP1207550B1 (ja) |
| JP (1) | JP4471243B2 (ja) |
| KR (1) | KR100739909B1 (ja) |
| DE (1) | DE60016423T2 (ja) |
| TW (1) | TW457582B (ja) |
| WO (1) | WO2001017007A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017469A (ja) * | 2001-06-29 | 2003-01-17 | Tokyo Electron Ltd | エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法 |
| US7235884B1 (en) * | 2003-04-01 | 2007-06-26 | Altera Corporation | Local control of electrical and mechanical properties of copper interconnects to achieve stable and reliable via |
| US7101487B2 (en) * | 2003-05-02 | 2006-09-05 | Ossur Engineering, Inc. | Magnetorheological fluid compositions and prosthetic knees utilizing same |
| EP1720202A4 (en) * | 2004-02-09 | 2009-04-29 | Found Advancement Int Science | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND INSULATION FILM COATING METHOD |
| US20050227382A1 (en) * | 2004-04-02 | 2005-10-13 | Hui Angela T | In-situ surface treatment for memory cell formation |
| JP2008235918A (ja) * | 2008-04-16 | 2008-10-02 | Tokyo Electron Ltd | プラズマ基板処理装置 |
| CN103839604A (zh) * | 2014-02-26 | 2014-06-04 | 京东方科技集团股份有限公司 | 导电膜及其制备方法、阵列基板 |
| JP6385198B2 (ja) * | 2014-08-21 | 2018-09-05 | 日東電工株式会社 | 回路付サスペンション基板の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2758754B2 (ja) * | 1991-12-05 | 1998-05-28 | シャープ株式会社 | プラズマエッチング方法 |
| JPH06204191A (ja) | 1992-11-10 | 1994-07-22 | Sony Corp | 金属プラグ形成後の表面処理方法 |
| JP3390329B2 (ja) | 1997-06-27 | 2003-03-24 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH11214355A (ja) | 1998-01-20 | 1999-08-06 | Nec Corp | 異方性ドライエッチング方法 |
| US6162583A (en) * | 1998-03-20 | 2000-12-19 | Industrial Technology Research Institute | Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers |
| US6107208A (en) | 1998-06-04 | 2000-08-22 | Advanced Micro Devices, Inc. | Nitride etch using N2 /Ar/CHF3 chemistry |
| US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
| JP3180779B2 (ja) | 1998-10-05 | 2001-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6093632A (en) * | 1998-12-07 | 2000-07-25 | Industrial Technology Research Institute | Modified dual damascene process |
| US6204192B1 (en) * | 1999-03-29 | 2001-03-20 | Lsi Logic Corporation | Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures |
-
1999
- 1999-08-27 JP JP24142799A patent/JP4471243B2/ja not_active Expired - Lifetime
-
2000
- 2000-08-23 EP EP00954911A patent/EP1207550B1/en not_active Expired - Lifetime
- 2000-08-23 KR KR1020027002517A patent/KR100739909B1/ko active IP Right Grant
- 2000-08-23 US US10/030,656 patent/US6780342B1/en not_active Expired - Lifetime
- 2000-08-23 WO PCT/JP2000/005624 patent/WO2001017007A1/ja active IP Right Grant
- 2000-08-23 DE DE60016423T patent/DE60016423T2/de not_active Expired - Lifetime
- 2000-08-25 TW TW089117250A patent/TW457582B/zh not_active IP Right Cessation
-
2004
- 2004-08-02 US US10/902,893 patent/US7211197B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1207550A1 (en) | 2002-05-22 |
| EP1207550B1 (en) | 2004-12-01 |
| KR100739909B1 (ko) | 2007-07-16 |
| WO2001017007A1 (fr) | 2001-03-08 |
| KR20020027588A (ko) | 2002-04-13 |
| DE60016423T2 (de) | 2005-11-24 |
| TW457582B (en) | 2001-10-01 |
| US7211197B2 (en) | 2007-05-01 |
| US20050000939A1 (en) | 2005-01-06 |
| US6780342B1 (en) | 2004-08-24 |
| EP1207550A4 (en) | 2002-11-06 |
| JP2001068454A (ja) | 2001-03-16 |
| DE60016423D1 (de) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7462565B2 (en) | Method of manufacturing semiconductor device | |
| JP2008198659A (ja) | プラズマエッチング方法 | |
| WO2003058700A1 (fr) | Procede de traitement au plasma | |
| TWI389737B (zh) | Purification method of conductive substrate surface of semiconductor substrate | |
| JP4471243B2 (ja) | エッチング方法およびプラズマ処理方法 | |
| JP2005116801A (ja) | 半導体装置の製造方法 | |
| JP4827567B2 (ja) | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 | |
| JP4162448B2 (ja) | 炭化ケイ素フィルムからフォトレジスト汚染を低減する方法 | |
| JP4058669B2 (ja) | シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法 | |
| JP2003282571A (ja) | 半導体装置の製造方法 | |
| US5827436A (en) | Method for etching aluminum metal films | |
| JP2001085331A (ja) | バイア及びコンタクトのシーケンシャルスパッタ及び反応性プリクリーニング | |
| WO1999062111A1 (fr) | Procede de gravure | |
| JP4343379B2 (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| JPH1197415A (ja) | ドライエッチング方法およびその装置 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| JP2008085297A (ja) | 半導体装置の製造方法 | |
| JP2004356178A (ja) | エッチング方法、及び半導体装置の製造方法 | |
| JP3565127B2 (ja) | エッチング方法 | |
| JP2003257951A (ja) | 半導体製造装置 | |
| JP4681215B2 (ja) | 低誘電率層間絶縁膜のドライエッチング方法 | |
| JPH04345026A (ja) | プラズマ処理装置 | |
| JP2004296991A (ja) | 多層レジストマスクの形成方法及びこれを用いた半導体装置の製造方法 | |
| JPH1092792A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4471243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160312 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |