JP4470804B2 - Resolver / digital conversion circuit - Google Patents
Resolver / digital conversion circuit Download PDFInfo
- Publication number
- JP4470804B2 JP4470804B2 JP2005129291A JP2005129291A JP4470804B2 JP 4470804 B2 JP4470804 B2 JP 4470804B2 JP 2005129291 A JP2005129291 A JP 2005129291A JP 2005129291 A JP2005129291 A JP 2005129291A JP 4470804 B2 JP4470804 B2 JP 4470804B2
- Authority
- JP
- Japan
- Prior art keywords
- resolver
- signal
- output
- sin
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 30
- 230000005284 excitation Effects 0.000 claims description 43
- 230000009466 transformation Effects 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
本発明は、変圧比が異なる複数のレゾルバに対して好適なレゾルバ/デジタル変換回路に関する。 The present invention relates to a resolver / digital conversion circuit suitable for a plurality of resolvers having different transformation ratios.
位置検出器としてレゾルバを使用した場合、トラッキング方式によるレゾルバ/デジタル変換回路が一般的に用いられており、構成は図2のように、励磁回路212から一定周波数、一定振幅Aの正弦波励磁信号Asinωtをレゾルバ201及び復調器207に出力し、レゾルバ201からはレゾルバの変圧比及びレゾルバのロータ角度θに応じた、KAsinθ・sinωtおよびKAcosθ・sinωtが出力され、増幅器202、203によって増幅される。ここでKはレゾルバの変圧比である。コンバータ内部によって生成されたsinφを乗算器204によってKAsinθ・sinωtに、cosφを乗算器205によってKAcosθ・sinωtに乗じ、それらの減算器206によって減算を行うことで、KAsin(θ―φ)・sinωtが計算され、復調器207によって励磁成分であるsinωtが除去され、ローパスフィルタ208を通過することで高調波成分が除去されθ―φが生成される。
When a resolver is used as a position detector, a resolver / digital conversion circuit using a tracking method is generally used, and the configuration is a sine wave excitation signal having a constant frequency and a constant amplitude A from an
そして、そのθ―φは電圧制御型発振器209に入力され、電圧制御型発振器209は入力電圧に応じたパルスを発生させ、そのパルスはUP/DOWNカウンタ210に入力される。カウンタ210のカウンタ値を番地とするSIN、COSテーブル211を参照することで、sinφ、cosφを生成し、そのsinφ、cosφを前記乗算器204、205へフードバックされる、一種のPLLサーボループが構成され、θ−φが0に向って動作することで、θ−φ=0のとき、角度データφを求めることができる構成となっている(例えば、特許文献1参照)。
The θ-φ is input to the voltage controlled
しかしながら、従来の方式では変圧比の異なる複数のレゾルバを同一のレゾルバ/デジタル変換回路で対応させる場合、レゾルバ励磁回路のゲインをレゾルバに合わせて調整してやる必要があるため、レゾルバの機種数が増えた場合、回路側の調整、もしくは回路基板の機種数が増えてしまい、機種増による管理工数増が問題となる。また、レゾルバの断線検出などのフェールセーフ機能についても、KA(sinθ・sinφ+cosθ・cosφ)・sinωtからKAを求め、KAがある閾値を超えた場合にエラーフラグを出力することが一般的な方法として用いられているが、レゾルバの変圧比がバラつき、KAの閾値に対する余裕度がバラつくと、レゾルバの機種によってエラーの感度が異なるという現象が発生する。
解決しようとする問題点は、変圧比が異なる複数のレゾルバに対して従来のレゾルバ/デジタル変換回路を適用すると、演算結果に誤差が生じ、エラー感度がばらつく点である。 The problem to be solved is that, when a conventional resolver / digital conversion circuit is applied to a plurality of resolvers having different transformation ratios, an error occurs in a calculation result, and error sensitivity varies.
すなわち、従来のトラッキング方式によるレゾルバ/デジタル変換回路は、変圧比によって誤差演算器による演算結果が異なり、演算結果に誤差が生じるため、課題があった。 That is, the resolver / digital conversion circuit according to the conventional tracking method has a problem because the calculation result by the error calculator differs depending on the transformation ratio, and an error occurs in the calculation result.
本発明は上記従来の課題を解決するものであり、変圧比が異なるレゾルバに対して、単一回路でシステム構成が可能なレゾルバ/デジタル変換回路を提供することを目的とする
。
SUMMARY OF THE INVENTION An object of the present invention is to provide a resolver / digital conversion circuit capable of configuring a system with a single circuit for resolvers having different transformation ratios.
上記の課題を解決するために本発明は、振幅Aの励磁信号Asinωtを、1相励磁2相出力タイプの変圧比Kのレゾルバに入力する励磁回路と、前記レゾルバの回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号であるKAsinθ・sinωtに変換回路内部で生成されたcosφを乗ずる第一の乗算器、及び前記レゾルバの回転角度θに応じたもう一方の出力信号であるKAcosθ・sinωtに変換回路内部で生成されたsinφを乗ずる第二の乗算器と、第一と第二の乗算器の演算結果を除算する減算器と、前記第一、第二の乗算器、減算器にて演算された演算結果から励磁信号成分を除去する復調器と、前記復調器から出力された信号から高調波成分を除去するローパスフィルタと、前記ローパスフィルタを通過した信号を入力信号としてパルスを出力する電圧制御発振器と、前記電圧制御発振器の出力パルスをカウントするカウンタ及びカウンタ値を番地とするsin、cos参照ROMを備えたトラッキング方式のレゾルバ/デジタル変換回路において、レゾルバから出力される回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたsinφを乗ずる第三の乗算器と、cosθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたcosφを乗ずる第四の乗算器と、第三、第四の乗算器の演算結果を加算する加算器と、第三、第四の乗算器、加算器にて演算された信号から励磁信号成分を除去する第二の復調器と、第二の復調器から出力された信号から励磁信号の振幅成分を除去する除算器とで構成されるレゾルバ変圧比検出手段を備え、レゾルバの変圧比を割り出し、レゾルバ励磁回路へフィードバックし、励磁信号のゲインを調整することを特徴としたレゾルバ/デジタル変換回路である。 In order to solve the above-described problems, the present invention provides an excitation circuit for inputting an excitation signal Asinωt having an amplitude A to a resolver having a transformation ratio K of a single-phase excitation and two-phase output type, and sinθ corresponding to the rotation angle θ of the resolver. A first multiplier that multiplies KAsinθ · sinωt, which is an amplitude-modulated resolver output signal, by cosφ generated within the conversion circuit, and KAcosθ · sinωt, which is another output signal corresponding to the rotation angle θ of the resolver. And a second multiplier that multiplies sinφ generated in the conversion circuit, a subtracter that divides the operation results of the first and second multipliers, and the first and second multipliers and subtractors. A demodulator that removes the excitation signal component from the computed result, a low-pass filter that removes the harmonic component from the signal output from the demodulator, and a signal that has passed through the low-pass filter. In a resolver / digital conversion circuit of a tracking system, comprising: a voltage-controlled oscillator that outputs a pulse as an input signal; a counter that counts output pulses of the voltage-controlled oscillator; and a sin and cos reference ROM that has a counter value as an address. A third multiplier for multiplying the resolver output signal amplitude-modulated to sin θ corresponding to the rotation angle θ output from the output signal, and a resolver output signal amplitude-modulated to cos θ into the resolver output signal inside the conversion circuit From the signal calculated by the fourth multiplier that multiplies cosφ generated in step 3, the adder that adds the operation results of the third and fourth multipliers, and the signals calculated by the third and fourth multipliers and the adder. A second demodulator that removes the excitation signal component and a divider that removes the amplitude component of the excitation signal from the signal output from the second demodulator. Comprising a Luba transformation ratio detecting means, indexing the transformation ratio of the resolver, and fed back to the resolver excitation circuit, a resolver / digital converter circuit and wherein the adjusting the gain of the excitation signal.
また、演算したレゾルバの変圧比をCPUを介して不揮発性記憶手段に記憶させ、サーボアンプ等のシステムの電源立ち上げ時に、前記不揮発性記憶手段に記憶させた変圧比をCPU内部のレジスタにて保持し、その値を前記励磁回路内のゲイン調整手段へ出力する。 The calculated transformation ratio of the resolver is stored in the nonvolatile storage means via the CPU, and when the system power supply such as the servo amplifier is turned on, the transformation ratio stored in the nonvolatile storage means is stored in a register inside the CPU. The value is held, and the value is output to the gain adjusting means in the excitation circuit.
本発明によれば、変圧比の異なる複数のレゾルバに対して単一の回路にてレゾルバ/デジタル変換回路を構成することができる。 According to the present invention, a resolver / digital conversion circuit can be configured with a single circuit for a plurality of resolvers having different transformation ratios.
振幅Aの励磁信号Asinωtを、1相励磁2相出力タイプの変圧比Kのレゾルバに入力する励磁回路と、前記レゾルバの回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号であるKAsinθ・sinωtに変換回路内部で生成されたcosφを乗ずる第一の乗算器、及び前記レゾルバの回転角度θに応じたもう一方の出力信号であるKAcosθ・sinωtに変換回路内部で生成されたsinφを乗ずる第二の乗算器と、第一と第二の乗算器の演算結果を除算する減算器と、前記第一、第二の乗算器、減算器にて演算された演算結果から励磁信号成分を除去する復調器と、前記復調器から出力された信号から高調波成分を除去するローパスフィルタと、前記ローパスフィルタを通過した信号を入力信号としてパルスを出力する電圧制御発振器と、前記電圧制御発振器の出力パルスをカウントするカウンタ及びカウンタ値を番地とするsin、cos参照ROMを備えたトラッキング方式のレゾルバ/デジタル変換回路において、レゾルバから出力される回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたsinφを乗ずる第三の乗算器と、cosθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたcosφを乗ずる第四の乗算器と、第三、第四の乗算器の演算結果を加算する加算器と、第三、第四の乗算器、加算器にて演算された信号から励磁信号成分を除去する第二の復調器と、第二の復調器から出力された信号から励磁信号の振幅成分を除去する除算器とで構成されるレゾルバ変圧比検出手段を備え、レゾルバの変圧比を割り出
し、レゾルバ励磁回路へフィードバックし、励磁信号のゲインを調整することを特徴としたレゾルバ/デジタル変換回路であり、第三、第四の乗算器によってsinθ・sinωtにsinφを、cosθ・sinωtにcosφを乗じ、各々を加算器によって加算することで、KA(sinθ・sinφ+cosθ・cosφ)・sinωt、すなわち、KA・sinωtを生成し、復調器によって振幅と変圧比を乗じたKAを、除算器によって変圧比Kを求める。また、変圧比KはCPUを介してレゾルバ励磁回路にフィードバックされ、励磁回路のゲインをある目標値に自動調整する。
An excitation circuit for inputting an excitation signal Asinωt having an amplitude A to a resolver having a transformation ratio K of a one-phase excitation and two-phase output type, and a resolver output signal KAsinθ · that is amplitude-modulated to sinθ corresponding to the rotation angle θ of the resolver. A first multiplier that multiplies sin ωt with cos φ generated inside the conversion circuit, and a second output signal KAcos θ · sin ωt corresponding to the rotation angle θ of the resolver is multiplied by sin φ generated inside the conversion circuit. Two multipliers, a subtracter that divides the calculation results of the first and second multipliers, and an excitation signal component from the calculation results calculated by the first and second multipliers and subtractors. A demodulator, a low-pass filter that removes harmonic components from the signal output from the demodulator, and a signal that outputs a pulse using the signal that has passed through the low-pass filter as an input signal. In a tracking type resolver / digital conversion circuit including a controlled oscillator, a counter for counting output pulses of the voltage controlled oscillator, and a sin and cos reference ROM having the counter value as an address, according to a rotation angle θ output from the resolver A third multiplier for multiplying the resolver output signal amplitude-modulated by sin θ by the sin φ generated in the conversion circuit, and a fourth multiplier for multiplying the resolver output signal amplitude-modulated by cos θ by the cos φ generated by the conversion circuit. A multiplier that adds the operation results of the third and fourth multipliers, and a second that removes excitation signal components from the signals calculated by the third and fourth multipliers and adders. A resolver transformer ratio detecting means comprising a demodulator and a divider for removing the amplitude component of the excitation signal from the signal output from the second demodulator; A resolver / digital conversion circuit characterized by determining a transformation ratio, feeding back to a resolver excitation circuit, and adjusting a gain of an excitation signal. The third and fourth multipliers convert sinφ into sinθ · sinωt, cosθ · By multiplying sinωt by cosφ and adding each by an adder, KA (sinθ · sinφ + cosθ · cosφ) · sinωt is generated, that is, KA · sinωt is generated, and KA obtained by multiplying the amplitude and the transformation ratio by the demodulator is divided. The transformer ratio K is determined by the device. The transformation ratio K is fed back to the resolver excitation circuit via the CPU, and the gain of the excitation circuit is automatically adjusted to a certain target value.
実施例1のレゾルバ/デジタル変換回路は乗算器、加算器、復調器、除算器を用いてレゾルバの変圧比を求め、その値を用いて励磁回路のゲインを自動調整するものである。 The resolver / digital conversion circuit according to the first embodiment obtains a transformation ratio of a resolver using a multiplier, an adder, a demodulator, and a divider, and automatically adjusts the gain of the excitation circuit using the value.
図1において、1相励磁2相出力のレゾルバ101に、励磁回路112より、一定周波数、一定振幅の励磁信号Asinωtと入力することでレゾルバ101より出力信号sinθ・sinωtとcosθ・sinωtを得て、それぞれの出力信号に変換回路内部で生成された角度φから生成されたcosφ、sinφを乗算器104、105、また乗算器114、115によって、KA(sinθ・cosφ−cosθ・sinφ)・sinωt及びKA(sinθ・sinφ+cosθ・cosφ)・sinωtが演算される。
In FIG. 1, by inputting an excitation signal Asinωt having a constant frequency and a constant amplitude from an
信号KA(sinθ・cosφ−cosθ・sinφ)・sinωtから励磁信号成分を取り除く復調器107、復調器107からの出力信号の高調波成分を除去するローパスフィルタ108、ローパスフィルタ108から出力される信号に比例したパルスを生成する電圧制御型発振器109、また、電圧制御型発振器109から出力されたパルスをカウントするUP/DOWNカウンタ110、UP/DOWNカウンタのカウントデータを番地とするsinφ、cosφを参照するSIN、COSテーブル111、信号KA(sinθ・sinφ+cosθ・cosφ)・sinωtから励磁信号成分を取り除く復調器117、復調器から出力されたKAから励磁信号の振幅値を除するための除算器118から構成される。
The signal output from the
除算器118から出力されたレゾルバ101の変圧比情報は、CPU113へ出力され、CPU113にて演算処理後、励磁回路112の励磁アンプのゲイン調整用のコントロール信号として使用される。
The transformation ratio information of the
また、レゾルバ101の変圧比情報はCPU113を介して不揮発性記憶手段119へ保存され、本システムが搭載された、例えばサーボアンプ等の起動時にレゾルバ101の変圧比情報を保存し、次回の起動時からは本変圧比情報を用いて励磁回路112のゲインを決定することができる。
Further, the transformation ratio information of the
また、乗算器114、乗算器115、加算器115、復調器117および除算器118を用いて割り出された変圧比情報によって、レゾルバ101の出力信号振幅がレゾルバ101の種類によらず一定になるため、レゾルバ101の断線検出閾値が固定値であってもレゾルバ101の出力信号振幅と断線検出閾値との関係が常に一定であるため断線検出を精度良く行うことができる。
Further, the output signal amplitude of the
本発明のレゾルバ/デジタル変換回路は、ロボットなど悪環境下で高信頼性を必要とするレゾルバ変圧比が異なるモータ制御装置の標準化に有用である。 The resolver / digital conversion circuit of the present invention is useful for standardization of motor control devices having different resolver transformation ratios that require high reliability under adverse environments such as robots.
101、201 レゾルバ
102、202 第一の増幅器
103、203 第二の増幅器
104、204 第一の乗算器
105、205 第二の乗算器
106、206 減算器
107、207 第一の復調器
108、208 ローパスフィルタ
109、209 電圧制御型発振器
110、210 UP/DOWNカウンタ
111、211 SIN、COSテーブル
112、212 励磁回路
113、213 CPU
114 第三の乗算器
115 第四の乗算器
116 加算器
117 第二の復調器
118 除算器
119 不揮発性記憶手段
101, 201
114
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005129291A JP4470804B2 (en) | 2005-04-27 | 2005-04-27 | Resolver / digital conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005129291A JP4470804B2 (en) | 2005-04-27 | 2005-04-27 | Resolver / digital conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006308354A JP2006308354A (en) | 2006-11-09 |
JP4470804B2 true JP4470804B2 (en) | 2010-06-02 |
Family
ID=37475422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005129291A Expired - Fee Related JP4470804B2 (en) | 2005-04-27 | 2005-04-27 | Resolver / digital conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4470804B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5082642B2 (en) * | 2007-07-18 | 2012-11-28 | パナソニック株式会社 | Resolver / digital conversion method and resolver / digital conversion circuit |
JP5799327B2 (en) * | 2011-09-29 | 2015-10-21 | 多摩川精機株式会社 | Interface circuit |
JP5952583B2 (en) * | 2012-02-17 | 2016-07-13 | 株式会社ケーヒン | Resolver excitation device |
-
2005
- 2005-04-27 JP JP2005129291A patent/JP4470804B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006308354A (en) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6598563B2 (en) | Signal converter and control device | |
US10739166B2 (en) | Systems and methods for correcting non-sinusoidal signals generated from high speed inductive sensors | |
JP5082642B2 (en) | Resolver / digital conversion method and resolver / digital conversion circuit | |
US10075604B2 (en) | Rotation-angle detection device and method, and image processing apparatus | |
CN107342711B (en) | controlling device | |
JP6667320B2 (en) | Signal processor and control device | |
JP4470804B2 (en) | Resolver / digital conversion circuit | |
CN110022097B (en) | Resolver angular position calculating device and method for rotary transformer | |
JP2005257565A (en) | Resolver digital angle conversion device, method, and program | |
JP6454965B2 (en) | Rotation angle detection device and method for detecting abnormality of rotation angle detection device | |
CN104135284B (en) | Phase discrimination method and device as well as phase locking method and phase-locked loop | |
JP6809707B2 (en) | How to convert an analog signal to a digital signal | |
JP2008008739A (en) | Signal processing system, speed detection system, servomechanism | |
JP6788512B2 (en) | Control device | |
JP2007114090A (en) | Resolver | |
CN204068930U (en) | a phase-locked loop | |
JP6432037B2 (en) | Resolver angular position detector | |
JP6291380B2 (en) | Non-contact rotation angle sensor | |
JP7106441B2 (en) | Control device and its error correction method | |
JP2020016452A (en) | Signal processing circuit of rotation angle sensor and signal processing method of rotation angle sensor | |
JP6283791B2 (en) | Method and apparatus for digital conversion of synchro signal | |
KR100189937B1 (en) | Apparatus and method for estimating rotation angle using sinusoidal signal | |
JP4763821B2 (en) | Angle correction circuit, RD converter, and angle detection device | |
JP2005106567A (en) | Multiple rotation type magnetic encoder | |
KR102051820B1 (en) | Apparatus for detecting rotation angle of a asynchronous resolver and Method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070301 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070412 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4470804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |