JP4461641B2

JP4461641B2 - 積層型チップサーミスタ及びその製造方法

Info

Publication number: JP4461641B2
Application number: JP2001163057A
Authority: JP
Inventors: 由浩樋口; 孝二四元; 彰宏吉田; 保隆前田
Original assignee: Mitsubishi Materials Corp
Current assignee: Mitsubishi Materials Corp
Priority date: 2001-05-30
Filing date: 2001-05-30
Publication date: 2010-05-12
Anticipated expiration: 2021-05-30
Also published as: JP2002359102A

Description

【０００１】
【発明の属する技術分野】
本発明は、電子機器やプリント回路基板などに実装される積層型チップサーミスタ及びその製造方法に関するものである。
【０００２】
【従来の技術】
この種の積層型チップサーミスタの従来例にあっては、例えば図７（ａ）に示すように、サーミスタ素体１の内部に、一組の電極層（第１電極層２，第２電極層３）がその先端部同士をサーミスタ素体１の厚さ方向で互いに対向させて設けられ、各電極層２，３がサーミスタ素体１の両端部側に位置する端子電極４，４にそれぞれ接続された構成となっている。この積層型チップサーミスタは、サーミスタ素体１となる複数枚のグリーンシートに各電極層をスクリーン印刷によって形成し、これらを積層して焼結することにより製造される。
この場合、約１０ｃｍ角のグリーンシート上に１万個ほどのサーミスタを形成するので、スクリーンマスクの寸法誤差等の影響を受けないように、１枚のスクリーンマスクを用いて、これを各グリーンシートの層ごとにずらしながら（いわゆる版ずらししながら）各層の電極層を印刷するようにしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、スクリーン印刷により第１電極層２，第２電極層３をそれぞれ形成する場合、第１電極層２を一旦形成した後、その第１電極層２と同一のスクリーンマスクをずらすことによって第２電極層３を形成していると、そのスクリーンマスクの位置決めに微妙な誤差が生じる結果、図７（ｂ）に示すように、第１電極層２と第２電極層３とがサーミスタ素体１の厚さ方向で互い対向するように重なる長さ、すなわち、第１電極層２と第２電極層３との重なり寸法Ｌにばらつきが発生し、その結果、電気的特性がばらついて、製品の歩留まりが低下してしまうという問題があった。
【０００４】
本発明は、上記課題に鑑みてなされたもので、電気的特性にばらつきが生じることを防止できる積層型チップサーミスタ及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、本発明は、サーミスタ素体の内部に、少なくとも一組の電極層を設けるとともに、前記サーミスタ素体の両端部側に、各電極層に接続された端子電極を設けてなる積層型チップサーミスタにおいて、前記各電極層はそれぞれ、前記サーミスタ素体内でその厚さ方向に互いに対向するとともに、前記サーミスタ素体の長さ方向にずれないで同位置に形成された重なり部と、該重なり部とは別体に形成され、これら重なり部を各端子電極に接続する接続部とから構成されており、前記端子電極から離間していて前記電極層の先端側部分をなす前記重なり部と、前記端子電極と接続される前記電極層の基端側部分をなす接続部とは、相互に重なって形成されていることを特徴とする。
このように、各電極層を接続部と重なり部とからなる構成とすると、各電極層の重なり部をスクリーンマスクをずらすことなく形成できるので、一方の端子電極に接続される電極層と他方の端子電極に接続される電極層との重なり寸法を正確に設定することができ、電気的特性のばらつきを低減させることができる。
また、グリーンシートの積層数を増やすことがなく、製造工程の簡略化を図ることができる。
【０００８】
また、本発明による積層型チップサーミスタの製造方法は、接続部用スクリーンマスクを用いて、版ずらししながら前記電極層の接続部を印刷形成する接続部形成工程と、接続部用スクリーンマスクとは異なる重なり部用スクリーンマスクを用いて、版ずらしすることなく前記電極層の重なり部を印刷形成する重なり部形成工程とを有することを特徴とする。
このような製造方法では、接続部形成工程と重なり部形成工程とを有するので、重なり部用スクリーンマスクをずらすことなく各電極層の重なり部を形成でき、一方の端子電極に接続される電極層と他方の端子電極に接続される電極層との重なり寸法を正確に設定することができて、その結果、電気的特性のばらつきを低減させることができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図６に基づいて説明する。
まず、本発明の第一実施形態による積層型チップサーミスタを図１及び図２に基づいて説明する。
本第一実施形態による積層型チップサーミスタ１０は、図１に示すように、サーミスタ素体１１内にその厚さ方向（上下方向）で互い違いに形成された第１電極層１２及び第２電極層１３からなる一組の電極層を有していて、サーミスタ素体１１の長さ方向の両端部側には、それぞれサーミスタ素体１１の上下面及び側面に達する回り込み部１４Ａ，１４Ａを有する端子電極１４，１４が形成されている。
【００１０】
第１電極層１２及び第２電極層１３は、それぞれの基端側部分が各端子電極１４，１４と接続される接続部１２Ａ，１３Ａとされるとともに、先端側部分が各端子電極１４，１４から離間していて、サーミスタ素体１１の厚さ方向で互いに対向するように重なる重なり部１２Ｂ，１３Ｂとされている。そして、第１電極層１２の接続部１２Ａと重なり部１２Ｂとが相互に重なるようにして形成され、同じく、第２電極層１３も接続部１３Ａと重なり部１３Ｂとが相互に重なるように形成されている。
【００１１】
このような積層型チップサーミスタ１０を製作するには、図２（ａ）に示すように、グリーンシート１５の上面に、接続部用スクリーンマスク（図示せず）を用いて、第１電極層１２の基端側部分をなす接続部１２Ａを形成した後、図２（ｂ）に示すように、接続部用スクリーンマスクとは異なる重なり部用スクリーンマスク（図示せず）を用いて、接続部１２Ａに相互に重なるように第１電極層１２の先端側部分をなす重なり部１２Ｂを形成し、これによって接続部１２Ａと重なり部１２Ｂとから構成された第１電極層１２が形成される。
【００１２】
このようにして第１電極層１２が形成された後、図２（ｃ）に示すように、グリーンシート１５上に、さらにグリーンシート１６を積層した後、そのグリーンシート１６の上面に第１電極層１２の重なり部１２Ｂとサーミスタ素体１１の厚さ方向で互いに対向するように重なる第２電極層１３の重なり部１３Ｂを形成する。この場合、第２電極層１３の重なり部１３Ｂは、第１電極層１２の重なり部１２Ｂを形成した重なり部用スクリーンマスクを用い、この重なり部用スクリーンマスクをサーミスタ素体１１の長さ方向（左右方向）にずらさないで（版ずらししないで）、例えば図示しない昇降手段等によって絶縁層１６の上で昇降してスクリーン印刷することにより、第１電極層１２の重なり部１２Ｂに対し、サーミスタ素体１１の厚さ方向に所定ギャップを隔てて互いに対向するように重なる第２電極層１３の重なり部１３Ｂが形成される。
【００１３】
そして、第２電極層１３の重なり部１３Ｂが形成された後、今度は図２（ｄ）に示すように、重なり部１３Ｂに相互に重なるようにして第２電極層１３の基端側部分をなす接続部１３Ａが形成される。この場合、接続部１３Ａは、第１電極層１２の接続部１２Ａを形成する接続部用スクリーンマスクを用いて、第１電極層１２の接続部１２Ａを印刷した位置から、サーミスタ素体１１の長さ方向にずらして（版ずらしして）印刷することにより形成される。
【００１４】
その後、グリーンシート１６上に、さらに第２電極層１３を覆うようにグリーンシート１７を積層してサーミスタ素体１１を形成し、このサーミスタ素体１１を熱圧着等してから焼成した後、図２（ｄ）に示すように、切断線ａ，ｂより切断してチップを形成し、そのチップの両端部に端子電極１４，１４を形成することにより、図１に示すような積層型チップサーミスタ１０が形成される。なお、この端子電極１４，１４は、下地電極と、Ｎｉメッキと、ＳｎＰｂメッキあるいはＳｎメッキとの３層構造からなり、この積層型チップサーミスタをプリント基板等にはんだ付けする際に、はんだ耐熱性、はんだ付け性等の実装性を確実に確保できるようにしている。
【００１５】
したがって、この積層型チップサーミスタ１０の製造方法は、接続部用スクリーンマスクを用いて第１電極層１２の接続部１２Ａと第２電極層１３の接続部１１３Ａとを版ずらしして形成する接続部形成工程と、重なり部用スクリーンマスクを用いて第１電極層１２の重なり部１２Ｂと第２電極層１３の重なり部１３Ｂとを版ずらししないで形成する重なり部形成工程とを有している。
【００１６】
本第一実施形態によれば、第１電極層１２の重なり部１２Ｂと第２電極層１３の重なり部１３Ｂとを、同一の重なり部用スクリーンマスクを用いて、その高さ位置を変えることによって印刷形成することができるので、長さのある第１，第２電極層をスクリーンマスクの版ずらしによって形成する従来技術に比較すると、第１電極層１２と第２電極層１３との重なり寸法Ｌを正確に設定することができ、その結果、電気特性にばらつきが生じることを防止でき、ひいては製造される積層型チップサーミスタ１０の歩留まりの低下を抑えることができる。
【００１７】
また、第１電極層１２，第２電極層１３の接続部１２Ａ，１３Ａに相互に重ねられるように重なり部１２Ｂ、１３Ｂが形成されているので、積層されるグリーンシートの数が従来のものと同一のままで、電気的特性のばらつきが少ない積層型チップサーミスタ１０を得ることができる。
【００１８】
次に、本発明の第二実施形態による積層型チップサーミスタ２０を図３及び図４に基づいて説明するが、上述した第一実施形態と同様の部分には同一の符号を用いてその説明を省略する。
本第二実施形態による積層型チップサーミスタ２０は、図３に示すように、第１電極層１２の接続部１２Ａと重なり部１２Ｂとが、サーミスタ素体１１の厚さ方向で互いに離間するとともに、この厚さ方向に沿うビアホール部２１を介して接続され、同じく第２電極層１３の接続部１３Ａと重なり部１３Ｂとが、サーミスタ素体１１の厚さ方向で互いに離間するとともに、この厚さ方向に沿うビアホール２１部を介して接続されているものである。
【００１９】
このような積層型チップサーミスタ２０を製作するには、図４（ａ）に示すように、グリーンシート２２の上面に第１電極層１２の接続部１２Ａを形成し、次いで、その上に図４（ｂ）に示すように、ビアホール部２１を有するマイラシート２３が積層される。ビアホール部２１は、予め、マイラシート２３に設けられたビアホールに電極材が充填されることによって形成されている。
【００２０】
そして、図４（ｃ）に示すように、マイラシート２３上に第１電極層１２の重なり部１２Ｂを設けることによって、第１電極層１２の重なり部１２Ｂがビアホール部２１を介し第１電極層１２の接続部１２Ａと電気的に接続されて、下積層体２０Ａが形成される。
【００２１】
さらに、図４（ｄ）に示すように、マイラシート２３上にグリーンシート２４を積層した後、上述と逆の工程を順次経ることにより、図３に示すような、サーミスタ素体１１の厚さ方向に互いに離間しあう接続部１３Ａと重なり部１３Ｂとが、サーミスタ素体１１の厚さ方向に沿うビアホール部２１を介して電気的に接続された第２電極層１３が形成されて、サーミスタ素体１１が形成される。なお、本第二実施形態においても、上述の第一実施形態と同様に、第１電極１２の重なり部１２と第２電極１３の重なり部１３とは同一の重なり部用スクリーンマスクを用いて版ずらしせずに形成するものである。
【００２２】
ただし、上述のようにして下積層体２０Ａが形成された後、図示していないが、グリーンシートに図４（ａ）〜（ｄ）の順で第２電極層１３の接続部１３Ａ，ビアホール部２１，重なり部１３Ｂを順次設けて上積層体を形成し、この上積層体をグリーンシート２４を介して下積層体２１Ａに積層することによってサーミスタ素体１１を形成してもよい。
【００２３】
本第二実施形態によれば、第１電極層１２の重なり部１２Ｂと第２電極層１３の重なり部１３Ｂとを、同一の重なり部用スクリーンマスクを用いて版ずらしせずに形成できるので、第１電極層１２と第２電極層１３同士の重なり寸法がばらつくことがなくなり、上述した第一実施形態と同様の効果を奏することができる。
【００２４】
さらに、本第二実施形態によれば、第１電極層１２と第２電極層１３との重なり寸法を正確に設定することができるのに加え、第１電極層１２の接続部１２Ａと重なり部１２Ｂとがサーミスタ素体１１の厚さ方向で互いに離間し、かつ、第２電極層１３の接続部１３Ａと重なり部１３Ｂとがサーミスタ素体１１の厚さ方向で互いに離間しているので、第１電極層１２の接続部１２Ａと第２電極層１３の重なり部１３Ｂの先端との間の距離と、第２電極層１３の接続部１３Ａと第１電極層１２の重なり部１２Ｂの先端との間との距離を大きく確保できるので、これらの間で電圧が発生おそれを減少させ、電気的特性のばらつきをより確実に低減させることができる。
【００２５】
次に、本発明の第三及び第四実施形態を図５及び図６に基づいて説明するが、上述の第一及び第二実施形態と同様の部分には同一の符号を用いてその説明を省略する。
図５に示す本発明の第三実施形態による積層型チップサーミスタ３０は、上述の第二実施形態による積層型チップサーミスタ２０の構成に加えて、第１電極層１２及び第２電極層１３の重なり部１２Ｂ，１３Ｂの先端部と端子電極１４の回り込み部１４Ａ，１４Ａとの間にガード電極３１，３２がそれぞれ形成されたものである。
【００２６】
すなわち、ガード電極３１は、図５において、サーミスタ素体１１内で、第１電極層１２の接続部１２Ａと同一層の上面の右側に設けられることによって第１電極層１２の重なり部１２Ｂの先端側まで張り出して形成され、重なり部１２Ｂの先端部と、端子電極１４（第２電極層１３が接続されている端子電極１４）の回り込み部１４Ａとの間で短絡することを防止する。また、ガード電極３２は、図５において、サーミスタ素体１１内で、第２電極層１３の接続部１３Ａと同一層の上面の左側に設けられることによって第２電極層１３の重なり部１３Ｂの先端側まで張り出して形成され、その重なり部１３Ｂの先端部と、端子電極１４（第１電極層１２が接続されている端子電極１４）の回り込み部１４Ａとの間で短絡することを防止する。
したがって、第三実施形態による積層型チップサーミスタ３０は、第１電極層１２と第２電極層１３との重なり寸法を正確に設定できることに加え、ガード電極３１，３２によって第１電極層１２，第２電極層１３と端子電極１４，１４との間で短絡防止効果が得られ、電気的特性上の悪影響を除去できるので、より電気的特性の向上を図ることができる。
【００２７】
図６に示す本発明の第四実施形態による積層型チップサーミスタ４０は、上述の第二実施形態による積層型チップサーミスタ２０の構成に加えて、サーミスタ素体１１の厚さ方向で互いに離間しあう接続部４１Ａ，４２Ａと重なり部４１Ｂ，４２Ｂとがサーミスタ素体１１の厚さ方向に沿うビアホール部２１，２１を介して接続された第３電極層４１及び第４電極層４２とからなるもう一組の電極層を備えているものである。
【００２８】
ここで、第２電極層１２の接続部１２Ａには、第２電極層１２の重なり部１２Ｂがサーミスタ素体１１の厚さ方向で接続部１２Ａの下方に離間してビアホール部２１を介して接続されているのに対し、第４電極層４２の重なり部４２Ｂがサーミスタ素体１１の厚さ方向で接続部１２Ａの上方に離間してビアホール部２１を介して接続されている。すなわち、第２電極層１２の接続部１２Ａが、第４電極層４２の接続部４２Ａを兼ねていることになる。
そして、サーミスタ素体１１内には、この第４電極層４２の重なり部４２Ｂに対して、サーミスタ素体１１の厚さ方向に対向するように重なる第３電極層４１の重なり部４１Ｂが位置しているとともに、第３電極層４１の重なり部４１Ｂには、端子電極１４（第１電極層１２と接続されている端子電極１４）と接続された第３電極層の接続部４１Ａが、ビアホール部２１を介して接続されている。
なお、これら各電極層１２，１３，４１，４２の重なり部１２Ｂ，１３Ｂ，４１Ｂ，４２Ｂは、サーミスタ素体１１の長さ方向にずれないで同位置に形成されており、同一の重なり部用スクリーンマスクを用いて版ずらしすることなく印刷形成できるものである。
【００２９】
したがって、第四実施形態による積層型チップサーミスタ４０は、第１電極層１２及び第２電極層１３の互いに対向する重なり部１２Ｂ，１３Ｂと、第３電極層４１及び第４電極層４２の互いに対向する重なり部４１Ｂ，４２Ｂとを有しているので、サーミスタとしての高い性能を発揮でき、さらに、各電極層１２，１３，４１，４２の重なり部１２Ｂ，１３Ｂ，４１Ｂ，４２Ｂ全てを同一の重なり部用スクリーンマスクによって版ずらしせずに形成することができるので、各電極層の重なり寸法を正確に設定できる。しかも、互いに影響しあう一の電極層の接続部と他の電極層の重なり部との間の距離を大きくできて、電気特性が影響される要因を取り除くことができ、電気的特性の安定化をよりいっそう図ることができる。
【００３０】
なお、以上の各実施形態では、サーミスタ素体１１の内部に設けられる電極層として、２〜４枚の電極層を設けた例を示したが、これらの数に限定されるものではない。
【００３１】
【発明の効果】
本発明によれば、各電極層をそれぞれ、サーミスタ素体内で厚さ方向に互いに対向するとともに、長さ方向にずれないで同位置に形成された重なり部と、該重なり部とは別体に形成され、これら重なり部を各端子電極に接続する接続部とから構成したから、各電極層の重なり部をスクリーンマスクをずらすことなく形成でき、一方の端子電極に接続される電極層と他方の端子電極に接続される電極層との重なり寸法を正確に設定することができて電気的特性のばらつきをなくし、製造される製品の歩留まりの向上が可能になる。
【図面の簡単な説明】
【図１】本発明の第一実施形態による積層型チップサーミスタを示す断面図である。
【図２】図１の積層型チップサーミスタの製造工程を示す説明図である。
【図３】本発明の第二実施形態による積層型チップサーミスタを示す断面図である。
【図４】図３の積層型チップサーミスタの製造工程を示す説明図である。
【図５】本発明の第三実施形態による積層型チップサーミスタを示す断面図である。
【図６】本発明の第四実施形態による積層型チップサーミスタを示す断面図である。
【図７】（ａ）は、従来の積層型チップサーミスタを示す断面図、（ｂ）は、同積層型チップサーミスタの製造工程を示す説明図である。
【符号の説明】
１０，２０，３０，４０積層型チップサーミスタ
１１サーミスタ素体
１２第１電極層
１３第２電極層
１２Ａ，１３Ａ接続部
１２Ｂ，１３Ｂ重なり部
１４端子電極
３１，３２ガード電極
４１第３電極層
４２第４電極層

Claims

サーミスタ素体の内部に、少なくとも一組の電極層を設けるとともに、前記サーミスタ素体の両端部側に、各電極層に接続された端子電極を設けてなる積層型チップサーミスタにおいて、
前記各電極層はそれぞれ、前記サーミスタ素体内でその厚さ方向に互いに対向するとともに、前記サーミスタ素体の長さ方向にずれないで同位置に形成された重なり部と、
該重なり部とは別体に形成され、これら重なり部を各端子電極に接続する接続部とから構成されており、
前記端子電極から離間していて前記電極層の先端側部分をなす前記重なり部と、前記端子電極と接続される前記電極層の基端側部分をなす接続部とは、相互に重なって形成されていることを特徴とする積層型チップサーミスタ。
請求項１に記載の積層型チップサーミスタを製造する方法であって、
接続部用スクリーンマスクを用いて、版ずらししながら前記電極層の接続部を印刷形成する接続部形成工程と、接続部用スクリーンマスクとは異なる重なり部用スクリーンマスクを用いて、版ずらしすることなく前記電極層の重なり部を印刷形成する重なり部形成工程とを有することを特徴とする積層型チップサーミスタの製造方法。