JP4458048B2

JP4458048B2 - Thin film transistor manufacturing method

Info

Publication number: JP4458048B2
Application number: JP2006046072A
Authority: JP
Inventors: 裕満石井
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2006-02-23
Filing date: 2006-02-23
Publication date: 2010-04-28
Anticipated expiration: 2025-06-10
Also published as: JP2006344926A

Description

この発明は薄膜トランジスタの製造方法に関する。 The present invention relates to a method for manufacturing a thin film transistor.

例えば、アクティブマトリクス型液晶表示装置のスイッチング素子として用いられる薄膜トランジスタには、絶縁基板の上面にゲート電極が設けられ、ゲート電極を含む絶縁基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体薄膜が設けられ、半導体薄膜の上面中央部にチャネル保護膜が設けられ、チャネル保護膜の上面両側およびその両側における半導体薄膜の上面にｎ型アモルファスシリコンからなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある（例えば、特許文献１参照）。 For example, in a thin film transistor used as a switching element of an active matrix liquid crystal display device, a gate electrode is provided on the upper surface of an insulating substrate, a gate insulating film is provided on the upper surface of the insulating substrate including the gate electrode, and a gate on the gate electrode is provided. A semiconductor thin film made of intrinsic amorphous silicon is provided on the upper surface of the insulating film, a channel protective film is provided in the center of the upper surface of the semiconductor thin film, and n-type amorphous silicon is formed on both sides of the upper surface of the channel protective film and on the upper surface of the semiconductor thin film on both sides. The ohmic contact layer is formed, and the source / drain electrode is provided on the upper surface of each ohmic contact layer (see, for example, Patent Document 1).

特開平５−６７７８６号公報（図２）Japanese Patent Laid-Open No. 5-67786 (FIG. 2)

ところで、最近では、アモルファスシリコンの代わりに、それよりも高い移動度が得られることから、酸化亜鉛（ＺｎＯ）を用いることが考えられている。このような酸化亜鉛を用いた薄膜トランジスタの製造方法としては、例えば、ゲート絶縁膜上に真性酸化亜鉛からなる半導体薄膜形成用層を成膜し、半導体薄膜形成用層の上面に窒化シリコンからなるチャネル保護膜をパターン形成し、チャネル保護膜を含む半導体薄膜形成用層の上面にｎ型酸化亜鉛からなるオーミックコンタクト層形成用層を成膜し、オーミックコンタクト層形成用層および半導体薄膜形成用層を連続してパターニングして、デバイスエリアにオーミックコンタクト層および半導体薄膜を形成し、各オーミックコンタクト層の上面にソース・ドレイン電極をパターン形成することが考えられる。 Recently, instead of amorphous silicon, higher mobility can be obtained, and therefore it is considered to use zinc oxide (ZnO). As a method for manufacturing such a thin film transistor using zinc oxide, for example, a semiconductor thin film forming layer made of intrinsic zinc oxide is formed on a gate insulating film, and a channel made of silicon nitride is formed on the upper surface of the semiconductor thin film forming layer. A protective film is patterned, an ohmic contact layer forming layer made of n-type zinc oxide is formed on the upper surface of the semiconductor thin film forming layer including the channel protective film, and the ohmic contact layer forming layer and the semiconductor thin film forming layer are formed It is conceivable to perform continuous patterning to form an ohmic contact layer and a semiconductor thin film in the device area, and pattern the source / drain electrodes on the upper surface of each ohmic contact layer.

しかしながら、上記製造方法では、酸化亜鉛が酸にもアルカリにも溶けやすく、エッチング耐性が極めて低いため、デバイスエリアに形成された酸化亜鉛からなる半導体薄膜およびオーミックコンタクト層に後工程で比較的大きなサイドエッチングが生じ、加工精度が悪くなってしまうということが分かった。 However, in the above manufacturing method, since zinc oxide is easily dissolved in both acid and alkali, and etching resistance is extremely low, a relatively large side is formed in the semiconductor thin film and ohmic contact layer made of zinc oxide formed in the device area in a later step. It has been found that etching occurs and processing accuracy deteriorates.

そこで、この発明は、加工精度を良くすることができる薄膜トランジスタの製造方法を提供することを目的とする。 Accordingly, an object of the present invention is to provide a method of manufacturing a thin film transistor that can improve processing accuracy.

この発明は、上記目的を達成するため、ソース・ドレイン電極上に、該ソース・ドレイン電極に対応した平面形状にパターニングされたオーミックコンタクト層形成用層を形成する工程と、前記オーミックコンタクト層形成用層を覆うようにして酸化亜鉛を含む半導体薄膜形成用膜を成膜し、その後、前記半導体薄膜形成用膜上に絶縁材料からなる保護膜形成用膜を成膜する工程と、反応ガスに六フッ化イオウを用いた反応性プラズマエッチングで前記保護膜形成用膜を所定の平面形状にパターニングすることにより保護膜を形成する工程と、水酸化ナトリウムをエッチング液に用いるとともに前記保護膜をマスクとして用いて前記半導体薄膜形成用膜と前記オーミックコンタクト層形成用層とをパターニングすることにより、半導体薄膜とオーミックコンタクト層とを形成する工程と、前記保護膜上に絶縁材料からなるゲート絶縁膜を成膜し、前記ゲート絶縁膜上にゲート電極を形成する工程と、を有することを特徴とする。 In order to achieve the above object, the present invention provides a step of forming an ohmic contact layer forming layer patterned in a planar shape corresponding to the source / drain electrode on the source / drain electrode, and the ohmic contact layer forming Forming a film for forming a semiconductor thin film containing zinc oxide so as to cover the layers, and then forming a film for forming a protective film made of an insulating material on the film for forming a semiconductor thin film; Forming a protective film by patterning the protective film-forming film into a predetermined planar shape by reactive plasma etching using sulfur fluoride; and using sodium hydroxide as an etchant and the protective film as a mask Patterning the semiconductor thin film forming film and the ohmic contact layer forming layer by using the semiconductor thin film Forming a chromatography ohmic contact layer, wherein the forming a gate insulating film made on the protective film of insulating material, and having a step of forming a gate electrode on the gate insulating film.

この発明によれば、薄膜トランジスタの加工精度を良くすることができる。 According to the present invention, the processing accuracy of the thin film transistor can be improved.

（第１実施形態）
図１はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図２（Ａ）は図１の一部の拡大透過平面図を示し、図２（Ｂ）は図２（Ａ）のII_B −II_B 線に沿う断面図を示す。この液晶表示装置はガラス基板１を備えている。 (First embodiment)
FIG. 1 shows a transmission plan view of a main part of a liquid crystal display device having a thin film transistor as a first embodiment of the present invention, FIG. 2 (A) shows a partially enlarged transmission plan view of FIG. (B) is a cross-sectional view taken along II _B -II _B line in FIG. 2 (a). The liquid crystal display device includes a glass substrate 1.

まず、図１を参照して説明する。ガラス基板１の上面側には走査ライン２およびデータライン３がマトリクス状に設けられ、両ライン２、３で囲まれた領域内には画素電極４が薄膜トランジスタ５を介して走査ライン２およびデータライン３に接続されて設けられ、さらに格子状の補助容量電極６が走査ライン２およびデータライン３と平行して設けられている。ここで、図１を含む図面全体において，その平面構成を明確にする目的で、画素電極４の縁部に斜めの短い実線のハッチングが記入されている。 First, a description will be given with reference to FIG. A scanning line 2 and a data line 3 are provided in a matrix on the upper surface side of the glass substrate 1, and a pixel electrode 4 is disposed in the region surrounded by the lines 2 and 3 via the thin film transistor 5. 3 and a grid-like storage capacitor electrode 6 is provided in parallel with the scanning line 2 and the data line 3. Here, in the entire drawing including FIG. 1, oblique short solid hatching is written at the edge of the pixel electrode 4 for the purpose of clarifying the planar configuration.

画素電極４の図１における左下角部は切り欠かれ、この切り欠かれた領域に薄膜トランジスタ５の主要部が配置されている。画素電極４の全周辺部は、その周囲に配置された格子状の補助容量電極６と重ね合わされている。格子状の補助容量電極６は、データライン３と重ね合わされた部分を含む第１の補助容量電極部６ａと、走査ライン２と重ね合わされた部分を含む第２の補助容量電極部６ｂと、薄膜トランジスタ５の主要部と重ね合わされた部分を含む第３の補助容量電極部６ｃとからなっている。この場合、後で説明するが、補助容量電極６は走査ライン２と別の層上に設けられ、且つ、そのうちの特に第１の補助容量電極部６ａは、厚さ方向において、すなわち、図１における紙面垂直方向において、データライン３と画素電極４との間にそれぞれ絶縁膜を介して設けられている。 The lower left corner of the pixel electrode 4 in FIG. 1 is cut out, and the main part of the thin film transistor 5 is arranged in the cut out region. The entire peripheral portion of the pixel electrode 4 is overlapped with a grid-like auxiliary capacitance electrode 6 disposed around the pixel electrode 4. The grid-shaped auxiliary capacitance electrode 6 includes a first auxiliary capacitance electrode portion 6a including a portion overlapped with the data line 3, a second auxiliary capacitance electrode portion 6b including a portion overlapped with the scanning line 2, and a thin film transistor. 5 and a third auxiliary capacitance electrode portion 6c including a portion overlapped with the main portion. In this case, as will be described later, the auxiliary capacitance electrode 6 is provided on a different layer from the scanning line 2, and the first auxiliary capacitance electrode portion 6 a among them is in the thickness direction, that is, FIG. Are provided between the data line 3 and the pixel electrode 4 via an insulating film, respectively.

そして、第１の補助容量電極部６ａの幅はデータライン３の幅よりもある程度大きくなっている。これにより、第１の補助容量電極部６ａは、データライン３と直交する方向の位置ずれがあっても、データライン３が画素電極４と直接対向しないように、データライン３を確実に覆うようになっている。また、第１の補助容量電極部６ａはデータライン３の配置領域のほぼ全域に亘って配置されている。これにより、第１の補助容量電極部６ａは、画素電極４に対し、データライン３と平行な方向の位置ずれがあっても、画素電極４の左右辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。 The width of the first auxiliary capacitance electrode portion 6 a is somewhat larger than the width of the data line 3. As a result, the first auxiliary capacitance electrode portion 6a reliably covers the data line 3 so that the data line 3 does not directly face the pixel electrode 4 even if there is a positional shift in the direction orthogonal to the data line 3. It has become. Further, the first auxiliary capacitance electrode portion 6 a is arranged over almost the entire arrangement area of the data line 3. Thereby, even if there is a positional shift in the direction parallel to the data line 3 with respect to the pixel electrode 4, the first auxiliary capacitance electrode portion 6a surely overlaps with the left and right sides of the pixel electrode 4, and the position in this direction The variation of the auxiliary capacity due to misalignment is surely prevented.

第２の補助容量電極部６ｂの幅は走査ライン２の幅よりもある程度大きくなっている。これにより、第２の補助容量電極部６ｂは、走査ライン２と直交する方向の位置ずれがあっても、走査ライン２を確実に覆うようになっている。また、第２の補助容量電極部６ｂは走査ライン２の配置領域のほぼ全域に亘って配置されている。これにより、第２の補助容量電極部６ｂは、画素電極４に対し、走査ライン２と平行な方向の位置ずれがあっても、画素電極４の上下辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。 The width of the second auxiliary capacitance electrode portion 6b is somewhat larger than the width of the scanning line 2. Thus, the second auxiliary capacitance electrode portion 6b reliably covers the scanning line 2 even if there is a positional shift in the direction orthogonal to the scanning line 2. The second auxiliary capacitance electrode portion 6b is disposed over almost the entire region where the scanning line 2 is disposed. Thereby, even if there is a positional shift in the direction parallel to the scanning line 2 with respect to the pixel electrode 4, the second auxiliary capacitance electrode portion 6b surely overlaps with the upper and lower sides of the pixel electrode 4, and the position in this direction The variation of the auxiliary capacity due to misalignment is reliably prevented.

次に、この液晶表示装置の具体的な構造について、図２（Ａ）、（Ｂ）を参照して説明する。ガラス基板１の上面の各所定の箇所にはアルミニウム、クロム、ＩＴＯなどからなるソース電極１１、ドレイン電極１２および該ドレイン電極１２に接続されたデータライン３が設けられている。ソース電極１１の上面のドレイン電極１２側にはｎ型酸化亜鉛からなる一方のオーミックコンタクト層１３が設けられている。データライン３の一部を含むドレイン電極１２の上面のソース電極１１側にはｎ型酸化亜鉛からなる他方のオーミックコンタクト層１４が設けられている。この場合、オーミックコンタクト層１３、１４の互いに対向する端面１３ａ、１４ａはソース電極１１およびドレイン電極１２の互いに対向する端面１１ａ、１２ａと同一形状となっている。なお，ここで，酸化亜鉛とは，ＺｎＯのみならず，ＺｎＯの他，Ｍｇ，Ｃｄ等を含むＺｎＯ系全体を意味するものである。 Next, a specific structure of the liquid crystal display device will be described with reference to FIGS. A source electrode 11, a drain electrode 12, and a data line 3 connected to the drain electrode 12 are provided at predetermined positions on the upper surface of the glass substrate 1. One ohmic contact layer 13 made of n-type zinc oxide is provided on the drain electrode 12 side of the upper surface of the source electrode 11. The other ohmic contact layer 14 made of n-type zinc oxide is provided on the source electrode 11 side of the upper surface of the drain electrode 12 including a part of the data line 3. In this case, the end faces 13 a and 14 a of the ohmic contact layers 13 and 14 facing each other have the same shape as the end faces 11 a and 12 a of the source electrode 11 and the drain electrode 12 facing each other. Here, zinc oxide means not only ZnO but also the entire ZnO system including Mg, Cd, etc. in addition to ZnO.

２つのオーミックコンタクト層１３、１４の上面全体およびその間のガラス基板１の上面には真性酸化亜鉛からなる半導体薄膜１５が設けられている。半導体薄膜１５の上面全体には窒化シリコンからなる保護膜１６が設けられている。ここで、半導体薄膜１５と保護膜１６とは、図２（Ａ）に図示される如く、平面形状が同一である。また、２つのオーミックコンタクト層１３、１４は、互いに対向する端面１３ａ、１４ａを除く周端面が半導体薄膜１５および保護膜１６の周端面と同一形状となっている。そして、２つのオーミックコンタクト層１３、１４間の端面１３ａと１４ａの間隔がチャネル長Ｌとなっており、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなっている。 A semiconductor thin film 15 made of intrinsic zinc oxide is provided on the entire upper surfaces of the two ohmic contact layers 13 and 14 and on the upper surface of the glass substrate 1 therebetween. A protective film 16 made of silicon nitride is provided on the entire top surface of the semiconductor thin film 15. Here, the semiconductor thin film 15 and the protective film 16 have the same planar shape as illustrated in FIG. The two ohmic contact layers 13 and 14 have the same shape as the peripheral end surfaces of the semiconductor thin film 15 and the protective film 16 except for the end surfaces 13 a and 14 a facing each other. The distance between the end faces 13a and 14a between the two ohmic contact layers 13 and 14 is the channel length L, and the dimension in the direction perpendicular to the channel length L of the ohmic contact layers 13 and 14 is the channel width W. Yes.

保護膜１６、ソース電極１１およびデータライン３を含むガラス基板１の上面には窒化シリコンからなる絶縁膜１７が設けられている。絶縁膜１７の上面の所定の箇所にはアルミニウム、クロム、ＩＴＯなどからなるゲート電極１８および該ゲート電極１８に接続された走査ライン２が設けられている。 An insulating film 17 made of silicon nitride is provided on the upper surface of the glass substrate 1 including the protective film 16, the source electrode 11 and the data line 3. A gate electrode 18 made of aluminum, chromium, ITO or the like and a scanning line 2 connected to the gate electrode 18 are provided at predetermined locations on the upper surface of the insulating film 17.

ここで、ソース電極１１、ドレイン電極１２、オーミックコンタクト層１３、１４、半導体薄膜１５、保護膜１６、絶縁膜１７およびゲート電極１８により、トツプゲート構造の薄膜トランジスタ５が構成されている。この場合、薄膜トランジスタ５のゲート絶縁膜は、保護膜１６および絶縁膜１７によって形成されている。 Here, the source electrode 11, the drain electrode 12, the ohmic contact layers 13 and 14, the semiconductor thin film 15, the protective film 16, the insulating film 17 and the gate electrode 18 constitute a thin film transistor 5 having a top gate structure. In this case, the gate insulating film of the thin film transistor 5 is formed by the protective film 16 and the insulating film 17.

ゲート電極１８および走査ライン２を含む絶縁膜１７の上面には窒化シリコンからなる上層絶縁膜１９が設けられている。上層絶縁膜１９の上面の所定の箇所にはアルミニウム、クロムなどの遮光性金属からなるほぼ格子状の補助容量電極６が設けられている。補助容量電極６を含む上層絶縁膜１９の上面には窒化シリコンからなるオーバーコート膜２０が設けられている。ソース電極１１の所定の箇所に対応する部分におけるオーバーコート膜２０、上層絶縁膜１９および絶縁膜１７にはコンタクトホール２１が設けられている。オーバーコート膜２０の上面の所定の箇所にはＩＴＯなどの透明導電材料からなる画素電極４がコンタクトホール２１を介してソース電極１１に接続されて設けられている。 An upper insulating film 19 made of silicon nitride is provided on the upper surface of the insulating film 17 including the gate electrode 18 and the scanning line 2. A substantially lattice-shaped auxiliary capacitance electrode 6 made of a light-shielding metal such as aluminum or chromium is provided at a predetermined position on the upper surface of the upper insulating film 19. An overcoat film 20 made of silicon nitride is provided on the upper surface of the upper insulating film 19 including the auxiliary capacitance electrode 6. A contact hole 21 is provided in the overcoat film 20, the upper insulating film 19, and the insulating film 17 in a portion corresponding to a predetermined portion of the source electrode 11. A pixel electrode 4 made of a transparent conductive material such as ITO is connected to the source electrode 11 through a contact hole 21 at a predetermined position on the upper surface of the overcoat film 20.

次に、この液晶表示装置における薄膜トランジスタ５の部分の製造方法の一例について説明する。まず、図３（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ＩＴＯなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極１１、ドレイン電極１２および該ドレイン電極１２に接続されたデータライン３を形成する。 Next, an example of a method for manufacturing the thin film transistor 5 portion in the liquid crystal display device will be described. First, as shown in FIGS. 3A and 3B, a metal film made of aluminum, chromium, ITO, or the like formed by sputtering at each predetermined location on the upper surface of the glass substrate 1 is obtained by photolithography. By patterning, the source electrode 11, the drain electrode 12, and the data line 3 connected to the drain electrode 12 are formed.

次に、ソース電極１１、ドレイン電極１２およびデータライン３を含むガラス基板１の上面に、対向ターゲット方式のスパッタリングにより、ｎ型酸化亜鉛からなる第１のオーミックコンタクト層形成用層３１を成膜する。この場合、インジウムおよび亜鉛をターゲットとして、若しくは、ガリウムおよび亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより形成することができる。また、インジウム−亜鉛酸化物（ＩｎＺｎＯ）やガリウム−亜鉛酸化物（ＧａＺｎＯ）をターゲットとして形成してもよい。 Next, a first ohmic contact layer forming layer 31 made of n-type zinc oxide is formed on the upper surface of the glass substrate 1 including the source electrode 11, the drain electrode 12, and the data line 3 by facing target sputtering. . In this case, it can be formed by reactive sputtering using oxygen gas with indium and zinc as targets or gallium and zinc as targets. Alternatively, indium-zinc oxide (InZnO) or gallium-zinc oxide (GaZnO) may be used as a target.

次に、第１のオーミックコンタクト層形成用層３１の上面の各所定の箇所に、裏面露光（ガラス基板１の下面側からの露光）を含むフォトリソグラフィ法により、レジストパターン３２ａ、３２ｂを形成する。この場合、裏面露光であるため、一方のレジストパターン３２ａはソース電極１１上に形成され、他方のレジストパターン３２ｂはドレイン電極１２およびデータライン３上に形成される。 Next, resist patterns 32a and 32b are formed at predetermined positions on the upper surface of the first ohmic contact layer forming layer 31 by photolithography including backside exposure (exposure from the lower surface side of the glass substrate 1). . In this case, since the back exposure is performed, one resist pattern 32 a is formed on the source electrode 11, and the other resist pattern 32 b is formed on the drain electrode 12 and the data line 3.

次に、レジストパターン３２ａ、３２ｂをマスクとして、第１のオーミックコンタクト層形成用層３１をエッチングすると、図４（Ａ）、（Ｂ）に示すように、レジストパターン３２ａ、３２ｂ下に第２のオーミックコンタクト層形成用層３１ａ、３１ｂが形成される。この場合、ｎ型酸化亜鉛からなる第１のオーミックコンタクト層形成用層３１のエッチング液としては、アルカリ水溶液を用いる。例えば、水酸化ナトリウム（ＮａＯＨ）３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％水溶液を用いる。エッチング液の温度は、５〜４０℃、好ましくは室温（２２〜２３℃）とする。 Next, when the first ohmic contact layer forming layer 31 is etched using the resist patterns 32a and 32b as a mask, as shown in FIGS. 4A and 4B, the second ohmic contact layer forming layer 31 is formed under the resist patterns 32a and 32b. Ohmic contact layer forming layers 31a and 31b are formed. In this case, an alkaline aqueous solution is used as the etching solution for the first ohmic contact layer forming layer 31 made of n-type zinc oxide. For example, an aqueous solution of less than 30 wt% sodium hydroxide (NaOH), preferably an aqueous solution of 2 to 10 wt% is used. The temperature of the etching solution is 5 to 40 ° C., preferably room temperature (22 to 23 ° C.).

そして、エッチング液として水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液（温度は室温（２２〜２３℃））を用いたところ、エッチング速度は約８０ｎｍ／分であった。ところで、エッチング速度は、加工の制御性を考慮した場合、余り大きいと膜厚や密度などのばらつきの要因のためエッチング終了の制御が難しく、勿論、小さすぎれば生産性が低下する。そこで、エッチング速度は、一般的に、１００〜２００ｎｍ／分程度が好ましいと言われている。エッチング速度が約８０ｎｍ／分の水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液は、一応、満足できる範囲と言える。 When an aqueous solution of sodium hydroxide (NaOH) 5 wt% (temperature is room temperature (22 to 23 ° C.)) was used as an etching solution, the etching rate was about 80 nm / min. By the way, considering the controllability of processing, if the etching rate is too large, it is difficult to control the end of etching because of variations in film thickness, density, etc. Of course, if it is too small, the productivity is lowered. Therefore, it is generally said that the etching rate is preferably about 100 to 200 nm / min. A 5 wt% aqueous solution of sodium hydroxide (NaOH) with an etching rate of about 80 nm / min can be said to be a satisfactory range.

しかし、更に、生産効率を上げるために、ナトリウムの濃度を大きくしてもよい。また、エッチング液としてリン酸水溶液などの速度が大きいものを使用する場合、０．０５％程度と極めて低濃度にしなければならないが、このように低濃度のものを用いる場合、使用時における変質速度が大きいので、やはり制御が困難となる。従って、水酸化ナトリウム水溶液の場合、３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％程度の水溶液を適用することができるので、このような面で極めて有効である。なお、ウエットエッチングによる第１のオーミックコンタクト層形成用層３１のサイドエッチング量がオーミックコンタクト層１３、１４間の端面１３ａと１４ａの間隔、すなわち、チャネル長Ｌに影響を及ぼす場合には、ドライエッチングとしてもよい。 However, the concentration of sodium may be increased to increase production efficiency. In addition, when using an etching solution having a high speed such as an aqueous phosphoric acid solution, the concentration must be extremely low, such as about 0.05%. When using such a low concentration, the rate of deterioration during use is low. Is too large to control. Accordingly, in the case of an aqueous sodium hydroxide solution, an aqueous solution of less than 30 wt%, preferably an aqueous solution of about 2 to 10 wt% can be applied, and this is extremely effective in this respect. When the amount of side etching of the first ohmic contact layer forming layer 31 by wet etching affects the distance between the end faces 13a and 14a between the ohmic contact layers 13 and 14, that is, the channel length L, dry etching is performed. It is good.

次に、レジストパターン３２ａ、３２ｂをレジスト剥離液を用いて剥離する。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いても、レジスト剥離を良好に行えることは、発明者において確認されている。この場合、レジスト剥離液は、ｎ型酸化亜鉛からなる第２のオーミックコンタクト層形成用層３１ａ、３１ｂをエッチングするが、その場合のサイドエッチング量はそれ程大きくなく、チャネル長Ｌに影響を及ぼすに影響を与える程ではない。また、レジスト剥離液により第２のオーミックコンタクト層形成用層３１ａ、３１ｂの上面がエッチングされるが、オーミックコンタクト層の膜減りは、薄膜トランジスタの特性に影響を与えることがないので、問題はない。なお、オーミックコンタクト層として、ｎ型酸化亜鉛に代えてＩＴＯを用いることもできる。 Next, the resist patterns 32a and 32b are stripped using a resist stripping solution. Here, it is possible to perform resist stripping satisfactorily even if a resist stripping solution that does not exhibit acidity or alkalinity (no electrolyte), for example, a single organic solvent (for example, dimethyl sulfoxide (DMSO)) is used. Has been confirmed by the inventor. In this case, the resist stripping solution etches the second ohmic contact layer forming layers 31a and 31b made of n-type zinc oxide. In this case, however, the side etching amount is not so large, which affects the channel length L. Not so much as to affect. Further, although the upper surfaces of the second ohmic contact layer forming layers 31a and 31b are etched by the resist stripping solution, the reduction of the ohmic contact layer does not affect the characteristics of the thin film transistor, so there is no problem. As the ohmic contact layer, ITO can be used instead of n-type zinc oxide.

次に、図５（Ａ）、（Ｂ）に示すように、第２のオーミックコンタクト層形成用層３１ａ、３１ｂを含むガラス基板１の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜形成用膜１５ａおよび窒化シリコンからなる保護膜形成用膜１６ａを連続して成膜する。次に、保護膜形成用膜１６ａの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン３３を形成する。 Next, as shown in FIGS. 5A and 5B, a semiconductor thin film made of intrinsic zinc oxide is formed on the upper surface of the glass substrate 1 including the second ohmic contact layer forming layers 31a and 31b by plasma CVD. A forming film 15a and a protective film forming film 16a made of silicon nitride are successively formed. Next, a resist pattern 33 for forming a device area is formed by a photolithography method at a predetermined position on the upper surface of the protective film forming film 16a.

次に、レジストパターン３３をマスクとして、保護膜形成用膜１６ａをエッチングすると、図６（Ａ）、（Ｂ）に示すように、レジストパターン３３下に保護膜１６が形成される。この場合、レジストパターン３３下以外の領域における半導体薄膜形成用膜１５ａの表面が露出される。そこで、窒化シリコンからなる保護膜形成用膜１６ａのエッチング方法としては、保護膜形成用膜１６ａのエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜形成用膜１５ａをなるべく侵さないようにするために、六フッ化イオウ（ＳＦ₆）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。 Next, when the protective film forming film 16a is etched using the resist pattern 33 as a mask, the protective film 16 is formed under the resist pattern 33 as shown in FIGS. In this case, the surface of the semiconductor thin film forming film 15a in the region other than under the resist pattern 33 is exposed. Therefore, as a method for etching the protective film forming film 16a made of silicon nitride, the etching speed of the protective film forming film 16a is high, but the semiconductor thin film forming film 15a made of intrinsic zinc oxide is prevented from being damaged as much as possible. In addition, reactive plasma etching (dry etching) using sulfur hexafluoride (SF ₆ ) is preferable.

次に、レジストパターン３３をレジスト剥離液を用いて剥離する。この場合、保護膜１６下以外の領域における半導体薄膜形成用膜１５ａの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、オーミックコンタクト層の場合と異なり、チャネル領域のサイドエッチングおよびチャネル領域の上面のエッチングは薄膜トランジスタの特性に大きな影響を与える。しかしながら、本発明においては、保護膜１６下の半導体薄膜形成用膜１５ａは保護膜１６によって保護されている。なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いてもよい。 Next, the resist pattern 33 is stripped using a resist stripping solution. In this case, the surface of the semiconductor thin film forming film 15a in the region other than the region under the protective film 16 is exposed to the resist stripping solution. However, since the exposed portion is outside the device area, there is no problem. That is, unlike the ohmic contact layer, side etching of the channel region and etching of the upper surface of the channel region greatly affect the characteristics of the thin film transistor. However, in the present invention, the semiconductor thin film forming film 15 a under the protective film 16 is protected by the protective film 16. In this case, a resist stripping solution that does not exhibit acidity or alkalinity (no electrolyte), for example, a single organic solvent (for example, dimethyl sulfoxide (DMSO)) may be used.

次に、保護膜１６をマスクとして、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂを連続してエッチングすると、図７（Ａ）、（Ｂ）に示すように、保護膜１６下に半導体薄膜１５が形成され、半導体薄膜１５下の両側にオーミックコンタクト層１３、１４が形成される。 Next, when the semiconductor thin film forming film 15a and the second ohmic contact layer forming layers 31a and 31b are continuously etched using the protective film 16 as a mask, as shown in FIGS. 7A and 7B, A semiconductor thin film 15 is formed under the protective film 16, and ohmic contact layers 13 and 14 are formed on both sides under the semiconductor thin film 15.

この場合、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂは真性酸化亜鉛およびｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、２つのオーミックコンタクト層１３、１４間の間隔がチャネル長Ｌとなり、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなる。 In this case, since the semiconductor thin film forming film 15a and the second ohmic contact layer forming layers 31a and 31b are formed of intrinsic zinc oxide and n-type zinc oxide, when the sodium hydroxide aqueous solution is used as an etching solution, Processing controllability can be improved. Here, the distance between the two ohmic contact layers 13 and 14 becomes the channel length L, and the dimension in the direction orthogonal to the channel length L of the ohmic contact layers 13 and 14 becomes the channel width W.

なお、上記では、レジストパターン３３を剥離した後、保護膜１６をマスクとして、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂをエッチングする順序としているが、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂをエッチングした後、レジストパターン３３を剥離するようにしてもよい。 In the above description, after the resist pattern 33 is peeled off, the semiconductor thin film forming film 15a and the second ohmic contact layer forming layers 31a and 31b are etched using the protective film 16 as a mask. The resist pattern 33 may be peeled off after etching the film 15a and the second ohmic contact layer forming layers 31a and 31b.

次に、図８（Ａ）、（Ｂ）に示すように、保護膜１６、ソース電極１１およびデータライン３を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなる絶縁膜１７を成膜する。次に、絶縁膜１７の上面の所定の箇所に、スパッタ法により成膜されたクロム、アルミニウム、ＩＴＯなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極１８および該ゲート電極１８に接続された走査ライン２を形成する。 Next, as shown in FIGS. 8A and 8B, an insulating film 17 made of silicon nitride is formed on the upper surface of the glass substrate 1 including the protective film 16, the source electrode 11 and the data line 3 by plasma CVD. Form a film. Next, a metal film made of chromium, aluminum, ITO, or the like formed by sputtering at a predetermined location on the upper surface of the insulating film 17 is patterned by photolithography, whereby the gate electrode 18 and the gate electrode 18 are formed. Connected scan lines 2 are formed.

次に、図９（Ａ）、（Ｂ）に示すように、ゲート電極１８および走査ライン２を含む絶縁膜１７の上面に、プラズマＣＶＤ法により、窒化シリコンからなる上層絶縁膜１９を成膜する。次に、上層絶縁膜１９の上面の所定の箇所に、スパッタ法により成膜されたクロム、アルミニウムなどからなる遮光性金属膜をフォトリソグラフィ法によりパターニングすることにより、補助容量電極６を形成する。 Next, as shown in FIGS. 9A and 9B, an upper insulating film 19 made of silicon nitride is formed on the upper surface of the insulating film 17 including the gate electrode 18 and the scanning line 2 by plasma CVD. . Next, the auxiliary capacitance electrode 6 is formed by patterning a light-shielding metal film made of chromium, aluminum or the like formed by sputtering at a predetermined location on the upper surface of the upper insulating film 19 by photolithography.

次に、図２（Ａ）、（Ｂ）に示すように、補助容量電極６を含む上層絶縁膜１９の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜２０を成膜する。次に、ソース電極１５の所定の箇所に対応する部分におけるオーバーコート膜２０、上層絶縁膜１９および絶縁膜１７に、フォトリソグラフィ法により、コンタクトホール２１を連続して形成する。次に、オーバーコート膜２０の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯなどの透明導電材料からなる画素電極形成用膜をフォトリソグラフィ法によりパターニングすることにより、画素電極４をコンタクトホール２１を介してソース電極１１に接続させて形成する。かくして、図２（Ａ）、（Ｂ）に示す液晶表示装置が得られる。 Next, as shown in FIGS. 2A and 2B, an overcoat film 20 made of silicon nitride is formed on the upper surface of the upper insulating film 19 including the auxiliary capacitance electrode 6 by plasma CVD. Next, contact holes 21 are continuously formed in the overcoat film 20, the upper insulating film 19, and the insulating film 17 at portions corresponding to predetermined positions of the source electrode 15 by photolithography. Next, a pixel electrode forming film made of a transparent conductive material such as ITO formed by sputtering is patterned at a predetermined position on the upper surface of the overcoat film 20 by photolithography, so that the pixel electrode 4 is contacted. It is formed by being connected to the source electrode 11 through the hole 21. Thus, the liquid crystal display device shown in FIGS. 2A and 2B is obtained.

以上のように、上記製造方法では、酸化亜鉛を含む半導体薄膜形成用膜および保護膜形成用膜を連続して成膜して前記保護膜形成用膜をエッチングして保護膜を形成し、この後、前記保護膜をマスクとして前記半導体薄膜形成用膜をエッチングするので、半導体薄膜形成用膜１５ａの上面に保護膜１６を形成するためのレジストパターン３３を剥離するとき、保護膜１６下の半導体薄膜形成用膜１５ａを保護膜１６で保護し、次いで保護膜１６をマスクとして半導体薄膜形成用膜１５ａおよび第２のオーミックコトタクト層形成用層３１ａ、３１ｂを連続してエッチングすることにより、保護膜１６下に半導体薄膜１５を形成し、半導体薄膜１５下の両側にオーミックコトタクト層１３、１４を形成し、そして半導体薄膜１５の上面全体に保護膜１６をそのまま残しているので、加工精度を良くすることができる。 As described above, in the above manufacturing method, a semiconductor thin film forming film containing zinc oxide and a protective film forming film are continuously formed, and the protective film forming film is etched to form a protective film. Thereafter, the semiconductor thin film forming film is etched using the protective film as a mask. Therefore, when the resist pattern 33 for forming the protective film 16 is peeled off from the upper surface of the semiconductor thin film forming film 15a, the semiconductor under the protective film 16 is removed. The thin film forming film 15a is protected by the protective film 16, and then the semiconductor thin film forming film 15a and the second ohmic contact layer forming layers 31a and 31b are continuously etched using the protective film 16 as a mask. A semiconductor thin film 15 is formed under the film 16, ohmic contact layers 13 and 14 are formed on both sides of the semiconductor thin film 15, and the entire upper surface of the semiconductor thin film 15 is maintained. Since the film 16 is left as it is, it is possible to improve the machining accuracy.

また、上記製造方法により得られた薄膜トランジスタ５では、２つのオーミックコンタクト層１３、１４間の間隔がチャネル長Ｌとなり、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなるので、その寸法をボトムゲート構造でチャネルエッチ型の薄膜トランジスタの寸法と同等とすることができ、ひいては小型化することができる。 In the thin film transistor 5 obtained by the above manufacturing method, the distance between the two ohmic contact layers 13 and 14 is the channel length L, and the dimension in the direction perpendicular to the channel length L of the ohmic contact layers 13 and 14 is the channel width W. Therefore, the size can be made equal to the size of the channel-etched thin film transistor with the bottom gate structure, and the size can be reduced.

さらに、上記製造方法により得られた液晶表示装置では、画素電極４と走査ライン２およびデータライン３との間に走査ライン２およびデータライン３の幅よりも広い幅を有する第１、第２の補助容量電極部６ａ、６ｂを設けているので、この第１、第２の補助容量電極部６ａ、６ｂにより、画素電極４と走査ライン２およびデータライン３との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。 Further, in the liquid crystal display device obtained by the above manufacturing method, the first and second electrodes having a width wider than the width of the scanning line 2 and the data line 3 between the pixel electrode 4 and the scanning line 2 and the data line 3. Since the auxiliary capacitance electrode portions 6a and 6b are provided, a coupling capacitance is generated between the pixel electrode 4, the scanning line 2 and the data line 3 by the first and second auxiliary capacitance electrode portions 6a and 6b. Therefore, vertical crosstalk can be prevented from occurring, and display characteristics can be improved.

なお、当初の工程において、ガラス基板１の上面にソース・ドレイン電極形成用膜および第１のオーミックコンタクト層形成用層３１を連続して成膜し、第１のオーミックコンタクト層形成用層３１の上面に例えば図３（Ａ）、（Ｂ）に示すようなレジストパターン３２ａ、３２ｂを形成し、レジストパターン３２ａ、３２ｂをマスクとして第１のオーミックコンタクト層形成用層３１およびソース・ドレイン電極形成用膜を連続してエッチングすることにより、例えば図４（Ａ）、（Ｂ）に示すように、レジストパターン３２ａ、３２ｂ下に第２のオーミックコンタクト層形成用層３１ａ、３１ｂを形成し、第２のオーミックコンタクト層形成用層３１ａ、３１ｂ下にソース電極１１およびドレイン電極１２を形成するようにしてもよい。 In the initial step, the source / drain electrode formation film and the first ohmic contact layer formation layer 31 are continuously formed on the upper surface of the glass substrate 1, and the first ohmic contact layer formation layer 31 is formed. For example, resist patterns 32a and 32b as shown in FIGS. 3A and 3B are formed on the upper surface, and the first ohmic contact layer forming layer 31 and the source / drain electrodes are formed using the resist patterns 32a and 32b as masks. By continuously etching the film, for example, as shown in FIGS. 4A and 4B, second ohmic contact layer forming layers 31a and 31b are formed under the resist patterns 32a and 32b. The source electrode 11 and the drain electrode 12 may be formed under the ohmic contact layer forming layers 31a and 31b.

（第２実施形態）
図１０（Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図１０（Ｂ）は図１０（Ａ）のＸ_B −Ｘ_B 線に沿う断面図を示す。この液晶表示装置において、図２（Ａ）、（Ｂ）に示す液晶表示装置と異なる点は、ソース電極１１の上面のドレイン電極１２側の所定の箇所およびその近傍のガラス基板１の上面に一方のオーミックコンタクト層１３を設け、データライン３の一部を含むドレイン電極１２の上面のソース電極１１側の所定の箇所およびその近傍のガラス基板１の上面に他方のオーミックコンタクト層１４を設けた点である。すなわち、ソース電極１１およびドレイン電極１２の各上面にはそれぞれオーミックコンタクト層１３、１４がその互いに対向する端面１３ａ、１４ａをソース電極１１およびドレイン電極１２の互いに対向する端面１１ａ、１２ａから突出されて設けられている。 (Second Embodiment)
FIG. 10A shows a transmission plan view of the main part of a liquid crystal display device having a thin film transistor as a second embodiment of the present invention, and FIG. 10B shows a line X _B -X _{B in} FIG. FIG. In this liquid crystal display device, the difference from the liquid crystal display device shown in FIGS. 2A and 2B is that a predetermined portion on the drain electrode 12 side of the upper surface of the source electrode 11 and the upper surface of the glass substrate 1 in the vicinity thereof are on one side. The ohmic contact layer 13 is provided, and the other ohmic contact layer 14 is provided on the upper surface of the glass substrate 1 in the vicinity of a predetermined portion on the source electrode 11 side of the upper surface of the drain electrode 12 including a part of the data line 3. It is. That is, ohmic contact layers 13 and 14 are provided on the upper surfaces of the source electrode 11 and the drain electrode 12 so that the end surfaces 13 a and 14 a that face each other protrude from the end surfaces 11 a and 12 a that face the source electrode 11 and the drain electrode 12. Is provided.

次に、この液晶表示装置における薄膜トランジスタ５の部分の製造方法の一例について説明する。まず、図１１（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の各所定の箇所に、スパッタ法により成膜されたアルミニウム、クロム、ＩＴＯなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極１１、ドレイン電極１２および該ドレイン電極１２に接続されたデータライン３を形成する。 Next, an example of a method for manufacturing the thin film transistor 5 portion in the liquid crystal display device will be described. First, as shown in FIGS. 11A and 11B, a metal film made of aluminum, chromium, ITO, or the like formed by sputtering at each predetermined location on the upper surface of the glass substrate 1 by photolithography. By patterning, the source electrode 11, the drain electrode 12, and the data line 3 connected to the drain electrode 12 are formed.

次に、ソース電極１１、ドレイン電極１２およびデータライン３を含むガラス基板１の上面に、対向ターゲット方式のスパッリングにより、ｎ型酸化亜鉛からなる第１のオーミックコンタクト層形成用層３１を成膜する。次に、第１のオーミックコンタクト層形成用層３１の上面の各所定の箇所に、フォトリソグラフィ法により、レジストパターン３２ａ、３２ｂを形成する。 Next, a first ohmic contact layer forming layer 31 made of n-type zinc oxide is formed on the upper surface of the glass substrate 1 including the source electrode 11, the drain electrode 12, and the data line 3 by facing target type sputtering. To do. Next, resist patterns 32a and 32b are formed at predetermined positions on the upper surface of the first ohmic contact layer forming layer 31 by photolithography.

この場合、一方のレジストパターン３２ａは、ソース電極１１よりもある程度大きめで、ソース電極１１を完全に覆うように形成する。他方のレジストパターン３２ｂは、データライン３の一部を含むドレイン電極１２よりもある程度大きめで、データライン３の一部を含むドレイン電極１２を完全に覆うように形成する。 In this case, one resist pattern 32 a is formed to be somewhat larger than the source electrode 11 and completely cover the source electrode 11. The other resist pattern 32 b is somewhat larger than the drain electrode 12 including a part of the data line 3 and is formed so as to completely cover the drain electrode 12 including a part of the data line 3.

レジストパターン３２ａ、３２ｂをこのように形成するのは、図１０（Ａ）、（Ｂ）を参照して説明すると、例えば、ソース電極１１の端面１１ａと一方のオーミックコンタクト層１３の端面１３ａとの間隔がこれらの端面１１ａ、１３ａの位置関係を所望の関係に保つためのマージンであり、加工精度にもよるが、一般的に、１〜４μｍ必要であるからである。 The resist patterns 32a and 32b are formed as described above with reference to FIGS. 10A and 10B. For example, the resist patterns 32a and 32b are formed between the end surface 11a of the source electrode 11 and the end surface 13a of one ohmic contact layer 13. This is because the interval is a margin for keeping the positional relationship between the end faces 11a and 13a in a desired relationship, and generally 1 to 4 μm is required although it depends on the processing accuracy.

次に、レジストパターン３２ａ、３２ｂをマスクとして、第１のオーミックコンタクト層形成用層３１をエッチングすると、図１２（Ａ）、（Ｂ）に示すように、レジストパターン２１下に第２のオーミックコンタクト層形成用層３１ａ、３１ｂが形成される。この場合、第１のオーミックコンタクト層形成用層３１はｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウムを用いると、加工の制御性を良好とすることができる。 Next, when the first ohmic contact layer forming layer 31 is etched using the resist patterns 32a and 32b as masks, a second ohmic contact is formed under the resist pattern 21 as shown in FIGS. Layer forming layers 31a and 31b are formed. In this case, since the first ohmic contact layer forming layer 31 is formed of n-type zinc oxide, when the sodium hydroxide is used as an etching solution, the process controllability can be improved.

次に、レジストパターン３２ａ、３２ｂをレジスト剥離液を用いて剥離する。この場合、第２のオーミックコンタクト層形成用層３１ａ、３１ｂの表面が露出される。したがって、この場合のレジスト剥離液としては、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いる。 Next, the resist patterns 32a and 32b are stripped using a resist stripping solution. In this case, the surfaces of the second ohmic contact layer forming layers 31a and 31b are exposed. Accordingly, as the resist stripping solution in this case, a resist that does not exhibit acidity or alkalinity (no electrolyte), for example, a single organic solvent (for example, dimethyl sulfoxide (DMSO)) is used.

次に、図１３（Ａ）、（Ｂ）に示すように、第２のオーミックコンタクト層形成用層３１ａ、３１ｂおよびデータライン３を含むガラス基板１の上面に、プラズマＣＶＤ法により、真性酸化亜鉛からなる半導体薄膜形成用膜１５ａおよび窒化シリコンからなる保護膜形成用膜１６ａを連続して成膜する。次に、保護膜形成用膜１６ａの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン３３を形成する。 Next, as shown in FIGS. 13A and 13B, intrinsic zinc oxide is formed on the upper surface of the glass substrate 1 including the second ohmic contact layer forming layers 31a and 31b and the data line 3 by plasma CVD. A semiconductor thin film forming film 15a made of the above and a protective film forming film 16a made of silicon nitride are successively formed. Next, a resist pattern 33 for forming a device area is formed by a photolithography method at a predetermined position on the upper surface of the protective film forming film 16a.

次に、レジストパターン３３をマスクとして、保護膜形成用膜１６ａをエッチングすると、図１４（Ａ）、（Ｂ）に示すように、レジストパターン３３下に保護膜１６が形成される。この場合、レジストパターン３３下以外の領域における半導体薄膜形成用膜１５ａの表面が露出される。したがって、窒化シリコンからなる保護膜１６を形成するためのエッチング方法としては、六フッ化イオウ（ＳＦ₆）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。 Next, when the protective film forming film 16a is etched using the resist pattern 33 as a mask, the protective film 16 is formed under the resist pattern 33 as shown in FIGS. In this case, the surface of the semiconductor thin film forming film 15a in the region other than under the resist pattern 33 is exposed. Therefore, as an etching method for forming the protective film 16 made of silicon nitride, reactive plasma etching (dry etching) using sulfur hexafluoride (SF ₆ ) is preferable.

次に、レジストパターン３３をレジスト剥離液を用いて剥離する。この場合、保護膜１６下以外の領域における半導体薄膜形成用膜１５ａの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、保護膜１６下の半導体薄膜形成用膜１５ａは保護膜１６によって保護されている。なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いてもよい。 Next, the resist pattern 33 is stripped using a resist stripping solution. In this case, the surface of the semiconductor thin film forming film 15a in the region other than the region under the protective film 16 is exposed to the resist stripping solution. However, since the exposed portion is outside the device area, there is no problem. That is, the semiconductor thin film forming film 15 a under the protective film 16 is protected by the protective film 16. In this case, a resist stripping solution that does not exhibit acidity or alkalinity (no electrolyte), for example, a single organic solvent (for example, dimethyl sulfoxide (DMSO)) may be used.

次に、保護膜１６をマスクとして、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂを連続してエッチングすると、図１５（Ａ）、（Ｂ）に示すように、保護膜１６下に半導体薄膜１５が形成され、半導体薄膜１５下の両側にオーミックコンタクト層１３、１４が形成される。 Next, when the semiconductor thin film forming film 15a and the second ohmic contact layer forming layers 31a and 31b are continuously etched using the protective film 16 as a mask, as shown in FIGS. A semiconductor thin film 15 is formed under the protective film 16, and ohmic contact layers 13 and 14 are formed on both sides under the semiconductor thin film 15.

この場合、半導体薄膜形成用膜１５ａおよび第２のオーミックコンタクト層形成用層３１ａ、３１ｂは真性酸化亜鉛およびｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、２つのオーミックコンタクト層１３、１４間の間隔がチャネル長Ｌとなり、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなる。以下、上記第１実施形態の場合と同様の工程を経ると、図１０（Ａ）、（Ｂ）に示す液晶表示装置が得られる。 In this case, since the semiconductor thin film forming film 15a and the second ohmic contact layer forming layers 31a and 31b are formed of intrinsic zinc oxide and n-type zinc oxide, when the sodium hydroxide aqueous solution is used as an etching solution, Processing controllability can be improved. Here, the distance between the two ohmic contact layers 13 and 14 becomes the channel length L, and the dimension in the direction orthogonal to the channel length L of the ohmic contact layers 13 and 14 becomes the channel width W. Thereafter, through the same steps as in the first embodiment, the liquid crystal display device shown in FIGS. 10A and 10B is obtained.

（第３実施形態）
図１６（Ａ）はこの発明の第３実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図１６（Ｂ）は図１６（Ａ）のXVI_B −XVI_B 線に沿う断面図を示す。この液晶表示装置において、図２（Ａ）、（Ｂ）に示す液晶表示装置と異なる点は、上層絶縁膜１６を設けずに、絶縁膜１７の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極１８、該ゲート電極１８に接続された走査ライン２および補助容量電極６を設けた点である。 (Third embodiment)
FIG. 16A shows a transmission plan view of the main part of a liquid crystal display device having a thin film transistor as a third embodiment of the present invention, and FIG. 16B shows the XVI _B -XVI _B line of FIG. FIG. In this liquid crystal display device, the difference from the liquid crystal display device shown in FIGS. 2A and 2B is that the upper insulating film 16 is not provided, and aluminum, chromium, etc. are formed at predetermined positions on the upper surface of the insulating film 17. The gate electrode 18 made of a light-shielding metal, the scanning line 2 connected to the gate electrode 18, and the auxiliary capacitance electrode 6 are provided.

この場合、補助容量電極６は、データライン３の一部と重ね合わされた部分を含む第１の補助容量電極部６ｄと、走査ライン２の近傍に走査ライン２と平行に配置された第２の補助容量電極部６ｅと、画素電極４の所定の縁部に沿って配置された第３の補助容量電極部６ｆとからなっている。 In this case, the auxiliary capacitance electrode 6 includes a first auxiliary capacitance electrode portion 6 d including a portion overlapped with a part of the data line 3, and a second auxiliary electrode disposed in parallel with the scanning line 2 in the vicinity of the scanning line 2. The auxiliary capacitance electrode portion 6e and a third auxiliary capacitance electrode portion 6f arranged along a predetermined edge of the pixel electrode 4 are formed.

この液晶表示装置の薄膜トランジスタ５の部分の製造方法では、絶縁膜１７の上面の各所定の箇所にアルミニウム、クロムなどの遮光性金属からなるゲート電極１８、該ゲート電極１８に接続された走査ライン２および補助容量電極６を同時に形成することができるので、図２（Ａ）、（Ｂ）に示す場合と比較して、上層絶縁膜を成膜する工程、補助容量電極形成用膜を成膜する工程、補助容量電極形成用のレジストパターンを形成する工程、レジストパターンをマスクとして補助容量電極形成用膜をエッチングして補助容量電極を形成する工程、レジストパターンを剥離する工程を省略することができ、工程数を低減することができる。 In this method of manufacturing the thin film transistor 5 portion of the liquid crystal display device, a gate electrode 18 made of a light-shielding metal such as aluminum or chromium is formed at each predetermined location on the upper surface of the insulating film 17, and the scanning line 2 connected to the gate electrode 18. And the auxiliary capacitance electrode 6 can be formed at the same time. Compared with the case shown in FIGS. 2A and 2B, the step of forming the upper insulating film and the auxiliary capacitance electrode forming film are formed. The step of forming the resist pattern for forming the auxiliary capacitor electrode, the step of forming the auxiliary capacitor electrode by etching the auxiliary capacitor electrode forming film using the resist pattern as a mask, and the step of removing the resist pattern can be omitted. The number of steps can be reduced.

（その他の実施形態）
半導体薄膜形成用膜１５ａおよびオーミックコンタクト層形成用層３１の成膜は、プラズマＣＶＤ法に限らず、スパッタ法、蒸着法、キャスト法、メッキ法などであってもよい。また、オーミックコンタクト層１３、１４は、ｎ型酸化亜鉛に限らず、ｐ型酸化亜鉛であってもよく、また酸素欠損を生じさせて導電率を変化させた酸化亜鉛であってもよい。 (Other embodiments)
The film formation of the semiconductor thin film forming film 15a and the ohmic contact layer forming layer 31 is not limited to the plasma CVD method, and may be a sputtering method, a vapor deposition method, a casting method, a plating method, or the like. Further, the ohmic contact layers 13 and 14 are not limited to n-type zinc oxide, but may be p-type zinc oxide, or may be zinc oxide in which conductivity is changed by causing oxygen deficiency.

また、ガラス基板１とソース電極１１およびドレイン電極１２との間に下地絶縁膜を設けるようにしてもよい。例えば、下地絶縁膜をイオンバリア性材料によって形成した場合には、ガラス基板１からの不純物拡散を抑制することができ、またガラス基板１と酸化亜鉛膜との反応を抑制することができる。下地絶縁膜の材質として、格子定数や結晶構造が酸化亜鉛に近いものを選択した場合には、酸化亜鉛膜の結晶性を向上させることができる。 Further, a base insulating film may be provided between the glass substrate 1 and the source electrode 11 and the drain electrode 12. For example, when the base insulating film is formed of an ion barrier material, impurity diffusion from the glass substrate 1 can be suppressed, and reaction between the glass substrate 1 and the zinc oxide film can be suppressed. When a material having a lattice constant or crystal structure close to that of zinc oxide is selected as the material for the base insulating film, the crystallinity of the zinc oxide film can be improved.

この発明の第１実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図。1 is a transmission plan view of a main part of a liquid crystal display device including a thin film transistor as a first embodiment of the present invention. （Ａ）は図１の一部の拡大透過平面図、（Ｂ）はそのII_B −II_B 線に沿う断面図。(A) is a partial enlarged plan view of FIG. 1, (B) is a cross-sectional view taken along the line II _B -II _B. （Ａ）は図２に示す薄膜トランジスタの部分の製造に際し、当初の工程の透過平面図、（Ｂ）はそのIII_B −III_B 線に沿う断面図。FIG. 3A is a transmission plan view of an initial process in manufacturing the thin film transistor portion shown in FIG. 2, and FIG. 3B is a cross-sectional view taken along the line III _B -III _B. （Ａ）は図３に続く工程の透過平面図、（Ｂ）はそのIV_B −IV_B 線に沿う断面図。(A) is transparent plan view of a step subsequent to FIG. 3, (B) is a sectional view taken along the IV _B -IV _B line. （Ａ）は図４に続く工程の透過平面図、（Ｂ）はそのＶ_B −Ｖ_B 線に沿う断面図。(A) is transparent plan view of a step subsequent to FIG. 4, (B) is a sectional view along its V _B -V _B line. （Ａ）は図５に続く工程の透過平面図、（Ｂ）はそのVI_B −VI_B 線に沿う断面図。(A) is the permeation | transmission top view of the process following FIG. 5, (B) is sectional drawing which follows the VI _B- VI _B line. （Ａ）は図６に続く工程の透過平面図、（Ｂ）はそのVII_B −VII_B 線に沿う断面図。(A) is a permeation | transmission top view of the process following FIG. 6, (B) is sectional drawing which follows the VII _B- VII _B line. （Ａ）は図７に続く工程の透過平面図、（Ｂ）はそのVIII_B −VIII_B 線に沿う断面図。(A) is transparent plan view of a step subsequent to FIG. 7, (B) is a sectional view along its VIII _B -VIII _B line. （Ａ）は図８に続く工程の透過平面図、（Ｂ）はそのIX_B −IX_B 線に沿う断面図。FIG. 9A is a transparent plan view of the process following FIG. 8, and FIG. 9B is a cross-sectional view taken along the line IX _B -IX _B. （Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図、（Ｂ）はそのＸ_B −Ｘ_B 線に沿う断面図。(A) is transparent plan view of a main part of a liquid crystal display device having a thin film transistor according to a second embodiment of the present invention, (B) is a sectional view along its X _B -X _B line. （Ａ）は図１０に示す薄膜トランジスタの部分の製造に際し、当初の工程の透過平面図、（Ｂ）はそのXI_B −XI_B 線に沿う断面図。FIG. 11A is a transmission plan view of an initial step in manufacturing the thin film transistor portion shown in FIG. 10, and FIG. 11B is a cross-sectional view taken along line XI _B -XI _B. （Ａ）は図１１に続く工程の透過平面図、（Ｂ）はそのXII_B −XII_B 線に沿う断面図。(A) is a transmission plan view of the process following FIG. 11, (B) is a cross-sectional view along the XII _B -XII _B line. （Ａ）は図１２に続く工程の透過平面図、（Ｂ）はそのXIII_B −XIII_B 線に沿う断面図。(A) is a transmission plan view of the process following FIG. 12, (B) is a cross-sectional view along the XIII _B -XIII _B line. （Ａ）は図１３に続く工程の透過平面図、（Ｂ）はそのXIV_B −XIV_B 線に沿う断面図。(A) is a transmission plan view of the process following FIG. 13, and (B) is a cross-sectional view taken along the XIV _B -XIV _B line. （Ａ）は図１４に続く工程の透過平面図、（Ｂ）はそのXV_B −XV_B 線に沿う断面図。FIG. 15A is a transmission plan view of the process following FIG. 14, and FIG. 15B is a cross-sectional view taken along line XV _B -XV _B. （Ａ）はこの発明の第３実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図、（Ｂ）はそのXVI_B −XVI_B 線に沿う断面図。(A) the third transparent plan view of a main part of a liquid crystal display device having a thin film transistor according to a embodiment, (B) is a sectional view taken along the XVI _{_B} -XVI _B line of the present invention.

Explanation of symbols

１ガラス基板
２走査ライン
３データライン
４画素電極
５薄膜トランジスタ
６補助容量電極
１１ソース電極
１２ドレイン電極
１３、１４オーミックコンタクト層
１５半導体薄膜
１６保護膜
１７絶縁膜
１８ゲート電極
１９上層絶縁膜
２０オーバーコート膜
２１コンタクトホール DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Scan line 3 Data line 4 Pixel electrode 5 Thin film transistor 6 Auxiliary capacity electrode 11 Source electrode 12 Drain electrode 13, 14 Ohmic contact layer 15 Semiconductor thin film 16 Protective film 17 Insulating film 18 Gate electrode 19 Upper insulating film 20 Overcoat film 21 Contact hole

Claims

Forming an ohmic contact layer forming layer patterned on the source / drain electrode in a planar shape corresponding to the source / drain electrode;
Forming a semiconductor thin film forming film containing zinc oxide so as to cover the ohmic contact layer forming layer, and then forming a protective film forming film made of an insulating material on the semiconductor thin film forming film; When,
Forming a protective film by patterning the protective film-forming film into a predetermined planar shape by reactive plasma etching using sulfur hexafluoride as a reaction gas;
Forming a semiconductor thin film and an ohmic contact layer by patterning the semiconductor thin film forming film and the ohmic contact layer forming layer using sodium hydroxide as an etchant and using the protective film as a mask; and ,
Forming a gate insulating film made of an insulating material on the protective film, and forming a gate electrode on the gate insulating film;
A method for producing a thin film transistor, comprising:

In the invention of claim 1,
The method of manufacturing a thin film transistor, wherein the gate insulating film is formed to cover an end face of the ohmic contact layer exposed from the protective film.

In the invention of claim 2,
A method of manufacturing a thin film transistor, wherein the gate electrode is formed in a state where an end face of the ohmic contact layer exposed from the protective film is covered with the gate insulating film.

In the invention according to any one of claims 1 to 3,
The method of manufacturing a thin film transistor, wherein the gate insulating film is formed so as to cover an end face of the semiconductor thin film exposed from the protective film.

In the invention of claim 4,
A method of manufacturing a thin film transistor, wherein the gate electrode is formed in a state where an end face of the semiconductor thin film exposed from the protective film is covered with the gate insulating film.

In the invention according to any one of claims 1 to 5,
A method of manufacturing a thin film transistor, comprising: patterning the semiconductor thin film forming film and the ohmic contact layer forming layer after removing a patterned resist on the protective film forming film.

In the invention of claim 6,
A method of manufacturing a thin film transistor, wherein the protective film is formed by patterning the protective film forming film using a resist patterned on the protective film forming film as a mask.

The invention according to any one of claims 1 to 7,
The method for producing a thin film transistor, wherein the ohmic contact layer forming layer is made of n-type zinc oxide.

In the invention according to any one of claims 1 to 8,
After forming an insulating film covering the gate electrode, contact holes are formed in the insulating film and the gate insulating film so as to avoid a formation region of the ohmic contact layer and to expose a part of the source / drain electrodes. A method for manufacturing a thin film transistor, comprising: forming a thin film transistor.

In the invention according to any one of claims 1 to 9,
The method for producing a thin film transistor, wherein the source / drain electrodes are made of a light-shielding metal.

In the invention according to any one of claims 1 to 10,
A method of manufacturing a thin film transistor, comprising: patterning the semiconductor thin film forming film using the protective film as a mask so that a planar shape of the semiconductor thin film is equal to a planar shape of the protective film.

In the invention according to any one of claims 1 to 10,
The method for manufacturing a thin film transistor, wherein the protective film and the gate insulating film are made of silicon nitride.