JP4458033B2 - Multilayer electronic circuit structure and manufacturing method thereof - Google Patents
Multilayer electronic circuit structure and manufacturing method thereof Download PDFInfo
- Publication number
- JP4458033B2 JP4458033B2 JP2005354401A JP2005354401A JP4458033B2 JP 4458033 B2 JP4458033 B2 JP 4458033B2 JP 2005354401 A JP2005354401 A JP 2005354401A JP 2005354401 A JP2005354401 A JP 2005354401A JP 4458033 B2 JP4458033 B2 JP 4458033B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit board
- passive element
- sheet
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 88
- 239000003990 capacitor Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 35
- 238000003475 lamination Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 19
- 239000004020 conductor Substances 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000011195 cermet Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Combinations Of Printed Boards (AREA)
- Filters And Equalizers (AREA)
Description
本発明は、携帯電話等の携帯用電子機器に主として使用される回路基板間をコネクタにより接続した積層型電子回路構造体、特にフィルタ回路を一体化した積層型電子回路構造体およびその製造方法に関する。 The present invention relates to a multilayer electronic circuit structure in which circuit boards mainly used in portable electronic devices such as mobile phones are connected by connectors, and more particularly to a multilayer electronic circuit structure in which filter circuits are integrated and a method for manufacturing the same. .
多くの電子機器において、プリント基板等の種々の回路基板上に電子部品を表面実装することが行われており、電子部品の電源ライン等から生じる高周波ノイズを低減するため、電子部品の所定の端子ピンにコンデンサ素子やインダクタ、抵抗等の受動素子で構成するフィルタ回路が設置されている。 In many electronic devices, electronic components are surface-mounted on various circuit boards such as printed circuit boards. In order to reduce high-frequency noise generated from power lines of electronic components, predetermined terminals of electronic components are used. A filter circuit composed of passive elements such as a capacitor element, an inductor, and a resistor is installed on the pin.
従来、電子部品が実装された回路基板と同一平面上に、チップコンデンサ素子の一方の電極端子を端子ピンに接続し、他方の電極端子を接地する回路構成が行われている。しかし、このような構成では、電子部品の周囲にさらにチップコンデンサ素子を実装するための領域が必要であるため、回路基板の実装密度を向上させることができない。したがって、電子部品のノイズ防止用のフィルタ回路を回路基板にできるだけ小さな実装面積で実装することが検討されている。 2. Description of the Related Art Conventionally, a circuit configuration in which one electrode terminal of a chip capacitor element is connected to a terminal pin and the other electrode terminal is grounded on the same plane as a circuit board on which electronic components are mounted. However, in such a configuration, a region for mounting a chip capacitor element is required around the electronic component, and thus the mounting density of the circuit board cannot be improved. Therefore, mounting a filter circuit for preventing noise of electronic components on a circuit board with a mounting area as small as possible has been studied.
例えば、図10は、従来のノイズフィルタをコネクタに収納し、一体化した例を示す図である。この従来の例では、コネクタ70のハウジング71にプラグが挿入されるプラグ挿入室72と、その後方部に収納室73を設け、コンデンサ素子アレイ等で構成するフィルタ80を収納室73内に収納し、一体化した構成が示されている。ハウジング71には、端子ピン74の延在部が収納室73に突出した端子74aと、プリント配線に接続する端子75の一端75aとが収納室73内で対向して配置され、さらに短辺方向の両側にグランド電極76が設けられている。
For example, FIG. 10 is a diagram illustrating an example in which a conventional noise filter is housed in a connector and integrated. In this conventional example, a
フィルタ80は、入力側外部電極82、出力側外部電極84およびグランド電極86が設けられ、内部にはコンデンサ素子(図示せず)が端子ピン74に対応する個数形成されている。このフィルタ80が、上下面を端子ピン74の端子74aと端子75の一端75aで挟まれ、かつ、両側面をグランド電極76で挟まれた状態で収納室73に収納されている。
The
このような構成により、ノイズ防止のためのフィルタ回路をコネクタに一体化して、回路基板上での実装面積を低減している(例えば、特許文献1参照)。 With such a configuration, a filter circuit for preventing noise is integrated with the connector to reduce the mounting area on the circuit board (see, for example, Patent Document 1).
また、複数の端子ピンとこの端子ピンを取り囲むように位置し、かつ接地電位に接続される金属製シェルとを備えた雄型コネクタと、上記シェルの凹部内に上記端子ピンを貫通させて装着可能なシート型ノイズフィルタとからなる構成が開示されている。シート型ノイズフィルタは、弾性変形可能な薄い絶縁シート上にノイズ除去用回路が設けられているものであって、端子ピンが貫通する複数の孔が設けてあるとともに、上記シェルの凹部に装着された状態でシェルの内面に弾性的に当接する複数の突片が外周縁部より突出した形状からなる(例えば、特許文献2参照)。 In addition, a male connector having a plurality of terminal pins and a metal shell positioned so as to surround the terminal pins and connected to the ground potential, and the terminal pins can be inserted through the recesses of the shell. A configuration including a simple sheet type noise filter is disclosed. The sheet type noise filter is provided with a noise removing circuit on a thin insulating sheet that can be elastically deformed. The sheet type noise filter has a plurality of holes through which terminal pins pass, and is mounted in a recess of the shell. In this state, a plurality of projecting pieces that elastically contact the inner surface of the shell protrude from the outer peripheral edge (see, for example, Patent Document 2).
また、複数の端子ピンを有するコネクタにおいて、その端子ピンに取り囲まれた領域にシート型のノイズ吸収素子を配置して回路基板に接続する構造が開示されている。シート型ノイズフィルタは弾性変形可能な薄い絶縁シート上にノイズ除去用回路が設けられているものであり、これを回路基板にコネクタとともに接続することで、ノイズ除去機能を持たせるものである(例えば、特許文献3参照)。この構成により、ノイズフィルタ回路を形成した絶縁シートがコネクタと回路基板との間に配置されるので、回路基板の実装面積を低減できる。
しかしながら、上記第1の例では、コンデンサ素子アレイからなるフィルタは、回路基板面に対して垂直方向に配置される構成であるため、低背化が非常に困難であり、薄型化が特に要求される携帯電話等の携帯型電子機器には使用し難い。 However, in the first example, since the filter composed of the capacitor element array is arranged in the direction perpendicular to the circuit board surface, it is very difficult to reduce the height, and thinning is particularly required. It is difficult to use for portable electronic devices such as mobile phones.
また、第2の例においては、シート型ノイズフィルタを端子ピンに挿入し、雌型のコネクタを端子ピンに挿入して使用すればよいので実装構成が簡単である。しかし、端子ピンに挿入するときにコンデンサ素子等の素子が損傷される可能性がある。これを防止するためには、挿入時に加わる荷重によっても変形し難いように充分な厚みのシートを用いる必要がある。また、この構成のコネクタは表面実装型ではなく、第1の例の場合と同様に低背化は困難である。 In the second example, since the sheet type noise filter is inserted into the terminal pin and the female connector is inserted into the terminal pin, the mounting configuration is simple. However, an element such as a capacitor element may be damaged when inserted into the terminal pin. In order to prevent this, it is necessary to use a sheet having a sufficient thickness so that it is not easily deformed by a load applied during insertion. Further, the connector having this configuration is not a surface mount type, and it is difficult to reduce the height as in the case of the first example.
さらに、第3の例においては、シート型ノイズフィルタをコネクタの直下に配置してコネクタに対する薄型のノイズフィルタを構成するものである。しかし、コンデンサ素子単体をコネクタと回路基板との間に電気的に挿入して構成するのみであり、回路構成で要求される周波数フィルタを形成することは困難である。 Further, in the third example, a sheet-type noise filter is disposed directly under the connector to constitute a thin noise filter for the connector. However, the capacitor element is simply inserted between the connector and the circuit board, and it is difficult to form a frequency filter required for the circuit configuration.
さらに、シート型のノイズフィルタを構成するために、あらかじめコンデンサ素子と抵抗等の素子を同一面上に形成して回路を形成すると、シート状のノイズフィルタの作製プロセスが複雑となり、歩留まりの低下によるコストアップを生じやすい。 Furthermore, if a circuit is formed by previously forming a capacitor element and a resistor on the same surface in order to form a sheet-type noise filter, the manufacturing process of the sheet-like noise filter becomes complicated, resulting in a decrease in yield. Cost is likely to increase.
本発明は上記課題を解決するものであり、それぞれの機能を有する受動部品を別々のシート状基板に形成し、かつ雄型コネクタおよび雌型コネクタとそれぞれの回路基板との隙間領域にそれぞれシート状基板を配置して電極端子間を接続し、コネクタ同士を嵌合することで所定のフィルタ回路を構成し、低背化と高密度実装が可能な積層型電子回路構造体およびその製造方法を提供することを目的とする。 The present invention solves the above-described problems, and forms passive components having respective functions on separate sheet-like substrates, and forms a sheet in gap regions between the male connector and the female connector and the respective circuit boards. Providing a laminated electronic circuit structure capable of low profile and high-density mounting by arranging a substrate, connecting electrode terminals, fitting a connector together to form a predetermined filter circuit, and a method for manufacturing the same The purpose is to do.
上記目的を達成するために、本発明の積層型電子回路構造体は、第1の回路基板の接続端子に第1の端子が接続された雄型コネクタと、第2の回路基板の接続端子に第2の端子が接続された雌型コネクタとが嵌合されてなる積層構成である。そして、雄型コネクタの両側に配置された第1の端子と第1の回路基板とにより囲まれた領域部に、複数の第1の受動素子が形成された第1のシート状基板が配置され、第1の受動素子の電極端子と第1の回路基板の接続端子とが接続され、さらに第1の受動素子の電極端子の一方と第1の端子とが接続端子の間を接続する配線により電気的に接続されている。また、雌型コネクタの両側に配置された第2の端子と第2の回路基板とにより囲まれた領域部に、複数の第2の受動素子が形成された第2のシート状基板が配置され、第2の受動素子の電極端子と第2の回路基板の接続端子とが接続され、さらに第2の受動素子の電極端子の一方と第2の端子とが接続端子の間を接続する配線により電気的に接続されている。そして、雄型コネクタと雌型コネクタとを嵌合することにより、第1のシート状基板の第1の受動素子と第2のシート状基板の第2の受動素子とでフィルタ回路を構成している。 In order to achieve the above object, a stacked electronic circuit structure according to the present invention includes a male connector in which a first terminal is connected to a connection terminal of a first circuit board, and a connection terminal of a second circuit board. This is a laminated configuration in which a female connector to which a second terminal is connected is fitted. And the 1st sheet-like board | substrate with which the several 1st passive element was formed is arrange | positioned in the area | region part surrounded by the 1st terminal and 1st circuit board which are arrange | positioned at both sides of a male connector. The electrode terminal of the first passive element and the connection terminal of the first circuit board are connected, and one of the electrode terminals of the first passive element and the first terminal are connected by a wiring connecting between the connection terminals. Electrically connected. A second sheet-like substrate on which a plurality of second passive elements are formed is arranged in a region surrounded by the second terminals and the second circuit board arranged on both sides of the female connector. The electrode terminal of the second passive element and the connection terminal of the second circuit board are connected, and one of the electrode terminals of the second passive element and the second terminal are connected by a wiring connecting between the connection terminals. Electrically connected. A filter circuit is configured by the first passive element of the first sheet-like substrate and the second passive element of the second sheet-like substrate by fitting the male connector and the female connector. Yes.
このような構成とすることにより、第1の受動素子および第2の受動素子が、それぞれ雄型コネクタおよび雌型コネクタに対して立体的に配置されるにもかかわらず、積層した電子回路構造体の厚みは第1の受動素子および第2の受動素子を設けない場合と同一とすることができる。この結果、第1の回路基板あるいは第2の回路基板における実装面積を低減することができ、小型で、薄型でありながらさらに高機能の積層型電子回路構造体を実現できる。なお、第1の受動素子および第2の受動素子は、それぞれ薄膜形成技術を用いて作製することが望ましい。 With such a configuration, the first and second passive elements are stacked in spite of being three-dimensionally arranged with respect to the male connector and the female connector, respectively. The thickness of can be the same as that in the case where the first passive element and the second passive element are not provided. As a result, it is possible to reduce the mounting area on the first circuit board or the second circuit board, and it is possible to realize a stacked electronic circuit structure having a higher function while being small and thin. Note that the first passive element and the second passive element are each preferably manufactured using a thin film formation technique.
また、上記構成において、第1のシート状基板は雄型コネクタの第1の回路基板に対向する面上に固定され、第2のシート状基板は雌型コネクタの第2の回路基板に対向する面上に固定されていてもよい。このような構成とすることにより、第1の回路基板および第2の回路基板に対して、一括して位置合せし、接続を行うことができる。また、回路基板上へ他の電子部品の実装と同時に一括して実装することもでき、実装プロセスを簡略化することもできる。 In the above configuration, the first sheet-like board is fixed on the surface of the male connector facing the first circuit board, and the second sheet-like board faces the second circuit board of the female connector. It may be fixed on the surface. With such a configuration, the first circuit board and the second circuit board can be collectively aligned and connected. In addition, it can be mounted on the circuit board at the same time as mounting of other electronic components, and the mounting process can be simplified.
また、上記構成において、雄型コネクタの第1の回路基板に対向する面および雌型コネクタの第2の回路基板に対向する面には、第1のシート状基板および第2のシート状基板をそれぞれ収納するための凹部が設けられていてもよい。このような構成とすることにより、第1のシート状基板および第2のシート状基板をそれぞれ雄型コネクタおよび雌型コネクタに配置しても、低背化が可能である。 In the above configuration, the first sheet-like substrate and the second sheet-like substrate are provided on the surface of the male connector that faces the first circuit board and the surface of the female connector that faces the second circuit board. A recess for storing each of them may be provided. With such a configuration, even if the first sheet-like substrate and the second sheet-like substrate are arranged on the male connector and the female connector, respectively, the height can be reduced.
また、上記構成において、第1の受動素子が抵抗素子またはコンデンサ素子からなり、第2の受動素子がコンデンサ素子または抵抗素子からなり、フィルタ回路がCRフィルタであってもよい。あるいは、第1の受動素子がインダクタンス素子であり、第2の受動素子がコンデンサ素子からなり、フィルタ回路がLCフィルタであってもよい。さらには、第1の受動素子が抵抗素子とインダクタンス素子とからなり、第2の受動素子がコンデンサ素子からなり、フィルタ回路がCRフィルタとLCフィルタとからなる構成でもよい。 In the above configuration, the first passive element may be a resistor element or a capacitor element, the second passive element may be a capacitor element or a resistor element, and the filter circuit may be a CR filter. Alternatively, the first passive element may be an inductance element, the second passive element may be a capacitor element, and the filter circuit may be an LC filter. Furthermore, the first passive element may be composed of a resistance element and an inductance element, the second passive element may be composed of a capacitor element, and the filter circuit may be composed of a CR filter and an LC filter.
また、上記構成において、あらかじめ設定した第1の端子と第2の端子については、第1の受動素子の電極端子と接続する接続端子間を配線により接続し、第2の受動素子の電極端子の一方と第2の端子とを電気的に接続する接続端子間の配線を開放状態としてもよい。あるいは、あらかじめ設定した第1の端子と第2の端子については、第1の受動素子の電極端子と接続する接続端子間を配線により接続してもよい。 In the above configuration, for the first terminal and the second terminal set in advance, the connection terminals connected to the electrode terminals of the first passive element are connected by wiring, and the electrode terminals of the second passive element are connected. The wiring between the connection terminals that electrically connect the one and the second terminal may be opened. Or about the 1st terminal and 2nd terminal which were preset, you may connect between the connection terminals connected with the electrode terminal of a 1st passive element by wiring.
このような構成とすることにより、第1の回路基板および第2の回路基板の配線のパターン構成により、コネクタの端子にフィルタ回路を接続しない構成や第2の受動素子のみからなるフィルタ回路とする構成を容易に実現できる。 By adopting such a configuration, a configuration in which the filter circuit is not connected to the terminal of the connector or a filter circuit including only the second passive element is formed by the wiring pattern configuration of the first circuit board and the second circuit board. The configuration can be easily realized.
また、本発明の積層型電子回路構造体の製造方法は、雄型コネクタの両側に配置された第1の端子で囲まれた領域より少なくとも小さな形状で、第1の端子に対応する位置に第1の受動素子を設けた第1のシート状基板を形成する工程と、雄型コネクタの第1の端子および第1のシート状基板の第1の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第1の回路基板を形成する工程と、雌型コネクタの両側に配置された第2の端子で囲まれた領域より少なくとも小さな形状で、第2の端子に対応する位置に第2の受動素子を設けた第2のシート状基板を形成する工程と、雌型コネクタの第2の端子および第2のシート状基板の第2の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第2の回路基板を形成する工程と、第1の回路基板の接続端子と、第1の受動素子の電極端子および雄型コネクタの第1の端子とを、それぞれ位置合せして接続する工程と、第2の回路基板の接続端子と、第2の受動素子の電極端子および雌型コネクタの第2の端子とを、それぞれ位置合せして接続する工程と、雄型コネクタと雌型コネクタとを嵌合することにより、第1の受動素子と第2の受動素子とでフィルタ回路を構成する工程とを備えた方法からなる。 Also, the method for manufacturing a multilayer electronic circuit structure according to the present invention has a shape that is at least smaller than the area surrounded by the first terminals disposed on both sides of the male connector, and is located at a position corresponding to the first terminal. A step of forming a first sheet-like substrate provided with one passive element, and connection to positions corresponding to the first terminal of the male connector and the electrode terminal of the first passive element of the first sheet-like substrate, respectively Forming a first circuit board having a terminal, and a second shape at a position corresponding to the second terminal at least smaller than a region surrounded by the second terminals disposed on both sides of the female connector; A step of forming a second sheet-like substrate provided with passive elements, and connection terminals at positions corresponding to the second terminals of the female connector and the electrode terminals of the second passive elements of the second sheet-like substrate, respectively. A process for forming a second circuit board having A connection terminal of the first circuit board, an electrode terminal of the first passive element, and a first terminal of the male connector, respectively, and a connection terminal of the second circuit board And a step of aligning and connecting the electrode terminals of the second passive element and the second terminals of the female connector, and fitting the male connector and the female connector to each other. And a step of forming a filter circuit with the passive element and the second passive element.
このような方法とすることにより、第1のシート状基板および第2のシート状基板を積層して構成する積層型電子回路構造体を簡単な製造工程により作製することができる。 By adopting such a method, a laminated electronic circuit structure formed by laminating the first sheet-like substrate and the second sheet-like substrate can be produced by a simple manufacturing process.
また、上記方法において、第1の回路基板の接続端子と、第1の受動素子の電極端子および第1の端子とを接続する工程の前に、雄型コネクタの第1の端子で囲まれた領域部に、第1の端子と第1の受動素子の電極端子とを対応させて第1のシート状基板を固定する工程をさらに設け、第2の回路基板の接続端子と、第2の受動素子の電極端子および第2の端子とを接続する工程の前に、雌型コネクタの第2の端子で囲まれた領域部に、第2の端子と第2の受動素子の電極端子とを対応させて第2のシート状基板を固定する工程をさらに設けてもよい。 Further, in the above method, the step of connecting the connection terminal of the first circuit board, the electrode terminal of the first passive element, and the first terminal is surrounded by the first terminal of the male connector. The region portion is further provided with a step of fixing the first sheet-like substrate in correspondence with the first terminal and the electrode terminal of the first passive element, the connection terminal of the second circuit substrate, and the second passive Before the step of connecting the electrode terminal and the second terminal of the element, the second terminal and the electrode terminal of the second passive element are associated with the region surrounded by the second terminal of the female connector. A step of fixing the second sheet-like substrate may be further provided.
このような方法とすることにより、第1のシート状基板と雄型コネクタおよび第2のシート状基板と雌型コネクタとをあらかじめ固定し、一体化した状態で、第1の回路基板および第2の回路基板へ接続することができるので、接続工程を簡略化できる。 With such a method, the first circuit board and the second connector are fixed in advance and integrated with the first sheet-like board and the male connector and the second sheet-like board and the female connector. Since the circuit board can be connected to the circuit board, the connection process can be simplified.
また、上記方法の第1の回路基板および第2の回路基板を形成する工程において、あらかじめ設定した第1の端子と第2の端子については、第1の受動素子の電極端子と接続する接続端子間を配線により接続し、第2の受動素子の電極端子の一方と第2の端子とを電気的に接続する接続端子間の配線を開放状態とする方法としてもよい。あるいは、第1の回路基板および第2の回路基板を形成する工程において、あらかじめ設定した第1の端子と第2の端子については、第1の受動素子の電極端子と接続する接続端子間を配線により接続する方法としてもよい。 Further, in the step of forming the first circuit board and the second circuit board in the above method, the first terminal and the second terminal that are set in advance are connected to the electrode terminals of the first passive element. It is good also as the method of connecting between by a wiring and making the wiring between the connection terminals which electrically connect one of the electrode terminals of a 2nd passive element, and a 2nd terminal into an open state. Alternatively, in the step of forming the first circuit board and the second circuit board, for the first terminal and the second terminal which are set in advance, the connection terminals connected to the electrode terminals of the first passive element are wired. It is good also as a method of connecting by.
この方法とすることにより、第1の回路基板および第2の回路基板の配線のパターンを変更するのみで、コネクタの端子にフィルタ回路を接続しない構成や第2の受動素子のみからなるフィルタ回路とする構成を容易に実現できる。 By adopting this method, it is possible to change only the wiring pattern of the first circuit board and the second circuit board, and to connect the filter circuit to the connector terminal, or a filter circuit consisting of only the second passive element. It is possible to easily realize the configuration.
本発明の積層型電子回路構造体によれば、フィルタ回路がコネクタと立体的に配置されるにもかかわらず、全体の高さはほとんど変わらないようにすることができるので、小型、薄型化と同時により高機能の積層型電子回路構造体を得ることができるという大きな効果を奏する。またフィルタ回路として機能する受動素子をそれぞれのシート状基板上に個別に形成することにより、様々な組合せに対応したフィルタ回路を構成することができる。このため、シート状基板の製造工程を簡略化できると同時に歩留まりを大幅に改善することもでき、積層型電子回路構造体を安価に作製することができるという大きな効果を奏する。 According to the multilayer electronic circuit structure of the present invention, although the filter circuit is three-dimensionally arranged with the connector, the overall height can be hardly changed, so that the size and thickness can be reduced. At the same time, there is a great effect that a multilayer electronic circuit structure having higher functions can be obtained. Further, by forming passive elements functioning as filter circuits individually on the respective sheet-like substrates, filter circuits corresponding to various combinations can be configured. For this reason, the manufacturing process of the sheet-like substrate can be simplified, and at the same time, the yield can be greatly improved, and a great effect is obtained that the multilayer electronic circuit structure can be manufactured at low cost.
以下、本発明の積層型電子回路構造体について、図面を参照しながら説明する。なお、同一要素については同一符号を付しており、説明を省略する場合がある。 Hereinafter, the laminated electronic circuit structure of the present invention will be described with reference to the drawings. In addition, about the same element, the same code | symbol is attached | subjected and description may be abbreviate | omitted.
(第1の実施の形態)
図1は、本発明の第1の実施の形態にかかる積層型電子回路構造体の構造を説明する図で、(a)は断面図、(b)はコネクタ接続部分のフィルタ回路構成を示す図である。また、図2は、第1の回路基板10、第1のシート状基板15および雄型コネクタ25のそれぞれの構成と、これらを接続した構成を示す断面図である。そして、図3は、第1のシート状基板15を雄型コネクタ25の第1の回路基板10に対向する面上に固定した状態を示す平面図である。図4は、第2の回路基板30、第2のシート状基板35および雌型コネクタ45のそれぞれの構成と、これらを接続した構成を示す断面図である。そして、図5は、第2のシート状基板35を雌型コネクタ45の第2の回路基板30に対向する面上に固定した状態を示す平面図である。
(First embodiment)
1A and 1B are views for explaining the structure of a multilayer electronic circuit structure according to a first embodiment of the present invention. FIG. 1A is a cross-sectional view, and FIG. 1B is a view showing a filter circuit configuration of a connector connecting portion. It is. FIG. 2 is a cross-sectional view showing the configurations of the
以下、図1から図5を用いて、本実施の形態の積層型電子回路構造体について説明する。なお、本実施の形態では、第1の受動素子が抵抗素子からなり、第2の受動素子がコンデンサ素子からなり、フィルタ回路がCRフィルタである場合を例として説明する。以下では、第1の受動素子を抵抗素子、第2の受動素子をコンデンサ素子とよぶ場合もある。 Hereinafter, the stacked electronic circuit structure according to the present embodiment will be described with reference to FIGS. In the present embodiment, a case where the first passive element is a resistance element, the second passive element is a capacitor element, and the filter circuit is a CR filter will be described as an example. Hereinafter, the first passive element may be referred to as a resistance element, and the second passive element may be referred to as a capacitor element.
図1に示すように、本実施の形態の積層型電子回路構造体は、第1の回路基板10の接続端子に第1の端子が接続された雄型コネクタ25と、第2の回路基板30の接続端子に第2の端子が接続された雌型コネクタ45とが嵌合されてなる積層構成である。そして、雄型コネクタ25の両側に配置された第1の端子と第1の回路基板10とにより囲まれた領域部に、複数の第1の受動素子が形成された第1のシート状基板15が配置され、第1の受動素子の電極端子と第1の回路基板10の接続端子とが接続され、さらに第1の受動素子の電極端子の一方と第1の端子とが接続端子の間を接続する配線により電気的に接続されている。また、雌型コネクタ45の両側に配置された第2の端子と第2の回路基板30とにより囲まれた領域部に、複数の第2の受動素子が形成された第2のシート状基板35が配置され、第2の受動素子の電極端子と第2の回路基板30の接続端子とが接続され、さらに第2の受動素子の電極端子の一方と第2の端子とが接続端子の間を接続する配線により電気的に接続されている。そして、雄型コネクタ25と雌型コネクタ45とを嵌合することにより、第1のシート状基板15の第1の受動素子と第2のシート状基板35の第2の受動素子とでCRフィルタ回路を構成している。
As shown in FIG. 1, the stacked electronic circuit structure of the present embodiment includes a
最初に、第1の回路基板10、第1のシート状基板15および雄型コネクタ25を一体化した構成について、図2および図3を用いて説明する。
First, a configuration in which the
図2(a)に示すように、第1の回路基板10は、少なくとも両面配線基板からなる。基材11の一方の面に入力用配線12が形成されている。この入力用配線12は、基材11の両側から中央部に向けて延在され、貫通導体14を介して他方の面に形成された接続端子13c、13dに接続されている。なお、入力用配線12、貫通導体14および接続端子13c、13dは、雄型コネクタ25の第1の端子27の個数分、第1の端子27のピッチに対応して形成されている。また、基材11の他方の面上には、第1の端子27に接続する接続端子13a、13fおよび第1のシート状基板15の電極端子17、22に接続する接続端子13b、13eが形成されている。これらの接続端子13a、13b、13e、13fも、雄型コネクタ25の第1の端子27の個数分形成されている。
As shown in FIG. 2A, the
さらに、本実施の形態の場合には、接続端子13aと接続端子13bとは、配線13gにより電気的に接続されている。同様に、接続端子13eと接続端子13fとは、配線13hにより電気的に接続されている。以上により、第1の回路基板10が形成されているが、図示しない延在領域には半導体素子や受動部品等の種々の電子部品が実装されている。また、基材11中に電子部品を内蔵する場合や多層配線構成とする場合もある。なお、このような構成からなる第1の回路基板10は従来のプロセスにより容易に作製できるので、製造工程については説明を省略する。
Furthermore, in the case of the present embodiment, the
図2(b)に示すように、第1のシート状基板15は、本実施の形態では第1の受動素子である抵抗素子18、21が第1の端子27に対応した個数だけアレイ状に配置されている。すなわち、抵抗素子18は両端部に電極端子17、19が設けられ、抵抗素子21は同様に両端部に電極端子20、22が設けられている。このような構造の第1のシート状基板15は、例えばポリイミド樹脂等の樹脂シートを基材16として、この面上にアルミニウム(Al)あるいは銅(Cu)を蒸着やめっきにより形成し、ニクロム、窒化タンタルあるいはサーメット材料等の公知の抵抗膜を蒸着やスパッタリングにより形成し、図3に示すようにパターン形成を行うことで作製することができる。
As shown in FIG. 2 (b), the first sheet-
なお、抵抗素子18、21を外部環境から保護するために、電極端子17、19、20、22を除いて絶縁保護層(図示せず)を形成してもよい。絶縁保護層を形成することで、耐環境性に優れた第1のシート状基板15とすることができる。絶縁保護層としては、紫外線硬化型樹脂が印刷プロセスで形成しやすく、かつ耐湿性に優れているので好適であるが、特にこのような材料に限定されるものではなく、例えば、スパッタリング等で無機材料からなる絶縁膜を形成してもよい。さらに、電極端子17、19、20、22は、例えば銅(Cu)膜を5μm〜20μm形成した上に金(Au)膜を約0.2μm程度形成すれば、第1の回路基板10上に設けられた接続端子13b、13c、13d、13eとのはんだ付け性を良好にできるので望ましい。
In order to protect the
また、図2(c)に示すように、雄型コネクタ25はハウジング26に第1の端子27を一体成型して構成されており、第1の端子27は第1の回路基板10の接続端子13a、13fと接続する接続部が両側に突出して設けられている。このような雄型コネクタ25については一般的に市販されているものを用いることができるので、説明を省略する。
Further, as shown in FIG. 2C, the
図3に示すように、第1のシート状基板15は雄型コネクタ25の第1の端子27で囲まれたハウジング26の面上に固定されている。第1の端子27と第1のシート状基板15の第1の受動素子である抵抗素子18、21は同じ個数が対応する位置にそれぞれ配置されている。なお、固定方法は、例えば接着剤を用いることが簡単で望ましい。
As shown in FIG. 3, the first sheet-
このような構成の第1の回路基板10、第1のシート状基板15および雄型コネクタ25を用いて、図3に示すように第1のシート状基板15を雄型コネクタ25に固定した後、図2(d)に示すように第1の回路基板10のそれぞれの接続端子13a、13b、13c、13d、13e、13fと第1のシート状基板15の電極端子17、19、20、22および雄型コネクタ25の第1の端子27とを、例えばはんだ接続することで、一体化した構成を作製する。なお、導電性接着剤等により接続してもよい。
After fixing the first sheet-
つぎに、第2の回路基板30、第2のシート状基板35および雌型コネクタ45を一体化した構成について説明する。
Next, a configuration in which the
図4(a)に示すように、第2の回路基板30は、少なくとも両面配線基板からなる。基材31の一方の面に、第2のシート状基板35の電極端子37、39、41および雌型コネクタ45の第2の端子47と接続するための接続端子32a、32b、32c、32d、32eと、接続端子32aと接続端子32bとを接続する配線32f、接続端子32dと接続端子32eとを接続する配線32gおよび接続端子32a、32eから延在された配線が形成されている。さらに、接続端子32cについては、貫通導体34を介して他方の面に形成されている接地端子33に接続されている。なお、接続端子32a、32b、32c、32d、32eは、雌型コネクタ45の第2の端子47の個数分、第2の端子47のピッチに対応して形成されている。なお、接続端子32cについては、接地端子33と貫通導体34により接続することから、共通の接続端子としてもよい。また、この接続端子32cは、貫通導体34を介して裏面の接地端子33に接続するだけでなく、表面側の雌型コネクタ45の接地端子に接続してもよい。
As shown in FIG. 4A, the
以上により、第2の回路基板30が形成されているが、図示しない延在領域には半導体素子や受動部品等の種々の電子部品が実装されている。また、基材31中に電子部品を内蔵する場合や多層配線構成とする場合もある。なお、このような構成からなる第2の回路基板30は従来のプロセスにより容易に作製できるので、製造工程については説明を省略する。
As described above, the
図4(b)に示すように、第2のシート状基板35は、本実施の形態では第2の受動素子であるコンデンサ素子38、40が第2の端子47に対応した個数だけアレイ状に配置されている。すなわち、コンデンサ素子38は両端部に電極端子37、39が設けられ、コンデンサ素子40は同様に両端部に電極端子39、41が設けられている。なお、中央部の電極端子39は両側のコンデンサ素子38、40に対して共通に接続されている。
As shown in FIG. 4B, the second sheet-
第2のシート状基板35の作製方法の一例について説明する。第1のシート状基板15と同様に、例えばポリイミド樹脂等の樹脂シートを基材36として用い、この基材36上に薄膜プロセスによりコンデンサ素子38、40をアレイ状に形成し、さらに第2の回路基板30の接続端子32b、32c、32dと接続するための電極端子37、39、41とを、同様に薄膜プロセスとめっきプロセスにより形成することで作製できる。
An example of a method for manufacturing the second sheet-
コンデンサ素子38、40は、例えば以下のようにして作製する。基材36上に下層電極膜(図示せず)を、例えばマスク蒸着により所定の位置に形成する。その後、この下層電極膜の一部を残して、その表面に誘電体膜(図示せず)を、例えば同様にマスクを用いたスパッタリングにより形成する。この誘電体膜上にさらに上層電極膜(図示せず)を形成する。つぎに、電極端子37、39、41を形成することにより、第2のシート状基板35を得ることができる。
The
なお、コンデンサ素子38、40を外部環境から保護するために、電極端子37、39、41を除いて絶縁保護層(図示せず)を形成することで、耐環境性に優れた第2のシート状基板35とすることができる。
In addition, in order to protect the
さらに、具体的な作製方法の一例を説明する。下層電極膜としては、低抵抗で密着性がよく、かつ誘電体膜との反応性が低い材料であれば、特に限定はないが、成膜の容易さからアルミニウム(Al)膜は好適な材料の1つであり、成膜法としては、真空蒸着、スパッタリングまたはめっき法等を組合せることができる。また、誘電体膜としては、比誘電率が大きく、その温度係数の小さい材料が好ましく、例えば二酸化シリコン(SiO2)やチタン酸バリウム(BaTiO3)、チタン酸ストロンチウム(SrTiO3)または酸化チタン(TiO2)等、一般的に誘電体材料として用いられている材料を用いることもできる。これらの材料を用いた成膜方法としては、スパッタリング、真空蒸着、ゾルゲル法やプラズマ化学気相成膜法(PCVD法)等を用いることが可能である。さらに、上層電極膜としては、下層電極膜と同様な材料を適宜用いることができる。 Further, an example of a specific manufacturing method will be described. The lower electrode film is not particularly limited as long as it is a material having low resistance, good adhesion, and low reactivity with the dielectric film, but an aluminum (Al) film is a suitable material because of its ease of film formation. As the film formation method, vacuum deposition, sputtering, plating, or the like can be combined. The dielectric film is preferably a material having a large relative dielectric constant and a small temperature coefficient. For example, silicon dioxide (SiO 2 ), barium titanate (BaTiO 3 ), strontium titanate (SrTiO 3 ), or titanium oxide ( A material generally used as a dielectric material such as TiO 2 ) can also be used. As a film formation method using these materials, sputtering, vacuum deposition, sol-gel method, plasma chemical vapor deposition method (PCVD method), or the like can be used. Further, as the upper electrode film, the same material as that of the lower electrode film can be used as appropriate.
また、絶縁保護層としては、紫外線硬化型樹脂が印刷プロセスで形成しやすく、かつ耐湿性に優れているので好適であるが、特にこのような材料に限定されるものではなく、例えば、スパッタリング等で無機材料からなる絶縁膜を形成してもよい。さらに、電極端子37、39、41は、例えば銅(Cu)膜を5μm〜20μm形成した上に金(Au)膜を約0.2μm程度形成すれば、第2の回路基板30上に設けられた接続端子32b、32c、32dとのはんだ付け性を良好にできるので望ましい。
Further, as the insulating protective layer, an ultraviolet curable resin is suitable because it is easily formed by a printing process and has excellent moisture resistance. However, the insulating protective layer is not particularly limited to such a material. An insulating film made of an inorganic material may be formed. Furthermore, the
つぎに、図4(c)に示すように、雌型コネクタ45はハウジング46に第2の端子47を一体成型して構成されており、第2の端子47は第2の回路基板30の接続端子32a、32eと接続する接続部が両側に突出して設けられている。このような雌型コネクタ45については一般的に市販されているものを用いることができるので、説明を省略する。
Next, as shown in FIG. 4C, the
図5に示すように、第2のシート状基板35は雌型コネクタ45の第2の端子47で囲まれたハウジング46の面上に固定されている。第2の端子47と第2のシート状基板35の第2の受動素子であるコンデンサ素子38、40は同じ個数が対応する位置にそれぞれ配置されている。この固定は、例えば接着剤を用いることが簡単で好ましい。
As shown in FIG. 5, the second sheet-
このような構成の第2の回路基板30、第2のシート状基板35および雌型コネクタ45を用いて、図5に示すように第2のシート状基板35を雌型コネクタ45に固定した後、図4(d)に示すように第2の回路基板30のそれぞれの接続端子32a、32b、32c、32d、32eと第2のシート状基板35の電極端子37、39、41および雌型コネクタ45の第2の端子47とを、例えばはんだ接続することで、一体化した構成を作製する。なお、導電性接着剤等により接続してもよい。
After fixing the second sheet-
図2(d)および図4(d)に示すような一体化した構成とした後、雄型コネクタ25と雌型コネクタ45とを嵌合すると、図1(a)に示す積層形電子回路構造体が得られる。
When the
雄型コネクタ25と雌型コネクタ45とによる第1の回路基板10と第2の回路基板30との電気的接続は、以下のようである。第1の回路基板10の入力用配線12は、貫通導体14を介して他方の面に形成された接続端子13c、13dに接続されている。そして、この接続端子13c、13dと第1のシート状基板15の電極端子19、20とが、はんだ等により接続されている。さらに、電極端子17、22と接続端子13b、13eとがそれぞれはんだ等により接続されている。そして、この接続端子13aと接続端子13bとは、配線13gにより接続されており、また接続端子13eと接続端子13fとが配線13hにより接続されている。したがって、入力信号(IN)は、抵抗素子18、21を介して雄型コネクタ25の第1の端子27にそれぞれ流れる。
The electrical connection between the
一方、雌型コネクタ45の第2の端子47は、第2の回路基板30の接続端子32a、32eに接続されている。したがって、入力信号(IN)は、抵抗素子18、21、第1の端子27、第2の端子47および接続端子32a、32eを介して接続端子32a、32eの延在部であるそれぞれの配線に出力される。
On the other hand, the
一方、第2の回路基板30の接続端子32aと接続端子32b、および接続端子32dと接続端子32eとは、それぞれ配線32f、32gにより接続されている。そして、接続端子32b、32dは第2のシート状基板35のコンデンサ素子38、40の一方の電極端子37、41に接続されている。また、コンデンサ素子38、40の他方の電極端子39は第2の回路基板30の接続端子32cに接続され、かつ貫通導体34を介して接地端子33と接続されている。
On the other hand, the
以上の構成からわかるように、本実施の形態では、図1(b)に示すように入力信号(IN)と出力信号(OUT)とに対して抵抗素子18、21が直列に挿入され、かつコンデンサ素子38、40がこれに対して並列に接続されるとともにその電極端子の一方が接地されており、CRフィルタ回路を構成している。
As can be seen from the above configuration, in this embodiment, as shown in FIG. 1B,
本実施の形態の積層型電子回路構造体は、CRフィルタを構成する抵抗素子18、21とコンデンサ素子38、40を、それぞれ薄膜プロセスにより形成しており、第1のシート状基板15および第2のシート状基板35ともに非常に薄型にできる。この第1のシート状基板15および第2のシート状基板35を、雄型コネクタ25と第1の回路基板10との隙間、雌型コネクタ45と第2の回路基板30との隙間に、それぞれ配置しているのでCRフィルタ回路を付加しても、第1の回路基板10および第2の回路基板30の実装領域が大きくなることはない。この結果、より高機能で、小型、かつ薄型の積層型電子回路構造体を実現できる。
In the multilayer electronic circuit structure according to the present embodiment, the
なお、一般にコネクタの端子のすべてにCRフィルタ回路を接続する必要がない場合が多い。このような場合の構成を、図6に示す。図6は、端子に対してコンデンサ素子のみを接続してノイズ除去を行う場合と、抵抗素子とコンデンサ素子とをまったく接続しない場合の構成を示す図である。以下では、説明の都合上、図6(a)に示す左側の第1の端子27と第2の端子47を第1の端子27aと第2の端子47aとよび、右側の第1の端子27と第2の端子47を第1の端子27bと第2の端子47bとよぶ。
In general, it is often unnecessary to connect a CR filter circuit to all of the terminals of the connector. The configuration in such a case is shown in FIG. FIG. 6 is a diagram illustrating a configuration in which noise removal is performed by connecting only a capacitor element to a terminal, and a case in which a resistor element and a capacitor element are not connected at all. Hereinafter, for convenience of explanation, the
図6(a)に示すように、第1の端子27aが接続されている第1の回路基板10の接続端子13a、13b、13cの間が配線により電気的に接続されている。これにより、入力用配線12aから入力された入力信号(IN)は、抵抗素子18を介さずに第1の端子27aに流れる。
As shown in FIG. 6A, the
また、第2の端子47aが接続されている第2の回路基板30の接続端子32aと、コンデンサ素子38の一方の電極端子37が接続されている接続端子32bとの間には配線が設けられておらず、開放状態である。
In addition, a wiring is provided between the
このような配線構成とすることで、図6(b)に示すように抵抗素子18とコンデンサ素子38がまったく接続されない回路構成とすることができる。
By adopting such a wiring configuration, a circuit configuration in which the
一方、第1の端子27bが接続されている第1の回路基板10の接続端子13d、13e、13fの間も、同様に配線により電気的に接続されている。これにより、入力用配線12bから入力された入力信号(IN)は、抵抗素子21を介さずに第1の端子27bに流れる。
On the other hand, the
また、第2の端子47bが接続されている第2の回路基板30の接続端子32eと、コンデンサ素子40の一方の電極端子41が接続されている接続端子32dとの間は配線により接続されている。
The
このような配線構成とすることで、図6(c)に示すように入力信号(IN)と出力信号(OUT)との間にコンデンサ素子40が接続され、他方の電極端子が接地端子(G)に接続されたノイズ防止回路構成とすることができる。
With this wiring configuration, the
本実施の形態の積層型電子回路構造体では、第1のシート状基板15、第2のシート状基板35、雄型コネクタ25および雌型コネクタ45の構成を一定としながら、第1の回路基板10と第2の回路基板の配線のパターンを変更するだけで、端子に応じてCRフィルタ回路、コンデンサ素子のみのノイズ防止回路あるいはフィルタ回路を接続しない構成を自由に設定できる。したがって、積層型電子回路構造体の設計の自由度を広げることができる。
In the stacked electronic circuit structure according to the present embodiment, the
さらに、第1のシート状基板15の第1の受動素子18、21をコンデンサ素子とし、第2のシート状基板35の第2の受動素子38、40を抵抗素子としてもよい。このような構成とすれば、入力信号(IN)と出力信号(OUT)との間にコンデンサ素子が接続され、抵抗素子の一方の電極端子が接地端子に接続されたハイパスフィルタ回路とすることもできる。
Furthermore, the first
(第2の実施の形態)
図7は、本発明の第2の実施の形態にかかる積層型電子回路構造体の構造を説明する図で、(a)は断面図、(b)および(c)はコネクタ接続部分のフィルタ回路構成を示す図である。また、図8は、本実施の形態で用いる第1のシート状基板50を雄型コネクタ25の第1の回路基板10に対向する面上に固定した状態を示す平面図である。さらに、図9は、本実施の形態の第1のシート状基板50の平面図で、(a)は第1の受動素子である抵抗素子を形成した表面側から見た平面図、(b)は同様に第1の受動素子であるインダクタンス素子を形成した裏面側から見た平面図である。
(Second Embodiment)
7A and 7B are views for explaining the structure of the multilayer electronic circuit structure according to the second embodiment of the present invention. FIG. 7A is a cross-sectional view, and FIGS. 7B and 7C are filter circuits of a connector connection portion. It is a figure which shows a structure. FIG. 8 is a plan view showing a state in which the first sheet-
以下、図7から図9を用いて、本実施の形態の積層型電子回路構造体について説明する。なお、本実施の形態では、第1の受動素子が抵抗素子とインダクタンス素子からなり、第2の受動素子がコンデンサ素子からなり、フィルタ回路がCRフィルタおよびLCフィルタである場合を例として説明する。以下では、第1の受動素子を抵抗素子53とインダクタンス素子62とよび、第2の受動素子をコンデンサ素子38、40とよぶ場合もある。
Hereinafter, the stacked electronic circuit structure according to the present embodiment will be described with reference to FIGS. In the present embodiment, a case where the first passive element includes a resistance element and an inductance element, the second passive element includes a capacitor element, and the filter circuit includes a CR filter and an LC filter will be described as an example. Hereinafter, the first passive element may be referred to as the
図7に示すように、本実施の形態の積層型電子回路構造体は、第1の回路基板10の接続端子に第1の端子27が接続された雄型コネクタ25と、第2の回路基板30の接続端子に第2の端子47が接続された雌型コネクタ45とが嵌合されてなる積層構成である。この積層構成については、第1の実施の形態の積層型電子回路構造体と同じであるので説明を省略する。
As shown in FIG. 7, the stacked electronic circuit structure according to the present embodiment includes a
本実施の形態では、第1の回路基板10、雄型コネクタ25、第2の回路基板30、第2のシート状基板35および雌型コネクタ45については、第1の実施の形態の積層型電子回路構造体と同じであり、図9に示すように第1のシート状基板50の構成が異なることが特徴である。すなわち、本実施の形態では、第1のシート状基板50には、その表面側に抵抗素子53、56が第1の実施の形態の第1のシート状基板15と同様に形成されているが、一部の領域については抵抗素子を形成せず、裏面に設けたインダクタンス素子62と接続するために貫通導体60、61および電極端子58、59を形成する領域を設けている。そして、裏面には、図9(b)に示すように導体パターンで形成されたインダクタンス素子62が設けられている。このインダクタンス素子62は、それぞれ貫通導体60、61を介して表面側に形成されている電極端子58、59に接続されている。また、これらの電極端子58、59は、抵抗素子53、56の電極端子52、54、55、57と同一位置で同一のピッチで配置されている。なお、基材51は第1の実施の形態と同様に、例えばポリイミド樹脂シートを用いる。また、図9(b)に示す裏面のパターンでは、インダクタンス素子62に接続する表面側の電極端子のみを点線で示しており、抵抗素子やその電極端子等については省略している。
In the present embodiment, the
以上のような構成からなる第1のシート状基板50を、図7に示すように接続する。第1のシート状基板50の電極端子52、54、55、57、58、59のピッチは、雄型コネクタ25の第1の端子27のピッチと同じであるので、第1の実施の形態の積層型電子回路構造体と同じ実装方法により接続することができる。なお、図7に示す断面は、図8のA−A線に沿った断面部分である。以下、フィルタ回路構成を説明するが、説明の都合上、端子については図7(a)の左側を第1の端子27cおよび第2の端子47cとし、右側を第1の端子27dおよび第2の端子47dとする。
The first sheet-
左側の第1の端子27cおよび第2の端子47cについては、入力信号(IN)は抵抗素子53を介して第1の端子27cに流れ、第1の端子27cおよび第2の端子47cを介して出力信号(OUT)として出力される。そして、第2の端子47cが接続されている第2の回路基板30の接続端子32aと第2のシート状基板35の電極端子37が接続されている接続端子32bとは配線32fにより電気的に接続されている。したがって、コンデンサ素子38を介して接地端子33に接続されている。これにより、図7(b)に示すように、これらの端子に対しては、CRフィルタ回路が接続される。
With respect to the
一方、右側の第1の端子27dおよび第2の端子47dについては、入力信号(IN)はインダクタンス素子62を介して第1の端子27dに流れ、第1の端子27dおよび第2の端子47dを介して出力信号(OUT)として出力される。そして、第2の端子47dが接続されている第2の回路基板30の接続端子32eと第2のシート状基板35の電極端子41が接続されている接続端子32dとは配線32gにより電気的に接続されている。したがって、コンデンサ素子40を介して接地端子33に接続されている。これにより、図7(c)に示すように、これらの端子に対しては、LCフィルタ回路が接続される。
On the other hand, with respect to the
以上のように、本実施の形態の積層型電子回路構造体では、第1のシート状基板50の表面側に抵抗素子53、56を配置し、裏面側にインダクタンス素子62を配置するとともに、第1の回路基板10と接続するための電極端子52、54、55、57、58、59を雄型コネクタ25の第1の端子27に対応する位置に配置している。これにより、それぞれあらかじめ設定した端子に対して、CRフィルタ回路およびLCフィルタ回路を接続することができる。
As described above, in the multilayer electronic circuit structure according to the present embodiment, the
さらに、本実施の形態においても、第1の実施の形態と同様に第1の回路基板と第2の回路基板の所定の接続端子間を配線により短絡状態および開放状態とすることで、まったくフィルタ回路を接続しない構成やコンデンサ素子のみを接続する構成とすることもできる。これにより、コネクタの端子に対して要求されるフィルタ回路をそれぞれ接続することができる。すなわち、本実施の形態の積層型電子回路構造体では、CRフィルタ、LCフィルタ、Cのみによるノイズ防止回路およびフィルタ回路をまったく接続しない構成とすることができる。 Further, in the present embodiment, similarly to the first embodiment, the predetermined connection terminals of the first circuit board and the second circuit board are short-circuited and opened by wiring, so that the filter is completely eliminated. A configuration in which a circuit is not connected or a configuration in which only a capacitor element is connected may be employed. Thereby, the required filter circuits can be connected to the terminals of the connector. That is, the multilayer electronic circuit structure of the present embodiment can be configured such that the CR filter, the LC filter, the noise prevention circuit using only C, and the filter circuit are not connected at all.
なお、第1の実施の形態および第2の実施の形態において、抵抗素子およびコンデンサ素子をコネクタの端子の個数分形成したが、本発明はこれに限定されない。フィルタ回路を接続する端子があらかじめ設定されている場合には、その端子に対応する位置にのみ抵抗素子とコンデンサ素子とを形成した第1のシート状基板および第2のシート状基板を用いてもよい。 In the first embodiment and the second embodiment, the resistance elements and the capacitor elements are formed by the number of connector terminals, but the present invention is not limited to this. When the terminal to which the filter circuit is connected is set in advance, the first sheet-like substrate and the second sheet-like substrate in which the resistance element and the capacitor element are formed only at the position corresponding to the terminal may be used. Good.
さらに、抵抗素子、コンデンサ素子およびインダクタンス素子は、すべて同じ抵抗値や容量等にする必要はなく、それぞれ異なった値であってもよい。このような異なる値とするためには、パターン形状や巻き数を変えれば容易に可能である。 Furthermore, the resistance element, the capacitor element, and the inductance element need not all have the same resistance value, capacitance, etc., but may have different values. Such different values can be easily achieved by changing the pattern shape and the number of turns.
また、本実施の形態では、あらかじめ第1のシート状基板および第2のシート状基板を雄型コネクタおよび雌型コネクタに接着してから第1の回路基板および第2の回路基板上へ実装したが、本発明はこれに限定されない。第1のシート状基板および第2のシート状基板を先に第1の回路基板および第2の回路基板に実装した後、雄型コネクタおよび雌型コネクタをそれぞれ実装してもよい。 In the present embodiment, the first sheet substrate and the second sheet substrate are bonded in advance to the male connector and the female connector and then mounted on the first circuit substrate and the second circuit substrate. However, the present invention is not limited to this. After the first sheet-like board and the second sheet-like board are first mounted on the first circuit board and the second circuit board, the male connector and the female connector may be mounted respectively.
本発明の積層型電子回路構造体は、雄型コネクタと第1の回路基板との隙間および雌型コネクタと第2の回路基板との隙間を利用して第1のシート状基板と第2のシート状基板とを設け、コネクタ同士を嵌合したときにフィルタ回路を構成することで、小型で、かつ薄型の構成を実現できるので、携帯電話等の携帯型電子機器分野に有用である。 The multilayer electronic circuit structure according to the present invention uses the gap between the male connector and the first circuit board and the gap between the female connector and the second circuit board, and the first sheet-like board and the second board. By providing a sheet-like substrate and configuring the filter circuit when the connectors are fitted together, a small and thin configuration can be realized, which is useful in the field of portable electronic devices such as cellular phones.
10 第1の回路基板
11,16,31,36,51 基材
12,12a,12b 入力用配線
13a,13b,13c,13d,13e,13f,32a,32b,32c,32d,32e 接続端子
13g,13h,32f,32g 配線
14,34,60,61 貫通導体
15,50 第1のシート状基板
17,19,20,22,37,39,41,52,54,55,57,58,59 電極端子
18,21,53,56 抵抗素子(第1の受動素子)
25 雄型コネクタ
26,46,71 ハウジング
27,27a,27b,27c,27d 第1の端子
30 第2の回路基板
33 接地端子
35 第2のシート状基板
38,40 コンデンサ素子(第2の受動素子)
45 雌型コネクタ
47,47a,47b,47c,47d 第2の端子
62 インダクタンス素子(第1の受動素子)
70 コネクタ
72 プラグ挿入室
73 収納室
74 端子ピン
74a,75 端子
75a 一端
76,86 グランド電極
80 フィルタ
82 入力側外部電極
84 出力側外部電極
10
25
45
70
Claims (12)
前記雄型コネクタの両側に配置された前記第1の端子と前記第1の回路基板とにより囲まれた領域部に、複数の第1の受動素子が形成された第1のシート状基板が配置され、前記第1の受動素子の電極端子と前記第1の回路基板の接続端子とが接続され、さらに前記第1の受動素子の前記電極端子の一方と前記第1の端子とが前記接続端子の間を接続する配線により電気的に接続され、
前記雌型コネクタの両側に配置された前記第2の端子と前記第2の回路基板とにより囲まれた領域部に、複数の第2の受動素子が形成された第2のシート状基板が配置され、前記第2の受動素子の電極端子と前記第2の回路基板の接続端子とが接続され、さらに前記第2の受動素子の前記電極端子の一方と前記第2の端子とが前記接続端子の間を接続する配線により電気的に接続され、
前記雄型コネクタと前記雌型コネクタとを嵌合することにより、前記第1のシート状基板の前記第1の受動素子と前記第2のシート状基板の前記第2の受動素子とでフィルタ回路を構成することを特徴とする積層型電子回路構造体。 Lamination formed by fitting a male connector in which a first terminal is connected to a connection terminal of a first circuit board and a female connector in which a second terminal is connected to a connection terminal of a second circuit board An electronic circuit structure of the configuration,
A first sheet-like substrate on which a plurality of first passive elements are formed is arranged in a region surrounded by the first terminal and the first circuit board arranged on both sides of the male connector. The electrode terminal of the first passive element and the connection terminal of the first circuit board are connected, and one of the electrode terminals of the first passive element and the first terminal are connected to the connection terminal. Are electrically connected by wiring connecting between
A second sheet-like substrate on which a plurality of second passive elements are formed is arranged in a region surrounded by the second terminal and the second circuit board arranged on both sides of the female connector. The electrode terminal of the second passive element and the connection terminal of the second circuit board are connected, and one of the electrode terminals of the second passive element and the second terminal are connected to the connection terminal. Are electrically connected by wiring connecting between
By fitting the male connector and the female connector, a filter circuit is formed between the first passive element of the first sheet-like substrate and the second passive element of the second sheet-like substrate. A laminated electronic circuit structure characterized by comprising:
前記雄型コネクタの前記第1の端子および前記第1のシート状基板の前記第1の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第1の回路基板を形成する工程と、
雌型コネクタの両側に配置された第2の端子で囲まれた領域より少なくとも小さな形状で、前記第2の端子に対応する位置に第2の受動素子を設けた第2のシート状基板を形成する工程と、
前記雌型コネクタの前記第2の端子および前記第2のシート状基板の前記第2の受動素子の電極端子にそれぞれ対応する位置に接続端子を有する第2の回路基板を形成する工程と、
前記第1の回路基板の前記接続端子と、前記第1の受動素子の前記電極端子および前記雄型コネクタの前記第1の端子とを、それぞれ位置合せして接続する工程と、
前記第2の回路基板の前記接続端子と、前記第2の受動素子の前記電極端子および前記雌型コネクタの前記第2の端子とを、それぞれ位置合せして接続する工程と、
前記雄型コネクタと前記雌型コネクタとを嵌合することにより、前記第1の受動素子と前記第2の受動素子とでフィルタ回路を構成する工程とを備えたことを特徴とする積層型電子回路構造体の製造方法。 Forming a first sheet-like substrate having a first passive element at a position corresponding to the first terminal in a shape at least smaller than a region surrounded by first terminals arranged on both sides of the male connector And a process of
Forming a first circuit board having a connection terminal at a position corresponding to each of the first terminal of the male connector and the electrode terminal of the first passive element of the first sheet-like board;
Forming a second sheet-like substrate having a second passive element at a position corresponding to the second terminal, at least smaller than the area surrounded by the second terminals arranged on both sides of the female connector And a process of
Forming a second circuit board having a connection terminal at a position corresponding to each of the second terminal of the female connector and the electrode terminal of the second passive element of the second sheet-like board;
Aligning and connecting the connection terminal of the first circuit board, the electrode terminal of the first passive element, and the first terminal of the male connector;
Aligning and connecting the connection terminal of the second circuit board, the electrode terminal of the second passive element, and the second terminal of the female connector;
A multilayer electronic device comprising: a step of forming a filter circuit with the first passive element and the second passive element by fitting the male connector with the female connector. A method for manufacturing a circuit structure.
前記雄型コネクタの前記第1の端子で囲まれた領域部に、前記第1の端子と前記第1の受動素子の前記電極端子とを対応させて前記第1のシート状基板を固定する工程をさらに設け、
前記第2の回路基板の前記接続端子と、前記第2の受動素子の前記電極端子および前記第2の端子とを接続する工程の前に、
前記雌型コネクタの前記第2の端子で囲まれた領域部に、前記第2の端子と前記第2の受動素子の前記電極端子とを対応させて前記第2のシート状基板を固定する工程をさらに設けたことを特徴とする請求項9に記載の積層型電子回路構造体の製造方法。 Before connecting the connection terminal of the first circuit board, the electrode terminal of the first passive element, and the first terminal,
The step of fixing the first sheet-like substrate by associating the first terminal and the electrode terminal of the first passive element with a region surrounded by the first terminal of the male connector Further provided,
Before the step of connecting the connection terminal of the second circuit board to the electrode terminal and the second terminal of the second passive element,
A step of fixing the second sheet-like substrate by associating the second terminal with the electrode terminal of the second passive element in a region surrounded by the second terminal of the female connector; The method for manufacturing a multilayer electronic circuit structure according to claim 9, further comprising:
あらかじめ設定した前記第1の端子と前記第2の端子については、前記第1の受動素子の前記電極端子と接続する前記接続端子間を配線により接続し、前記第2の受動素子の前記電極端子の一方と前記第2の端子とを電気的に接続する前記接続端子間の前記配線を開放状態とすることを特徴とする請求項9または請求項10に記載の積層型電子回路構造体の製造方法。 In the step of forming the first circuit board and the second circuit board,
For the first terminal and the second terminal set in advance, the connection terminals connected to the electrode terminals of the first passive element are connected by wiring, and the electrode terminals of the second passive element are connected. 11. The manufacturing of the multilayer electronic circuit structure according to claim 9, wherein the wiring between the connection terminals that electrically connect one of the first terminal and the second terminal is opened. Method.
あらかじめ設定した前記第1の端子と前記第2の端子については、前記第1の受動素子の前記電極端子と接続する前記接続端子間を配線により接続することを特徴とする請求項9または請求項10に記載の積層型電子回路構造体の製造方法。 In the step of forming the first circuit board and the second circuit board,
The preliminarily set first terminal and the second terminal are connected by wiring between the connection terminals connected to the electrode terminals of the first passive element. 10. A method for producing a laminated electronic circuit structure according to 10.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005354401A JP4458033B2 (en) | 2005-12-08 | 2005-12-08 | Multilayer electronic circuit structure and manufacturing method thereof |
CN2006800319256A CN101253824B (en) | 2005-09-28 | 2006-09-27 | Electronic circuit connection structure and manufacturing method thereof |
US11/996,999 US7835160B2 (en) | 2005-09-28 | 2006-09-27 | Electronic circuit connection structure and its manufacturing method |
PCT/JP2006/319178 WO2007037275A1 (en) | 2005-09-28 | 2006-09-27 | Electronic circuit connection structure and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005354401A JP4458033B2 (en) | 2005-12-08 | 2005-12-08 | Multilayer electronic circuit structure and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007158207A JP2007158207A (en) | 2007-06-21 |
JP4458033B2 true JP4458033B2 (en) | 2010-04-28 |
Family
ID=38242125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005354401A Expired - Fee Related JP4458033B2 (en) | 2005-09-28 | 2005-12-08 | Multilayer electronic circuit structure and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4458033B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN119300260A (en) * | 2020-02-07 | 2025-01-10 | 迪睿合株式会社 | Method for manufacturing connector and connector |
WO2021157490A1 (en) * | 2020-02-07 | 2021-08-12 | デクセリアルズ株式会社 | Method for producing connected body, and connected body |
-
2005
- 2005-12-08 JP JP2005354401A patent/JP4458033B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007158207A (en) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7835160B2 (en) | Electronic circuit connection structure and its manufacturing method | |
US10867747B2 (en) | Electronic device | |
KR930010076B1 (en) | Multilayer Hybrid Integrated Circuit | |
US8058951B2 (en) | Sheet-like composite electronic component and method for manufacturing same | |
US8050045B2 (en) | Electronic component and method of manufacturing the same | |
US7339452B2 (en) | Embedded inductor and application thereof | |
WO2015033704A1 (en) | Electronic component with built-in capacitor | |
WO2012077522A1 (en) | Circuit module | |
US7884443B2 (en) | Semiconductor device having a mounting substrate with a capacitor interposed therebetween | |
JP2007180183A (en) | Capacitor block and lamination substrate | |
JP4458033B2 (en) | Multilayer electronic circuit structure and manufacturing method thereof | |
KR20150089213A (en) | Chip Inductor | |
JP2013073951A (en) | Multilayer circuit board with built-in through capacitor and mounting structure of multilayer circuit board with built-in through capacitor | |
JP6256575B2 (en) | High frequency module | |
JP4292860B2 (en) | Multilayer electronic circuit device and manufacturing method thereof | |
JP4744791B2 (en) | Surface mount type electronic component and electronic circuit device using the same | |
JP4616016B2 (en) | Method for manufacturing circuit wiring board | |
KR20090053584A (en) | Multilayer Printed Circuit Board with Passive Device and Manufacturing Method | |
KR102737210B1 (en) | Multi-layered wiring substrate | |
JP2004296927A (en) | Wiring board for storing electronic components | |
JP4333659B2 (en) | Flexible wiring board | |
JP2001167974A (en) | Circuit board and circuit module using the same and electronic device using the module | |
JP2009194567A (en) | Functional sheet | |
CN101253824A (en) | Electronic circuit connection structure and manufacturing method thereof | |
JP5178343B2 (en) | Built-in capacitor board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |