JP4451896B2 - THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY PANEL USING THIS THIN FILM TRANSISTOR - Google Patents
THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY PANEL USING THIS THIN FILM TRANSISTOR Download PDFInfo
- Publication number
- JP4451896B2 JP4451896B2 JP2007122124A JP2007122124A JP4451896B2 JP 4451896 B2 JP4451896 B2 JP 4451896B2 JP 2007122124 A JP2007122124 A JP 2007122124A JP 2007122124 A JP2007122124 A JP 2007122124A JP 4451896 B2 JP4451896 B2 JP 4451896B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- silicon semiconductor
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 47
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims description 95
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 91
- 239000010410 layer Substances 0.000 claims description 83
- 229910052710 silicon Inorganic materials 0.000 claims description 60
- 239000010703 silicon Substances 0.000 claims description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 38
- 229910052759 nickel Inorganic materials 0.000 claims description 29
- 230000001681 protective effect Effects 0.000 claims description 27
- -1 organic acid salt Chemical class 0.000 claims description 14
- 239000002344 surface layer Substances 0.000 claims description 11
- 239000003960 organic solvent Substances 0.000 claims description 7
- 150000007524 organic acids Chemical class 0.000 claims 1
- 238000000034 method Methods 0.000 description 16
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 7
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 7
- 229910004444 SUB1 Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 101150046160 POL1 gene Proteins 0.000 description 2
- 229910004438 SUB2 Inorganic materials 0.000 description 2
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 101150018444 sub2 gene Proteins 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 1
- 101150110488 POL2 gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- OSDXSOSJRPQCHJ-XVNBXDOJSA-N methyl 3-(3,4-dihydroxyphenyl)-3-[(E)-3-(3,4-dihydroxyphenyl)prop-2-enoyl]oxypropanoate Chemical compound C=1C=C(O)C(O)=CC=1C(CC(=O)OC)OC(=O)\C=C\C1=CC=C(O)C(O)=C1 OSDXSOSJRPQCHJ-XVNBXDOJSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000011882 ultra-fine particle Substances 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタと液晶表示パネルに係り、特に薄膜トランジスタのチャネル部の保護膜の形成に特徴を有するアクティブ・マトリクス型の液晶表示パネルに好適な薄膜トランジスタとその製造方法およびこの薄膜トランジスタを用いた液晶表示パネルに関する。 The present invention relates to a thin film transistor and a liquid crystal display panel, and more particularly to a thin film transistor suitable for an active matrix type liquid crystal display panel characterized by forming a protective film for a channel portion of the thin film transistor, a manufacturing method thereof, and a liquid crystal display using the thin film transistor Regarding panels.
液晶表示装置は、液晶表示パネルと駆動回路およびバックライト等の周辺装置を組み合わせて構成される。図５は、典型的な縦電界型（所謂、ＴＮ型）の液晶表示装置の概略構成例を説明する断面模式図である。通常、アクティブ・マトリクス型の液晶表示装置を構成する液晶表示パネルは、第１基板（アクティブ・マトリクス基板あるいは薄膜トランジスタ基板）で構成される第１パネルＰＮＬ１と、第２基板（対向基板あるいはカラーフィルタ基板）で構成される第２パネルＰＮＬ２との間に液晶ＬＣを封入して形成される。 The liquid crystal display device is configured by combining a liquid crystal display panel and peripheral devices such as a drive circuit and a backlight. FIG. 5 is a schematic cross-sectional view illustrating a schematic configuration example of a typical vertical electric field type (so-called TN type) liquid crystal display device. Usually, a liquid crystal display panel constituting an active matrix type liquid crystal display device includes a first panel PNL1 composed of a first substrate (active matrix substrate or thin film transistor substrate) and a second substrate (counter substrate or color filter substrate). The liquid crystal LC is sealed between the second panel PNL2 and the second panel PNL2.
第１パネルＰＮＬ１を構成する第１基板ＳＵＢ１の内面には、薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴで駆動される画素電極ＰＸを有し、最上層には第１配向膜ＯＲＩ１が成膜され、液晶配向制御能が付与されている。また、外面（背面）には第１偏光板ＰＯＬ１が貼付されている。一方、第２パネルＰＮＬ２を構成する第２基板ＳＵＢ２の内面には、カラーフィルタＣＦ、隣接画素のカラーフィルタとの間を区画する遮光層（ブラックマトリクス）ＢＭ、対向電極ＣＴを有し、最上層には第２配向膜ＯＲＩ２が成膜され、液晶配向制御能が付与されている。また、外面（表面）には、偏光軸を第１偏光板ＰＯＬ１の偏光軸とはクロスニコル配置した第２偏光板ＰＯＬ２が貼付されている。なお、細かな構成は図示を省略した。 The first substrate SUB1 constituting the first panel PNL1 has a thin film transistor TFT and a pixel electrode PX driven by the thin film transistor TFT on the inner surface of the first substrate SUB1, and a first alignment film ORI1 is formed on the uppermost layer, and the liquid crystal alignment Control ability is given. The first polarizing plate POL1 is attached to the outer surface (back surface). On the other hand, the inner surface of the second substrate SUB2 constituting the second panel PNL2 has a color filter CF, a light shielding layer (black matrix) BM partitioning between the color filters of adjacent pixels, and a counter electrode CT. A second alignment film ORI2 is formed on the surface, and liquid crystal alignment control ability is imparted. A second polarizing plate POL2 whose polarization axis is arranged in a crossed Nicol arrangement with respect to the polarization axis of the first polarizing plate POL1 is attached to the outer surface (front surface). The detailed configuration is not shown.
第１基板ＳＵＢ１に薄膜トランジスタＴＦＴを作り込む製造工程では、当該基板上に、先ず、クロム等の金属膜からなる平行配置された複数のゲート配線およびこの各ゲート配線から画素毎に延びるゲート電極が形成される。その後、絶縁層、能動層（シリコン半導体層）、データ配線、データ電極（ソース・ドレイン電極）、画素電極、保護膜、配向膜などを形成し、配向膜に液晶配向制御能を付与して第１基板が形成される。第１基板ＳＵＢ１の背面には、バックライトＢＬＫが設置されている。なお、この液晶表示パネルを駆動するための回路は図示していない。 In the manufacturing process in which the thin film transistor TFT is formed on the first substrate SUB1, first, a plurality of gate wirings made of a metal film such as chromium and a gate electrode extending from each gate wiring to each pixel are formed on the substrate. Is done. After that, an insulating layer, an active layer (silicon semiconductor layer), a data wiring, a data electrode (source / drain electrode), a pixel electrode, a protective film, an alignment film, etc. are formed, and a liquid crystal alignment control ability is given to the alignment film. One substrate is formed. A backlight BLK is installed on the back surface of the first substrate SUB1. A circuit for driving the liquid crystal display panel is not shown.
図６は、図５で説明した液晶表示パネルの１画素の構成とこの画素を構成する薄膜トランジスタの構造を説明する図である。すなわち、図６（ａ）は画素の平面図、図６（ｂ）は、図６（ａ）のＡ−Ａ’線に沿った断面図である。図６（ａ）に示したように、薄膜トランジスタＴＦＴがゲート配線ＧＬとデータ配線ＤＬとの交差部に配置されている。また、画素を構成する画素電極ＰＸがコンタクトホールＴＨを通して薄膜トランジスタＴＦＴのソース電極（又はドレイン電極）ＳＤ１に接続されている。そして、補助容量配線ＣＬとの間で補助容量を形成している。 FIG. 6 is a diagram illustrating the configuration of one pixel of the liquid crystal display panel described in FIG. 5 and the structure of a thin film transistor that configures the pixel. 6A is a plan view of the pixel, and FIG. 6B is a cross-sectional view taken along the line A-A ′ of FIG. As shown in FIG. 6A, the thin film transistor TFT is disposed at the intersection of the gate line GL and the data line DL. Further, the pixel electrode PX constituting the pixel is connected to the source electrode (or drain electrode) SD1 of the thin film transistor TFT through the contact hole TH. An auxiliary capacitance is formed with the auxiliary capacitance line CL.
図６（ｂ）に示したように、薄膜トランジスタＴＦＴは、第１基板ＳＵＢ１の表面に形成された下地膜ＵＷの上に、ゲート配線ＧＬから延びるゲート電極ＧＴと、このゲート電極ＧＴを覆うようにゲート絶縁膜ＧＩが形成されている。このゲート絶縁膜ＧＩ上に能動層としてのシリコン（Ｓｉ）半導体層ＳＩとオーミックコンタクト層（ｎ+Ｓｉ）ＮＳ、ソース電極ＳＤ１及びドレイン電極ＳＤ２が順次積層される。オーミックコンタクト層（ｎ+Ｓｉ）ＮＳはシリコン（Ｓｉ）半導体層ＳＩ上で二分割され、ソース電極ＳＤ１及びドレイン電極ＳＤ２の間の半導体層ＳＩにチャネル部を形成する。下地膜ＵＷは、シリコン・ナイトライド（窒化シリコン：ＳｉＮｘ）と酸化シリコンの積層膜で形成される。 As shown in FIG. 6B, the thin film transistor TFT has a gate electrode GT extending from the gate wiring GL on the base film UW formed on the surface of the first substrate SUB1, and covers the gate electrode GT. A gate insulating film GI is formed. On the gate insulating film GI, a silicon (Si) semiconductor layer SI, an ohmic contact layer (n + Si) NS, a source electrode SD1, and a drain electrode SD2 are sequentially stacked as active layers. The ohmic contact layer (n + Si) NS is divided into two on the silicon (Si) semiconductor layer SI, and a channel portion is formed in the semiconductor layer SI between the source electrode SD1 and the drain electrode SD2. The base film UW is formed of a laminated film of silicon nitride (silicon nitride: SiNx) and silicon oxide.
ゲート配線ＧＬおよびゲート電極ＧＴを覆ってシリコン・ナイトライド（ＳｉＮｘ）を好適とするゲート絶縁膜ＧＩが成膜され、その上にゲート配線ＧＬと交差する複数のデータ配線ＤＬが形成される。なお、このデータ配線ＤＬと同時にソース電極（又はドレイン電極）ＳＤ１とドレイン電極（又はソース電極）ＳＤ２が同層で形成される。 A gate insulating film GI that is preferably made of silicon nitride (SiNx) is formed so as to cover the gate wiring GL and the gate electrode GT, and a plurality of data wirings DL intersecting with the gate wiring GL are formed thereon. The source electrode (or drain electrode) SD1 and the drain electrode (or source electrode) SD2 are formed in the same layer simultaneously with the data wiring DL.
この画素はフルカラー表示の場合は各単色（赤、緑、青）の副画素となるが、ここでは単に画素と称する。画素を構成する薄膜トランジスタＴＦＴは、上記したように、ゲート電極ＧＴと、このゲート電極の上にパターニングされたシリコン半導体膜ＳＩと、シリコン半導体膜の上層に分離（二分割）して形成されたオーミックコンタクト層（ｎ+シリコン）ＮＳと、二分割したオーミックコンタクト層のそれぞれに接続したソース電極（ドレイン電極）とドレイン電極（ソース電極）とで構成される。 In the case of full color display, these pixels are sub-pixels of each single color (red, green, blue), but are simply referred to as pixels here. As described above, the thin film transistor TFT that constitutes the pixel is formed by separating (dividing into two) the gate electrode GT, the silicon semiconductor film SI patterned on the gate electrode, and the upper layer of the silicon semiconductor film. A contact layer (n + silicon) NS, a source electrode (drain electrode) and a drain electrode (source electrode) connected to each of the two ohmic contact layers.
この薄膜トランジスタの上層には保護膜ＰＡＳが成膜され、その上にＩＴＯを好適とする画素電極ＰＸがパターニングされ、保護膜ＰＡＳに開けたコンタクトホールＴＨでソース電極（又はドレイン電極）ＳＤ１に接続している。なお、画素電極ＰＸを覆って第１配向膜（図５参照）が成膜される。この例では、保護膜ＰＡＳがオーミックコンタクト層を除去したチャネル部にも成膜され、チャネル保護膜となっている。 A protective film PAS is formed on the upper layer of the thin film transistor, and a pixel electrode PX suitable for ITO is patterned thereon, and is connected to the source electrode (or drain electrode) SD1 through a contact hole TH opened in the protective film PAS. ing. A first alignment film (see FIG. 5) is formed covering the pixel electrode PX. In this example, the protective film PAS is also formed on the channel portion from which the ohmic contact layer has been removed to form a channel protective film.
チャネル保護膜について言及したものとしては、例えば特許文献１、特許文献２などを挙げることができる。 Examples of reference to the channel protective film include Patent Document 1 and Patent Document 2.
一方、図示しない他方の基板には、フルカラーの場合は３色のカラーフィルタと平滑層（オーバーコート層、図５には示していない）を介した対向電極（図５参照）が形成される。そして、対向電極を覆って第２配向膜（同じく図５参照）が成膜され、上記した一方の基板であるアクティブ・マトリクス基板と重ねあわせ、その間隙に液晶が封入される。
前記のように、液晶表示パネルに用いられるシリコン半導体薄膜トランジスタのチャネル部の保護膜（チャネル保護膜）は、薄膜トランジスタの形成後にシリコン・ナイトライド（ＳｉＮｘ）を成膜し、これをホトリソ工程、エッチング処理で形成する方法が一般的である。従来技術では、チャネル保護膜の形成のみでも、成膜、ホトリソ、エッチング、剥離洗浄、といった多くの工程が必要となる。工程の簡略化のため、例えば、この種の工程は比較的粗い精度のパターニングであるため、ホトリソ工程の代わりにインクジェット法でレジストパターンを形成する方法も提案されている。しかし、この方法でもＳｉＮｘの成膜という高価なＣＶＤ装置と工程が必要である。 As described above, the protective film (channel protective film) for the channel part of the silicon semiconductor thin film transistor used in the liquid crystal display panel is formed by forming silicon nitride (SiNx) after the thin film transistor is formed, and using this as a photolithography process and an etching process. The method of forming by is general. In the conventional technology, many steps such as film formation, photolithography, etching, and peeling cleaning are required only for forming the channel protective film. In order to simplify the process, for example, since this type of process is patterning with relatively rough accuracy, a method of forming a resist pattern by an ink jet method instead of the photolithography process has been proposed. However, this method also requires an expensive CVD apparatus and process for forming SiNx.
また、ＳｉＮｘに代わるチャネル保護膜として、絶縁性有機樹脂を塗布することなども提案されているが、信頼性不足のため、ＴＶモニタなどの画像表示装置用の薄膜トランジスタには適したものとは言えない。一方、半導体装置の分野では、チャネル保護膜としてシリコンの熱酸化膜あるいはプラズマ酸化膜を用いることが知られている。このシリコンの熱酸化膜あるいはプラズマ酸化膜は、その成膜に３００℃以上の高温と長時間を必要とするため、ガラス基板上に形成する薄膜トランジスタなどには適用が困難である。 In addition, it has been proposed to apply an insulating organic resin as a channel protective film instead of SiNx. However, it is not suitable for a thin film transistor for an image display device such as a TV monitor because of insufficient reliability. Absent. On the other hand, in the field of semiconductor devices, it is known to use a silicon thermal oxide film or a plasma oxide film as a channel protective film. This thermal oxide film or plasma oxide film of silicon requires a high temperature of 300 ° C. or higher and a long time for the film formation, so that it is difficult to apply to a thin film transistor formed on a glass substrate.
本発明の目的は、少ない工程数で良好な特性のチャネル保護膜を備えた薄膜トランジスタとその製造方法、およびこの薄膜トランジスタを用いた液晶表示パネルを提供することにある。 An object of the present invention is to provide a thin film transistor including a channel protective film having good characteristics with a small number of steps, a manufacturing method thereof, and a liquid crystal display panel using the thin film transistor.
本発明者は、シリコン膜の上に滴下した有機ニッケル（有機Ｎｉ）インクを大気中３００℃以下で焼成すると、有機Ｎｉ下部のシリコン膜側に、同じ温度で形成される熱酸化膜の膜厚に比較して数倍厚く、緻密な熱酸化膜が形成されることを見出した。また、シリコン膜の上に滴下した有機Ｎｉインクを酸素の無い窒素雰囲気中３００℃以下で焼成しても、有機Ｎｉ下部のシリコン膜側に大気中３００℃以下で焼成して得られたものと同程度の膜厚、かつ緻密な熱酸化膜が形成されることも見出した。 When the present inventor baked the organic nickel (organic Ni) ink dropped on the silicon film at 300 ° C. or lower in the atmosphere, the film thickness of the thermal oxide film formed at the same temperature on the silicon film side below the organic Ni It has been found that a dense thermal oxide film is formed several times thicker than the above. Further, even when the organic Ni ink dropped on the silicon film is baked at 300 ° C. or lower in a nitrogen atmosphere without oxygen, it is obtained by baking at 300 ° C. or lower in the atmosphere on the silicon film side below the organic Ni. It has also been found that a dense thermal oxide film having the same thickness is formed.
上記目的を達成するための本発明の代表的な解決手段を列挙すれば、以下のとおりである。すなわち、
（１）本発明の薄膜トランジスタは、ゲート電極と、ゲート絶縁膜を介して成膜されたシリコン半導体層およびこのシリコン半導体層にチャネル部を形成する如く当該シリコン半導体層上に二分割して設けられたコンタクト層と、各コンタクト層のそれぞれに接続したソース電極およびドレイン電極とを有し、
前記チャネル部のシリコン半導体層の表層に有機ニッケルインクの焼成で形成されたシリコン酸化膜からなるチャネル保護膜を有することを特徴とする。
Listed below are typical solutions of the present invention for achieving the above object. That is,
(1) thin-film transistor of the present invention includes a gate electrode, provided bisects split on the silicon semiconductor layer as to form a channel portion on the silicon semiconductor layer silicon semiconductor layer and depositing a gate insulating film A contact layer, and a source electrode and a drain electrode connected to each of the contact layers,
It has a channel protective film made of a silicon oxide film formed by baking organic nickel ink on the surface layer of the silicon semiconductor layer of the channel portion.
本発明では、前記有機ニッケルインクとして、ニッケルの有機酸塩を有機溶媒に溶解したものとすることができる。さらに、本発明では、前記ニッケルの有機酸塩としてＮｉ（ＣＨ3ＣＯＯ）2または、Ｎｉ（ＨＣＯＯ）2を用いることができる。 In the present invention, as the organic nickel ink, an organic acid salt of nickel can be dissolved in an organic solvent. Furthermore, in the present invention, Ni (CH 3 COO) 2 or Ni (HCOO) 2 can be used as the organic acid salt of nickel.
また、本発明の薄膜トランジスタの製造方法は、基板上に、ゲート電極、ゲート絶縁膜、ゲート絶縁膜を介して成膜されたシリコン半導体層およびこのシリコン半導体層にコンタクト層とを形成した後、前記シリコン半導体層にチャネル部を形成する如く前記オーミックコンタクト層を二分割し、
二分割した各オーミックコンタクト層のそれぞれの上にソース電極およびドレイン電極とを形成し、
前記チャネル部のシリコン半導体層の表層に有機ニッケルインクを滴下し、焼成して前記シリコン半導体層の表層を熱酸化させてシリコン熱酸化膜からなるチャネル保護膜を形成することを特徴とする。
The thin film transistor manufacturing method of the present invention includes forming a gate electrode, a gate insulating film, a silicon semiconductor layer formed through the gate insulating film on the substrate, and a contact layer on the silicon semiconductor layer, The ohmic contact layer is divided into two so as to form a channel portion in the silicon semiconductor layer,
Forming a source electrode and a drain electrode on each of the two ohmic contact layers;
An organic nickel ink is dropped on the surface layer of the silicon semiconductor layer in the channel portion and baked to thermally oxidize the surface layer of the silicon semiconductor layer to form a channel protective film made of a silicon thermal oxide film.
本発明では、前記有機ニッケルインクとして、ニッケルの有機酸塩を有機溶媒に溶解したものを用いることができる。また、前記ニッケルの有機酸塩として、Ｎｉ（ＣＨ3ＣＯＯ）2または、Ｎｉ（ＨＣＯＯ）2を用いることができる。 In the present invention, as the organic nickel ink, an organic acid salt of nickel dissolved in an organic solvent can be used. Further, Ni (CH 3 COO) 2 or Ni (HCOO) 2 can be used as the organic acid salt of nickel.
また、本発明の液晶表示パネルは、薄膜トランジスタが形成された第１基板と、カラーフィルタ層と対向電極が形成された第２基板と、前記第１基板の内面の最上層に成膜された第１配向膜と前記第２基板の最上層に成膜された第２配向膜との間に封入された液晶層とを有し、
前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜を介して成膜されたシリコン半導体層およびこのシリコン半導体層にチャネル部を形成する如く当該シリコン半導体層上に二分割して設けられたオーミックコンタクト層と、各オーミックコンタクト層のそれぞれに接続したソース電極およびドレイン電極とを有し、
前記チャネル部のシリコン半導体層の表層に有機ニッケルインクの焼成で形成されたシリコン熱酸化膜からなるチャネル保護膜を有する。
The liquid crystal display panel of the present invention includes a first substrate on which a thin film transistor is formed, a second substrate on which a color filter layer and a counter electrode are formed, and a first substrate formed on the uppermost layer on the inner surface of the first substrate. A liquid crystal layer sealed between the first alignment film and the second alignment film formed on the uppermost layer of the second substrate;
The thin film transistor includes a gate electrode, a silicon semiconductor layer formed through a gate insulating film, and an ohmic contact layer provided in two on the silicon semiconductor layer so as to form a channel portion in the silicon semiconductor layer. A source electrode and a drain electrode connected to each of the ohmic contact layers,
A channel protective film made of a silicon thermal oxide film formed by baking organic nickel ink is formed on a surface layer of the silicon semiconductor layer of the channel portion.
前記有機ニッケルインクは、ニッケルの有機酸塩を有機溶媒に溶解したものとすることができ、前記ニッケルの有機酸塩にはＮｉ（ＣＨ3ＣＯＯ）2または、Ｎｉ（ＨＣＯＯ）2を用いることができる。 The organic nickel ink may be obtained by dissolving an organic acid salt of nickel in an organic solvent, and Ni (CH 3 COO) 2 or Ni (HCOO) 2 may be used as the organic acid salt of nickel. it can.
焼成後の膜断面をＴＥＭ観察したところ、当該熱酸化膜中には、３０Å程度に成長したＮｉの超微粒子が分散していることが分かった。このことが、非常に活性な触媒作用のような効果を持ち、超微粒子が形成される近傍でのシリコンの熱酸化を促進するものと推定される。また、有機Ｎｉインクには非常に多くの酸素成分が含まれており、これが分解して酸素供給源となり、窒素雰囲気下でもシリコンを熱酸化しているものと推定される。なお、ＸＰＳ（Ｘ線光電子分光分析）等、他の手段で膜組成を分析した結果、膜断面は１００Å深さ以上の絶縁性膜で形成されているので、他の金属膜と接触しても充分な絶縁性を有する。 When the cross section of the film after firing was observed with a TEM, it was found that ultrafine Ni particles grown to about 30 mm were dispersed in the thermal oxide film. It is presumed that this has an effect such as a very active catalytic action and promotes thermal oxidation of silicon in the vicinity where ultrafine particles are formed. The organic Ni ink contains a very large amount of oxygen component, which is decomposed to become an oxygen supply source, and it is presumed that silicon is thermally oxidized even in a nitrogen atmosphere. As a result of analyzing the film composition by other means such as XPS (X-ray photoelectron spectroscopy), the cross section of the film is formed of an insulating film having a depth of 100 mm or more. It has sufficient insulation.
本発明により、充分な厚みのシリコン熱酸化膜を低温、かつ短時間で形成でき、しかもチャネル部のみを選択的に高速酸化できる。そのため、余分な部分に形成される酸化膜の処理も不要となる。 According to the present invention, a sufficiently thick silicon thermal oxide film can be formed at a low temperature and in a short time, and only the channel portion can be selectively oxidized at high speed. Therefore, it is not necessary to process the oxide film formed in the extra portion.
以下、本発明を実施するための最良の形態を実施例の図面を用いて説明する。ここでは、液晶表示パネルを例として説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings of the embodiments. Here, a liquid crystal display panel will be described as an example.
図１は、本発明の薄膜トランジスタのチャネル保護膜の形成を説明する模式断面図である。図１において、ガラスを好適とする絶縁基板（第１の基板、薄膜トランジスタ基板）ＳＵＢ１の内面にゲート電極ＧＴが形成されている。このゲート電極ＧＴの上にゲート絶縁膜ＧＩを介してシリコン半導体層ＳＩとオーミックコンタクト層ＮＳが成膜され、オーミックコンタクト層ＮＳが二分割されている。二分割されたオーミックコンタクト層ＮＳの一方にソース（ドレイン）電極ＳＤ１が、他方にはドレイン（ソース）電極ＳＤ２が成膜されている。 FIG. 1 is a schematic cross-sectional view illustrating the formation of a channel protective film of a thin film transistor of the present invention. In FIG. 1, a gate electrode GT is formed on the inner surface of an insulating substrate (first substrate, thin film transistor substrate) SUB1 preferably made of glass. A silicon semiconductor layer SI and an ohmic contact layer NS are formed on the gate electrode GT via a gate insulating film GI, and the ohmic contact layer NS is divided into two. A source (drain) electrode SD1 is formed on one of the two divided ohmic contact layers NS, and a drain (source) electrode SD2 is formed on the other.
ソース（ドレイン）電極ＳＤ１とドレイン（ソース）電極ＳＤ２の対峙するシリコン半導体層ＳＩの部分（二分割されたオーミックコンタクト層ＮＳの除去部分）がチャネル部となる。このチャネル部に露出したシリコン半導体層ＳＩの表面に対して、図１の（ａ）に示したように、インクジェットノズルＮＺから有機ニッケル（有機Ｎi）インクＮ−ＩＫを滴下して塗布する。滴下する量は、二分割されたオーミックコンタクト層ＮＳとその上に成膜されたソース（ドレイン）電極ＳＤ１とドレイン（ソース）電極ＳＤ２の間を満たすようにする。なお、図１の（ｂ）に示したように、この有機ＮｉインクＮ−ＩＫがソース（ドレイン）電極ＳＤ１とドレイン（ソース）電極ＳＤ２の一部上層にかかるようにするのが望ましい。 The portion of the silicon semiconductor layer SI (the removed portion of the two-divided ohmic contact layer NS) between the source (drain) electrode SD1 and the drain (source) electrode SD2 becomes a channel portion. As shown in FIG. 1A, organic nickel (organic Ni) ink N-IK is dropped from the ink jet nozzle NZ and applied to the surface of the silicon semiconductor layer SI exposed in the channel portion. The amount to be dropped is set so as to satisfy the space between the two-divided ohmic contact layer NS and the source (drain) electrode SD1 and drain (source) electrode SD2 formed thereon. As shown in FIG. 1B, it is desirable that the organic Ni ink N-IK covers a part of the upper layer of the source (drain) electrode SD1 and the drain (source) electrode SD2.
インクジェットノズルによる滴下、すなわちインクジェット法のインク塗布は限られた微細箇所に決められた量のインクを精密に塗布できる方法であるため、微細なチャネル部分に限定的に有機ＮｉインクＮ−ＩＫを塗布することができる。塗布された有機ＮｉインクＮ−ＩＫを３００°Ｃ以下で焼成してチャネル保護膜とする。 Dropping with an ink jet nozzle, that is, ink application by an ink jet method is a method that can precisely apply a predetermined amount of ink to a limited fine area, so that organic Ni ink N-IK is applied to a fine channel portion in a limited manner. can do. The applied organic Ni ink N-IK is baked at 300 ° C. or lower to form a channel protective film.
図２は、有機Ｎｉインクの焼成で形成される過程でシリコン層の表層に形成されるシリコン熱酸化膜の形成メカニズムの説明図である。なお、図２には基板やゲート電極は図示を省略してある。ここでは、有機Ｎｉインクとして、ニッケル（Ｎｉ）の有機酸塩を有機溶媒に溶解したものとする。ニッケルの有機酸塩には、Ｎｉ（ＣＨ3ＣＯＯ）2または、Ｎｉ（ＨＣＯＯ）2を用いる。 FIG. 2 is an explanatory diagram of the formation mechanism of the silicon thermal oxide film formed on the surface layer of the silicon layer in the process of forming the organic Ni ink by baking. In FIG. 2, the substrate and the gate electrode are not shown. Here, it is assumed that an organic acid salt of nickel (Ni) is dissolved in an organic solvent as the organic Ni ink. Ni (CH 3 COO) 2 or Ni (HCOO) 2 is used as the organic acid salt of nickel.
有機ＮｉインクＮ−ＩＫを焼成する過程で、有機ＮｉインクＮ−ＩＫ中の超微粒子のニッケルが活性化して、４族であるシリコンＳｉに対する触媒として作用し、矢印Ａ部分に酸素が集中する。この酸素の集中はシリコン層ＳＩ側にリッチとなり、シリコン層ＳＩの表層に、例えばＨＣＯＯＨＮｉが生成し、矢印Ｂで示したようにシリコン熱酸化膜が形成される。このシリコン熱酸化膜の膜厚は、３００℃以上の高温焼成による熱酸化膜と同等である。 In the process of firing the organic Ni ink N-IK, the ultrafine nickel in the organic Ni ink N-IK is activated and acts as a catalyst for silicon Si, which is a group 4, and oxygen is concentrated in the arrow A portion. This concentration of oxygen becomes rich on the silicon layer SI side, for example, HCOOHNi is generated on the surface layer of the silicon layer SI, and a silicon thermal oxide film is formed as shown by an arrow B. The thickness of this silicon thermal oxide film is equivalent to that of a thermal oxide film obtained by high-temperature baking at 300 ° C. or higher.
図３は、チャネル保護膜の上層にパッシベーション膜を成膜した状態の薄膜トランジスタ基板の構成を説明する模式断面図である。図２で説明した有機ＮｉインクＮ−ＩＫの焼成により、チャネル保護膜ＰＬが形成されている。液状である有機ＮｉインクＮ−ＩＫは、焼成により焼き締って体積は減少し、図３に示したようにチャネル部分に栓をするように固化する。このチャネル保護膜ＰＬの上を含む全域を覆ってパッシベーション膜（パス膜）ＰＡＳを成膜する。液晶表示パネル用の薄膜トランジスタ基板とする場合は、パス膜ＰＡＳの上層にポリイミドを好適とする配向膜が形成されるが、図示はしていない。 FIG. 3 is a schematic cross-sectional view illustrating a configuration of a thin film transistor substrate in a state where a passivation film is formed on the channel protective film. The channel protective film PL is formed by baking the organic Ni ink N-IK described in FIG. The liquid organic Ni ink N-IK is baked by firing to reduce its volume, and solidifies so as to plug the channel portion as shown in FIG. A passivation film (pass film) PAS is formed to cover the entire region including the channel protective film PL. In the case of a thin film transistor substrate for a liquid crystal display panel, an alignment film suitable for polyimide is formed on the pass film PAS, but this is not shown.
図４は、本発明の実施例で説明した薄膜トランジスタを用いた液晶表示パネルで構成した液晶表示装置の等価回路図である。図４（ａ）は液晶表示装置の全体回路図、図４（ｂ）は図４（ａ）における画素部ＰＸＬの拡大図である。図４（ａ）において、液晶表示パネルＰＮＬには多数の画素部ＰＸＬがマトリクス配置されている。各画素部ＰＸＬはゲート配線駆動回路ＧＤＲで選択され、データ配線(信号線、ソース配線とも言う)駆動回路ＤＤＲからの表示データ信号に応じて点灯される。 FIG. 4 is an equivalent circuit diagram of a liquid crystal display device composed of a liquid crystal display panel using the thin film transistor described in the embodiment of the present invention. 4A is an overall circuit diagram of the liquid crystal display device, and FIG. 4B is an enlarged view of the pixel portion PXL in FIG. In FIG. 4A, the liquid crystal display panel PNL has a large number of pixel portions PXL arranged in a matrix. Each pixel portion PXL is selected by the gate line driving circuit GDR and turned on in response to a display data signal from the data line (also referred to as signal line or source line) drive circuit DDR.
すなわち、ゲート配線駆動回路ＧＤＲによって選択されたゲート配線ＧＬに対応して、データ配線駆動回路ＤＤＲからデータ配線ＤＬを通して液晶表示パネルＰＮＬの画素部ＰＸＬにおける薄膜トランジスタＴＦＴに表示データ（電圧）が供給される。 That is, display data (voltage) is supplied from the data line drive circuit DDR to the thin film transistor TFT in the pixel portion PXL of the liquid crystal display panel PNL through the data line DL corresponding to the gate line GL selected by the gate line drive circuit GDR. .
図４（ｂ）に示したように、画素部ＰＸＬを構成する薄膜トランジスタＴＦＴは、ゲート配線ＧＬとデータ配線ＤＬとの交差部に設けられる。薄膜トランジスタＴＦＴのゲート電極ＧＴはゲート配線ＧＬに接続し、薄膜トランジスタＴＦＴのドレイン電極又はソース電極（この時点ではドレイン電極）ＳＤ２には、データ配線ＤＬが接続されている。 As shown in FIG. 4B, the thin film transistor TFT constituting the pixel portion PXL is provided at the intersection of the gate line GL and the data line DL. The gate electrode GT of the thin film transistor TFT is connected to the gate wiring GL, and the data wiring DL is connected to the drain electrode or source electrode (drain electrode at this time) SD2 of the thin film transistor TFT.
薄膜トランジスタＴＦＴのドレイン電極又はソース電極（この時点ではソース電極）ＳＤ１は液晶（素子）ＬＣの画素電極ＰＸに接続される。液晶ＬＣは、画素電極ＰＸと共通電極ＣＴとの間にあって、画素電極ＰＸに供給されるデータ(電圧)により駆動される。なお、データを一時保持するための補助容量Ｃａがドレイン電極ＳＤ２と補助容量配線ＣＬとの間に接続されている。 The drain electrode or source electrode (source electrode at this time) SD1 of the thin film transistor TFT is connected to the pixel electrode PX of the liquid crystal (element) LC. The liquid crystal LC is between the pixel electrode PX and the common electrode CT, and is driven by data (voltage) supplied to the pixel electrode PX. Note that an auxiliary capacitor Ca for temporarily storing data is connected between the drain electrode SD2 and the auxiliary capacitor line CL.
ＳＵＢ１・・・第１基板（薄膜トランジスタ基板）、ＳＵＢ２・・・第２基板（カラーフィルタ基板）、ＧＴ・・・ゲート電極、ＧＩ・・・ゲート絶縁膜、ＵＷ・・・下地膜、ＳＩ・・・シリコン半導体層、ＮＳ・・・オーミックコンタクト層、ＰＬ・・・チャネル保護膜、ＮＺ・・・ノズル、Ｎ-ＩＫ・・・有機Ｎｉインク。 SUB1 ... first substrate (thin film transistor substrate), SUB2 ... second substrate (color filter substrate), GT ... gate electrode, GI ... gate insulating film, UW ... underlying film, SI ... -Silicon semiconductor layer, NS ... Ohmic contact layer, PL ... Channel protective film, NZ ... Nozzle, N-IK ... Organic Ni ink.
Claims (9)
前記チャネル部のシリコン半導体層の表層に有機ニッケルインクの焼成で形成されたシリコン熱酸化膜からなるチャネル保護膜を有することを特徴とする薄膜トランジスタ。 A gate electrode, a silicon semiconductor layer formed through a gate insulating film, an ohmic contact layer provided in two on the silicon semiconductor layer so as to form a channel portion in the silicon semiconductor layer, and each ohmic contact a source electrode and a drain electrodes connected to the respective layers,
A thin film transistor comprising a channel protective film made of a silicon thermal oxide film formed by baking organic nickel ink on a surface layer of a silicon semiconductor layer of the channel portion.
前記有機ニッケルインクは、ニッケルの有機酸塩を有機溶媒に溶解したものであることを特徴とする薄膜トランジスタ。 In claim 1 ,
The organic nickel ink is obtained by dissolving an organic acid salt of nickel in an organic solvent.
前記ニッケルの有機酸塩はＮｉ（ＣＨ3ＣＯＯ）2または、Ｎｉ（ＨＣＯＯ）2であることを特徴とする薄膜トランジスタ。 In claim 2 ,
The thin film transistor according to claim 1 , wherein the organic acid salt of nickel is Ni (CH 3 COO) 2 or Ni (HCOO) 2 .
二分割した前記オーミックコンタクト層のそれぞれの上にソース電極およびドレイン電極を形成し、
前記チャネル部のシリコン半導体層の表層に有機ニッケルインクを滴下し、焼成して前記シリコン半導体層の表層を熱酸化させてシリコン熱酸化膜からなるチャネル保護膜を形成することを特徴とする薄膜トランジスタの製造方法。 On a substrate, a gate electrode, a gate insulating film, after forming the contact layer on the silicon semiconductor layer silicon semiconductor layer and deposited over the gate insulating film, as to form a channel portion on the silicon semiconductor layer wherein Dividing the ohmic contact layer in two
Forming a source electrode and a drain electrodes on top of each binary split and said ohmic contact layer,
An organic nickel ink is dropped on a surface layer of a silicon semiconductor layer in the channel portion and baked to thermally oxidize the surface layer of the silicon semiconductor layer to form a channel protective film made of a silicon thermal oxide film. Production method.
前記有機ニッケルインクとして、ニッケルの有機酸塩を有機溶媒に溶解したものを用いることを特徴とする薄膜トランジスタの製造方法。 In claim 4 ,
A method of manufacturing a thin film transistor, wherein an organic acid ink of nickel is dissolved in an organic solvent as the organic nickel ink.
前記ニッケルの有機酸塩はＮｉ（ＣＨ3ＣＯＯ）2または、Ｎｉ（ＨＣＯＯ）2であることを特徴とする薄膜トランジスタの製造方法。 In claim 5,
The method for producing a thin film transistor, wherein the organic acid salt of nickel is Ni (CH 3 COO) 2 or Ni (HCOO) 2 .
前記薄膜トランジスタは、ゲート電極と、ゲート絶縁膜を介して成膜されたシリコン半導体層およびこのシリコン半導体層にチャネル部を形成する如く当該シリコン半導体層上に二分割して設けられたオーミックコンタクト層と、各オーミックコンタクト層のそれぞれに接続したソース電極およびドレイン電極を有し、
前記チャネル部のシリコン半導体層の表層に有機ニッケルインクの焼成で形成されたシリコン熱酸化膜からなるチャネル保護膜を有することを特徴とする液晶表示パネル。 A first substrate on which a thin film transistor is formed; a second substrate on which a color filter layer and a counter electrode are formed; a first alignment film formed on the uppermost layer of the inner surface of the first substrate; and an outermost layer of the second substrate. A liquid crystal display panel having a liquid crystal layer sealed between the second alignment film formed on the upper layer,
The thin film transistor includes a gate electrode, a silicon semiconductor layer formed through a gate insulating film, and an ohmic contact layer provided in two on the silicon semiconductor layer so as to form a channel portion in the silicon semiconductor layer. , a source electrode and a drain electrodes connected to each of the ohmic contact layer,
A liquid crystal display panel having a channel protective film made of a silicon thermal oxide film formed by baking organic nickel ink on a surface layer of a silicon semiconductor layer of the channel portion.
前記有機ニッケルインクは、ニッケルの有機酸塩を有機溶媒に溶解したものであることを特徴とする液晶表示パネル。 In claim 7 ,
The liquid crystal display panel, wherein the organic nickel ink is obtained by dissolving an organic acid salt of nickel in an organic solvent.
前記ニッケルの有機酸塩はＮｉ（ＣＨ3ＣＯＯ）2または、Ｎｉ（ＨＣＯＯ）2であることを特徴とする液晶表示パネル。 In claim 8 ,
The liquid crystal display panel, wherein the organic acid salt of nickel is Ni (CH 3 COO) 2 or Ni (HCOO) 2 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007122124A JP4451896B2 (en) | 2007-05-07 | 2007-05-07 | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY PANEL USING THIS THIN FILM TRANSISTOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007122124A JP4451896B2 (en) | 2007-05-07 | 2007-05-07 | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY PANEL USING THIS THIN FILM TRANSISTOR |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008277674A JP2008277674A (en) | 2008-11-13 |
| JP4451896B2 true JP4451896B2 (en) | 2010-04-14 |
Family
ID=40055258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007122124A Expired - Fee Related JP4451896B2 (en) | 2007-05-07 | 2007-05-07 | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY PANEL USING THIS THIN FILM TRANSISTOR |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4451896B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10290522B2 (en) * | 2013-05-30 | 2019-05-14 | Hitachi High-Technologies Corporation | Conductive interface system between vacuum chambers in a charged particle beam device |
-
2007
- 2007-05-07 JP JP2007122124A patent/JP4451896B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008277674A (en) | 2008-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4680879B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| CN105047606B (en) | The reworking method of the array base palte of display device and the array base palte by its formation | |
| US9323116B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JP4565573B2 (en) | Manufacturing method of liquid crystal display panel | |
| CN1987572A (en) | Liquid crystal display device and method of manufacturing the same | |
| US20140306223A1 (en) | Display device and method of manufacturing display device | |
| KR101996656B1 (en) | Display Device and Repairing Method thereof | |
| KR102092844B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7847891B2 (en) | Liquid crystal display | |
| WO2009081633A1 (en) | Active matrix substrate, liquid-crystal display device having the substrate, and manufacturing method for the active matrix substrate | |
| WO2020258643A1 (en) | Array substrate and fabrication method therefor | |
| WO2016021319A1 (en) | Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate | |
| JP4235921B2 (en) | Liquid crystal display panel manufacturing method and liquid crystal display panel | |
| US10168581B2 (en) | Display device | |
| JP4565572B2 (en) | Manufacturing method of liquid crystal display panel | |
| JP4451896B2 (en) | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY PANEL USING THIS THIN FILM TRANSISTOR | |
| KR102084398B1 (en) | Liquid crystal display device and method of fabricating the same | |
| US20180120610A1 (en) | Liquid crystal display device and method of manufacturing same | |
| KR101201707B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP4876470B2 (en) | Display element | |
| WO2011135769A1 (en) | Color filter substrate, display panel, and method for producing color filter substrate | |
| KR20110058519A (en) | Method of manufacturing thin film transistor substrate | |
| JP2008065012A (en) | Liquid crystal display panel | |
| JP4510846B2 (en) | Thin film transistor and liquid crystal display panel using the thin film transistor | |
| JP2009217096A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090804 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20090827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |