JP4438608B2

JP4438608B2 - Ｈブリッジ回路の駆動装置及びｈブリッジ回路の保護方法

Info

Publication number: JP4438608B2
Application number: JP2004331940A
Authority: JP
Inventors: 宏一粕谷; 斎藤　　光弘; 浩二沼崎; 豊福田; 展正植田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2004-02-16
Filing date: 2004-11-16
Publication date: 2010-03-24
Anticipated expiration: 2024-11-16
Also published as: US20050179463A1; JP2005269885A; US7212036B2

Description

本発明は、４つの半導体スイッチング素子で構成されるＨブリッジ回路を駆動する装置及びＨブリッジ回路の保護方法に関する。

近年、自動車は高機能化、高級化が進んでおり、その機能を実現するためにモータのようなアクチュエータが各部に配置され、より多く使用されるようになっている。そのような事情により、小型且つ低コストで、高電力に対応したアクチュエータＥＣＵ（Electronic Control Unit）の開発が期待されている。

このようなアクチュエータを駆動する回路には、４つの半導体スイッチング素子で構成されるＨブリッジ回路が多く用いられており、半導体スイッチング素子には例えばパワートランジスタなどが使用される。一般に、パワートランジスタには耐ノイズ性が要求されるが、特に、自動車搭載用としては耐サージ性が要求されるため、高耐圧のパワートランジスタを用いている。ところが、高耐圧のパワートランジスタは、チップサイズが大きく小型化を妨げる。また、オン抵抗も高いためスイッチング動作時の発熱も大きくなりその対策も必要となるため、取り扱いが煩わしかった。

高耐圧の半導体スイッチング素子を用いることなく耐サージ性を向上させるには、サージ電圧を検出した際に保護動作を行なう回路を設けることが考えられる。例えば、特許文献１には、Ｈブリッジ回路によって駆動されるモータについて、電源側端子の電圧が電源（バッテリ）電圧の所定割合以下の場合に、または、アース側端子の電圧が電源電圧の所定割合以上の場合にモータに異常があると判断し、バッテリからモータに対する電源供給を遮断する技術が開示されている。
特開平１１−３４１８５１号公報

しかしながら、特許文献１に開示されている技術は、電源電圧が正常であるという前提においてモータの異常を検出するための構成であり、電源電圧が過剰に上昇するサージ電圧の印加に対して、Ｈブリッジ回路の半導体スイッチング素子を保護するために用いるには不適当である。例えば、特許文献１では、モータに異常があると判断すると、保護回路４によりバッテリからモータに対する電源供給を遮断するようにしているが、保護回路４には、サージ電圧の印加により大電流が流れた場合に半導体スイッチング素子を保護するのであれば、リレーなどが必要となる。ところが、例えリレーを用いたとしても、大電流が流れている場合に電流経路を迅速に遮断することは容易ではなく、そのような用途に対応するためには高価なリレーが必要となってしまう。加えて、リレーを用いれば、構成が大型化してしまうという問題がある。

本発明は上記事情に鑑みてなされたものであり、その目的は、特別な保護回路を用いることなく、Ｈブリッジ回路を構成する半導体スイッチング素子を保護することができる駆動装置、及びＨブリッジ回路の保護方法を提供することにある。

請求項１記載のＨブリッジ回路の駆動装置によれば、制御回路は、電源側にＰチャネルＭＯＳＦＥＴが配置され、グランド側にＮチャネルＭＯＳＦＥＴが配置されるＨブリッジ回路に印加される過電圧を検出すると、そのＨブリッジ回路を構成する全ての半導体スイッチング素子を遮断するように駆動回路に駆動信号を出力させる。この場合、半導体スイッチング素子は夫々過電圧の１／２を負担すれば良いので、特別な保護回路を用いることなく素子を保護することが可能となる。また、その保護機構を、小型且つ低コストで実現することができる。そして、半導体スイッチング素子の耐圧を過電圧に対応して引き上げる必要がないので、オン抵抗を増大させることなく、Ｈブリッジ回路の通常動作時における発熱を抑えることができる。
そして、駆動回路を構成する電源側駆動素子は、過電圧検出回路が過電圧を検出した場合に導通状態となる。すると、ＰチャネルＭＯＳＦＥＴのゲート電位は、電源に印加された過電圧を基準として電源側駆動素子が導通したことによる電圧降下分だけ低下することで遮断レベルに確定されるので、ＰチャネルＭＯＳＦＥＴは確実に遮断される。そして、グランド側駆動素子は、過電圧が検出された場合は遮断状態となることで、その際に自身の端子間に印加される電圧（即ち、ＰチャネルＭＯＳＦＥＴのゲート電位）を負担する。従って、グランド側駆動素子に付与される耐圧以下の過電圧について保護動作が可能となる。

請求項２記載のＨブリッジ回路の駆動装置によれば、過電圧が検出され、グランド側駆動素子が遮断状態となった場合でも、その際に当該素子の電源側端子に印加される電圧がツェナー電圧を超えていればツェナーダイオードが導通するので、グランド側駆動素子の耐圧を超える電圧が印加されることはなく、グランド側駆動素子を確実に保護することができる。

請求項３記載のＨブリッジ回路の駆動装置によれば、上述したように、グランド側駆動素子に配置されるツェナーダイオードが導通することで電流が流れると、電源側駆動素子とグランド側駆動素子との間に配置される抵抗素子にも電流が流れ、当該素子に生じる電圧降下分だけ過電圧が緩和されるので、グランド側駆動素子の耐圧、若しくは、ツェナーダイオードのツェナー電圧をより低く設定することができる。

請求項４記載のＨブリッジ回路の駆動装置によれば、過電圧が検出されると、第１，第２スイッチング素子が夫々導通し、更に、電源側駆動素子が導通する。この場合、ＰチャネルＭＯＳＦＥＴのゲート電位は、電源に印加された過電圧を基準として、第２スイッチング素子及び電源側駆動素子が導通したことによる電圧降下分だけ低下することで遮断レベルに確定されるので、ＰチャネルＭＯＳＦＥＴは確実に遮断される。
また、過電圧が検出された場合に第１スイッチング素子を駆動する素子の出力端子には、第１，第２スイッチング素子の電源側端子と導通制御端子との間に夫々接続されるツェナーダイオードのツェナー電圧分により降下された電圧が印加されるので、前記出力端子に印加される電圧レベルを緩和することができる。そして、各ツェナーダイオードのクランプ作用によって、各スイッチング素子も過電圧より保護することができる。

請求項５記載のＨブリッジ回路の駆動装置によれば、過電圧検出回路は、ツェナー電圧を超えるレベルの過電圧が印加されるとツェナーダイオードが導通して、制御回路の遮断制御用スイッチング素子を導通させる。すると、駆動回路の制御信号入力端子の信号レベルを、ＰチャネルＭＯＳＦＥＴを遮断させる場合と同じレベルに設定されるので、駆動回路に前記遮断を行なうための回路動作を行なわせることができる。

請求項６記載のＨブリッジ回路の駆動装置によれば、Ｈブリッジ回路を、車両に搭載されるモータを駆動するものに適用する。即ち、車両の内部は、バッテリの電源系統にサージ電圧が比較的印加されやすい環境にあるため、本発明を適用すれば、サージ電圧が印加された場合に半導体スイッチング素子が破壊されてしまうことを防止できる。

（第１実施例）
以下、本発明を、車両に搭載されるアクチュエータＥＣＵとして、例えば、エンジンのスロットルバルブを開閉するＤＣモータを駆動するＥＣＵに適用した場合の第１実施例について図１乃至図５を参照して説明する。図１は、Ｈブリッジ回路及びその駆動装置の構成を示すものである。Ｈブリッジ回路１は、４つのＮチャネルパワーＭＯＳＦＥＴ（半導体スイッチング素子）２〜５をブリッジ接続して構成されており、Ｈブリッジ回路１の負荷としてＤＣモータ６が接続されている。ＤＣモータ６は、具体的には図示しないが、その回転駆動力によりエンジンのスロットルバルブを開閉するようになっている。また、Ｈブリッジ回路１の駆動用電源は、車両のバッテリ７（例えば、１４Ｖ）より供給されている。

マイクロコンピュータ（マイコン）８は、Ｈブリッジ回路１を駆動制御するものであり、例えば、車内ＬＡＮなどを介して上位の制御装置より与えられる指令に基づき、制御回路９及び駆動回路１０を介して４つのＦＥＴ２〜５をスイッチングさせる制御信号を夫々出力する。また、マイコン８は、モータ６の駆動を緊急に停止させる必要が生じたことを例えば割込みなどにより検出すると、制御回路９に停止信号を直接出力するようになっている。制御回路９は、通常動作時においては、マイコン８によって出力されるゲート制御信号をスルーして駆動回路１０に駆動信号として出力するが、後述するように、過電圧検出回路１１などにより異常が検出された場合や、マイコン８が緊急停止信号を出力した場合には、ゲート制御信号の出力を阻止するようになっている。
駆動回路１０は、マイコン８によって出力されるゲート制御信号に応じて、ＦＥＴ２〜５のゲートを駆動するゲート信号を出力する。尚、電源側のＦＥＴ２，４については、内蔵するチャージポンプ回路（図示せず）により昇圧した電圧を印加して駆動するように構成されている。

過電圧検出回路１１は、コンパレータ１２によって構成されており、そのコンパレータ１２の非反転入力端子は、Ｈブリッジ回路１の電源側、即ち、バッテリ７の正側端子電圧を分圧する抵抗１３及び１４の分圧点に接続されている。そして、コンパレータ１２の反転入力端子は、コンパレータ１２の電源電圧（例えば５Ｖ)を分圧する抵抗１５及び１６の分圧点に接続されている。
ここで、例えば抵抗１５及び１６の分圧比を１：１とし、抵抗１３及び１４の分圧比を７：１とすれば、Ｈブリッジ回路１の電源側電圧が２０Ｖを超えると、コンパレータ１２はハイレベルの検出信号を出力するようになる。

図２は、制御回路９の具体構成例を示すものである。制御回路９は、４つのＡＮＤゲート１７〜２０と、１つのＮＯＲゲート２１によって構成されている。４つのＡＮＤゲート１７〜２０の一方の入力端子には、マイコン８によって出力される各ＦＥＴ２〜５対応のゲート制御信号が夫々与えられており、他方の入力端子は、ＮＯＲゲート２１の出力端子に共通に接続されている。ＮＯＲゲート２１の入力端子には、マイコン８により出力される緊急停止信号と、過電圧検出回路１１により出力される検出信号が与えられている。
尚、その他にＤＣモータ６を緊急停止させる要因が存在する場合には、その他の要因を検出する信号もＮＯＲゲートの入力端子に加えれば良い。以上において、制御回路９、駆動回路１０、過電圧検出回路１１が駆動装置２２を構成しており、駆動装置２２にマイコン８を加えたものがアクチュエータＥＣＵ２３を構成している。

次に、本実施例の作用について図３乃至図５も参照して説明する。マイコン８は、通常の動作状態においては、ＤＣモータ６を正転させてエンジンのスロットバルブを開く場合には、例えば、ＦＥＴ２及び５をＯＮ，ＦＥＴ４及び３をＯＦＦさせてＤＣモータ６の巻線に正転方向電流を流す。そして、ＤＣモータ６を逆転させてスロットバルブを閉じる場合にはＦＥＴ４及び３をＯＮ，ＦＥＴ２及び５をＯＦＦさせてＤＣモータ６の巻線に逆転方向電流を流す。

図３は、マイコン８がＤＣモータ６を正転若しくは逆転させている状態（即ち、Ｈブリッジ回路１の何れか２つのＦＥＴ２〜５がＯＮ）において、（ａ）に示すようにＨブリッジ回路１の電源側に８０Ｖのサージ電圧が印加された場合、駆動回路１０によるゲート信号の出力状態を示すものである（ｂ）。
２０Ｖを超えるサージ電圧が印加されると、過電圧検出回路１１が検出信号を出力することで、制御回路９における４つのＡＮＤゲート１７〜２０の出力は何れもロウレベルとなり、Ｈブリッジ回路１のＦＥＴ２〜５は何れも遮断状態（ＯＦＦ）となる。そして、印加されたサージ電圧が２０Ｖを下回るようになると、過電圧検出回路１１は検出信号の出力を停止するので、ゲート信号の出力状態はサージ電圧の印加前の状態に戻る。

図４は、８０Ｖのサージ電圧が印加された場合におけるＨブリッジ回路１の状態を説明するものであり、図５は、同様のケースにおいて、本実施例の制御回路９がない場合の状態を示す。例えば、ＦＥＴ２〜５の耐圧が４０Ｖであるとする。図５に示すように、ＦＥＴ４及び３がＯＮしている場合に８０Ｖのサージ電圧が印加されれば、ＯＦＦ側であるＦＥＴ２及び５に対して夫々８０Ｖがそのまま印加されるため、それらは過電圧に耐えられず破壊されてしまう。
これに対して、図４に示す本実施例の場合はＦＥＴ２〜５が何れもＯＦＦとなるので、電源側のＦＥＴ２及び４とグランド側のＦＥＴ３及び５とは、サージ電圧を夫々４０Ｖずつを負担することになる。従って、各ＦＥＴ２〜５の耐圧に対して、その倍のサージ電圧が印加されても耐えることが可能となっている。

以上のように本実施例によれば、制御回路９は、過電圧検出回路１１によってＨブリッジ回路１に印加される過電圧が検出されると、そのＨブリッジ回路１を構成する全てのＦＥＴ２〜５を遮断するように駆動回路１０にゲート駆動信号を出力させるようにした。従って、ＦＥＴ２〜５は夫々過電圧の１／２を負担すれば良いので、リレーを用いるような特別な保護回路を用いることなくＦＥＴ２〜５を保護することができ、保護機構を小型且つ低コストで実現することが可能となる。そして、ＦＥＴ２〜５の耐圧を過電圧に対応して引き上げる必要がないので、オン抵抗を増大させることなく、Ｈブリッジ回路１の通常動作時における発熱を抑えることができる。

また、制御回路９をハードウエアで、具体的にはＡＮＤゲート１７〜２０及びＮＯＲゲート２１の論理回路で構成したので、過電圧が検出された場合にＦＥＴ２〜５を極めて迅速に保護することが可能となる。更に、Ｈブリッジ回路１を、車両に搭載されるＤＣモータ６を駆動するものに適用したので、バッテリ７の電源系統にサージ電圧が比較的印加されやすい環境において、ＦＥＴ２〜５が破壊されてしまうことを防止できる。

（第２〜第６実施例）
図６乃至図１０は本発明の第２〜第６実施例を示すものであり、第１実施例と異なる部分についてのみ説明する。これらの実施例は、何れも、Ｈブリッジ回路を構成する半導体スイッチング素子の種類が異なるものである。
図６に示す第２実施例では、Ｈブリッジ回路３１を、４つのＮＰＮトランジスタ３２〜３５で構成したものであり、図７に示す第３実施例では、Ｈブリッジ回路３６を、電源側にＰチャネルＭＯＳＦＥＴ３７及び３８，グランド側にＮチャネルＭＯＳＦＥＴ３９及び４０を配置して構成したものである。

図８に示す第４実施例では、Ｈブリッジ回路４１を、電源側にＰＮＰトランジスタ４２及び４３，グランド側にＮＰＮトランジスタ４４及び４５を配置して構成したものであり、図９に示す第５実施例では、Ｈブリッジ回路４６を、電源側にＮチャネルＭＯＳＦＥＴ４７及び４８，グランド側にＰチャネルＭＯＳＦＥＴ４９及び５０を配置して構成したものである。また、図１０に示す第６実施例では、Ｈブリッジ回路５１を、電源側にＮＰＮトランジスタ５２及び５３，グランド側にＰＮＰトランジスタ５４及び５５を配置して構成したものである。
以上のように構成された第２〜第６実施例による場合も、第１実施例と同様の効果が得られる。

（第７実施例）
図１１乃至図１３は本発明の第７実施例を示すものである。第７実施例は、図７に示す第３実施例のＨブリッジ回路３６を使用する場合における、駆動装置６１の具体的構成を示すものである。即ち、Ｈブリッジ回路３６は、電源側にＰチャネルＭＯＳＦＥＴ３７，３８が配置されている。斯様に構成すれば、電源側にＮチャネルＭＯＳＦＥＴを配置する場合に対してチャージポンプ回路が不要となるので、駆動回路の構成が簡単になるという長所がある。しかしながら、サージ電圧が印加された場合にこれらのＦＥＴ３７，３８を遮断するには、それらのゲートにサージ電圧に近いレベルの電圧を印加する必要がある。そこで、駆動装置６１は、自身も高電圧の印加に耐えながら、ＦＥＴ３７，３８を確実に遮断することを可能とする回路構成でなければならない。

過電圧検出回路６２は、抵抗素子６３，ツェナーダイオード６４及び抵抗素子６５の直列回路で構成され、サージ電圧の検出レベルとなるツェナーダイオード６４のツェナー電圧は、例えば２０Ｖ程度に設定されている。ツェナーダイオード６４及び抵抗素子６５の共通接続点はＮＰＮトランジスタ６６のベースに接続されており、トランジスタ６６のコレクタは抵抗素子６７を介して電源に接続され、エミッタはグランドに接続されている。また、トランジスタ６６のコレクタは、マイコン１１より与えられる制御信号の入力端子６１ａにも接続されている。

信号入力端子６１ａは、ＮＯＴゲート６８，バッファ６９の入力端子に接続されており、ＮＯＴゲート６８，バッファ６９の出力端子は、夫々抵抗素子７０，７１を介してＮチャネルＭＯＳＦＥＴ７２（第１スイッチング素子），７３（グランド側駆動素子）のゲートに接続されている。これらのＦＥＴ７２，７３は、夫々耐圧が４０Ｖ，５５Ｖに設定される例えばＬＤ（Laterally Diffused）ＭＯＳＦＥＴで構成されている。ＦＥＴ７２，７３のソースは何れもグランドに接続されており、また、ドレインとゲートとの間には、ツェナーダイオード７４，７５が夫々接続されている。尚、これらのツェナー電圧は、例えば３５Ｖ，５０Ｖに夫々設定されている。

また、これらの素子は、図１２に示すように、例えば特許３２５５４１７号公報に開示されているものと同様に、ＳＯＩ（Silicon On Insulator）構造にトレンチ分離構造を加えた形態で構成されており、高い絶縁耐圧が確保可能となっている。尚、図１２では、ＮチャネルＭＯＳＦＥＴの構成を示している。即ち、ｐ＋シリコン基板２００とｎ型シリコン基板２０１とがシリコン酸化膜（埋込酸化膜）２０３を介した貼り合わせにより接合され、ＳＯＩ構造をなしている。また、ｎ型シリコン基板２０１において表面から埋込酸化膜２０３に至るトレンチ酸化膜２０４が形成され、このトレンチ酸化膜２０４及びシリコン酸化膜（埋込酸化膜）２０３にて囲まれたシリコン領域が島（素子形成領域）となっている。

ＦＥＴ７２のドレインは、抵抗素子７６及び７７を介して電源に接続され、ソースはグランドに接続されており、抵抗素子７６及び７７の共通接続点は、ＰチャネルＭＯＳＦＥＴ（第２スイッチング素子）７８のゲートに接続されている。ＦＥＴ７８のソースは電源に接続され、ドレインはＮＰＮトランジスタ（電源側駆動素子）７９のベースに接続されている。また、ＦＥＴ７８のソースとゲートとの間にも、ツェナー電圧が例えば８Ｖであるツェナーダイオード８０が接続されている。

トランジスタ７９のコレクタは電源に接続され、エミッタは、抵抗素子８１及びダイオード８２を介してＦＥＴ７３のドレインに接続されていると共に、抵抗素子８３を介してＦＥＴ３７のゲートに接続されている。また、トランジスタ７９のベースとエミッタとの間にも抵抗素子８４が接続され、コレクタ−エミッタ間には、抵抗素子８５が並列に接続されている。ダイオード８２は、電源側への逆流阻止用に配置されている。
尚、ＦＥＴ３８についても上記と同様の構成が用意されている。また、ＮチャネルＭＯＳＦＥＴ３９，４０側については、サージ電圧の検出時に遮断を行なうに当たり特別な構成は不要であるから、図示を省略する。そして、以上において、トランジスタ６６及び抵抗素子６７は制御回路８６を構成しており、駆動装置６１より過電圧検出回路６２及び制御回路８６を除いたものが、駆動回路８７を構成している。

次に、第７実施例の作用について説明する。サージ電圧が検出されない通常動作時においては、駆動装置６１の信号入力端子６１ａにはマイコン８より制御信号が与えられる。そして、過電圧検出回路６２においては、電源電圧が正常な１４Ｖ程度であれば、ツェナーダイオード６４は導通せずトランジスタ６６はオフしている。

信号入力端子６１ａのレベルがロウ（Ｌ）の場合、ＦＥＴ７２，７３は夫々オン，オフする。すると、ＦＥＴ７８がオンしてトランジスタ７９にベース電流が流れ、トランジスタ７９は導通する。この時、ＦＥＴ３７のゲートであるＡ点の電位ＶAは、電源電圧をＶcc、ＦＥＴ７８のソース−ドレイン間電圧をＶsat，トランジスタ７９のベース−エミッタ間電圧をＶBE＝ＶFとすると、ＶA＝Ｖcc−（Ｖsat＋ＶF）となる。そして、（Ｖsat＋ＶF）は約０．８Ｖ程度に設定され、ＦＥＴ３７のしきい値電圧は１．５Ｖ〜３．０Ｖ程度に設定されることで、ＦＥＴ３７は遮断される。

一方、信号入力端子６１ａのレベルがハイ（Ｈ）の場合は上記のオンオフ関係が逆となり、トランジスタ７９がオフ、ＦＥＴ７３がオンすることで、Ａ点の電位ＶAは、抵抗素子８５及び８１並びにダイオード８２の順方向電圧の分圧電位となってＦＥＴ３７はオンする。
そして、第１実施例と同様に、例えばロードダンプなどにより８０Ｖ程度のサージ電圧が電源に印加されたとする。この時、信号入力端子６１ａのレベルがハイであり、ＦＥＴ７２及び７８が何れもオフしている状態にあれば、ツェナーダイオード８０，抵抗素子７６及びツェナーダイオード７４を介してサージ電流が流れる。従って、ＦＥＴ７８，７２は、ツェナーダイオード８０，７４のクランプ動作によって保護される。

また、この時、過電圧検出回路６２においては、アノード電位が２０Ｖを超えることでツェナーダイオード６４が導通するため、トランジスタ６６がオンして信号入力端子６１ａのレベルはロウになる。従って、上述したように、Ａ点の電位ＶAは、ＶA＝８０Ｖ−（Ｖsat＋ＶF）となってＦＥＴ３７はオフされる。そして、サージ電流は、抵抗素子８１、ダイオード８２及びツェナーダイオード７５を介して流れるので、オフ状態にあるＦＥＴ７３はツェナーダイオード７５のクランプ作用によって保護される。
図１１には、Ａ点を中心とするこの時の電位関係を示している。ＦＥＴ７３の端子電圧は５０Ｖ，Ａ点の電位ＶAは、ＶA＝８０Ｖ−（Ｖsat＋ＶF）＝７９．２Ｖであるから、それらの差電圧となる（７９．２Ｖ−５０Ｖ＝２９．２Ｖ）を抵抗素子８１及びダイオード８２が負担することになる。

また、本発明のような回路構成が必要となる理由を、図１３を参照して補足的に説明する。図１３（ａ）は、モータ駆動用ＥＣＵ８８の外部において、サージ電圧吸収用のツェナーダイオード８９を電源に直接接続した構成である。この場合、ツェナーダイオード８９は、電流容量及びサイズが大きなものをプリント配線基板上に接続するため、サージ電圧を十分に吸収することができる。

これに対して、図１３（ｂ）は、モータ駆動用ＥＣＵ９０を、Ｈブリッジ回路３６も含めてモータ６と一体に構成することを目的とするもので、ＩＣチップとして構成されるＥＣＵ９０を極力小型に構成してトランスファモールド化する。この場合、大きなサイズのツェナーダイオード８９を外付けすることができないため、ＩＣチップ内に小さいサイズのツェナーダイオード９１を搭載することになる。その結果、ＥＣＵ９０内部の駆動回路（Ｄｒ）や電源回路などに対してはツェナーダイオード９１による過電圧保護が可能となるが、Ｈブリッジ回路３６に対しては保護ができなくなることから本発明のような構成が必要となったのである。

以上のように第７実施例によれば、Ｈブリッジ回路３６の電源側に配置される半導体スイッチング素子がＰチャネルＭＯＳＦＥＴ３７，３８で構成される場合、過電圧検出回路６２に配置されるツェナーダイオード６４のツェナー電圧を超えるレベルの過電圧が印加されると、駆動回路８７の制御信号入力端子６１ａの信号レベルは、ＰチャネルＭＯＳＦＥＴ３７を遮断させる場合と同じレベルに設定される。すると、ＦＥＴ７２，７８が夫々導通し、更に、トランジスタ７９が導通するので、ＦＥＴ３７のゲート電位は、電源に印加された過電圧を基準として、ＦＥＴ７８のソース−ドレイン間電圧をＶsat、及びトランジスタ７９のベース−エミッタ間電圧をＶBEの降下分だけ低下して遮断レベルに確定されるので、ＦＥＴ３７は確実に遮断される。

また、過電圧が検出された場合にＦＥＴ７２を駆動するＮＯＴゲート６８の出力端子には、ツェナーダイオード８０及び７４のツェナー電圧分、並びに抵抗素子７６によって降下された電圧が印加されるので、前記出力端子に印加される電圧レベルを緩和することができる。そして、各ツェナーダイオード８０，７４のクランプ作用によって、ＦＥＴ７２、７８も過電圧より保護することができる。

また、過電圧が検出され、ＦＥＴ７３が遮断状態となった場合でも、その際にＦＥＴ７３のドレインに印加される電圧がツェナー電圧を超えていればツェナーダイオード７５が導通するので、ＦＥＴ７３の耐圧を超える電圧が印加されることはなく、ＦＥＴ７３を確実に保護することができる。更に、ツェナーダイオード７５が導通することで電流が流れると抵抗素子８１にも電流が流れ、当該抵抗素子８１に生じる電圧降下分だけ過電圧が緩和されるので、ＦＥＴ７３の耐圧、若しくは、ツェナーダイオード７５のツェナー電圧をより低く設定することができる。

加えて、少なくとも、駆動回路８７を構成する素子を、ＳＯＩ構造にトレンチ分離構造を加えたものによって形成するので、接合分離構造に比較してより高耐圧な構造にすることができ、駆動回路８７を構成するのに好適である。即ち、接合分離構造を採用した場合は、基板の０Ｖ電位に対して図１１に示すトランジスタ７９及び抵抗素子８１に約８０Ｖが印加されることになり、これらの素子耐圧を十分上回るため破壊される可能性が極めて高い。これに対してＳＯＩ構造を採用した場合は酸化膜２０３の耐圧が素子耐圧の数倍以上となるので、基板２００の電位が０Ｖであっても破壊されることはない。

（第８実施例）
図１４は本発明の第８実施例を示すものであり、第７実施例と異なる部分のみ説明する。第８実施例は、第７実施例における駆動装置６１の構成を、Ｈブリッジ回路３６に替えて、単一のＦＥＴ３７をモータ６とバッテリ７との間に接続してなる所謂ハイサイド駆動方式の駆動回路９２に適用した場合を示す。この場合、駆動回路８７の動作は第７実施例と全く同様である。

（第９実施例）
図１５は本発明の第９実施例を示すものである。第９実施例の構成は、第７実施例における駆動回路８７の構成をより簡略化したものである。過電圧検出回路６２及び制御回路８６の構成は同様であり、トランジスタ６６のコレクタは、抵抗素子９３を介してＮＰＮトランジスタ（グランド側駆動素子）９４のベースに接続されている。トランジスタ９４のベース−エミッタ間には抵抗素子９５が接続されている。

トランジスタ９４のエミッタはグランドに接続され、コレクタはＮＰＮトランジスタ（電源側駆動素子）９６のベースに接続されていると共に、逆方向のダイオード９７及び抵抗素子９８を介してＦＥＴ３７のゲートに接続されている。トランジスタ９６のコレクタは電源（バッテリ７の正側端子）に接続され、エミッタはダイオード９７のアノードに接続されている。また、電源とトランジスタ９６のベース、及び当該ベースとダイオード９７のアノードとの間には、抵抗素子９９，１００が夫々接続されている。以上が、駆動回路１０１を構成している。

次に、第９実施例の作用について説明する。信号入力端子１０１ａがハイレベルである場合は、トランジスタ９４がオンとなり、トランジスタ９６がオフすることでＦＥＴ３７のゲート電位はグランドレベル付近となってＦＥＴ３７はオンする。一方、信号入力端子１０１ａがロウレベルになると、トランジスタ９４，９６のオンオフ関係が逆となり、ＦＥＴ３７のゲート電位は電源電圧付近となってＦＥＴ３７はオフする。
そして、過電圧検出回路６２が過電圧を検出した場合は、第７実施例と同様にトランジスタ６６がオンして信号入力端子１０１ａがロウレベルになり、ＦＥＴ３７はオフする。この時、対応可能な過電圧は、略トランジスタ９４の耐圧相当となる。

この駆動回路１０１においては、過電圧検出時にトランジスタ９６を介して流れる電流がＦＥＴ３７のゲート容量を充電してトランジスタ９６がオフするまでに、ゲート電位を過電圧付近にすることができるので、無駄な消費電流が発生しない。また、正常動作時においてＦＥＴ３７をオンさせる場合は、抵抗素子９９及び１００並びにトランジスタ９４を介して電流が流れるが、抵抗素子９９及び１００の抵抗値を高く設定することで、消費電流を抑制することができる。

以上のように第９実施例によれば、駆動回路１０１を構成するトランジスタ９６は、過電圧検出回路６２が過電圧を検出した場合に導通状態となるので、ＦＥＴ３７のゲート電位は、電源に印加された過電圧を基準としてトランジスタ９６が導通したことによる電圧降下分（ＶCE）だけ低下することで遮断レベルに確定されるので、ＦＥＴ３７は確実に遮断される。そして、トランジスタ９４は、過電圧が検出された場合は遮断状態となり、その際に自身のコレクタ−エミッタ端子間に印加される電圧を負担する。従って、トランジスタ９４に付与されている耐圧以下の過電圧について保護動作が可能となる。

本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
過電圧検出のしきい値は２０Ｖに限ることなく、個別の設計に応じて適宜設定すれば良い。
マイコン８が高速に動作する場合には、過電圧検出回路１１の検出信号をマイコン８に与えて、制御回路たるマイコン８の出力指令によりＦＥＴ２〜５を全ＯＦＦしても良い。
スロットルバルブを開閉するためのＤＣモータ６を駆動するものに限らず、その他車両用に搭載されるＤＣモータなどのアクチュエータを駆動するものに適用しても良い。また、車両用に限ることなく、その他のＤＣモータや直流負荷を駆動するものであっても広く適用することができる。

第７〜第９実施例において、過電圧検出回路６２が検出する過電圧のレベルを、ツェナーダイオードのツェナー電圧を変更することで、Ｈブリッジ回路３７を構成するＦＥＴ３７の耐圧を上回るレベルに設定しても良い。即ち、過電圧の検出レベルを上記のように設定しても、駆動回路８７等の保護動作が直ちに働くのでＦＥＴが直ちに破壊されることはない。そして、検出レベルを極力高めに設定することで、保護動作が頻繁に発動することを回避できる。
抵抗素子８１は、必要に応じて設ければ良い。
想定する過電圧レベルが低い場合は、駆動回路８７等構成する素子を接合分離構造によって形成しても良い。
第９実施例において、トランジスタ９４のコレクタ−ベース間にツェナーダイオードを接続しても良い。

本発明を、車両に搭載されるアクチュエータＥＣＵに適用した場合の第１実施例であり、Ｈブリッジ回路及びその駆動装置の構成を示す図制御回路の具体構成例を示す図（ａ）はＨブリッジ回路の電源側に８０Ｖのサージ電圧が印加された場合、（ｂ）はその場合の駆動回路によるゲート信号の出力状態を示す図８０Ｖのサージ電圧が印加された場合におけるＨブリッジ回路の状態を説明する図図４と同様のケースにおいて、制御回路がない場合の状態を示す図本発明の第２実施例を示すＨブリッジ回路の構成図本発明の第３実施例を示す図６相当図本発明の第４実施例を示す図６相当図本発明の第５実施例を示す図６相当図本発明の第６実施例を示す図６相当図本発明の第７実施例であり、駆動回路の詳細構成を示す図駆動回路を構成するＦＥＴの半導体的構成を示す模式的断面図（ａ）はモータ駆動用ＥＣＵの外部において、サージ電圧吸収用のツェナーダイオードを電源に直接接続した構成、（ｂ）はモータ駆動用ＥＣＵの内部にサージ電圧吸収用のツェナーダイオードを配置した構成を示す図本発明を、ハイサイド駆動方式の駆動回路に適用した第８実施例を示す図１１相当図本発明の第９実施例を示す図１１相当図

符号の説明

図面中、１はＨブリッジ回路、２〜５はＮチャネルパワーＭＯＳＦＥＴ（半導体スイッチング素子）、６はＤＣモータ、７はバッテリ、９は制御回路、１０は駆動回路、１１は過電圧検出回路、１７〜２０はＡＮＤゲート（論理回路）、２１はＮＯＲゲート（論理回路）、２２は駆動装置、２３はアクチュエータＥＣＵ、３１はＨブリッジ回路、３２〜３５はＮＰＮトランジスタ（半導体スイッチング素子）、３６はＨブリッジ回路、３７及び３８はＰチャネルＭＯＳＦＥＴ（半導体スイッチング素子）、３９及び４０はＮチャネルＭＯＳＦＥＴ（半導体スイッチング素子）、４１はＨブリッジ回路、４２及び４３はＰＮＰトランジスタ（半導体スイッチング素子）、４４及び４５はＮＰＮトランジスタ（半導体スイッチング素子）、４６はＨブリッジ回路、４７及び４８はＮチャネルＭＯＳＦＥＴ（半導体スイッチング素子）、４９及び５０はＰチャネルＭＯＳＦＥＴ（半導体スイッチング素子）、５１はＨブリッジ回路、５２及び５３はＮＰＮトランジスタ（半導体スイッチング素子）、５４及び５５はＰＮＰトランジスタ（半導体スイッチング素子）、６１は駆動装置、６２は過電圧検出回路、６３は抵抗素子、６４はツェナーダイオード、６５は抵抗素子、７２はＮチャネルＭＯＳＦＥＴ（第１スイッチング素子）、７３はＮチャネルＭＯＳＦＥＴ（グランド側駆動素子）、７４，７５はツェナーダイオード、７８はＰチャネルＭＯＳＦＥＴ（第２スイッチング素子）、７９はＮＰＮトランジスタ（電源側駆動素子）、８０はツェナーダイオード、８１は抵抗素子、８６は制御回路、８７は駆動回路、９４はＮＰＮトランジスタ（グランド側駆動素子）、９６はＮＰＮトランジスタ（電源側駆動素子）、１０１は駆動回路を示す。

Claims

電源側にＰチャネルＭＯＳＦＥＴが配置され、グランド側にＮチャネルＭＯＳＦＥＴが配置されるＨブリッジ回路を構成する各半導体スイッチング素子に駆動信号を出力してスイッチング動作させる駆動回路と、
前記Ｈブリッジ回路に印加される電圧を分圧抵抗によって分圧し、その分圧された電圧をコンパレータが基準電圧と比較することで、前記Ｈブリッジ回路に印加される過電圧を検出する過電圧検出回路と、
この過電圧検出回路が過電圧を検出した場合、前記Ｈブリッジ回路を構成する全ての半導体スイッチング素子を遮断するように、前記駆動回路に駆動信号を出力させる制御回路とで構成され、
前記駆動回路は、電源と前記ＰチャネルＭＯＳＦＥＴのゲートとの間、前記ゲートとグランドとの間に夫々配置される電源側駆動素子，グランド側駆動素子を備え、これらの駆動素子の何れか一方が択一的に導通することで前記ＰチャネルＭＯＳＦＥＴを駆動するように構成され、
前記電源側駆動素子は、前記過電圧検出回路が過電圧を検出した場合に導通状態となり、
前記グランド側駆動素子は、前記過電圧検出回路が過電圧を検出した場合に遮断状態となることを特徴とするＨブリッジ回路の駆動装置。
前記駆動回路は、前記グランド側駆動素子の電源側端子と導通制御端子との間に接続され、ツェナー電圧が前記グランド側駆動素子の耐圧以下に設定されるツェナーダイオードを備えることを特徴とする請求項１記載のＨブリッジ回路の駆動装置。
前記駆動回路は、前記電源側駆動素子と前記グランド側駆動素子との間に配置される抵抗素子を備えることを特徴とする請求項２記載のＨブリッジ回路の駆動装置。
前記駆動回路は、
前記過電圧検出回路が過電圧を検出した場合に導通する第１スイッチング素子と、
電源と前記電源側駆動素子の導通制御端子との間に接続され、前記第１スイッチング素子が導通することに伴って導通する第２スイッチング素子と、
前記第１，第２スイッチング素子の電源側端子と導通制御端子との間に夫々接続され、ツェナー電圧が各スイッチング素子の耐圧以下に設定されるツェナーダイオードとを備え、
前記第２スイッチング素子が導通した場合の端子間電圧により前記電源側駆動素子の導通制御端子に生じる電圧降下分は、前記ＰチャネルＭＯＳＦＥＴのゲート電位が前記遮断レベル以上となるように設定されることを特徴とする請求項１乃至３の何れかに記載のＨブリッジ回路の駆動装置。
前記過電圧検出回路は、電源とグランドとの間に接続される、電源側抵抗素子、ツェナーダイオード及びグランド側抵抗素子の直列回路で構成され、
前記制御回路は、過電圧の検出に伴い前記ツェナーダイオードが導通すると導通して、前記駆動回路の制御信号入力端子の信号レベルを、前記ＰチャネルＭＯＳＦＥＴを遮断させる場合と同じレベルに設定する遮断制御用スイッチング素子で構成されることを特徴とする請求項１乃至４の何れかに記載のＨブリッジ回路の駆動装置。
前記Ｈブリッジ回路は、車両に搭載されるモータを駆動するものであることを特徴とする請求項１乃至５の何れかに記載のＨブリッジ回路の駆動装置。