[go: up one dir, main page]

JP4434268B2 - 電子部品モジュール - Google Patents

電子部品モジュール Download PDF

Info

Publication number
JP4434268B2
JP4434268B2 JP2007307172A JP2007307172A JP4434268B2 JP 4434268 B2 JP4434268 B2 JP 4434268B2 JP 2007307172 A JP2007307172 A JP 2007307172A JP 2007307172 A JP2007307172 A JP 2007307172A JP 4434268 B2 JP4434268 B2 JP 4434268B2
Authority
JP
Japan
Prior art keywords
protrusion
resin layer
substrate
electronic component
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007307172A
Other languages
English (en)
Other versions
JP2009130331A (ja
Inventor
広忠 古川
さゆり 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007307172A priority Critical patent/JP4434268B2/ja
Priority to US12/275,817 priority patent/US7948057B2/en
Publication of JP2009130331A publication Critical patent/JP2009130331A/ja
Application granted granted Critical
Publication of JP4434268B2 publication Critical patent/JP4434268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は電子部品モジュールに関し、特に、基板表面の樹脂層に巻線とＩＣとが内蔵されてなる電子部品モジュールに関するものである。
近年、携帯電話機等の小型電子機器は、インダクタやキャパシタ等の受動素子とＩＣとを組み合わせた様々な電子部品モジュールにより構成されている。携帯電話機のような電子機器の高集積化はとどまるところを知らず、電子部品モジュールにおいて、更なる高集積化の要求がある。例えば、特許文献１には、フェライト基板上にインダクタとなる巻線を形成し、飽和磁化を生じ難くするために巻線を樹脂モールドした後、巻線を形成したフェライト基板上にマイクロ電源回路ＩＣの半導体基板を積層してなる小型電力変換装置が記載されている。
特開２００２−２３３１４０号公報
しかしながら、電子機器の高集積化及び電気的特性の安定化の要求はとどまるところを知らず、上記のような電力変換用の電子部品モジュールにおいても、さらなる高集積化及び電気的特性の安定化の要求がある。
本発明は、かかる事情に鑑みてなされたものであり、その目的は、高集積化及び電気的特性の安定化の両方を満たした電子部品モジュールを提供することにある。
本発明は、基板と、基板上に設けられ、巻線を内蔵する第１の樹脂層と、第１の樹脂層上に設けられ、ＩＣを内蔵する第２の樹脂層と、を備え、基板は、基板表面から第１の樹脂層中に突出し、セラミックスからなる第１の突起を有し、第１の樹脂層中において、巻線は、第１の突起の周囲を周回するように配置され、第２の樹脂層中において、ＩＣは、第１の突起と重なるように配置されている、電子部品モジュールである。
この構成によれば、基板と、巻線を内蔵する第１の樹脂層と、ＩＣを内蔵する第２の樹脂層とが積層されているため、基板上にインダクタやＩＣを個々に実装する実装形式に比べて高集積化を図ることができる。また、この構成によれば、基板は、基板表面から第１の樹脂層中に突出し、セラミックスからなる第１の突起を有し、第１の樹脂層中において、巻線は、第１の突起の周囲を周回するように配置されているため、当該第１の突起にコアコイルとしてのコアの役割を果たさせることができる。さらに、第２の樹脂層中において、ＩＣは第１の突起と重なるように配置されているため、熱膨張による高さの変動が小さいセラミックスからなる第１の突起と、第１の突起により厚さが薄くなり熱膨張による厚さの変化量が小さくなった第１の樹脂層とが順次重なった部位にＩＣは配置されることになり、熱膨張による巻線とＩＣとのギャップの変化量が小さくなるため、電気的特性をより安定化させることができる。具体的には、電力変換用の電子部品モジュールとして、ＩＣとインダクタ間の配線距離が安定するので、配線延長に起因するノイズ耐性のばらつきが抑えられ、さらにＩＣとインダクタ間の配線距離が安定するので、ＩＣからの熱の伝わり方も安定化することから、ＩＣ動作時の熱影響による電気的特性の安定化にもつながる。
この場合、ＩＣは、ＩＣの基板表面への投影面が、第１の突起の基板表面による断面領域をはみ出して配置されているものとできる。
この構成によれば、ＩＣの基板表面への投影面が、第１の突起の基板表面による断面領域をはみ出して配置されているため、巻線端部の引き出し配線とＩＣの端子とを接続する距離が相対的に短くなるため、電源ロスが少なく、ノイズの影響を少なくすることができる。また、この構成によれば、同じ電子部品モジュールのサイズであれば、相対的に第１の突起部が小さいため、巻線の巻き数を多くすることが可能となる。
あるいは、ＩＣは、ＩＣの基板表面への投影面が、第１の突起の基板表面による断面領域の内側に配置されているものとできる。
この構成によれば、ＩＣの基板表面への投影面が、第１の突起の基板表面による断面領域の内側に配置されているため、熱膨張による高さの変動が少ない第１の突起上にＩＣをより安定させて配置することができる。
一方、基板は、基板表面から第１の樹脂層中に突出し、第１の突起の周囲を周回する巻線の周囲に配置され、セラミックスからなる第２の突起をさらに備え、第２の樹脂層中において、ＩＣは、第１の突起と第２の突起とをまたがって配置されていることが好適である。
この構成によれば、第１の突起の周囲を周回する巻線の周囲に配置され、セラミックスからなる第２の突起をさらに備え、第２の樹脂層中において、ＩＣは、第１の突起と第２の突起とをまたがって配置されているため、ＩＣは、熱膨張による高さの変動が少ない第１の突起と第２の突起との上に配置されることになり、ＩＣをより安定させて配置することができる。
本発明の電子部品モジュールによれば、高集積化及び電気的特性の安定化の両方を満たすことができる。
以下、本発明の実施の形態に係る電子部品モジュールについて添付図面を参照して説明する。
図１は第１実施形態の電子部品モジュールの平面図であり、図２はその底面図であり、図３はその側面図であり、図４は図１におけるＩＶ線による縦断面図である。図１〜４に示すように、本実施形態の電子部品モジュール１００ａは、一体化された基板内にインダクタとなる巻線２２とＩＣ５３とが内蔵されており、例えば、携帯電話機の電源回路におけるＤＣ−ＤＣコンバータ等の機能を果たす。図５にそのＤＣ―ＤＣコンバータの代表的回路図を示す。
図１〜３に示すように、電子部品モジュール１００ａは、全体として横１．５〜７．５ｍｍ、縦１．０〜６．１ｍｍ、高さ１．２ｍｍ以下の平板状をなす。電子部品モジュール１００ａの上面には、任意の数のハンダバンプ７０が配置され、電子部品モジュール１００ａ内部のＩＣ５３及び巻線２２と電気的に接続されている。
図４に示すように、本実施形態の電子部品モジュール１００ａは、フェライト基板（基板）２８と、巻線２２を内蔵するフェライト樹脂層（第１樹脂層）２０と、ＩＣ５３を内蔵する樹脂層（第２樹脂層）５２，５４とからなる。フェライト基板２８には、フェライト基板２８の表面からフェライト樹脂層２０中に突出し、フェライトからなる第１突起部（第１の突起）２９が設けられている。第１突起部２９は、インダクタの磁芯としての機能を有する。図１及び２に示すように、本実施形態においては第１突起部２９のフェライト基板２８の表面による断面は長方形をなしているが、円形及び楕円形としても良い。また、第１突起部２９の上端部（フェライト基板２８と反対側の端部）は、ＩＣ５３を安定させて支持するため、フェライト基板２８の表面と平行な平坦面を有する。
フェライト樹脂層２０は、インダクタの透磁率を向上させる機能を有するものである。フェライト樹脂層２０中において、巻線２２は、図１及び２に示すように第１突起部２９の周囲を周回するように配置されている。図４に示すように、巻線２２の上端部（フェライト基板２８と反対側の端部）は、製造時における電子部品モジュール１００ａの高さ方向の工作精度を保つため、第１突起部２９の上端部よりも低くされている。なお、本実施形態においては、巻線２２は第１突起部２９の周囲をフェライト基板２８の表面と平行な水平方向に一層だけ周回する平面型のスパイラルコイルとしているが、例えば、第１突起部２９の周囲を水平方向に一層だけ周回する巻線を複数層積層させ、各々の層の巻線を電気的に接続させた多層型のスパイラルコイルの形態とすることもできる。あるいは、巻線２２は、第１突起部２９の長手方向（フェライト基板２８と反対側の方向）にソレノイド状に巻き付けられたソレノイド型のコイルの形態とすることもできる。
フェライト樹脂層２０と樹脂層５２との間において、第１突起部２９付近には、軟磁性金属薄膜５１が設けられている。軟磁性金属薄膜５１が巻線２２によるインダクタとＩＣ５３との間に設けられていることにより、ＩＣ５３のノイズがインダクタに入ることを防止することができる。また、軟磁性金属薄膜５１を用いることにより、フェライトを用いて遮蔽するよりも薄くすることができるため、電子部品モジュール１００ａの高さ方向のサイズを小さくできる。
樹脂層５２、５４中には、スイッチング回路等の機能を果たすＩＣ５３が埋め込まれている。図１及び２に示すように、本実施形態においては、樹脂層５２、５４中において、ＩＣ５３は、ＩＣ５３のフェライト基板２８への投影面の全てが、第１突起部２９のフェライト基板２８表面による断面と重なるように配置されている。さらに、ＩＣ５３のフェライト基板２８への投影面は、第１突起部２９のフェライト基板２８表面による断面領域の内側に配置されている。
図４に示すように、樹脂層５４表面には、銅箔層６５、樹脂層６６、銅箔層６８、及びレジスト５６が順次積層されている。レジスト５６表面に設けられたハンダバンプ７０、樹脂層５２，５４中に設けられたビア６４に埋め込まれた銅、銅箔層６５、ビア６７に埋め込まれた銅、及び銅箔層６８を介して、巻線２２と電気的に接続されている。また、ハンダバンプ７０のいくつかは、ＩＣバンプ６２、銅箔層６５、ビア６７に埋め込まれた銅、及び銅箔層６８を介して、ＩＣ５３と電気的に接続されている。さらに、ＩＣ５３と巻線２２との間も、ＩＣバンプ６２、銅箔層６５、及び樹脂層５２，５４中に設けられたビア６４に埋め込まれた銅を介して電気的に接続されている。このようにして、ＩＣ５３及び巻線２２から電気的に引き出された配線が直接接続されていることにより、図５に示される回路図上のＩＣ５３とインダクタＬとの距離を最短で配置でき、さらにその配線の延長で、且つＩＣバンプと同じ向きでハンダバンプ７０が最短距離の配線で配置されていることで、高集積化が期待できるのみならず、ＤＣ−ＤＣコンバータとしても高効率化が可能となる。なお、本実施形態におけるハンダバンプ７０等の配置は一例であり、特に図中に示した構成に限定されるものではない。
図６（ａ）〜（ｋ）は受動部品の製造工程を示す図である。図６（ａ）に示すように、複数の第１突起部２９を設けたフェライト基板２８に、平面型スパイラルコイル状にパターニングされた銅箔層を形成することによって巻線２２を直接形成する。図６（ｂ）に示すように、フェライト樹脂により巻線２２と第１突起部２９との空隙を充填して、フェライト樹脂層２０を形成する。図６（ｃ）に示すように、フェライト樹脂層２０の表面（フェライト基板２８と反対側の面）に平坦化処理を施し、フェライト樹脂層２０に平坦面を形成する。図６（ｄ）に示すように、フェライト樹脂層２０の表面に軟磁性金属薄膜５１をスパッタリングにて形成して、インダクタ基板を作製する。
図６（ｅ）に示すように、フェライト樹脂層２０の表面にシート状の樹脂を貼付して、真空ラミネート処理を施し、平坦化処理を施して樹脂層５２を形成した後、予めＩＣバンプ６２が形成されてウェハ上から個品化されたＩＣ５３を、樹脂層５２表面（フェライト基板２８と反対側の面）に配置する。図６（ｆ）に示すように、樹脂層５２表面及びＩＣ５３上にシート状の樹脂を貼付して、真空ラミネート処理を施すことにより、ＩＣ５３を樹脂層５２、５４内に埋め込む。
図６（ｇ）に示すように、樹脂層５４上に銅箔を貼付して、真空ラミネート処理を施した後、フォトリソグラフィーにおけるパターンエッチング処理により、巻線２２とＩＣ５３と外部とを電気的に接続するための配線層となる銅箔層６５を形成する。図６（ｈ）に示すように、ウェットブラスト処理により、ＩＣ５３のＩＣバンプ６２と、巻線２２の端子部分を頭出ししてビア６４を形成する。図６（ｉ）に示すように、ビア６４に無電解銅メッキを施した後、電解銅メッキを施すことにより、ビア６４内に導体を形成する。
図６（ｊ）に示すように、図６（ｆ）〜図６（ｉ）の工程を繰り返して、樹脂層６６、銅箔層６８、ビア６７を形成して、ビア６７内に銅めっきを施し、その後、レジスト５６を塗布し、ハンダバンプ７０を形成する。図６（ｋ）に示すように、フェライト基板２８にダイシングを施して、電子部品モジュール１００ａを個品化する。
本実施形態によれば、フェライト基板２８と、巻線２２を内蔵するフェライト樹脂層２０と、ＩＣ５３を内蔵する樹脂層５２，５４とが積層されているため、基板上にインダクタやＩＣを個々に実装する実装形式に比べて高集積化を図ることができる。また、本実施形態によれば、フェライト基板２８は、フェライト基板２８表面からフェライト樹脂層２０中に突出し、フェライトからなる第１突起部２９を有し、フェライト樹脂層２０中において、巻線２２は、第１突起部２９の周囲を周回するように配置されているため、当該第１突起部２９にコアコイルとしてのコアの役割を果たさせることができる。
さらに、本実施形態では、樹脂層５２，５４中において、ＩＣ５３は、第１突起部２９と重なるように配置されているため、熱膨張による高さの変動が小さいフェライトからなる第１突起部２９と、第１突起部２９により厚さが薄くなり熱膨張による厚さの変化量が小さくなったフェライト樹脂層２０とが順次重なった部位にＩＣ５３は配置されることになり、熱膨張による巻線２２とＩＣ５３とのギャップの変化量が小さくなるため、電気的特性をより安定化させることができる。具体的には、電力変換用の電子部品モジュールとして、ＩＣとインダクタ間の配線距離が安定するので、配線延長に起因するノイズ耐性のばらつきが抑えられ、さらにＩＣとインダクタ間の配線距離が安定するので、ＩＣからの熱の伝わり方も安定化することから、ＩＣ動作時の熱影響による電気的特性の安定化にもつながる。
加えて本実施形態によれば、ＩＣ５３のフェライト基板２８表面への投影面が、第１突起部２９のフェライト基板２８表面による断面領域の内側に配置されているため、熱膨張による高さの変動が少ない第１突起部２９上にＩＣ５３をより安定させて配置することができる。
以下、本発明の第２実施形態について説明する。上述した第１実施形態では、図７に示すように、ＩＣ５３のフェライト基板２８表面への投影面が、第１突起部２９のフェライト基板２８表面による断面領域の内側に配置されている。一方、第２実施形態の電子部品モジュール１００ｂにおいては、図８に示すように、ＩＣ５３のフェライト基板２８表面への投影面が、第１突起部２９のフェライト基板２８表面による断面領域をはみ出して配置されている。
本実施形態によれば、ＩＣ５３のフェライト基板２８表面への投影面が、第１突起部２９のフェライト基板２８表面による断面領域をはみ出して配置されているため、巻線２２端部の引き出し配線とＩＣ５３の端子とを接続する距離が相対的に短くなり、電源ロスが少なく、ノイズの影響を少なくすることができる。また、本実施形態によれば、同じ電子部品モジュールのサイズであれば、相対的に突起部２９が小さいため、巻線２２の巻き数を多くすることが可能となる。
この場合、図９に示す本発明の第３実施形態の電子部品モジュール１００ｃのように、第１突起部２９の中心部とＩＣ５３の中心部とが重なるように配置することによって、ＩＣ５３を安定して配置することが可能となる。一方、図１０に示す本発明の第４実施形態の電子部品モジュール１００ｄのように、第１突起部２９の中心部とＩＣ５３の中心部とが重ならないようにずらしてＩＣ５３を配置することにより、図９に示す第３実施形態に比べてビア６４を設ける面積をより多く設けることが可能となり、配線の自由度を向上させることができる。
以下、本発明の第５実施形態について説明する。図１１に示すように、本実施形態の電子部品モジュール１００ｅにおいては、第１突起部２９に加えて、フェライトからなる一対の第２突起部（第２の突起）３０，３１がフェライト基板２８表面に設けられており、フェライト基板２８表面からフェライト樹脂層２０中に突出している。第２突起部３０，３１は、第１突起部２９と同様にフェライトからなる。第２突起部３０，３１は、第１突起部２９の周囲を周回する巻線２２の周囲に第１突起部２９を挟んで対向配置されている。樹脂層５２，５４中において、ＩＣ５３は、ＩＣ５３のフェライト基板２８表面への投影面が、第２突起部３０，３１のフェライト基板２８表面による断面と重なるように配置されている。第１突起部２９の中心部とＩＣ５３の中心部とが重なるようにＩＣ５３は配置されている。図１２に、ビア６４の配置を示す。
本実施形態においては、ＩＣ５３は、熱膨張による高さの変動が少ない第１突起部２９と二つの第２突起部３０，３１との上に配置されることになり、ＩＣ５３をより安定させて配置することができる。さらに、本実施形態では、第１突起部２９の中心部とＩＣ５３の中心部とが重なるように配置されているため、ＩＣ５３を安定して配置することが可能となる。
以下、本発明の第６実施形態について説明する。図１３に示すように、本実施形態の電子部品モジュール１００ｆにおいては、第１突起部２９と、第１突起部２９を挟んで対向配置された第２突起部３０，３１に加えて、もう一つの第２突起部（第２の突起）３２がフェライト基板２８表面に設けられており、フェライト基板２８表面からフェライト樹脂層２０中に突出している。第２突起部３２は、第１突起部２９の周囲を周回する巻線２２の周囲に配置されている。樹脂層５２，５４中において、ＩＣ５３は、ＩＣ５３のフェライト基板２８表面への投影面が、第２突起部３２のフェライト基板２８表面による断面と重なるように配置されている。第１突起部２９の中心部とＩＣ５３の中心部とが重ならないようにずらしてＩＣ５３は配置されている。図１４に、ビア６４の配置を示す。
本実施形態では、ＩＣ５３は、熱膨張による高さの変動が少ない第１突起部２９と三つの第２突起部３０，３１，３２との上に配置されることになり、ＩＣ５３を第５実施形態よりも安定させて配置することができる。さらに、図１４に示すように、本実施形態では、第１突起部２９の中心部とＩＣ５３の中心部とが重ならないようにずらしてＩＣ５３を配置することにより、図１２に示す第５実施形態に比べてビア６４及びビアを設ける面積をより多く設けることが可能となり、配線の自由度を向上させることができる。
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。
第１実施形態の電子部品モジュールの平面図である。 第１実施形態の電子部品モジュールの底面図である。 第１実施形態の電子部品モジュールの側面図である。 図１におけるＩＶ線による縦断面図である。 第１実施形態の電子部品モジュールによるＤＣ−ＤＣコンバータの代表的回路図である。 （ａ）〜（ｋ）は受動部品の製造工程を示す図である。 第１実施形態の電子部品モジュールにおけるＩＣと第１突起部との大小関係を示す図である。 第２実施形態の電子部品モジュールにおけるＩＣと第１突起部との大小関係を示す図である。 第３実施形態の電子部品モジュールにおけるＩＣと第１突起部との位置関係を示す図である。 第４実施形態の電子部品モジュールにおけるＩＣと第１突起部との位置関係を示す図である。 第５実施形態の電子部品モジュールにおけるＩＣと第１突起部と第２突起部との位置関係を示す図である。 第５実施形態の電子部品モジュールにおけるＩＣと第１突起部と第２突起部とビアとの位置関係を示す図である。 第６実施形態の電子部品モジュールにおけるＩＣと第１突起部と第２突起部との位置関係を示す図である。 第６実施形態の電子部品モジュールにおけるＩＣと第１突起部と第２突起部とビアとの位置関係を示す図である。
符号の説明
２０…フェライト樹脂層、２２…巻線、２８…フェライト基板、２９…第１突起部、３０，３１，３２…第２突起部、５１…軟磁性金属薄膜、５２…樹脂層、５３…ＩＣ、５４…樹脂層、５６…レジスト、６２…ＩＣバンプ、６４…ビア、６５…銅箔層、６６…樹脂層、６７…ビア、６８…銅箔層、７０…ハンダバンプ、１００ａ，１００ｂ，１００ｃ，１００ｄ，１００ｅ…電子部品モジュール。

Claims (2)

  1. 基板と、
    前記基板上に設けられ、巻線を内蔵する第１の樹脂層と、
    前記第１の樹脂層上に設けられ、ＩＣを内蔵する第２の樹脂層と、
    を備え、
    前記基板は、前記基板表面から前記第１の樹脂層中に突出し、セラミックスからなる第１の突起を有し、
    前記第１の樹脂層中において、前記巻線は、前記第１の突起の周囲を周回するように配置され、
    前記第２の樹脂層中において、前記ＩＣは、前記第１の突起と重なるように配置されており、
    前記ＩＣは、前記ＩＣの前記基板表面への投影面が、前記第１の突起の前記基板表面による断面領域の内側に配置されている、電子部品モジュール。
  2. 基板と、
    前記基板上に設けられ、巻線を内蔵する第１の樹脂層と、
    前記第１の樹脂層上に設けられ、ＩＣを内蔵する第２の樹脂層と、
    を備え、
    前記基板は、前記基板表面から前記第１の樹脂層中に突出し、セラミックスからなる第１の突起を有し、
    前記第１の樹脂層中において、前記巻線は、前記第１の突起の周囲を周回するように配置され、
    前記第２の樹脂層中において、前記ＩＣは、前記第１の突起と重なるように配置されており、
    前記基板は、前記基板表面から前記第１の樹脂層中に突出し、前記第１の突起の周囲を周回する前記巻線の周囲に配置され、セラミックスからなる第２の突起をさらに備え、
    前記第２の樹脂層中において、前記ＩＣは、前記第１の突起と、前記第２の突起と、をまたがって配置されている、電子部品モジュール。
JP2007307172A 2007-11-28 2007-11-28 電子部品モジュール Active JP4434268B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007307172A JP4434268B2 (ja) 2007-11-28 2007-11-28 電子部品モジュール
US12/275,817 US7948057B2 (en) 2007-11-28 2008-11-21 Electronic component module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007307172A JP4434268B2 (ja) 2007-11-28 2007-11-28 電子部品モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009260283A Division JP5229189B2 (ja) 2009-11-13 2009-11-13 電子部品モジュール

Publications (2)

Publication Number Publication Date
JP2009130331A JP2009130331A (ja) 2009-06-11
JP4434268B2 true JP4434268B2 (ja) 2010-03-17

Family

ID=40668977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007307172A Active JP4434268B2 (ja) 2007-11-28 2007-11-28 電子部品モジュール

Country Status (2)

Country Link
US (1) US7948057B2 (ja)
JP (1) JP4434268B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232314A (ja) * 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
JP5565750B2 (ja) * 2010-04-12 2014-08-06 株式会社村田製作所 電子モジュール
US10867235B2 (en) 2011-08-08 2020-12-15 Féinics Amatech Teoranta Metallized smartcard constructions and methods
US9251458B2 (en) 2011-09-11 2016-02-02 Féinics Amatech Teoranta Selective deposition of magnetic particles and using magnetic material as a carrier medium to deposit nanoparticles
WO2013110625A1 (en) 2012-01-23 2013-08-01 Féinics Amatech Teoranta Offsetting shielding and enhancing coupling in metallized smart cards
US8785249B2 (en) * 2012-05-23 2014-07-22 The Charles Stark Draper Laboratory, Inc. Three dimensional microelectronic components and fabrication methods for same
EP2784724A3 (en) 2013-03-27 2015-04-22 Féinics AmaTech Teoranta Selective deposition of magnetic particles, and using magnetic material as a carrier medium to deposit other particles
US12058814B2 (en) 2016-03-03 2024-08-06 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
US11277067B2 (en) * 2016-03-03 2022-03-15 Delta Electronics, Inc. Power module and manufacturing method thereof
CN110797333A (zh) * 2018-08-01 2020-02-14 台达电子工业股份有限公司 功率模块及其制造方法
US10497646B2 (en) 2016-07-28 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-mode wireless charging device
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
WO2023034642A1 (en) 2021-09-06 2023-03-09 Metaland Llc Encapsulating a metal inlay with thermosetting resin and method for making a metal transaction card

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976910A (en) * 1995-08-30 1999-11-02 Nec Corporation Electronic device assembly and a manufacturing method of the same
KR20070101408A (ko) * 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6635971B2 (en) * 2001-01-11 2003-10-21 Hitachi, Ltd. Electronic device and optical transmission module
JP2002233140A (ja) 2001-01-30 2002-08-16 Fuji Electric Co Ltd 超小型電力変換装置
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
US7820916B2 (en) * 2004-09-08 2010-10-26 Murata Manufacturing Co., Ltd. Composite ceramic substrate
JP4518013B2 (ja) * 2005-12-14 2010-08-04 Ｔｄｋ株式会社 電子部品
JP2007195286A (ja) 2006-01-17 2007-08-02 Tdk Corp Ｄｃ−ｄｃコンバータ及びコイル部品
US7791837B2 (en) * 2006-03-31 2010-09-07 Tdk Corporation Thin film device having thin film coil wound on magnetic film
JP2008010783A (ja) * 2006-06-30 2008-01-17 Tdk Corp 薄膜デバイス
JP3957000B1 (ja) * 2006-07-07 2007-08-08 株式会社村田製作所 基板実装用アンテナコイル及びアンテナ装置
US8064211B2 (en) * 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
JP4722795B2 (ja) * 2006-08-31 2011-07-13 富士通株式会社 配線基板および電子部品モジュール

Also Published As

Publication number Publication date
JP2009130331A (ja) 2009-06-11
US20090134490A1 (en) 2009-05-28
US7948057B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
JP4434268B2 (ja) 電子部品モジュール
JP6447369B2 (ja) コイル部品
US10389241B2 (en) Power supply converter and method for manufacturing the same
JP5549600B2 (ja) 平板状コイル付きモジュールの製造方法及び平板状コイル付きモジュール
US7417523B2 (en) Ultra-thin flexible inductor
JP5831498B2 (ja) コイル部品およびその製造方法
US20180033542A1 (en) Inductor and manufacturing method thereof
CN101266868B (zh) 超小型电力变换装置
JP6716865B2 (ja) コイル部品
US20140049353A1 (en) Inductor and method of manufacturing inductor
KR101532171B1 (ko) 인덕터 및 그 제조 방법
WO2010087407A1 (ja) 半導体装置及び電源回路
KR20080069611A (ko) Ｄｃ―ｄｃ 컨버터
JP2012104673A (ja) コイル部品及びその製造方法
JP2008147297A (ja) 超小型電力変換装置
JP2009246159A (ja) 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
JP2007317838A (ja) 回路装置および表面実装コイル
JP6716866B2 (ja) コイル部品
JP6716867B2 (ja) コイル部品およびその製造方法
JP5229189B2 (ja) 電子部品モジュール
JPH11176639A (ja) 平面型インダクタおよび平面型トランス
US8659383B2 (en) Magnetic member
JP6572791B2 (ja) コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法
KR20130060754A (ko) 인쇄회로기판 및 그 제조 방법
JP2017174920A (ja) 電極内蔵基板およびその製造方法、インダクタンス素子、インターポーザ、シールド基板およびモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

R150 Certificate of patent or registration of utility model

Ref document number: 4434268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250