JP4428948B2

JP4428948B2 - 光学式エンコーダ

Info

Publication number: JP4428948B2
Application number: JP2003188867A
Authority: JP
Inventors: 暁生熱田; 正彦井垣
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2010-03-10
Anticipated expiration: 2023-06-30
Also published as: JP2005024353A; US7019282B2; US20040262505A1

Description

【０００１】
【発明の属する技術分野】
本発明は、変位測定や角度測定に用いられる信号振幅を安定して得ることができる光学式エンコーダに関するものである。
【０００２】
【従来の技術】
基本的に、光電式エンコーダは第１の光学格子が形成されたメインスケールと、これに対向して配置され第２の光学格子が形成されたインデックススケールと、メインスケールに光を照射する発光素子と、メインスケールの光学格子を透過又は反射し、更にインデックススケールの光学格子を透過した光を受光する受光素子とを備えて構成されている。この種の光電式エンコーダにおいて、インデックススケールを兼ねて受光素子アレイを用いる方式は、既に提案されている。
【０００３】
図１０は従来の光電型エンコーダの概略構成図を示し、検出側格子基板２３２は図１１に示すように、例えばガラスから成る光透過性基材２５０上に光遮断性を有する導電性材料の例えば金属膜から成る第１信号導出材層２５２、光を電気信号に変換するＰＮ半導体層２５４、光透過性でかつ導電性材料である例えばＩｎ₂Ｏ₃、ＳｎＯ₂、Ｓｉ又はこれらの混合物から成る第２信号導出材層２５６を、この順序で積層形成した受光部２５８を細帯状に一定ピッチで形成している。そして、この受光部２５８をメインスケール２２４に対向して配置し、各受光部２５８がスリットの役割も果たしている。
【０００４】
受光部２５８の第２信号導出材層２５６を通過した光はＰＮ半導体層２５４に至り、Ｎ型非晶質シリコン膜２６０とＰ型非晶質シリコン膜２６２の境界面で光電変換され、出力端子２６４、２６６から外部に取り出される。
【０００５】
このような光電型エンコーダでは、発光側格子基板２３０を発光素子２１２と一体形成すると共に、検出側格子基板２３２を受光部２５８と一体形成しているので、部品点数の削減、小型軽量化が図られることになる。
【０００６】
図１２はこのようなエンコーダに用いられているフォトダイオードアレイのパターン例と検出される光の明暗パターンとの関係を示す。図１２では光の明暗パターンに対しフォトダイオード群Ｓ１〜Ｓ４は０゜、９０゜、１８０゜、２７０゜と位相がずれた位置関係で配置される。図１３は図１２のフォトダイオード群Ｓ１〜Ｓ４から得られた信号の処理回路である。
【０００７】
フォトダイオード群Ｓ１〜Ｓ４から得られた電流を電圧に変換する電流電圧変換回路３００ａ〜３００ｄに入力される。これらの電流電圧変換された信号はそれぞれ０゜、９０゜、１８０゜、２７０゜ずれた信号であり、差動増幅器３０１ａ、３０１ｂにより（Ｓ１−Ｓ３）、（Ｓ２−Ｓ４）と差動増幅することにより、０゜、９０゜と位相がずれた２相のアナログ正弦電圧信号Ａ、Ｂが得られる。
【０００８】
実際のエンコーダでは、これらのアナログ正弦電圧信号Ａ、Ｂをそのまま用いたり、コンパレータを介してデジタル信号として計数などの処理回路に入力して使用する。
【０００９】
【特許文献１】
特開平３−９２７１６号公報
【００１０】
【発明が解決しようとする課題】
しかしながら上述のようなエンコーダでは、発光部や受光素子のばらつき、スケールと光学系との位置関係、光学的のばらつきなどがあり、エンコーダコーダ出力の振幅値がスケールの移動中或いは経時変化により安定した値が得られないという問題がある。
【００１１】
この問題を解決するため、移動体を動かしエンコーダ出力の正弦波信号の最大値と最小値を検出して、その差から振幅値を得て、基準レベルになるように抵抗などで調整する手段が採られている。
【００１２】
しかしながら、この方法では移動体が１ピッチ分、つまり正弦波信号１周期分動かないと、検出できないという問題がある。
【００１３】
また、それを改善する方法として、アナログ正弦電圧信号Ａ、Ｂの二乗和から振幅を求める手段もあるが、二乗和の計算が複雑な演算であり、アナログ回路で構成するには回路規模が大きくなる。また、回路での演算処理に時間を要し、実際の振幅変動が大きいと検出結果に遅れが生じてしまう虞れもある。
【００１４】
本発明の目的は、上述の問題点を解消し、得られたアナログ正弦波信号の除算結果などから正弦波信号１周期分のどこにあるかを検出する動作と、そのときの２相のアナログ信号を検出して演算することにより、アナログ信号の信号振幅を算出する動作を有する光学式エンコーダを提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するための本発明に係る光学式エンコーダは、光学格子を形成したスケールと、前記スケールに対して相対移動可能に設けると共に前記光学格子のピッチに関係付けして配設した複数の受光素子と、前記スケールを介して前記複数の受光素子に光を照射する発光素子と、前記受光素子から得られた２相の信号の１周期中における位置情報を検出し、前記位置情報における振幅が基準振幅となる信号の値と前記２相の信号の少なくとも一方の値とを比較して演算することにより前記２相の信号の振幅を得る演算手段とを有することを特徴とする。
【００１６】
【発明の実施の形態】
本発明を図示の実施の形態に基づいて詳細に説明する。
図１は本発明で用いる光電式エンコーダの概略構成図であり、従来例は発光素子と受光素子が対向して設置された所謂透過型構成であったが、本実施の形態では反射型の構成としている。また、スケールの形状をマイクロルーフミラーアレイを用いた光学格子として、光の利用効率を向上させている。このマイクロルーフミラーアレイを用いた構成については、特許文献２に記載されているので、詳細な説明は省略することにする。
【００１７】
【特許文献２】
特開２００２−３２３３４７号公報
【００１８】
例えば、ＬＥＤなどの発光素子１で発光した光が図１０で示した構成を有する受光素子２で受光される過程で、反射部と非反射部を持つ移動体３で反射して、受光素子２の列上に明暗の分布を与える。
【００１９】
この構成は特に移動体３がマイクロルーフミラーアレイを用いた構成でなく、単に反射部と非反射部を持つ構成であれば、信号レベルは異なるものの、同様な光の明暗の分布が受光素子２上に構成され、エンコーダ信号を得ることが可能である。
【００２０】
図２は第１の実施の形態における信号処理回路のブロック回路構成図であり、従来例の図１２に示すようなフォトダイオード群Ｓ１〜Ｓ４によるアナログ信号による出力は、それぞれ電流電圧変換回路１１ａ〜１１ｄに接続され、更に基準電圧発生器１２の出力が全ての電流電圧変換回路１１ａ〜１１ｄに接続されている。そして、電流電圧変換回路１１ａの出力はコンパレータ１３ａの−端子、差動増幅器１４ａの−端子に接続され、電流電圧変換回路１１ｂの出力はコンパレータ１３ｂの−端子、差動増幅器１４ｂの−端子に接続され、電流電圧変換回路１１ｃの出力はコンパレータ１３ａの＋端子、差動増幅器１４ａの＋端子に接続され、電流電圧変換回路１１ｄの出力はコンパレータ１３ｂの＋端子、差動増幅器１４ｂの＋端子に接続されている。なお、バッファ増幅器１５の出力は差動増幅器１４ａ、１４ｂのアナログ出力を片電源でも使用できるように、オフセット電圧として差動増幅器１４ａ、１４ｂに与えられている。
【００２１】
更に、コンパレータ１３ａ、１３ｂの出力は計数回路１６を介してマイクロコンピュータなどから成るＣＰＵ１７に接続され、差動増幅器１４ａ、１４ｂの出力はそれぞれＡ／Ｄ変換器１８ａ、１８ｂを介してＣＰＵ１７に接続されている。また、ＣＰＵ１７の出力はＤ／Ａ変換器１９を介して発光素子１の発光量を変化させる発光量制御回路２０に接続されている。
【００２２】
図３はこの処理回路における動作フローチャート図である。本実施の形態では、アナログ信号をＡ／Ｄ変換器１８ａ、１８ｂでＡ／Ｄ変換した後に、ｔａｎ^-1の計算で位置を検出する動作と、得られた角度情報から振幅値を求め、発光素子１の発光量を制御する動作との２つが存在する。
【００２３】
このフローチャート図及び図４に示す説明図を用いて動作を説明すると、通常では高速で作動しているときや装置の立ち上げ時などは、細かい位置を検出する必要がないためにデジタル信号のみを計数して動作する。このときは発光素子１も或る決められた光量値で点灯している。
【００２４】
ここで、より細かい位置精度が必要なモードとすると、フォトダイオード群Ｓ１〜Ｓ４の信号は電流電圧変換回路１１ａ〜１１ｄにおいてそれぞれアナログ電圧信号に変換され、コンパレータ１３ａ、１３ｂにおいてＡ相（Ｓ１−Ｓ３）、Ｂ相（Ｓ２−Ｓ４）が生成され、計数回路１６にデジタル信号として入力する。電流電圧変換回路１１ａ〜１１ｄから差動増幅器１４ａ、１４ｂに入力して、Ａ相（Ｓ１−Ｓ３）、Ｂ相（Ｓ２−Ｓ４）とされたアナグロ信号はＡ／Ｄ変換器１８ａ、１８ｂに入力し、デジタル信号に変換される。なお、アナログ信号は演算し易いように、バッファ増幅器１５からのオフセット電圧を削除している。
【００２５】
そして、計数回路１６、Ａ／Ｄ変換器１８ａ、１８ｂの出力はＣＰＵ１７に入力し、ＣＰＵ１７において、図４（ａ）のＡ相（Ｓ１−Ｓ３）、Ｂ相（Ｓ２−Ｓ４）の信号の大小関係及び符号により、位置情報が１周期の４つの領域のどこの領域にあるかを判断する。そして、図４（ｂ）のＡ相、Ｂ相の除算結果と、（ｃ）のｔａｎ^-1の計算により１周期の中の詳しい位置情報を得る。モータ制御ルーチンでは、デジタル計数値との関係から詳しい位置情報を得て、モータなどのアクチュェータを駆動制御する。
【００２６】
また、このルーチンとは別に、上述の得られた位置情報に対応する基準振幅である振幅１の時のＡ相又はＢ相信号の値を算出する。そして、得られた実際の信号の値と振幅１の時の信号の値との比較により実際の振幅を求める。このようにして得られた振幅と決められた目標振幅とを比較し、小さいときは発光素子１の発光量を上げ、大きいときは発光量を下げるという制御をする。これにより、信号振幅は常に一定に保持することが可能となる。
【００２７】
図５（ａ）、（ｂ）は発光素子１の発光量を制御する回路構成図である。図５（ａ）はＣＰＵ１７などから得られた制御電圧をトランジスタのベースに接続し、電圧に応じて発光素子１の発光量を制御するものである。
【００２８】
図５（ｂ）はＣＰＵ１７などから得られた制御信号により、発光素子１の制限抵抗Ｒを切換える。この手段は切換えがステップ的であるという問題はあるが、安価に発光素子１の制御を行うことが可能である。
【００２９】
図６は第２の実施の形態におけるエンコーダ処理のフローチャート図を示し、回路構成は図２と変わることはないが、信号のＡ／Ｄ変換を行ってＣＰＵ１７に入力した後の演算処理が異なる。
【００３０】
この第２の実施の形態では、Ａ相、Ｂ相の位置関係からＡ／Ｂ又はＢ／Ａの除算をし、その結果をデータテーブルと比較して位置情報及び振幅を演算する。このときの振幅の演算は、除算結果から振幅が基準値となる基準振幅であるときのＡ相又はＢ相電圧を求め、実際のＡ相又はＢ相と比較して振幅値を求める。即ち、Ａ相電圧／（除算とデータテーブルから得られた基準振幅のときのＡ相電圧）を求めるが、Ｂ相電圧／（除算とデータテーブルから得られた基準振幅のときのＢ相電圧）でもよい。
【００３１】
そして、得られた振幅値に応じて第１の実施の形態と同様に、発光素子１の発光量を制御し、振幅が一定になるように制御する。この第２の実施の形態では、Ａ相、Ｂ相の除算計算をした後に、テーブルデータを用いるため、Ａ相、Ｂ相の比に関するテーブルのみでよく、テーブル数が少なくて済む。
【００３２】
なお、上述の説明では、振幅をテーブルを用いて算出しているが、同様にして位置情報もテーブルを用いて得ることができる。
【００３３】
図７は第３の実施の形態における信号処理の説明図である。第１、第２の実施の形態においてはＡ相、Ｂ相の除算の結果から位置情報を演算して、そこから振幅を求めていたが、この第３の実施の形態ではＡ相、Ｂ相が９０゜の位相差を持つことから、Ｂ相がゼロクロスするときのＡ相の値をＡ相振幅値として検出する。また、Ｂ相振幅に関しても同様に、Ａ相がゼロクロスするときのＢ相の値をＢ相振幅値として検出する。
【００３４】
即ち、図７ではＢ相が信号中心のマイナス側からプラス側にクロスする点Ｂｘ１においては、Ａ相の最大の点Ａｙ１となる。逆に、Ｂ相が信号中心のプラス側からマイナス側へクロスする点Ｂｘ２においてはＡ相の最小の点Ａｙ２となる。この最大と最小の値の差を求めることにより振幅値が得られる。
【００３５】
従来の振幅検出では、細かい周期でアナログ信号を取り込み、アナログ信号１周期をサンプリングした後に最大値と最小値を演算し振幅を求めていたのに対し、この実施の形態においては測定個所が２点でよいので、Ａ／Ｄ変換器１８ａ、１８ｂが高速である必要もなくなり、サンプリングするデータ数も少なくできる。
【００３６】
また上記の記載では、最大と最小の２個所から振幅を検出しているが、エンコーダから得られるアナログ信号は、崩れていない正弦波であるために上下対称である。それを考慮すると、このアナログ信号がゼロクロスポイントで得られた信号の絶対値を２倍することで、信号振幅を得ることも可能である。なお、これをＡ相、Ｂ相のクロスポイントでそれぞれ実施すると、アナログ信号１周期の１／４のタイミングで信号振幅を得ることができる。
【００３７】
図８は第４の実施の形態のブロック回路構成図である。Ａ相、Ｂ相信号はＡ／Ｄ変換器２１を介してマイクロコンピュータなどのＣＰＵ２２に接続されている。また、デジタルＡ相信号又はＢ相信号はＰＬＬ回路、つまり位相比較器２３、１６倍周波数で発振するＶＣＯ回路２４、計数回路２５を介してＣＰＵ２２に接続されている。
【００３８】
ＰＬＬ回路では、エンコーダから得られる信号周期を図９に示すように１６倍の周波数にして計数し、その計数値が切換わるタイミングでアナログ信号をＡ／Ｄ変換器２１によりＡ／Ｄ変換して、ＣＰＵ２２に取り込んでいる。計数回路２５は例えばＡ相の立ち上がりを基準に、ＶＣＯ回路２４により１６倍の周波数になったパルスを計数し、１周期でゼロに戻るようになっている。
【００３９】
先の第３の実施の形態では、Ａ相、Ｂ相のクロスポイント即ちデジタル信号のパルスエッジでアナログ信号を検出することで、１周期の１／４の間隔で振幅を検出することが可能であったが、この第４の実施の形態では、デジタル信号をＰＬＬ回路を用いてより細かい周波数にし、そのデジタル信号の計数値に対応した変換係数を乗ずることで、より細かい間隔で振幅を検出できる。
【００４０】
このような回路構成で、得られた図９に示すような関係の信号を、表１に示すような演算をすることで、振幅に相当する値が得られる。なお、結果は絶対値で表している。
【００４１】

【００４２】
計数回路２５はＶＣＯ回路２４のパルス出力１６毎にクリアされるようにしてループするので、記憶しておく演算式は１６通りでよい。
【００４３】
また表１から分かるように、計数値０〜７と８〜１５はそれぞれが表の左右では同じ演算式になっている。即ち、計数値を１６進数でなく８進数とすることによっても振幅計算が行え、このようにすると記憶しておく演算式は８個で済む。
【００４４】
【発明の効果】
以上説明したように本発明に係る光学式エンコーダは、得られる２相のアナログ信号の除算結果を用いたり、除算結果が分かっている個所でアナログ信号を検出することにより、従来よりも細かい周期でアナログ振幅信号を検出することが可能となる。
【図面の簡単な説明】
【図１】光学式エンコーダの概略構成図である。
【図２】第１の実施の形態の処理回路のブロック回路構成図である。
【図３】図２の回路構成における振幅検出のフローチャート図である。
【図４】図３のフローチャート図における信号の演算処理結果の説明図である。
【図５】光量制御回路の構成図である。
【図６】第２の実施の形態の処理フローチャート図である。
【図７】第３の実施の形態の信号処理の説明図である。
【図８】第４の実施の形態のブロック回路構成図である。
【図９】第４の実施の形態の信号処理の説明図である。
【図１０】従来の光学式エンコーダの構成図である。
【図１１】従来の光学式エンコーダの検出側格子基板の構成図である。
【図１２】フォトダイオードアレイのパターン例と検出される光の明暗パターンとの関係の説明図である。
【図１３】従来の光学式エンコーダから得られた信号の処理回路のブロック回路構成図である。
【符号の説明】
１発光素子
２受光素子
３移動体
１１電流電圧変換回路
１２基準電圧発生器
１３コンパレータ
１４差動増幅器
１６、２５計数回路
１７、２２ＣＰＵ
１８、２１Ａ／Ｄ変換器
１９Ｄ／Ａ変換器
２０発光量制御回路
２３位相比較器
２４ＶＣＯ回路

Claims

光学格子を形成したスケールと、前記スケールに対して相対移動可能に設けると共に前記光学格子のピッチに関係付けして配設した複数の受光素子と、前記スケールを介して前記複数の受光素子に光を照射する発光素子と、前記受光素子から得られた２相の信号の１周期中における位置情報を検出し、前記位置情報における振幅が基準振幅となる信号の値と前記２相の信号の少なくとも一方の値とを比較して演算することにより前記２相の信号の振幅を得る演算手段とを有することを特徴とする光学式エンコーダ。
前記２相の信号の１周期の中の位置情報は、２相信号の除算結果を用いて得ることを特徴とする請求項１に記載の光学式エンコーダ。
前記２相の信号の１周期の中の位置情報は、２相信号の除算結果をテーブル化しておき、得られたアナログ信号と比較することで得ることを特徴とする請求項１に記載の光学式エンコーダ。
前記２相の信号の１周期の中の位置情報は、アナログ信号をコンパレータを介して２値化した信号を用いることにより得ることを特徴とする請求項１に記載の光学式エンコーダ。
前記２相の信号の１周期の中の位置情報は、アナログ信号をコンパレータを介して２値化した信号をＰＬＬ回路を用いて１周期の中を分割することにより得ることを特徴とする請求項１に記載の光学式エンコーダ。
前記演算手段により得られた前記振幅が目標振幅となるように前記発光素子の発光強度を制御する手段を有することを特徴とする請求項１に記載の光学式エンコーダ。