[go: up one dir, main page]

JP4421061B2 - Cu導電膜を備えたバリアメタル積層膜構造体およびその積層膜の形成方法 - Google Patents

Cu導電膜を備えたバリアメタル積層膜構造体およびその積層膜の形成方法 Download PDF

Info

Publication number
JP4421061B2
JP4421061B2 JP2000094081A JP2000094081A JP4421061B2 JP 4421061 B2 JP4421061 B2 JP 4421061B2 JP 2000094081 A JP2000094081 A JP 2000094081A JP 2000094081 A JP2000094081 A JP 2000094081A JP 4421061 B2 JP4421061 B2 JP 4421061B2
Authority
JP
Japan
Prior art keywords
film
silicon
tantalum
source gas
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000094081A
Other languages
English (en)
Other versions
JP2001284356A (ja
Inventor
禎之 浮島
昌敏 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2000094081A priority Critical patent/JP4421061B2/ja
Publication of JP2001284356A publication Critical patent/JP2001284356A/ja
Application granted granted Critical
Publication of JP4421061B2 publication Critical patent/JP4421061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はCu導電膜を備えたバリアメタル積層膜構造体およびその積層膜の形成方法に関するものである。
【0002】
【従来の技術】
次世代のLSI電極配線において、コンタクトホールやビアホールなどの径は小さくなり、配線幅0.13μmレベルの配線ではアスペクト比は6以上となっている。近年、配線材料として、Alの他に低抵抗でEM耐性に優れたCuの使用も進められている。このような状況では、段差被覆性に優れたバリアメタル膜の形成が求められる。従来のスパッタ法によるTiN膜では配線幅が狭まると段差被覆性の改善が難しいことから、コンフォーマルに成膜できる手段としてCVD法が有望となっている。
【0003】
従来技術によりバリアメタル膜および導電膜が形成された基板は、図1に示すような構造を有する。この基板は、Si基板1上に形成された熱酸化膜(SiO2膜)2を通常のフォトレジストプロセス、ドライエッチングなどにより処理して配線溝を形成し、その上に熱CVD法でバリアメタル膜(TaN、TiN膜など)3を形成し、その後、このバリアメタル膜上へ導電膜4としてのCu膜またはAl膜を形成することにより作製される。この場合、導電膜としてWF6を用いて得たW膜でも良い。
【0004】
また、比抵抗が低くかつバリア性に優れているバリアメタル膜として、本出願人による特願平11−356337号記載の薄膜形成方法によって得られるタンタル窒化物膜またはタンタル・シリコン窒化物膜が提案されている。
【0005】
【発明が解決しようとする課題】
上記タンタル・シリコン窒化物膜の場合、比抵抗が低くかつバリア性に優れているが、この膜の上にダマシンプロセスでCu膜をスパッタ法、メッキ法またはCVD法で作製した後、CMP工程を行うと、Cu膜がタンタル・シリコン窒化物膜から剥離するという問題が生じる。これは、タンタル・シリコン窒化物膜とCu膜との密着力が不充分であるためである。また、バリアメタル層としてのタンタル窒化物単膜の場合には、Cu膜との密着力は強いが、タンタル・シリコン窒化物膜と比べて比抵抗は高く、配線遅延を引き起こす原因になるという問題がある。
【0006】
本発明は、上記従来技術の問題点を解決するもので、プラズマCVD法により形成される、比抵抗が低くかつバリア性に優れているとともに配線としての導電膜(Cu膜など)との密着性に優れたCu導電膜を備えたバリアメタル積層膜構造体およびその積層膜形成方法を提供することを課題とする。
【0007】
【課題を解決するための手段】
本発明者らは、比抵抗の低いタンタル・シリコン窒化物膜を形成後、その上にタンタル窒化物膜を形成することにより、比抵抗が低くかつバリア性に優れるとともに導電膜との密着性に優れたバリアメタル積層膜が得られることを見出し、本発明を完成するに至った。
【0008】
本発明のCu導電膜を備えたバリアメタル積層膜構造体は、半導体基板上に設けられたアモルファス状のタンタル・シリコン窒化物膜(ただし、シリコン含有量は5〜30at%である)と、その表面上に設けられた、シリコン含有量が徐々に減少した傾斜膜であるアモルファス状のタンタル・シリコン窒化物と、その表面上に設けられた、アモルファス状のタンタル窒化物と、その上に成膜されたCu導電膜とからなる。
【0009】
本発明のCu導電膜を備えたバリアメタル積層膜形成方法は、プラズマCVD法により、タンタルハロゲン化物、窒素源ガス、およびシリコン源ガスからバリアメタル積層膜を形成する方法であって、該タンタルハロゲン化物、窒素源ガス、およびシリコン源ガスをプラズマ分解し、基板上にシリコン含有量が5〜30at%の範囲内のタンタル・シリコン窒化物膜を形成する第1工程と、該シリコン源ガスの導入を中止し、該第1工程と同様の操作を続けて、該タンタル・シリコン窒化物膜上にアモルファス状のタンタル窒化物膜を形成する第2工程と、該タンタル窒化物膜上にCu膜を成膜する第3工程とを含むことからなる。
【0010】
第1工程において、タンタル・シリコン窒化物膜中のシリコン含有量が5〜30at%の範囲内になるように、シリコン源ガスの導入量を調整することが好ましい。
【0011】
第2工程において、シリコン源ガスの導入を中止することにより、系内の残留シリコン源ガスが消費されるにつれて、タンタル・シリコン窒化物のシリコン含有量が徐々に減少した傾斜膜であるアモルファス状のタンタル・シリコン窒化物膜が形成される。上記したように傾斜膜が形成されて、シリコン源ガスが消費されると、シリコン含有量がゼロであるタンタル窒化物膜が形成される。
【0012】
第2工程に次いで、得られたバリアメタル積層膜の上に、さらにCu膜の導電膜を形成する。
【0013】
かくして、比抵抗が低くかつバリア性に優れ、また、導電膜との密着性にも優れたバリアメタル積層膜が得られると共に、この積層膜を利用することにより配線遅延の問題も解消される。
【0014】
【発明の実施の形態】
本発明によるCu導電膜を備えたバリアメタル積層膜形成方法は、上記したように、タンタルハロゲン化物原料および窒素源ガス(窒素源の反応性ガス)とともにシリコン源ガス(シリコン源の反応性ガス)を成膜チャンバへ導入して、プラズマ中でアモルファス構造のタンタル・シリコン窒化物膜を形成する第1工程と、シリコン源ガスの供給を止めて、タンタル・シリコン窒化物中のシリコン(Si)含有量が徐々に減少した傾斜膜であるタンタル・シリコン窒化物膜(系内のシリコン源ガスが消費され尽くされれば、シリコン含有量は、最終的にはゼロになる)を形成する第2工程を含むものである。ここで、第1工程で形成されるタンタル・シリコン窒化物はTaSixNyで表され、xは0.05〜0.3とする。また、タンタル窒化物はTaNzで表され、zは任意の数値をとる。以下、特に断らない限り、タンタル・シリコン窒化物はTaSiN、傾斜タンタル・シリコン窒化物は傾斜TaSiN、タンタル窒化物はTaN、また、最上層がタンタル窒化物となる傾斜膜は傾斜TaN・TaSiNとして記載する。
【0015】
本発明で用いるタンタルハロゲン化物は、例えばフッ化タンタル(TaF5)、塩化タンタル(TaCl5)、臭化タンタル(TaBr5)、およびヨウ化タンタル(TaI5)から選ばれるものであることが好ましい。窒素源ガスとしては、例えば窒素(N2)、アンモニア(NH3)、および三フッ化窒素(NF3)から選ばれるものを用いることが好ましい。また、シリコン源ガスとしては、例えばSiH4、SiCl4、SiF4などのようなシラン系ガスおよびSi26、Si2Cl6、Si26などのようなジシラン系ガスである無機シランガス、ならびにそれらの塩素化物(例えば、SiH2Cl2、SiHCl3など)から選ばれるものを用いることが好ましい。窒素源ガスとしてNH3およびNF3などの反応性ガスを用いる場合、原料のタンタルハロゲン化物ガスと熱反応を起こしてしまうので、この原料ガスとは別の導入管路を設けることが必要である。なお、N2ガスを用いる場合には、原料ガスとは反応しないので、同じ管路であってもよいし、別の管路を設けてもよい。
【0016】
シリコン源ガスの供給量は、上記したように、第1工程で得られるTaSixNy膜中のSiの含有量が5〜30at%、すなわちx=0.05〜0.3の範囲内となるように調整する。Si含有量が5at%未満であると得られる積層膜の比抵抗が高くなったり、ハロゲン原子の含有量が増加するという不具合があり、30at%を超えると結合を持たない、遊離したSi原子が膜中に混入し、バリア性が低下するという不具合がある。
【0017】
また、タンタルハロゲン化物のキャリアガスとしては、H2、ArまたはHeなどの通常のキャリアガスを用いることができる。
【0018】
上記タンタルハロゲン化物、窒素源ガス、シリコン源ガス、キャリアガスを用いて本発明の方法を実施すれば、所定の構造および物性を有するバリアメタル積層膜が得られる。TaN膜がCu膜のような導電膜との密着性を向上せしめるので、TaN膜/TaSiN膜の積層膜、傾斜TaSiN膜/TaSiN膜の積層膜、または傾斜TaN・TaSiN膜/TaSiN膜の積層膜とすることにより、比抵抗が低くかつバリア性に優れ、また、導電膜との密着性にも優れたバリアメタル積層膜を形成できる。また、プラズマCVD法を用いることで、プラズマが膜表面に作用し、膜の結晶化が阻害され、所望のアモルファス状の薄膜となる。シリコン源ガスの操作だけで簡便に良質な積層膜を作製できる。
【0019】
本発明の方法を実施してバリアメタル積層膜を形成し、次いでこの積層膜の上に導電膜としてのCu膜を形成した基板の模式的断面図を図2に示す。まず、基板1上に形成した熱酸化膜(SiO2膜)2を通常のフォトレジストプロセス、ドライエッチングを用いて、例えばホール径0.13μm、アスペクト比6の接続孔を形成する。その後、タンタルハロゲン化物ガス用のキャリアガス(例えば、H2)と窒素源ガス(例えば、NH3)とシリコン源ガス(例えば、SiH4、モノシランの代わりにジシランでも良い)とを所定の導入管路(ノズル)から導入して、静電チャック付きホットプレートのヒータ電極部へRFを印加してプラズマを発生させる。RFは専用のリング電極を設けて発生させても良い。プラズマ発生と同時にTaBr5(その他TaCl5、TaI5、TaF5でも良い)ガスをタンタルハロゲン化物用収納容器に接続したバルブを開けてCVDチャンバー内へ導入し、TaSiN膜5を5〜20nm形成する。その後、シリコン源ガスの供給を止め、TaN膜6を1〜5nm形成する。シリコン源ガスの供給を止めることにより、Si含有量が徐々に減少した傾斜TaSiN膜が形成され、系内の残留シリコン源ガスが消費され尽くされると最終的にはTaN膜となる。
【0020】
また、タンタルハロゲン化物原料は固体であっても液体であっても同じように使用できる。また、この原料をヘキサンなどの有機溶媒に溶解し、この溶液を気化器などで気化させ、CVDチャンバに導入するいわゆる溶液気化法を用いてもよい。原料を加熱することによりガスを生じせしめて、CVDチャンバ内に導入するわけであるが、そのガスが凝縮しないようにするため、該原料の収納容器、導入管路、CVDチャンバなどを所定の温度に保持しておくことが必要である。
【0021】
本発明では、例えば、以下説明する図5に示すCVDチャンバを備えた半導体製造装置を用いて、その形成方法を実施することができる。あるいはまた、本出願人による特願平11−143310号に記載されているように、CVD用原料であるタンタルハロゲン化物の蒸発源用収納容器を備えたCVDチャンバにおいて、例えば、その収納容器を介して該チャンバへ導入される原料ガスの凝縮を防止するための加熱手段、収納容器の壁温を制御するための加熱手段、原料の蒸発温度を制御するための加熱手段、チャンバ壁温度を所定の温度に維持するための加熱手段が適宜設けられている構造を有する半導体製造装置を、本発明の目的に合わせて適宜設計変更して、本発明の形成方法を実施するために用いることもできる。
【0022】
上記したようにCu膜との密着層として機能するTaN膜、またはSi含有量が限りなくゼロに近い傾斜TaSiN膜を形成した後、導電性膜として、例えば1.5μmのCu膜をスパッタ法またはCVD法またはメッキ法により形成する。その後、CMPによりCu膜を研磨してダマシンプロセスを完了する。
【0023】
本発明のバリアメタル積層膜形成方法は、上記したように半導体基板上へ形成する場合の他に多層配線中の接続孔の形成にも使用できる。
【0024】
【実施例】
以下、本発明の実施例および比較例を図面を参照して説明する。
(実施例1)
本実施例では、図3に概略の構成の一例を示す半導体製造装置および図5にその概略の構成の一例を示すCVD装置に基づいてバリアメタル積層膜を形成した。図3に示す半導体製造装置は、基板の搬送用ロボットが組みこまれたコア室11と、基板の搬入・搬出室12と、バリアメタル積層膜形成のためのCVD室13と、加熱処理室14と、導電膜形成用スパッタ室15とを備えており、コア室11とその他の各室12〜15とはそれぞれ、ゲートバルブ16を介して連結されている。これらの各室は真空排気系に接続されている。
【0025】
まず、図4に示すSiO2膜2が基板1全面に1μm形成された8インチ基板21を、図3に示す搬入・搬出室12からコア室11を経由してCVD室13へ搬送した。次いで、図5に示すCVDチャンバでTaSiN膜、傾斜TaSiN膜、TaN膜からなる積層膜を以下のようにして形成した。
【0026】
CVDチャンバ28へ搬送した基板21を静電チャック付きホットプレート22の上に置き、静電気を利用した機構で加熱されたプレート上へ吸着した。このときの基板温度を一定温度(例えば380℃)に保った。次に、原料ガス(TaBr5ガス)のキャリアガスとしてH2の一定流量(例えば、400SCCM)を、ガス導入管23から、バルブ23aを開けて導入管路25を経て混合室26へ導入し、また、窒素源ガスとしてNH3の一定流量(例えば、1.0SCCM)を、ガス導入管39から、バルブ39aを開けてチャンバ28へと導入した。この際、窒素ガス源としてNF3を用いる場合は、NH3の場合と同様にガス導入管路39から導入するが、N2を用いる場合は、ガス導入管24からバルブ24aを開けてチャンバ28へ導入してもよい。次いで、シリコン源ガスとしてSiH4の一定流量(例えば、1.0SCCM)をガス導入管29からバルブ29aを開けてチャンバ28へ導入した。このとき、圧力調整用バルブでチャンバ28の圧力を66.5Paに設定した。静電チャック内部に組みこまれたヒータ電極部30へRF電源(13.56MHz)31からマッチングボックス32を通して一定パワー(例えば、50W)を投入して、基板21の上方にプラズマを発生させた。その後、TaBr5の収納された蒸発源収納容器33(165℃±0.1℃の温度制御してある)から、バルブ34を開けて、TaBr5ガスをガス導入管23から導入されたキャリアガスとともに導入管路25を経て混合室26へ輸送した。次いで、この混合ガスをシャワープレート27を通してチャンバ28へ導入し、TaBr5をH2とNH3とSiH4との混合ガスで発生したプラズマ中を通過させ、基板21上にTaSiN膜を形成した。このとき、成膜時間5分で50nmの薄膜が形成された。得られたTaSiN膜の組成は、オージェ電子分光分析(AES)によると、Ta:55%、Si:20%、N:25%であった。
【0027】
その後、バルブ29aを閉めてSiH4の供給を止め、H2とNH3とTaBr5とのプラズマCVDとして、傾斜膜を1分間で3nm形成した。この場合、原料ガスの導入管路25は原料ガスの凝集を防ぐ目的でヒーター35により200℃に、また、CVDチャンバ28はヒーター36により150℃に加熱されていた。さらに、蒸発源収納容器33、この容器から導入管路25へ至る経路および混合室26も含めて、TaBr5ガスの搬送される経路は全て、加熱手段37、38により所定の温度になるように構成されている。
【0028】
上記のようにして得られた傾斜膜は、シリコン源ガスの導入を止めた後、反応系内の残留シリコン源ガスが消費されるにつれて、Si含有量が徐々に減少したTaSiNと残留シリコン源ガスが消費された後のSi含有量がゼロであるTaN(AESによる組成分析;Ta:65%、N:35%)とからなる傾斜膜であった。積層膜の比抵抗は250〜500μΩ・cmの範囲内に入った。傾斜膜の組成は、AESによる組成分析からTa:55〜65%、Si:0〜20%、N:25〜35%の範囲内に入り、傾斜膜であると確認された。
【0029】
次いで、バリアメタル積層膜の形成された基板21をコア室11を経てスパッタ室13へ搬送して、通常のスパッタ法によりTaN膜の上にCu膜を1.2μm形成した。得られたバリアメタル積層膜のCu膜に対する密着性をテープ試験で調べたところ、膜剥離は生じなかった。比較のために、TaSiNのみのバリアメタル膜を形成した基板に対し同様にCu膜を1.2μm厚さに形成してその密着性を調べたところ、Cu/TaSiN層間で剥離が生じた。以上の結果から、TaN膜はCu膜との密着性に優れていることが実証された。
【0030】
また、TaN/TaSiN積層膜をBHF洗浄したSi基板上へ5nm形成後、この基板をCuスパッタ室13へ搬送してCu膜を300nm形成し、これを加熱室14にて650℃で4時間加熱した。XRDからはCuのピークのみ観測され、Cuシリサイドのピークは観測されなかった。また、AESにてCuの拡散を調べたところ、CuのSi基板中への拡散の形跡は認められず、良好なバリア性を示した。
(実施例2)
図4に示す熱酸化膜(SiO2膜)2の0.15μmパターンが基板1上に施されたアスペクト比6の8インチ基板21を用いて、実施例1と同様な操作にてTaSiN膜5を20nm、TaN膜6を2nm形成した。その後、CVD法とメッキ法によりCu膜7を1.2μm形成して、配線溝を穴埋めした(図2)。このようにして作製した基板をCuスラリーを用いて、CMP(Chemical Mechanical Polishing)を行った。Cu膜は研磨中も剥がれなど起こさず、良好な密着性を示した。一方、TaN密着層のないTaSiN単層膜ではCMP中にCu膜がTaSiN膜上から剥がれるという不具合が生じた。
(実施例3)
タンタルハロゲン化物原料としてTaI5を用いて、実施例1と同様な操作によりTaN/TaSiN積層膜をSiO2膜上へ形成した。TaI5の蒸発温度を230℃、導入管路の温度を240℃、チャンバ温度を160℃に設定して、実施例1と同様のガス系で成膜を行い、その後、スパッタCu膜を1.2μm形成した。バリアメタル積層膜とCu膜との密着性を調べたところ、Cu膜の剥離は生じなかった。
(比較例1)
TaNz単膜をプラズマCVD法により形成した例を示す。H2=400SCCM、TaBr5=165.0℃、基板温度380℃の条件にてNH3流量を0.1〜2.0SCCMの間で変化させてTaNz膜を作製した。ガス導入手順は実施例1に準じた。Cu/TaNz/SiO2の膜構成の試料を得、TaNz膜のCu膜に対する密着性を調べたところ、TaNzにおいてz=0.5以上の場合、Cu膜に対する密着性に優れていた。しかし、比抵抗は1000〜1500μΩcmと高くなり、バリアメタル膜としてコンタクト抵抗に問題があることがわかった。
【0031】
以上の実施例および比較例の結果からTaNz/TaSixNy積層膜の有用性が実証された。
【0032】
【発明の効果】
以上説明してきたように、本発明のCu導電膜を備えたバリアメタル積層膜形成方法によれば、TaN膜を利用した膜構成により、導電膜との密着性を向上できる。膜構成をTaN/TaSiN積層膜、傾斜TaSiN/TaSiN積層膜、または傾斜TaN・TaSiN/TaSiN積層膜にすることにより、比抵抗が低くかつバリア性に優れると共に導電膜との密着性にも優れたバリアメタル積層膜を形成できる。また、シリコン源ガス量の調整だけで簡便に良質な積層膜を作製できる。
【図面の簡単な説明】
【図1】 従来技術によりバリアメタル膜および導電膜の形成された基板の概略断面図。
【図2】 本発明の方法によりバリアメタル積層膜および導電膜の形成された基板の概略断面図。
【図3】 本発明の方法の実施に用いる半導体製造装置の一構成を示す概略配置図。
【図4】 本発明の実施例で用いるSiO2の成膜された基板の概略断面図。
【図5】 本発明の方法の実施に用いるCVDチャンバの一例を示す概略構成図。
【符号の説明】
1 基板(Si基板) 2 熱酸化膜(SiO2膜)
3 バリアメタル膜 4 導電膜
5 TaSiN膜 6 TaN膜(傾斜TaSiN膜)
7 導電膜(Cu膜) 11 コア室
12 基板の搬入・搬出室 13 CVD室
14 加熱処理室 15 スパッタ室
21 基板 22 静電チャック付きホットプレート
23、24 ガス導入管 25 導入管路
26 混合室 27 シャワープレート
28 CVDチャンバ 29 ガス導入管
30 ヒータ電極部 31 RF電源
32 マッチングボックス 33 収納容器
34 バルブ 35、36、37、38 加熱手段
29a、23a、24a、39a バルブ
39 ガス導入管

Claims (5)

  1. 半導体基板上に設けられたアモルファス状のタンタル・シリコン窒化物膜(ただし、シリコン含有量は5〜30at%である)と、その表面上に設けられた、シリコン含有量が徐々に減少した傾斜膜であるアモルファス状のタンタル・シリコン窒化物と、その表面上に設けられた、アモルファス状のタンタル窒化物と、その上に成膜されたCu導電膜とからなるCu導電膜を備えたバリアメタル積層膜構造体。
  2. プラズマCVD法により、タンタルハロゲン化物、窒素源ガス、およびシリコン源ガスからバリアメタル積層膜を形成する方法であって、該タンタルハロゲン化物、窒素源ガス、およびシリコン源ガスをプラズマ分解し、基板上にシリコン含有量が5〜30at%の範囲内のアモルファス状のタンタル・シリコン窒化物膜を形成する第1工程と、該シリコン源ガスの導入を中止し、該第1工程と同様の操作を続けて、該タンタル・シリコン窒化物膜上にアモルファス状のタンタル窒化物膜を形成する第2工程と、該タンタル窒化物膜上にCu膜を成膜する第3工程とを含むことを特徴とするCu導電膜を備えたバリアメタル積層膜の形成方法。
  3. 前記第1工程において、形成されるタンタル・シリコン窒化物膜中のシリコン含有量が5〜30at%の範囲内になるように、シリコン源ガスの導入量を調整することを特徴とする請求項2記載のCu導電膜を備えたバリアメタル積層膜の形成方法。
  4. 前記第2工程において、シリコン源ガスの導入を中止することにより、系内の残留シリコン源ガスが消費されるにつれて、タンタル・シリコン窒化物のシリコン含有量が徐々に減少した傾斜膜であるアモルファス状のタンタル・シリコン窒化物が形成され、該残留シリコン源ガスが消費されると、シリコン含有量がゼロであるタンタル窒化物膜が形成されることを特徴とする請求項2または3のいずれかに記載のCu導電膜を備えたバリアメタル積層膜の形成方法。
  5. プラズマCVD法により、タンタルハロゲン化物、窒素源ガス、およびシリコン源ガスからバリアメタル積層膜を形成する方法であって、該タンタルハロゲン化物、窒素源ガス、およびシリコン源ガスをプラズマ分解し、基板上にシリコン含有量が5〜30at%の範囲内のアモルファス状のタンタル・シリコン窒化物膜を形成する工程において、形成されるタンタル・シリコン窒化物膜中のシリコン含有量が5〜30at%の範囲内になるように、該シリコン源ガスの導入量を調整して行う第1工程と、該シリコン源ガスの導入を中止し、該第1工程と同様の操作を続けて、系内の残留シリコン源ガスが消費されるにつれて、タンタル・シリコン窒化物のシリコン含有量が徐々に減少した傾斜膜であるアモルファス状のタンタル・シリコン窒化物膜を形成し、該残留シリコン源ガスが消費されると、シリコン含有量がゼロであるタンタル窒化物膜を形成する第2工程と、該タンタル窒化物膜上にCu膜を成膜する第3工程とを含むことを特徴とするCu導電膜を備えたバリアメタル積層膜の形成方法。
JP2000094081A 2000-03-30 2000-03-30 Cu導電膜を備えたバリアメタル積層膜構造体およびその積層膜の形成方法 Expired - Fee Related JP4421061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000094081A JP4421061B2 (ja) 2000-03-30 2000-03-30 Cu導電膜を備えたバリアメタル積層膜構造体およびその積層膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000094081A JP4421061B2 (ja) 2000-03-30 2000-03-30 Cu導電膜を備えたバリアメタル積層膜構造体およびその積層膜の形成方法

Publications (2)

Publication Number Publication Date
JP2001284356A JP2001284356A (ja) 2001-10-12
JP4421061B2 true JP4421061B2 (ja) 2010-02-24

Family

ID=18609176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000094081A Expired - Fee Related JP4421061B2 (ja) 2000-03-30 2000-03-30 Cu導電膜を備えたバリアメタル積層膜構造体およびその積層膜の形成方法

Country Status (1)

Country Link
JP (1) JP4421061B2 (ja)

Also Published As

Publication number Publication date
JP2001284356A (ja) 2001-10-12

Similar Documents

Publication Publication Date Title
US11587829B2 (en) Doping control of metal nitride films
US7799674B2 (en) Ruthenium alloy film for copper interconnects
KR101468241B1 (ko) 상호접속 구조체 및 다마신 구조체의 제조 방법
US7655567B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
US7435484B2 (en) Ruthenium thin film-formed structure
US6413864B1 (en) Method of manufacturing a copper metal wiring in a semiconductor device
US6475912B1 (en) Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
TWI645511B (zh) 用於銅阻障層應用之摻雜的氮化鉭
EP1179838A2 (en) Deposition of tungsten films from W(CO)6
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
US20070099417A1 (en) Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
JP3220034B2 (ja) 半導体装置及びその製造方法
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
CN101897016A (zh) 半导体装置的制造方法、半导体装置、电子机器、半导体制造装置及存储介质
TWI732345B (zh) 使用釕前驅物之電漿增強原子層沉積(peald)方法
CN104221132A (zh) 沉积锰和氮化锰的方法
TW202312300A (zh) 形成用於互連結構的金屬襯墊之方法
US20030157750A1 (en) Interconnection structure and interconnection structure formation method
JP4421061B2 (ja) Cu導電膜を備えたバリアメタル積層膜構造体およびその積層膜の形成方法
JPH09260306A (ja) 薄膜形成方法
JP3953244B2 (ja) 薄膜形成方法
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
CN1414603A (zh) 化学汽相淀积生成TiN阻挡层的方法
JPH1064851A (ja) アルミニウムフィルムの化学蒸着法
Kim et al. Properties of chemically vapor deposited blanket tungsten films on tin glue layers prepared by chemical vapor deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070517

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4421061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151211

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees