[go: up one dir, main page]

JP4418603B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4418603B2
JP4418603B2 JP2001087009A JP2001087009A JP4418603B2 JP 4418603 B2 JP4418603 B2 JP 4418603B2 JP 2001087009 A JP2001087009 A JP 2001087009A JP 2001087009 A JP2001087009 A JP 2001087009A JP 4418603 B2 JP4418603 B2 JP 4418603B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
support
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001087009A
Other languages
English (en)
Other versions
JP2002289742A (ja
Inventor
博昭 藤本
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001087009A priority Critical patent/JP4418603B2/ja
Publication of JP2002289742A publication Critical patent/JP2002289742A/ja
Application granted granted Critical
Publication of JP4418603B2 publication Critical patent/JP4418603B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は一枚の基板に複数の半導体素子を一括で搭載、成形し、個々に分割して複数の半導体装置を一括で製造する一括成形型の半導体装置およびその製造方法に関するものであり、特に二次実装性に優れた半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の製造においては、個々の半導体素子に対応した配線構造を一枚の基板に複数配した一括配線基板（支持体）を用い、その配線基板上に半導体素子を複数個搭載、電気的な接続を行った後、樹脂成形を一括で基板全面に行い、ダイシングブレードを用いて個々の半導体装置に分割するという一括成形工法を用いた半導体装置の製造方法が開発されている。
【０００３】
従来の半導体装置の製造方法について図面を参照しながら説明する。
【０００４】
まず図７，図８は従来の半導体装置の製造方法を示す断面図である。
【０００５】
まず図７（ａ）に示すように、その上面に複数の半導体素子が個々に搭載されるもので、また上面に個々の半導体素子に対応した配線電極が設けられ、下面には上面の配線電極と基板内部で接続した電極が設けられ、個々の半導体素子単位ごとに分割され得る構造の配線基板１を用意する。そして用意した配線基板１上の各ボンディングパッド部に複数の半導体素子２をそれぞれ接着剤により接着固定して搭載する。
【０００６】
次に図７（ｂ）に示すように、配線基板１上に搭載された複数の半導体素子２の電極パッド（図示せず）と配線基板１の上面の電極とを各々、金線、アルミニウム線などの金属細線３により電気的に接続する。
【０００７】
次に図７（ｃ）に示すように、半導体素子２が搭載され、金属細線３で各々接続された配線基板１の上面の端部のマージン領域や基板送り部分などを除いた略全面を封止樹脂４で一括封止する。封止樹脂４による一括成形には、金型を用いたトランスファーモールド工法を用いる。
【０００８】
そして図７（ｄ）に示すように、配線基板１の封止樹脂４が形成された面側から、配線基板の個々の分割領域ラインに対応させてウェハーダイシングで採用している回転ブレードによる切断法を用い、回転ブレード５を当接させ、切断するものである。
【０００９】
図７（ｅ）は回転ブレード５により個々の半導体装置６単位に分割した状態を示している。
【００１０】
以上のように、従来は配線基板上に半導体素子を複数個搭載、電気的な接続を行った後、樹脂成形を一括で基板全面に行い、ダイシングブレードを用いて個々の半導体装置に分割するという一括成形工法を用いていた。
【００１１】
次に従来の一括成形によって製造された半導体装置について図面を参照しながら説明する。図８は従来のＢＧＡ（ボール・グリッド・アレイ）型の半導体装置を示す断面図である。
【００１２】
図８に示すように、従来の半導体装置は、底面に導電性材料による半田ボールなどのボール電極を備えたものであって、上面に電極と、下面にその上面の電極と接続した電極を有した配線基板１と、配線基板１の上面に搭載された半導体素子２と、その半導体素子２の電極パッドと配線基板１の上面の電極とを電気的に接続した接続部材である金属細線３と、配線基板１の上面の半導体素子２、金属細線３の外囲を封止した封止樹脂４とよりなり、配線基板１の底面の電極上にはボール電極７が形成されてＢＧＡ型の半導体装置を構成しているものである。
【００１３】
【発明が解決しようとする課題】
しかしながら従来の半導体装置では、図９の断面図に示すように、配線基板１の底面の端部には、一括成形時のダイシングブレードの切断によって形成されたカエリ部８が形成されてしまい、半導体装置をプリント基板などの二次実装基板に実装（二次実装）する際、突起物であるカエリ部８が半導体装置の底面に突出するため、実装上の障害となっていた。なお、カエリ部８は、分割切断時の回転ブレードの回転によって配線基板を構成する材料、例えば樹脂などの基板材料、基板内に内層されている配線材料、基板底面の配線電極材料などが巻き上げられたり、または高速回転で溶融し、切断面とブレードとの間にはみ出して残存することにより発生する所謂、製造上の異物（突起物）である。特にカエリ部８の影響は、配線基板１の底面に設けたボール電極７と実装基板上の電極とを接続する際、半田ブリッジや、接続不良を誘発し、二次実装上の課題となっていた。
【００１４】
このような一括成形時のカエリ部に対して、従来は配線基板部分を切断するブレードと、封止樹脂部を切断するブレードとを、その材質、幅、形状など種類を分けて使用し、「２度切り」により分割したり、発生したカエリ部を後工程として除去するなどの対策が行われていた。しかし後工程で除去するにしても、また２種類のブレードで「２度切り」をするにしても製造上のコストがかかり、工程数としても増大するため、より良い製造方法が望まれていた。
【００１５】
本発明は、前記した従来の課題を解決するものであり、一括成形工法を用いた半導体装置の製造工法において、カエリ部の影響を解消した半導体装置およびその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
前記従来の課題を解決するために本発明の半導体装置は、上面に電極と、下面に前記上面の電極と接続した電極を有した配線基板と、前記配線基板の上面に搭載された半導体素子と、前記半導体素子の電極パッドと前記配線基板の上面の電極とを電気的に接続した接続部材と、前記配線基板の上面の前記半導体素子、前記接続部材の外囲を封止した封止樹脂とよりなる半導体装置であって、前記配線基板の底面の端部は断面方向にテーパー部を有している半導体装置である。
【００１７】
そして具体的には、配線基板の底面の端部のテーパー部には、カエリ部が形成され、前記カエリ部の高さは前記配線基板の底面を超えない高さである半導体装置である。
【００１８】
また、配線基板の底面の電極上にはボール電極が設けられている半導体装置である。
【００１９】
前記構成の通り、本発明の半導体装置は、配線基板の底面の端部は断面方向にテーパー部を有し、そのテーパー部には、カエリ部が残存して形成され、カエリ部の高さは配線基板の底面を超えない高さであるため、半導体装置を実装基板に二次実装する際、半田ブリッジや、接続不良を解消できるものである。すなわち本発明の半導体装置では、たとえ製造過程でのカエリ部が残存していたとしても基板の底面端部のテーパー部にカエリ部が位置し、高さが基板底面を超えないため、実装上、何ら問題が起こらないようにしたものである。
【００２０】
本発明の半導体装置の製造方法は、その上面に複数の半導体素子が個々に搭載され、個々の半導体素子に対応した電極が設けられ、個々の半導体素子単位ごとに分割され得る構造の支持体であって、前記支持体の個々の半導体素子単位ごとに分割する際の分割箇所の支持体の少なくとも下面に凹部が設けられた支持体を用意する工程と、前記支持体上の対応した箇所に複数の半導体素子をそれぞれ搭載する工程と、前記支持体上に搭載された複数の半導体素子の電極パッドと前記支持体上の電極とを接続部材で各々電気的に接続する工程と、前記支持体の上面の略全面を封止樹脂で一括封止する工程と、前記支持体の封止樹脂が形成された面側または前記支持体の支持体裏面側から、前記支持体に設けられた凹部に対応させてブレードを当接させ、個々の半導体素子単位に分割して半導体装置を得る工程とよりなる半導体装置の製造方法である。
【００２１】
また本発明の半導体装置の製造方法は、その上面に複数の半導体素子が個々に搭載され、個々の半導体素子に対応した電極が設けられ、個々の半導体素子単位ごとに分割され得る構造の配線基板であって、前記配線基板の個々の半導体素子単位ごとに分割する際の分割箇所の基板の少なくとも下面に凹部が設けられた配線基板を用意する工程と、前記配線基板上の対応した箇所に複数の半導体素子をそれぞれ搭載する工程と、前記配線基板上に搭載された複数の半導体素子の電極パッドと前記配線基板上の電極とを接続部材で各々電気的に接続する工程と、前記配線基板の上面の略全面を封止樹脂で一括封止する工程と、前記配線基板の封止樹脂が形成された面側または前記配線基板の基板裏面側から、前記配線基板に設けられた凹部に対応させてブレードを当接させ、個々の半導体素子単位に分割して半導体装置を得る工程とよりなる半導体装置の製造方法である。
【００２２】
そして具体的には、凹部は断面形状でＶ型の凹部である半導体装置の製造方法である。
【００２３】
また、凹部は断面形状でＵ型の凹部である半導体装置の製造方法である。
【００２４】
また、凹部は当接するブレードの幅よりも広い幅の凹部である半導体装置の製造方法である。
【００２５】
また、ブレードは１種類の回転ブレードを用いる半導体装置の製造方法である。
【００２６】
また、接続部材は金属細線を用いる半導体装置の製造方法である。
【００２７】
また、配線基板の底面の電極上にボール電極を形成する工程を有している半導体装置の製造方法である。
【００２８】
前記構成の通り、本発明の半導体装置の製造方法は、配線基板の個々の半導体素子単位ごとに分割する際の分割箇所の基板下面に凹部が設けられた配線基板を用い、個々の半導体装置への分割時は、凹部に対応させてブレードを当接させ、個々の半導体素子単位に分割するため、回転ブレードによるカエリ部は凹部内に形成され、切断分離後は、基板の正規の底面にはカエリ部には形成されないので、半導体装置として二次実装上、何ら問題が起こらないようにしたものである。特に基板の切断箇所に設ける凹部は当接するブレードの幅よりもその凹部幅を大きくしているので、カエリ部は確実に凹部内に形成され、基板面への突出を防止できるものである。したがって１種類のブレードで一括成形品を切断することができるものである。
【００２９】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について、説明する。
【００３０】
本実施形態の半導体装置の製造方法は、主として、その上面に複数の半導体素子が個々に搭載されるもので、また個々の半導体素子に対応した電極、リードが設けられ、個々の半導体素子単位ごとに分割され得る構造の基板などの支持体であって、その支持体の個々の半導体素子単位ごとに分割する際の分割箇所の支持体下面に凹部が設けられた支持体を用意する工程と、その支持体上の対応した箇所に複数の半導体素子をそれぞれ搭載する工程と、その支持体上に搭載された複数の半導体素子の電極パッドと支持体上の電極またはリードとを金属細線、突起電極（バンプ）などの接続部材で各々電気的に接続する工程と、その支持体の上面の実効的なほぼ全面を封止樹脂で一括封止する工程と、その支持体の封止樹脂が形成された面側、または支持体の支持体裏面側から、支持体に設けられた凹部に対応させてブレードを当接させ、個々の半導体素子単位に分割して半導体装置を得る工程とよりなるものであり、支持体の切断箇所に設けられた凹部は断面形状でＶ型，Ｕ型の凹部であり、さらに当接するブレードの幅よりも広い幅の凹部である。
【００３１】
次に本実施形態の具体的な例について図面を参照しながら説明する。
【００３２】
まず第１の実施形態の半導体装置の製造方法について説明する。第１の実施形態ではＢＧＡ型の半導体装置の製造方法について説明する。
【００３３】
図１，図２は本実施形態の半導体装置の製造方法を示す工程ごとの主要な断面図である。
【００３４】
まず図１（ａ）に示すように、その上面に複数の半導体素子が個々に搭載されるもので、また上面に個々の半導体素子に対応した配線電極（図示せず）が設けられ、下面には上面の配線電極と基板内部で接続した端子電極（図示せず）が設けられ、個々の半導体素子単位ごとに分割され得る構造の配線基板９を用意する。ここでは、配線基板９の個々の半導体素子単位ごとに分割する際の分割箇所の基板下面に凹部１０が設けられた配線基板９を用意する。本実施形態では基板の上下面に凹部１０を設けたものを用いている。また、基板に設ける凹部１０について、凹部形状は断面形状でＶ型，Ｕ型の凹部であり、本実施形態ではＶ型の凹部を採用している。また凹部１０は後工程で使用するブレードの幅よりも広い幅の例えば１００［μｍ］幅、深さ３０［μｍ］の凹部とする。なお本実施形態では、多層の樹脂基板を用いているが、配線基板９としては単層、多層基板のいずれでもよく、セラミック基板、樹脂基板、フィルム基板などのいずれでもよい。
【００３５】
次に図１（ｂ）に示すように、そして用意した配線基板９上の各ボンディングパッド部に相当する箇所に複数の半導体素子１１をそれぞれ接着剤により接着固定して搭載する。
【００３６】
次に図１（ｃ）に示すように、配線基板９上に搭載された複数の半導体素子１１の電極パッド（図示せず）と配線基板９の上面の電極とを各々、金線、アルミニウム線などの金属細線１２により電気的に接続する。この場合、接続部材として金属細線１２の代わりに金バンプなどの突起電極を用い、半導体素子１１をフェースダウン（フリップチップ）で接続してもよい。
【００３７】
次に図１（ｄ）に示すように、半導体素子１１が搭載され、金属細線１２で各々接続された配線基板９の上面の端部のマージン領域や基板送り部分などを除いた略全面を封止樹脂１３で一括封止する。封止樹脂１３による一括成形には、金型を用いたトランスファーモールド工法を用いる。
【００３８】
そして図１（ｅ）に示すように、配線基板９の封止樹脂１３が形成された面側から、配線基板９の個々の切断箇所のラインに対応させ、また配線基板９に設けられた凹部１０に対応させてウェハーダイシングで採用している回転ブレードによる切断法を用い、回転ブレード１４を当接させ、切断するものである。また、切断の面方向については配線基板９の裏面側の凹部１０から切断してもよい。
【００３９】
通常、このブレード切断の段階で凹部１０とブレード１４との切断界面にはカエリ部が発生する場合があるが、発生するカエリ部は凹部内の面上に発生するため、基板の主要な底面には突出しない。またカエリ部の突出量としては、１０〜２０［μｍ］である。
【００４０】
図２(ａ)は回転ブレード１４により個々の半導体装置１５単位に分割した状態を示している。切断後の状態では半導体装置１５は、それを構成している配線基板９の底面の外方の端部は、テーパー部１６を有している。このテーパー部の形成は、前工程でＶ型の凹部を切断することによって形成された形状である。
【００４１】
なお本実施形態においてＢＧＡ型の半導体装置の製造では、配線基板９の底面の電極上に半田ボールなどのボール電極を形成する工程をさらに付加するものである。図２（ｂ）は１枚の配線基板から切断分離した１つの半導体装置１５を示し、さらにボール電極１７を基板底面の電極上に付加した状態を示している。
【００４２】
以上のように本実施形態の半導体装置の製造方法によって、配線基板９の個々の半導体素子１１単位ごとに分割する際の分割箇所の基板下面に凹部１０が設けられた配線基板９を用い、個々の半導体装置への分割時は、凹部１０に対応させてブレード１４を当接させ、個々の半導体素子１１単位に分割するため、回転ブレード１４によるカエリ部は凹部１０内に形成され、切断分離後は、基板の正規の底面にはカエリ部には形成されないので、半導体装置として二次実装上、何ら問題が起こらない半導体装置を実現できるものである。特に基板の切断箇所に設ける凹部１０は当接するブレードの幅よりもその凹部幅を大きくしているので、カエリ部は確実に凹部領域内に形成され、基板面への突出を防止できるものである。したがって１種類のブレードで一括成形品を切断することができるものである。
【００４３】
次に本実施形態の半導体装置について図面を参照しながら説明する。図３は本実施形態の半導体装置を示す断面図である。
【００４４】
図３に示すように、本実施形態のＢＧＡ型の半導体装置は、底面に導電性材料による半田ボールなどのボール電極１７を備えたものであって、上面に電極と、下面にその上面の電極と接続した電極を有した配線基板９と、配線基板９の上面に搭載された半導体素子１１と、その半導体素子１１の電極パッドと配線基板９の上面の電極とを電気的に接続した接続部材である金属細線１２と、配線基板９の上面の半導体素子１１、金属細線１２の外囲を封止した封止樹脂１３とよりなる半導体装置である。また配線基板９の底面の端部は断面方向にテーパー部１６を有し、そのテーパー部１６には、製造過程でのカエリ部１８が形成され、カエリ部１８の高さは配線基板９の底面を超えない高さである。
【００４５】
以上のように本実施形態の半導体装置は、配線基板９の底面の端部は断面方向にテーパー部１６を有し、そのテーパー部１６には、カエリ部１８が残存して形成され、カエリ部１８の高さは配線基板９の底面を超えない高さであるため、半導体装置を実装基板に二次実装する際、半田ブリッジや、接続不良を解消できるものである。すなわち本実施形態の半導体装置では、たとえ製造過程でのカエリ部１８が残存していたとしても基板の底面端部のテーパー部１６にカエリ部１８が位置し、高さが基板底面を超えないため、実装上、何ら問題が起こらない半導体装置である。
【００４６】
次に第２の実施形態の半導体装置の製造方法について説明する。第２の実施形態ではＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半導体装置の製造方法について説明する。
【００４７】
図４，図５は本実施形態の半導体装置の製造方法を示す工程ごとの主要な断面図である。
【００４８】
まず図４（ａ）に示すように、ダイパッド部１９の上面に複数の半導体素子が個々に搭載されるものであり、また個々の半導体素子に対応した電極リード２０が設けられ、個々の半導体素子単位ごとに分割され得る構造の１枚の金属板よりなるリードフレーム２１であって、リードフレーム２１の個々の半導体素子単位ごとに分割する際の分割箇所のリードフレーム２１の電極リード２０の上下面に凹部１０が設けられたリードフレームを用意する。凹部１０は電極リード２０の下面にのみ設けてもよく、切断時のカエリ部が突出するであろう方向に設ければよい。なお、用意するリードフレーム２１は、１枚の金属板よりなるものであり、その材質は銅（Ｃｕ）材、４２アロイ（Ｎｉ／Ｆｅ）材、いずれでもよく、通常、表面には金属メッキが形成されているものである。
【００４９】
次に図４（ｂ）に示すように、用意したリードフレーム２１のダイパッド部１９に接着剤により接着固定して複数の半導体素子２２をそれぞれ搭載する。
【００５０】
次に図４（ｃ）に示すように、リードフレーム２１に搭載された複数の半導体素子２２の電極パッドと、リードフレーム２１の電極リード２０の上面とを接続部材として金線、銅線、アルミニウム線などの金属細線２３で各々電気的に接続する。
【００５１】
次に図４（ｄ）に示すように、リードフレーム２１の上面の端部のマージン領域や送り部分などを除いた略全面を封止樹脂２４で一括封止する。封止樹脂２４による一括成形には、金型を用いたトランスファーモールド工法を用いる。また、ここではリードフレーム２１の少なくともダイパッド部１９、電極リード２０の底面を除いて半導体素子２２、金属細線２３の外囲を封止するが、リードフレームの底面に封止シートを密着させて封止することによりいわゆる片面封止が可能である。
【００５２】
そして図４（ｅ）に示すように、リードフレーム２１の封止樹脂２４が形成された面側、またはリードフレーム２１の裏面側から、切断箇所のラインに対応させ、またリードフレーム２１の電極リード２０に設けられた凹部１０に対応させて回転ブレード２５を当接させ、個々の半導体素子２２単位に分割する。
【００５３】
図５(ａ)は回転ブレード２５により個々の半導体装置２６単位に分割した状態を示している。切断後の状態では半導体装置２６は、それを構成しているリードフレームの電極リード２０の底面の外方の端部は、テーパー部１６を有している。このテーパー部の形成は、前工程でＶ型の凹部１０を切断することによって形成された形状である。
【００５４】
図５（ｂ）は１枚のリードフレーム基板から切断分離した１つの半導体装置２６を示し、電極リード２０の底面の外方の端部は、テーパー部１６を有している。
【００５５】
以上のように本実施形態の半導体装置の製造方法によって、リードフレーム２１の個々の半導体素子単位ごとに分割する際の分割箇所の電極リード２０下面に凹部１０が設けられたリードフレームを用い、個々の半導体装置への分割時は、凹部１０に対応させて回転ブレード２５を当接させ、個々の半導体素子２２単位に分割するため、回転ブレード２５によるカエリ部は凹部内に形成され、切断分離後は、リードの正規の底面にはカエリ部には形成されないので、半導体装置として二次実装上、何ら問題が起こらないようにできるものである。特に電極リード２０の切断箇所に設ける凹部１０は当接する回転ブレード２５の幅よりもその凹部幅を大きくしているので、カエリ部は確実に凹部内に形成され、電極リード２０の底面への突出を防止できるものである。したがって１種類のブレードで一括成形品を切断することができるものである。
【００５６】
次に本実施形態の半導体装置について図面を参照しながら説明する。図６は本実施形態のＱＦＮ型の半導体装置を示す断面図である。
【００５７】
図６に示すように本実施形態の半導体装置は、ＱＦＮ型の半導体装置であって、リードフレームのダイパッド部１９上に搭載された半導体素子２２と、その半導体素子２２の電極パッドと電極リード２０の上面とを電気的に接続した接続部材である金属細線２３と、少なくともダイパッド部１９、電極リード２０の底面を除き、また電極リード２０の外方側面を露出させ、半導体素子２２、金属細線２３の外囲を封止した封止樹脂２４とよりなる樹脂封止型の半導体装置であって、電極リード２０の外方側面は封止樹脂２４の側面と同一面に露出し、電極リード２０底面の端部は断面方向にテーパー部１６を有しているものである。そして電極リード２０の底面の端部のテーパー部１６には、製造過程でのカエリ部２７が形成され、そのカエリ部２７の高さは電極リード２０の底面を超えない高さである。なお、本実施形態の半導体装置のカエリ部２７はリードフレーム、電極リードの材質が回転ブレードの回転摩擦により、銅などのリード材質が延出した突起異物である。
【００５８】
以上のように本実施形態の半導体装置は、リードフレームの電極リード２０の底面の外方の端部は断面方向にテーパー部１６を有し、そのテーパー部１６には、カエリ部２７が製造過程上、残存して形成され、カエリ部２７の高さは電極リード２０の底面を超えない高さであるため、半導体装置を実装基板に二次実装する際、半田ブリッジや、接続不良を解消できるものである。すなわち本実施形態の半導体装置では、たとえ製造過程でのカエリ部２７がリード面に残存していたとしてもリード端部にはテーパー部があり、そこにカエリ部２７が位置し、高さが電極リード２０の底面を超えないため、実装上、何ら問題が起こらない半導体装置である。
【００５９】
以上、各実施形態で説明した通り、半導体装置の製造方法は、その上面に複数の半導体素子が個々に搭載されるもので、また個々の半導体素子に対応した電極、リードが設けられ、個々の半導体素子単位ごとに分割され得る構造の基板なとの支持体であって、その支持体の個々の半導体素子単位ごとに分割する際の分割箇所の支持体下面に凹部が設けられた支持体を用意する工程と、その支持体上の対応した箇所に複数の半導体素子をそれぞれ搭載する工程と、その支持体上に搭載された複数の半導体素子の電極パッドと支持体上の電極またはリードとを金属細線、突起電極（バンプ）なとの接続部材で各々電気的に接続する工程と、その支持体の上面の実効的なほぼ全面を封止樹脂で一括封止する工程と、その支持体の封止樹脂が形成された面側、または支持体の支持体裏面側から、支持体に設けられた凹部に対応させてブレードを当接させ、個々の半導体素子単位に分割して半導体装置を得る工程とよりなるものであり、支持体の個々の半導体素子単位ごとに分割する際の分割箇所の基板下面に凹部が設けられた支持体を用い、個々の半導体装置への分割時は、凹部に対応させてブレードを当接させ、個々の半導体素子単位に分割するため、回転ブレードによるカエリ部は凹部内に形成され、切断分離後は、基板の正規の底面にはカエリ部には形成されないので、半導体装置として二次実装上、何ら問題が起こらない半導体装置を実現できるものである。特に基板の切断箇所に設ける凹部は当接するブレードの幅よりもその凹部幅を大きくしているので、カエリ部は確実に凹部領域内に形成され、基板面への突出を防止できるものである。したがって１種類のブレードで一括成形品を切断することができるものである。
【００６０】
【発明の効果】
以上のように本発明の半導体装置は、配線基板やリードなどの支持体の底面の端部は断面方向にテーパー部を有し、そのテーパー部には製造過程でのカエリ部が残存して形成され、カエリ部の高さは支持体の底面を超えない高さであるため、半導体装置を実装基板に二次実装する際、半田ブリッジや、接続不良を解消できるものである。すなわち、たとえ製造過程でのカエリ部が残存していたとしても支持体の底面端部のテーパー部にカエリ部が位置し、高さが支持体底面を超えないため、実装上、何ら問題が起こらない半導体装置を実現できるものである。
【００６１】
また本発明の半導体装置の製造方法により、一括成形方法による半導体装置の製造においては、配線基板、リードフレームなどの支持体の個々の半導体素子単位ごとに分割する際の分割箇所の基板下面に凹部が設けられた支持体を用い、個々の半導体装置への分割時は、凹部に対応させてブレードを当接させ、個々の半導体素子単位に分割するため、回転ブレードによるカエリ部は凹部内に形成され、切断分離後は、基板、リード面の正規の底面にはカエリ部には形成されないので、半導体装置として二次実装上、何ら問題が起こらない半導体装置を製造できるものであり、製造工数、製造コストに優れ、量産に適した半導体装置の製造方法を実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図３】本発明の一実施形態の半導体装置を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図６】本発明の一実施形態の半導体装置を示す断面図
【図７】従来の半導体装置の製造方法を示す断面図
【図８】従来の半導体装置を示す断面図
【図９】従来の半導体装置の課題を示す断面図
【符号の説明】
１ 配線基板
２ 半導体素子
３ 金属細線
４ 封止樹脂
５ 回転ブレード
６ 半導体装置
７ ボール電極
８ カエリ部
９ 配線基板
１０ 凹部
１１ 半導体素子
１２ 金属細線
１３ 封止樹脂
１４ 回転ブレード
１５ 半導体装置
１６ テーパー部
１７ ボール電極
１８ カエリ部
１９ ダイパッド部
２０ 電極リード
２１ リードフレーム
２２ 半導体素子
２３ 金属細線
２４ 封止樹脂
２５ 回転ブレード
２６ 半導体装置
２７ カエリ部

Claims (10)

  1. 上面に電極と、下面に前記上面の電極と接続した電極を有した配線基板と、
    前記配線基板の上面に搭載された半導体素子と、
    前記半導体素子の電極パッドと前記配線基板の上面の電極とを電気的に接続した接続部材と、
    前記配線基板の上面の前記半導体素子、前記接続部材の外囲を封止した封止樹脂とよりなる半導体装置であって、
    前記配線基板の底面の端部は断面方向にテーパー部を有しており、
    前記配線基板の底面の端部における前記テーパー部には、カエリ部が形成され、
    前記カエリ部の高さは前記配線基板の底面を超えない高さであることを特徴とする半導体装置。
  2. 前記配線基板の底面の電極上にはボール電極が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. その上面に複数の半導体素子が個々に搭載され、前記個々の半導体素子に対応した電極が設けられ、前記個々の半導体素子単位ごとに分割され得る構造の支持体であって、前記支持体における前記個々の半導体素子単位ごとに分割する際の分割箇所の前記支持体の少なくとも下面に凹部が設けられた前記支持体を用意する工程と、
    前記支持体上の対応した箇所に前記複数の半導体素子をそれぞれ搭載する工程と、
    前記支持体上に搭載された前記複数の半導体素子の電極パッドと前記支持体上の電極とを接続部材で各々電気的に接続する工程と、
    前記支持体の上面の略全面を封止樹脂で一括封止する工程と、
    前記支持体の前記封止樹脂が形成された面側または前記支持体の支持体裏面側から、前記支持体に設けられた前記凹部に対応させてブレードを当接させ、前記個々の半導体素子単位に分割して半導体装置を得る工程とよりなり、
    前記半導体装置を得る工程は、前記凹部における分割されて残存する部分の内部にカエリ部を有する前記半導体装置を得る工程を含み、
    前記カエリ部の高さは前記支持体の底面を超えない高さであることを特徴とする半導体装置の製造方法。
  4. その上面に複数の半導体素子が個々に搭載され、前記個々の半導体素子に対応した電極が設けられ、前記個々の半導体素子単位ごとに分割され得る構造の配線基板であって、前記配線基板における前記個々の半導体素子単位ごとに分割する際の分割箇所の前記配線基板の少なくとも下面に凹部が設けられた前記配線基板を用意する工程と、
    前記配線基板上の対応した箇所に前記複数の半導体素子をそれぞれ搭載する工程と、
    前記配線基板上に搭載された前記複数の半導体素子の電極パッドと前記配線基板上の電極とを接続部材で各々電気的に接続する工程と、
    前記配線基板の上面の略全面を封止樹脂で一括封止する工程と、
    前記配線基板の前記封止樹脂が形成された面側または前記配線基板の基板裏面側から、前記配線基板に設けられた前記凹部に対応させてブレードを当接させ、前記個々の半導体素子単位に分割して半導体装置を得る工程とよりなり、
    前記半導体装置を得る工程は、前記凹部における分割されて残存する部分の内部にカエリ部を有する前記半導体装置を得る工程を含み、
    前記カエリ部の高さは前記配線基板の底面を超えない高さであることを特徴とする半導体装置の製造方法。
  5. 前記凹部は断面形状でＶ型の凹部であることを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。
  6. 前記凹部は断面形状でＵ型の凹部であることを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。
  7. 前記凹部は当接する前記ブレードの幅よりも広い幅の凹部であることを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。
  8. 前記ブレードとして１種類の回転ブレードを用いることを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。
  9. 前記接続部材として金属細線を用いることを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。
  10. 前記配線基板の底面の電極上にボール電極を形成する工程を有していることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2001087009A 2001-03-26 2001-03-26 半導体装置およびその製造方法 Expired - Fee Related JP4418603B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001087009A JP4418603B2 (ja) 2001-03-26 2001-03-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001087009A JP4418603B2 (ja) 2001-03-26 2001-03-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002289742A JP2002289742A (ja) 2002-10-04
JP4418603B2 true JP4418603B2 (ja) 2010-02-17

Family

ID=18942305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001087009A Expired - Fee Related JP4418603B2 (ja) 2001-03-26 2001-03-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4418603B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4505803B2 (ja) * 2004-06-29 2010-07-21 日立金属株式会社 高周波電子部品の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0550731U (ja) * 1991-12-05 1993-07-02 オリジン電気株式会社 絶縁基板，それを用いた半導体装置および回路装置
JP2883257B2 (ja) * 1993-03-15 1999-04-19 ローム株式会社 半導体素子の製造方法
JP3402969B2 (ja) * 1996-11-19 2003-05-06 株式会社東芝 半導体装置の製造方法
JP2000150726A (ja) * 1998-11-11 2000-05-30 Seiko Epson Corp 半導体装置、その製造方法及びその製造装置、半導体装置アレイ、回路基板並びに電子機器
JP2000294715A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2001077281A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP2001077265A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP2001077130A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP3702998B2 (ja) * 1999-10-27 2005-10-05 新光電気工業株式会社 半導体装置の製造方法
JP2001267458A (ja) * 2000-03-22 2001-09-28 New Japan Radio Co Ltd セラミック集合基板、これを用いた半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2002289742A (ja) 2002-10-04

Similar Documents

Publication Publication Date Title
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3436253B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3436254B2 (ja) リードフレームおよびその製造方法
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US8853865B2 (en) Semiconductor device with overlapped lead terminals
EP3440697B1 (en) Flat no-leads package with improved contact leads
JP2009152620A (ja) 半導体装置
WO2004064144A2 (en) Semiconductor packaging with a partially prepatterned lead frame and method of manufacturing the same
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US6573612B1 (en) Resin-encapsulated semiconductor device including resin extending beyond edge of substrate
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3660854B2 (ja) 半導体装置の製造方法
JP2002289756A (ja) 半導体装置およびその製造方法
JP4418603B2 (ja) 半導体装置およびその製造方法
JP2001077265A (ja) 樹脂封止型半導体装置の製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP3920657B2 (ja) 樹脂封止型半導体装置の製造方法
JP4172111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees