JP4402971B2 - Wafer division method - Google Patents
Wafer division method Download PDFInfo
- Publication number
- JP4402971B2 JP4402971B2 JP2004026530A JP2004026530A JP4402971B2 JP 4402971 B2 JP4402971 B2 JP 4402971B2 JP 2004026530 A JP2004026530 A JP 2004026530A JP 2004026530 A JP2004026530 A JP 2004026530A JP 4402971 B2 JP4402971 B2 JP 4402971B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- along
- semiconductor wafer
- laser beam
- dividing line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
本発明は、表面に格子状に形成された分割予定ラインによって区画された領域に機能素子が配設されたウエーハを、分割予定ラインに沿って分割し、分割された個々のチップをピックアップするウエーハの分割方法に関する。 The present invention relates to a wafer in which a functional element is arranged in a region partitioned by a predetermined division line formed in a lattice pattern on the surface, and the wafer is divided along the predetermined division line to pick up the divided individual chips. It relates to the division method.
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にIC、LSI等の回路(機能素子)を形成する。そして、半導体ウエーハを分割予定ラインに沿って切断することにより回路が形成された領域を分割して個々の半導体チップを製造している。また、サファイヤ基板の表面にフォトダイオード等の受光素子(機能素子)やレーザーダイオード等の発光素子(機能素子)等が積層された光デバイスウエーハも分割予定ラインに沿って切断することにより個々のフォトダイオード、レーザーダイオード等の光デバイスに分割され、電気機器に広く利用されている。 In the semiconductor device manufacturing process, a plurality of regions are partitioned by dividing lines called streets arranged in a lattice pattern on the surface of a substantially disc-shaped semiconductor wafer, and circuits such as ICs, LSIs, etc. are partitioned in these partitioned regions. (Functional element) is formed. Then, by cutting the semiconductor wafer along the planned dividing line, the region where the circuit is formed is divided to manufacture individual semiconductor chips. In addition, an optical device wafer in which a light receiving element (functional element) such as a photodiode or a light emitting element (functional element) such as a laser diode is laminated on the surface of a sapphire substrate is cut along individual lines by dividing each photo. Divided into optical devices such as diodes and laser diodes, they are widely used in electrical equipment.
上述した半導体ウエーハや光デバイスウエーハ等の分割予定ラインに沿った切断は、通常、ダイサーと称されている切削装置によって行われている。この切削装置は、半導体ウエーハや光デバイスウエーハ等の被加工物を保持するチャックテーブルと、該チャックテーブルに保持された被加工物を切削するための切削手段と、チャックテーブルと切削手段とを相対的に移動せしめる切削送り手段とを具備している。切削手段は、回転スピンドルと該スピンドルに装着された切削ブレードおよび回転スピンドルを回転駆動する駆動機構を備えたスピンドルユニットを含んでいる。切削ブレードは円盤状の基台と該基台の側面外周部に装着された環状の切れ刃からなっており、切れ刃は例えば粒径3μm程度のダイヤモンド砥粒を電鋳によって基台に固定し厚さ20μm程度に形成されている。 The cutting along the division lines such as the semiconductor wafer and the optical device wafer described above is usually performed by a cutting apparatus called a dicer. This cutting apparatus includes a chuck table for holding a workpiece such as a semiconductor wafer or an optical device wafer, a cutting means for cutting the workpiece held on the chuck table, and a chuck table and the cutting means. And a cutting feed means for moving it. The cutting means includes a spindle unit having a rotary spindle, a cutting blade mounted on the spindle, and a drive mechanism for driving the rotary spindle to rotate. The cutting blade is composed of a disk-shaped base and an annular cutting edge mounted on the outer periphery of the side surface of the base. The cutting edge is fixed to the base by electroforming, for example, diamond abrasive grains having a particle size of about 3 μm. It is formed to a thickness of about 20 μm.
しかるに、切削ブレードは20μm程度の厚さを有するため、チップを区画する分割予定ラインとしては幅が50μm程度必要となり、ウエーハの面積に対する分割予定ラインが占める面積比率が大きく、生産性が悪いという問題がある。また、サファイヤ基板、炭化珪素基板等はモース硬度が高いため、上記切削ブレードによる切断は必ずしも容易ではない。 However, since the cutting blade has a thickness of about 20 μm, the dividing line that divides the chip needs to have a width of about 50 μm, and the area ratio of the dividing line to the area of the wafer is large, resulting in poor productivity. There is. Moreover, since the sapphire substrate, the silicon carbide substrate, and the like have high Mohs hardness, cutting with the cutting blade is not always easy.
一方、近年半導体ウエーハ等の板状の被加工物を分割する方法として、その被加工物に対して透過性を有するパルスレーザー光線を用い、分割すべき領域の内部に集光点を合わせてパルスレーザー光線を照射するレーザー加工方法も試みられている。このレーザー加工方法を用いた分割方法は、被加工物の一方の面側から内部に集光点を合わせて被加工物に対して透過性を有する赤外光領域のパルスレーザー光線を照射し、被加工物の内部に分割予定ラインに沿って変質層を連続的に形成し、この変質層が形成されることによって強度が低下した分割予定ラインに沿って外力を加えることにより、被加工物を分割するものである。(例えば、特許文献1参照。)
而して、上述した切削装置によってウエーハを完全切断することにより個々のチップに分割し、このチップをピックアップするプロセスは確立されているが、パルスレーザー光線を用いてウエーハの内部に分割予定ラインに沿って変質層を形成する技術はウエーハを完全に分割できないことから、生産ラインが確立されておらず試行錯誤の状態である。 Thus, although a process for picking up the chips by cutting the wafer completely by cutting the wafer with the above-described cutting apparatus has been established, a pulse laser beam is used along the planned division line inside the wafer. Since the technology for forming an altered layer cannot completely divide the wafer, the production line has not been established and is in a trial and error state.
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、パルスレーザー光線を用いてウエーハの内部に分割予定ラインに沿って変質層を形成し、この変質層に沿って個々のチップに分割するとともに、分割されたチップをピックアップするプロセスを確立することができるウエーハの分割方法を提供することである。 The present invention has been made in view of the above-mentioned facts, and the main technical problem thereof is that a deteriorated layer is formed along the line to be divided inside the wafer by using a pulsed laser beam, and an individual layer is formed along this deteriorated layer. To provide a wafer dividing method capable of establishing a process of picking up divided chips while dividing the chips.
上記主たる技術課題を解決するため、本発明によれば、表面に格子状に形成された分割予定ラインによって区画された領域に機構素子が配設されたウエーハを、分割予定ラインに沿って分割するウエーハの分割方法であって、
ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
表面に保護部材が貼着されたウエーハの裏面を研磨する研磨工程と、
研磨加工されたウエーハの裏面側からウエーハに対して透過性を有するパルスレーザー光線を分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って変質層を形成する変質層形成工程と、
分割予定ラインに沿って変質層が形成されたウエーハの分割予定ラインに沿って外力を付与し、ウエーハを分割予定ラインに沿って個々のチップに分割する分割工程と、
個々のチップに分割されたウエーハの裏面を環状のフレームに装着されたダイシングテープに貼着するフレーム保持工程と、
個々のチップに分割されたウエーハが貼着されたダイシングテープを拡張して各チップ間の間隔を広げる拡張工程と、
拡張されたダイシングテープから各チップをピックアップするピックアップ工程と、を含み、
該変質層形成工程においてウエーハの内部に形成される変質層は、少なくともウエーハの表面に露出して形成される、
ことを特徴とするウエーハの分割方法が提供される。
In order to solve the above-mentioned main technical problem, according to the present invention, a wafer in which a mechanism element is arranged in a region partitioned by a predetermined division line formed in a lattice shape on the surface is divided along the predetermined division line. A method of dividing a wafer,
A protective member attaching step for attaching a protective member to the surface of the wafer;
A polishing step of polishing the back surface of the wafer having a protective member attached to the surface;
A deteriorated layer forming step of irradiating a pulse laser beam having transparency to the wafer from the back side of the polished wafer along the planned dividing line and forming a modified layer along the planned dividing line inside the wafer;
A dividing step of applying an external force along the planned dividing line of the wafer in which the altered layer is formed along the planned dividing line, and dividing the wafer into individual chips along the planned dividing line;
A frame holding step of attaching the back surface of the wafer divided into individual chips to a dicing tape attached to an annular frame;
An expansion process for expanding the dicing tape to which the wafer divided into individual chips is attached and expanding the distance between the chips;
A pickup step for picking up each chip from the expanded dicing tape, only including,
In the deteriorated layer forming step, the deteriorated layer formed inside the wafer is formed to be exposed at least on the surface of the wafer.
A method of dividing a wafer is provided.
本発明におけるウエーハの分割方法は上記工程からなっているので、表面に格子状に形成された分割予定ラインによって区画された領域に機能素子が配設されたウエーハに対して透過性を有するパルスレーザー光線を分割予定ラインに沿って照射することによりウエーハの内部に分割予定ラインに沿って変質層を少なくともウエーハの表面に露出して形成し、この変質層に沿って個々のチップに分割するとともに、分割されたチップをピックアップするプロセスを確立することができる。 Since the wafer dividing method according to the present invention comprises the above steps, a pulsed laser beam having transparency to a wafer in which functional elements are disposed in regions partitioned by scheduled dividing lines formed in a lattice pattern on the surface. Is irradiated along the planned dividing line to form an altered layer at least on the surface of the wafer along the planned dividing line, and is divided into individual chips along the altered layer. A process for picking up the finished chip can be established.
以下、本発明によるウエーハの分割方法の好適な実施形態について、添付図面を参照して詳細に説明する。 Preferred embodiments of a wafer dividing method according to the present invention will be described below in detail with reference to the accompanying drawings.
図1には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図1に示す半導体ウエーハ2は、シリコンウエーハからなっており、表面2aに複数の分割予定ライン21が格子状に形成されているとともに、該複数の分割予定ライン21によって区画された複数の領域に機能素子としての回路22が形成されている。このように構成された半導体ウエーハ2の表面2aには、図2に示すように保護部材3を貼着する(保護部材貼着工程)。
FIG. 1 shows a perspective view of a semiconductor wafer as a wafer to be processed according to the present invention. A
保護部材貼着工程を実施することにより半導体ウエーハ2の表面2aに保護部材3を貼着したならば、半導体ウエーハ2の裏面2bを研磨して鏡面に加工する研磨工程を実施する。この研磨工程は、半導体ウエーハ2の裏面2b側から照射される赤外光レーザー光線が乱反射することを防ぐために実施する。即ち、シリコン等で形成されたウエーハにおいては、内部に集光点を合わせて赤外光レーザー光線を照射した場合、赤外光レーザー光線を照射する面の表面粗さが粗いと表面で乱反射して所定の集光点にレーザー光線が達せず、内部に所定の変質層を形成することが困難となるからである。この研磨工程は、図3に示す実施形態においては研磨装置によって実施する。即ち、研磨工程は、先ず図3に示すように研磨装置4のチャックテーブル41上に半導体ウエーハ2の保護部材3側を載置し(従って、半導体ウエーハ2は裏面2bが上側となる)、図示しない吸引手段によってチャックテーブル41上に半導体ウエーハ2を吸着保持する。そして、チャックテーブル41を例えば300rpmで回転しつつ、フエルト等の柔軟部材に酸化ジルコニア等の砥粒を分散させ適宜のボンド剤で固定した研磨砥石42を備えた研磨工具43を例えば6000rpmで回転せしめて半導体ウエーハ2の裏面2bに接触することにより、半導体ウエーハ2の裏面2bを鏡面加工する。この鏡面加工工程において、加工面である半導体ウエーハ2の裏面2bは、JIS B0601 で規定する表面粗さ(Ra)を0.05μm以下(Ra≦0.05μm)、好ましくは0.02μm以下(Ra≦0.02μm)に鏡面加工される。
When the
次に、研磨加工された半導体ウエーハ2の裏面2b側からウエーハに対して透過性を有するパルスレーザー光線を分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って変質層を形成する変質層形成工程を実施する。この変質層形成工程は、図4乃至6に示すレーザー加工装置5を用いて実施する。図4乃至図6に示すレーザー加工装置5は、被加工物を保持するチャックテーブル51と、該チャックテーブル51上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段52と、チャックテーブル51上に保持された被加工物を撮像する撮像手段53を具備している。チャックテーブル51は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図4において矢印Xで示す加工送り方向および矢印Yで示す割り出し送り方向に移動せしめられるようになっている。
Next, a pulsed laser beam having transparency to the wafer is irradiated along the planned division line from the
上記レーザー光線照射手段52は、実質上水平に配置された円筒形状のケーシング521を含んでいる。ケーシング521内には図6に示すようにパルスレーザー光線発振手段522と伝送光学系523とが配設されている。パルスレーザー光線発振手段522は、YAGレーザー発振器或いはYVO4レーザー発振器からなるパルスレーザー光線発振器522aと、これに付設された繰り返し周波数設定手段522bとから構成されている。伝送光学系523は、ビームスプリッタの如き適宜の光学要素を含んでいる。上記ケーシング521の先端部には、それ自体は周知の形態でよい組レンズから構成される集光レンズ(図示せず)を収容した集光器524が装着されている。上記パルスレーザー光線発振手段522から発振されたレーザー光線は、伝送光学系523を介して集光器524に至り、集光器524から上記チャックテーブル51に保持される被加工物に所定の集光スポット径Dで照射される。この集光スポット径Dは、図6に示すようにガウス分布を示すパルスレーザー光線が集光器524の対物集光レンズ524aを通して照射される場合、D(μm)=4×λ×f/(π×W)、ここでλはパルスレーザー光線の波長(μm)、Wは対物レンズ524aに入射されるパルスレーザー光線の直径(mm)、fは対物レンズ524aの焦点距離(mm)、で規定される。
The laser beam irradiation means 52 includes a
上記レーザー光線照射手段52を構成するケーシング521の先端部に装着された撮像手段53は、図示の実施形態においては可視光線によって撮像する通常の撮像素子(CCD)の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成されており、撮像した画像信号を後述する制御手段に送る。
In the illustrated embodiment, the image pickup means 53 mounted on the tip of the
上述したレーザー加工装置5を用いて実施する変質層形成工程について、図4、図7および図8を参照して説明する。
この変質層形成行程は、先ず上述した図4に示すレーザー加工装置5のチャックテーブル51上に裏面2bが研磨加工された半導体ウエーハ2の保護部材3側を載置し(従って、半導体ウエーハ2は研磨加工された裏面2bが上側となる)、図示しない吸引手段によってチャックテーブル51上に半導体ウエーハ2を吸着保持する。半導体ウエーハ2を吸引保持したチャックテーブル51は、図示しない移動機構によって撮像手段53の直下に位置付けられる。
The deteriorated layer forming step performed using the
In this deteriorated layer forming step, first, the
チャックテーブル51が撮像手段53の直下に位置付けられると、撮像手段53および図示しない制御手段によって半導体ウエーハ2のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段53および図示しない制御手段は、半導体ウエーハ2の所定方向に形成されている分割予定ライン21と、分割予定ライン21に沿ってレーザー光線を照射するレーザー光線照射手段52の集光器524との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ2に形成されている上記所定方向に対して直角に延びる分割予定ライン21に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、半導体ウエーハ2の分割予定ライン21が形成されている表面2aは下側に位置しているが、撮像手段53が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子(赤外線CCD)等で構成された撮像手段を備えているので、裏面2bから透かして分割予定ライン21を撮像することができる。
When the chuck table 51 is positioned immediately below the image pickup means 53, an alignment operation for detecting a processing region to be laser processed of the
以上のようにしてチャックテーブル51上に保持されている半導体ウエーハ2に形成されている分割予定ライン21を検出し、レーザー光線照射位置のアライメントが行われたならば、図7の(a)で示すようにチャックテーブル51をレーザー光線を照射するレーザー光線照射手段52の集光器524が位置するレーザー光線照射領域に移動し、所定の分割予定ライン21の一端(図7の(a)において左端)をレーザー光線照射手段52の集光器524の直下に位置付ける。そして、集光器524から透過性を有するパルスレーザー光線を照射しつつチャックテーブル51即ち半導体ウエーハ2を図7の(a)において矢印X1で示す方向に所定の送り速度で移動せしめる。そして、図8の(b)で示すようにレーザー光線照射手段52の集光器524の照射位置が分割予定ライン21の他端の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル51即ち半導体ウエーハ2の移動を停止する。この変質層形成工程においては、パルスレーザー光線の集光点Pを半導体ウエーハ2の表面2a(下面)付近に合わせることにより、表面2a(下面)に露出するとともに表面2aから内部に向けて変質層210が形成される。この変質層210は、溶融再固化層として形成される。このように変質層210を半導体ウエーハ2の表面2aに露出して形成することにより、変質層210に沿って外力を付与することによる分割が容易となる。
If the
なお、上記変質層形成工程における加工条件は、例えば次のように設定されている。
光源 ;LD励起QスイッチNd:YVO4スレーザー
波長 ;1064nmのパルスレーザー
パルス出力 :10μJ
集光スポット径 ;φ1μm
パルス幅 ;40ns
集光点のピークパワー密度;3.2×1010W/cm2
繰り返し周波数 :100kHz
加工送り速度 ;100mm/秒
Note that the processing conditions in the deteriorated layer forming step are set as follows, for example.
Light source: LD excitation Q switch Nd: YVO4 laser wavelength: 1064 nm pulse laser Pulse output: 10 μJ
Condensing spot diameter: φ1μm
Pulse width; 40 ns
Peak power density at condensing point; 3.2 × 10 10 W / cm 2
Repetition frequency: 100 kHz
Processing feed rate: 100 mm / sec
なお、半導体ウエーハ2の厚さが厚い場合には、図8に示すように集光点Pを段階的に変えて上述した変質層形成工程を複数回実行することにより、複数の変質層210を形成する。なお、上述した加工条件においては1回に形成される変質層の厚さは約50μmであるため、図示の実施形態においては厚さが300μmのウエーハ2に対して6層の変質層を形成する。この結果、半導体ウエーハ2の内部に形成される変質層210は、分割予定ライン21に沿って表面2aから裏面2bに渡って形成される。
When the thickness of the
上述した変質層形成工程によって半導体ウエーハ2の内部に分割予定ライン21に沿って変質層210を形成したならば、半導体ウエーハ2を分割予定ライン21に沿って分割する分割行程を実施する。
分割工程の実施形態について、図9を参照して説明する。図9に示す分割工程の実施形態は、上記図4乃至図6に示したレーザー加工装置と同様のレーザー加工装置6を用いて実施する。即ち、図9に示すようにレーザー加工装置6のチャックテーブル61上に分割予定ライン21に沿って変質層210が形成された半導体ウエーハ2の保護部材3側を載置し(従って、半導体ウエーハ2は裏面2bが上側となる)、図示しない吸引手段によって吸着保持する。次に、チャックテーブル61をレーザー光線照射手段の集光器63が位置するレーザー光線照射領域に移動し、所定の分割予定ライン21の一端(図9において左端)を集光器63の直下に位置付ける。そして、集光器63から半導体ウエーハ2に対して吸収性を有する連続波レーザー光線を照射しつつチャックテーブル61即ち半導体ウエーハ2を図9において矢印X1で示す方向に所定の加工送り速度で移動せしめ、所定の分割予定ライン21の他端(図9において右端)が集光器63の照射位置に達したら、レーザー光線の照射を停止するとともにチャックテーブル61即ち半導体ウエーハ2の移動を停止する。この分割工程においては、連続波レーザー光線の集光点Pを半導体ウエーハ2の裏面2b(上面)に合わせ、変質層210が形成された分割予定ライン21を加熱することにより熱応力を発生せしめ、ヒートショックを与える。この結果、半導体ウエーハ2は、変質層210が形成された分割予定ライン21に沿って割断部が形成され分割される。なお、分割工程において変質層210が形成された分割予定ライン21に沿って照射するレーザー光線は、半導体ウエーハ2を加熱して適度な温度勾配(100〜400°C)を与える程度の出力で十分であり、シリコンを溶融させることはない。
If the deteriorated
An embodiment of the dividing step will be described with reference to FIG. The embodiment of the dividing step shown in FIG. 9 is performed using a laser processing apparatus 6 similar to the laser processing apparatus shown in FIGS. That is, as shown in FIG. 9, the
なお、上記分割工程における加工条件は、例えば次のように設定されている。
光源 ;LD励起Nd:YAG第二高調波レーザー(CW)
波長 ;532nm
出力 :10W
集光スポット径 :φ0.5mm(変質層110を含む比較的広い領域を加熱する)
加工送り速度 :100mm/秒
In addition, the processing conditions in the said division | segmentation process are set as follows, for example.
Light source: LD pumped Nd: YAG second harmonic laser (CW)
Wavelength: 532 nm
Output: 10W
Condensing spot diameter: φ0.5 mm (heats a relatively wide area including the altered layer 110)
Processing feed rate: 100 mm / sec
上述したよう分割行程を実施したならば、チャックテーブル61即ち半導体ウエーハ2を分割予定ライン21の間隔だけ図9おいて紙面に垂直な方向に割り出し送りし、再度上記のように連続波レーザー光線を照射しつつ加工送りを遂行する。そして、所定方向に形成された全ての分割予定ライン21に沿って上記加工送りと割り出し送りを遂行したならば、チャックテーブル61即ち半導体ウエーハ2を90度回動せしめて、上記所定方向に対して直角に形成された分割予定ライン21に沿って上記加工送りと割り出し送りを実行することにより、半導体ウエーハ2に形成された分割予定ライン21に沿って割断され分割される。なお、分割予定ライン21に沿って割断されることにより、半導体ウエーハ2は個々のチップに分割されるが、半導体ウエーハ2の裏面2bには保護部材3が貼着されているので、バラバラにはならずウエーハの形態が維持されている。
When the division process is performed as described above, the chuck table 61, that is, the
なお、半導体ウエーハ2を分割予定ライン21に沿って分割する分割行程においては、上述した分割方法の外に例えば保護部材に貼着された半導体ウエーハ2を柔軟なゴムシート上に載置し、その上面をローラーによって押圧することによって、半導体ウエーハ2を変質層210が形成され強度が低下した分割予定ライン21に沿って割断する方法を用いることができる。
In addition, in the dividing process of dividing the
上述した分割工程を実施したならば、個々の半導体チップに分割された半導体ウエーハ2を環状のフレームに装着されたダイシングテープに貼着するフレーム保持工程を実施する。フレーム保持工程は、図10に示すように環状のフレーム7に装着された伸長可能なダイシングテープ70の表面に半導体ウエーハ2の裏面2bを貼着する。そして、半導体ウエーハ2の表面2aに貼着されている保護部材3を剥離する。なお、上記ダイシングテープ70は、図示の実施形態においては厚さが100μmのポリ塩化ビニル(PVC)からなるシート基材の表面にアクリル樹脂系の糊が厚さが5μm程度塗布されている。この糊は紫外線等の外的刺激によって粘着力が低下する性質を有するものが用いられている。
If the dividing step described above is performed, a frame holding step is performed in which the
上述したフレーム保持工程を実施を実施したならば、個々のチップに分割されたウエーハが貼着されたダイシングテープを拡張して各チップ間の間隔を広げる拡張工程を実施する。この拡張工程は、図11および図12に示すピックアップ装置8によって実施される。ここで、ピックアップ装置8について説明する。図示のピックアップ装置8は、上記フレーム7を載置する載置面81aが形成された円筒状のベース81と、該ベース81内に同心的に配設されフレーム7に装着されたダイシングテープ70を押し広げるための拡張手段82を具備している。拡張手段82は、上記ダイシングテープ70における半導体ウエーハ2が存在する領域701を支持する筒状の拡張部材83を具備している。この拡張部材83は、図示しない昇降手段によって図12の(a)に示す基準位置と該基準位置から上方の図12の(b)に示す拡張位置の間を上下方向(円筒状のベース81の軸方向)に移動可能に構成されている。なお、図示の実施形態においては拡張部材83内には、紫外線照射ランプ84が配設されている。
If the above-described frame holding process is performed, an expansion process is performed in which the dicing tape to which the wafer divided into individual chips is attached is expanded to widen the interval between the chips. This expansion process is performed by the
上述したピックアップ装置8を用いて実施する拡張工程について、図11および図12を参照して説明する。
上述したように個々のチップ20に分割された半導体ウエーハ2の裏面2bが貼着されたダイシングテープ70を装着したフレーム7は、図11および図12の(a)に示すように円筒状のベース81の載置面81a上に載置され、クランプ85によってベース81に固定される。次に、図12の(b)に示すように上記ダイシングテープ70における半導体ウエーハ2が存在する領域701を支持した拡張手段82の拡張部材83を図示しない昇降手段によって図12(a)の基準位置から上方の図12の(b)に示す拡張位置まで移動する。この結果、伸長可能なダイシングテープ70は拡張されるので、ダイシングテープ70とチップ20との間にズレが生じ密着性が低下するため、チップ20がダイシングテープ70から容易に離脱できる状態となるとともに、個々の半導体チップ20間には隙間が形成される。
The expansion process performed using the
As described above, the
次に、図11に示すようにピックアップ装置8の上方に配置されたピックアップコレット86を作動して、個々のチップ20をダイシングテープ70の上面から離脱し、図示しないトレーに搬送する(ピックアップ工程)。このとき、拡張部材83内に配設された紫外線照射ランプ84を点灯してダイシングテープ70に紫外線を照射し、ダイシングテープ70の粘着力を低下せしめることにより、より容易に離脱することができる。
Next, as shown in FIG. 11, the
2:半導体ウエーハ
20:半導体チップ
21:分割予定ライン
22:回路
210:変質層
3:保護部材
4:研磨装置
41:研磨装置のチャックテーブル
43:研磨工具
5:レーザー加工装置
51:レーザー加工装置のチャックテーブル
51:レーザー光線照射手段
53:撮像手段
6:レーザー加工装置
61:レーザー加工装置のチャックテーブル
7:環状のフレーム
70:ダイシングテープ
8:ピックアップ装置
81:円筒状のベース
82:拡張手段
84:紫外線照射ランプ
86:ピックアップコレット
2: Semiconductor wafer 20: Semiconductor chip 21: Planned division line 22: Circuit 210: Altered layer 3: Protection member 4: Polishing device 41: Chuck table of polishing device 43: Polishing tool 5: Laser processing device 51: Laser processing device Chuck table 51: Laser beam irradiation means 53: Imaging means 6: Laser processing apparatus 61: Chuck table of laser processing apparatus 7: Annular frame 70: Dicing tape 8: Pickup device 81: Cylindrical base 82: Expansion means 84: Ultraviolet light Irradiation lamp 86: Pickup collet
Claims (1)
ウエーハの表面に保護部材を貼着する保護部材貼着工程と、
表面に保護部材が貼着されたウエーハの裏面を研磨する研磨工程と、
研磨加工されたウエーハの裏面側からウエーハに対して透過性を有するパルスレーザー光線を分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って変質層を形成する変質層形成工程と、
分割予定ラインに沿って変質層が形成されたウエーハの分割予定ラインに沿って外力を付与し、ウエーハを分割予定ラインに沿って個々のチップに分割する分割工程と、
個々のチップに分割されたウエーハの裏面を環状のフレームに装着されたダイシングテープに貼着するフレーム保持工程と、
個々のチップに分割されたウエーハが貼着されたダイシングテープを拡張して各チップ間の間隔を広げる拡張工程と、
拡張されたダイシングテープから各チップをピックアップするピックアップ工程と、を含み、
該変質層形成工程においてウエーハの内部に形成される変質層は、少なくともウエーハの表面に露出して形成される、
ことを特徴とするウエーハの分割方法。 A wafer dividing method for dividing a wafer in which a mechanism element is arranged in a region partitioned by a planned dividing line formed in a lattice shape on the surface, along the planned dividing line,
A protective member attaching step for attaching a protective member to the surface of the wafer;
A polishing step of polishing the back surface of the wafer having a protective member attached to the surface;
A deteriorated layer forming step of irradiating a pulse laser beam having transparency to the wafer from the back side of the polished wafer along the planned dividing line and forming a modified layer along the planned dividing line inside the wafer;
A dividing step of applying an external force along the planned dividing line of the wafer in which the altered layer is formed along the planned dividing line, and dividing the wafer into individual chips along the planned dividing line;
A frame holding step of attaching the back surface of the wafer divided into individual chips to a dicing tape attached to an annular frame;
An expansion process for expanding the dicing tape to which the wafer divided into individual chips is attached and expanding the distance between the chips;
A pickup step for picking up each chip from the expanded dicing tape, only including,
In the deteriorated layer forming step, the deteriorated layer formed inside the wafer is formed to be exposed at least on the surface of the wafer.
A wafer dividing method characterized by the above.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004026530A JP4402971B2 (en) | 2004-02-03 | 2004-02-03 | Wafer division method |
| DE102005004827A DE102005004827B4 (en) | 2004-02-03 | 2005-02-02 | Wafer dividing method |
| US11/047,619 US7179722B2 (en) | 2004-02-03 | 2005-02-02 | Wafer dividing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004026530A JP4402971B2 (en) | 2004-02-03 | 2004-02-03 | Wafer division method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005222987A JP2005222987A (en) | 2005-08-18 |
| JP4402971B2 true JP4402971B2 (en) | 2010-01-20 |
Family
ID=34998415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004026530A Expired - Lifetime JP4402971B2 (en) | 2004-02-03 | 2004-02-03 | Wafer division method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4402971B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4992220B2 (en) * | 2005-10-12 | 2012-08-08 | 日亜化学工業株式会社 | Manufacturing method of semiconductor device |
| JP2012134333A (en) * | 2010-12-22 | 2012-07-12 | Disco Abrasive Syst Ltd | Method for measurement |
| JP6075970B2 (en) * | 2012-05-23 | 2017-02-08 | 株式会社ディスコ | Wafer dividing method |
-
2004
- 2004-02-03 JP JP2004026530A patent/JP4402971B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005222987A (en) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4733934B2 (en) | Wafer processing method | |
| JP4769560B2 (en) | Wafer division method | |
| KR102096674B1 (en) | Wafer machining method | |
| JP6026222B2 (en) | Wafer processing method | |
| JP4694795B2 (en) | Wafer division method | |
| JP2005203541A (en) | Wafer laser processing method | |
| JP2005129607A (en) | Wafer division method | |
| JP2006054246A (en) | Wafer separation method | |
| JP2006114691A (en) | Wafer division method | |
| JP2009206162A (en) | Method of dividing wafer | |
| JP2007173475A (en) | Wafer division method | |
| JP4777761B2 (en) | Wafer division method | |
| JP2006229021A (en) | Wafer division method | |
| JP6147982B2 (en) | Wafer processing method | |
| JP4447392B2 (en) | Wafer dividing method and dividing apparatus | |
| JP2005222989A (en) | Wafer division method | |
| JP2004179302A (en) | Method of dividing semiconductor wafer | |
| CN100428418C (en) | Wafer Separation Method | |
| JP4402974B2 (en) | Wafer division method | |
| JP4439990B2 (en) | Laser processing method | |
| JP2005223283A (en) | Wafer division method | |
| JP2006202933A (en) | Wafer division method | |
| JP2014013807A (en) | Wafer processing method | |
| JP4402971B2 (en) | Wafer division method | |
| JP2005223282A (en) | Wafer division method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091030 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4402971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |