JP4394266B2

JP4394266B2 - Semiconductor device and manufacturing method of semiconductor device

Info

Publication number: JP4394266B2
Application number: JP2000281393A
Authority: JP
Inventors: 治桑原; 猛若林; 嵐呉; 洋祐佐上
Original assignee: Casio Computer Co Ltd; Henkel Japan Ltd
Current assignee: Casio Computer Co Ltd; Henkel Japan Ltd
Priority date: 2000-09-18
Filing date: 2000-09-18
Publication date: 2010-01-06
Anticipated expiration: 2020-09-18
Also published as: JP2002093945A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰ（Chip Size Package）構造の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、チップとパッケージのサイズがほぼ等しくなるＣＳＰ構造の半導体装置が知られており、その構造例を図１８に示す。この図に示す半導体装置２０は、絶縁膜形成、再配線形成、ポスト形成および樹脂封止膜形成の各工程からなるパッケージ処理を終えたウエハを個々のチップにダイシングして得られる、所謂ウエハレベルＣＳＰと呼ばれる構造を有している。
すなわち、半導体装置２０は、ウエハ（半導体基板）１の表面（回路面）側にアルミ電極等からなる複数の接続パッド２を有し、この接続パッド２の上面側には各接続パッド２の中央部を露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３が形成されている。
【０００３】
そして、パッシベーション膜３の上面側には、各接続パッド２の中央部分が開口するよう絶縁膜４が形成される。絶縁膜４は例えばウエハ１の回路面側全面にポリイミド系樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび絶縁膜パターニングを施してからレジスト剥離することで形成される。
こうして形成される絶縁膜４上には、各接続パッド２と後述するポスト６とを電気的に接続する再配線５が形成される。再配線５上の所定箇所には、例えば柱状電極よりなる複数のポスト（突起電極）６が設けられる。
【０００４】
ポスト６を覆うように、ウエハ１の回路面全体に、例えばエポキシ等の樹脂が塗布、硬化されて封止膜７が形成される。そして、封止膜７の上端面が切削研磨されてポスト６の端面が露出され、露出されたポスト６の端面の酸化膜を取り除いた後、そこにハンダ印刷等のメタライズ処理を施すか、あるいはハンダボール６ａを形成することによって半導体装置２０が形成される・
【０００５】
【発明が解決しようとする課題】
ところで、上述した構造の半導体装置２０では、下記▲１▼〜▲３▼に説明するように、歩留まり低下および信頼性低下を招く要因を抱えている。
【０００６】
▲１▼ウエハ１（例えばシリコン基板）の表面に形成される封止膜７に用いられる樹脂は、一般にウエハ１の表面に塗布された後、硬化される際に有る程度収縮するため、図１９に図示するようなウエハ全体に亙る反りが生じ易い。特に、封止膜７にエポキシ樹脂を用いると、その弾性率が大きい（３５０〜５００Ｋｇ／ｍｍ2）ため、大きな反りが生じる。
【０００７】
また、半導体装置２０の基板が、例えばシリコン基板である場合、シリコン基板の熱膨張率はエポキシ樹脂の熱膨張率より小さいため、温度変化によって基板と封止膜間に応力が発生して封止膜にクラックが入る等の問題が発生することがある。
そこで、封止膜の熱膨張率を基板の熱膨張率に合わせるように低下させるために、例えばシリカ粒子を熱膨張係数低下用粒子（フィラー）として混入させる場合があり、その場合には弾性率は更に増加し、このようなフィラーを７０％程度混入させた場合には、弾性率は２０００Ｋｇ／ｍｍ2程度に達し、ウエハ全体に生じる反り量も更に大きくなる。
【０００８】
例えば、６インチウエハ（厚み６２５μｍ）にエポキシ樹脂により封止膜７を形成する場合、前記フィラーを混入しない場合、反り量は０．５ｍｍ程度となり、フィラーが７０％程度混入されている場合、反り量は２ｍｍ程度になる。しかも、近年ではウエハ１の径が大型化する傾向にあるので、さらに反りが増加し、例えば８インチウェハの場合には反り量は３ｍｍ程度にも達する。このようにウエハ１全体に生じる反り量が増加すると、ウエハ１を個片化するダイシング時に切断位置ずれや切断時の割れ欠け（チッピング）を誘発したり、ウエハ搬送時の吸着不良等の弊害を招致し易くなり、歩留りが低下するという問題が生じる。
【０００９】
▲２▼環境問題に一層の配慮を必要とする昨今、環境対策としてハンダ材料の鉛フリー化が検討されている。鉛フリーハンダ（無鉛ハンダ）が採用された場合には、ハンダ溶融温度が従来の２３０〜２４０゜Ｃから２６０゜Ｃ程度に上昇することになる。
ところが、封止膜７を形成するエポキシ樹脂のＴＧＡ（５％体積減少温度）は２８０゜Ｃ〜３００゜Ｃであるから、鉛フリーハンダが採用されると、耐熱限度に近づき熱分解により劣化し易くなる結果、信頼性低下を招く懸念も生じてきている。
【００１０】
▲３▼封止膜７をエポキシ樹脂で形成した場合、その吸水率はＰＣＴ（１２１゜Ｃ、２気圧、１４０ｈ）で１．６〜１．８％、ポリイミドで形成した場合の吸水率は同様にして１〜２％程度であり、充分とは言えない。特に、ウエハレベルＣＳＰ構造では、個片化されたパッケージの側面や裏面からウエハ１（シリコン）が露出してしまうので、更に低い吸水率の封止膜７で保護することが望まれる。
また、一般に、エポキシ樹脂では塗布する際に、希釈材または溶剤を用いているため、塗布後に硬化させた際にボイドが発生したり、希釈材または溶剤成分が硬化時に抜けきれずに残さとして残ることがあり、これらが更に信頼性を低下させることがある。
【００１１】
そこで本発明は、このような事情に鑑みてなされたもので、歩留りの向上および信頼性の向上を図ることができる半導体装置およびその製造方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、複数の接続パッドを備えるシリコンからなる半導体基板と、前記複数の接続パッドを除く、前記半導体基板上に設けられた絶縁膜と、それぞれ、前記絶縁膜上に設けられ前記各接続パッドに接続された複数の再配線と、前記各再配線上に設けられた複数のポストと、該複数のポストを除く前記半導体基板上面ほぼ全体に設けられた封止膜と、前記各ポスト上に形成されたハンダボールとを備えた半導体装置において、前記封止膜を、弾性率が２０から２００Ｋｇ／ｍｍ²のマレイン酸骨格を有するビスマレイミド樹脂もしくは該ビスマレイミド樹脂にフィラーが含有された樹脂にて形成すると共に前記絶縁膜を前記封止膜と同一の材料または前記封止膜より大きい弾性率の材料で形成したことを特徴とする。
【００１５】
請求項２に記載の発明では、請求項１に記載の発明において、前記半導体基板の裏面側に、裏面ほぼ全体を覆う、弾性率が２０から２００Ｋｇ／ｍｍ²のビスマレイミド樹脂による裏面保護膜を備えることを特徴とする。
【００１７】
請求項３に記載の発明では、請求項１に記載の発明において、前記ビスマレイミド樹脂には、少なくともシリカ粒子が混入されていることを特徴とする。
【００１８】
請求項４に記載の発明では、複数の接続パッドを有するチップ形成領域を複数備えるシリコンよりなる半導体ウェハ基板を準備する工程と、該半導体ウェハ基板上の、前記複数の接続パッドを除くチップ形成領域上に絶縁膜を形成する工程と、前記半導体ウェハ基板上に、前記各接続パッドに接続された複数の再配線を形成する工程と、前記各再配線上に複数のポストを形成する工程と、前記複数のポストを除く前記半導体ウェハ基板上面ほぼ全体に、封止膜を形成する工程と、前記各ポスト上にハンダボールを形成する工程と、前記半導体ウェハ基板を前記チップ形成領域毎に分断して複数の半導体装置を形成する工程とを具備する半導体装置の製造方法において、前記前記封止膜を、弾性率が２０から２００Ｋｇ／ｍｍ²のマレイン酸骨格を有するビスマレイミド樹脂もしくは該ビスマレイミド樹脂にフィラーが含有された樹脂にて形成すると共に前記絶縁膜を前記封止膜と同一の材料または前記封止膜より大きい弾性率の材料で形成したことを特徴とする。
【００２１】
請求項５に記載の発明では、請求項５に記載の発明において、前記半導体ウェハ基板の裏面側に、裏面ほぼ全体を覆う、弾性率が２０から２００Ｋｇ／ｍｍ²のビスマレイミド樹脂による裏面保護膜を形成する工程を具備することを特徴とする。
【００２２】
請求項７に記載の発明では、請求項５または６に記載の発明において、前記封止膜に前記ポストを形成するための開口部をレーザ加工にて穿設する工程を具備することを特徴とする。
【００２５】
請求項７に記載の発明では、請求項４に記載の発明において、前記ビスマレイミド樹脂には、少なくともシリカ粒子が混入されていることを特徴とする。
【００２６】
本発明では、絶縁膜、封止膜あるいは層間絶縁膜をマレイン酸骨格を有する樹脂、より詳しくは低弾性率、高耐熱性および超疎水性の特性を備える液状ビスマレイミド樹脂にて形成するので、従来問題となっていたウエハの反りを大幅に低減でき、しかも耐湿性および耐熱性に富む為、信頼性向上を図ることが可能になっている。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
まず、本発明の概念について説明する。
＜本発明の概念＞
我々は、前述した従来の問題点のうち、特にウェハの反りの発生に対して、封止膜に用いる樹脂の弾性率が大きく影響していることを見出した。そして、反り量を低減させるには樹脂の弾性率が十分低いことが必要であることを見出した。
【００２８】
図１は、封止膜に用いる樹脂の弾性率と６インチウェハの反り量との関係を示したものである。ここで、従来のエポキシ樹脂の場合における弾性率は３５０〜５００Ｋｇ／ｍｍ2程度であり、このときの反り量は０．５ｍｍ程度である。また、フィラーを７０％程度混入した場合の弾性率は２０００Ｋｇ／ｍｍ2程度であり、このときの反り量は２ｍｍ程度である。
【００２９】
これに対して、樹脂の弾性率が十分に小さい、２０〜８０Ｋｇ／ｍｍ2の場合には、反り量は０．１μｍ程度しか発生せず、実質的には反りが殆ど無いに等しい状態とすることができることを見出した。そして、このような低い弾性率を実現できる樹脂材料として、液状ビスマレイミド樹脂を硬化させることによって形成した樹脂が適用できることを見出した。
【００３０】
この液状ビスマレイミド樹脂とは、マレイン酸骨格を有する樹脂であり、また、従来、同種の樹脂は固体でのみ得られていたが、これを液状化することによって、スピンコート、印刷、ディスペンス等の方法により塗布可能としたものである。なお、この際、希釈材や溶剤を用いることを不要とした。
また、この液状ビスマレイミド樹脂を硬化させて形成した樹脂では、熱膨張率調整のためのフィラーを混入させた場合も弾性率の増加は小さく、フィラーを７０％程度混入させた場合でも弾性率は２００Ｋｇ／ｍｍ2程度であり、その場合の反り量は５μｍ以下となり従来のエポキシ樹脂を用いた場合と比べて、反り量は１／４００程度となり、格段に小さくすることができる。
【００３１】
このように、本発明は、封止膜や絶縁膜等の樹脂膜に用いる樹脂材料の弾性率を十分小さい値にすることによって、ウェハの反り量を大幅に低減させるようにしたものである。以下に示す各実施形態は、上記樹脂膜を形成する材料として液状ビスマレイミド樹脂を用いるようにしたものである。
【００３２】
＜第１の実施形態＞
図２〜図４は、第１の実施形態による半導体装置２０の構造およびその製造工程を説明する為の断面図である。これらの図において前述した従来例（図１８参照）と共通する部分には同一の番号を付し、その説明を省略する。
第１の実施形態による半導体装置２０は、図２に図示する通り、図１８に図示した従来例と同一の構造を有している。このような構造において液状ビスマレイミド樹脂を封止膜用の樹脂として用い、それを塗布硬化して封止膜７を形成するようにしたものである。
【００３３】
次に、図３〜図４を参照して、第１の実施形態による半導体装置２０の製造工程について説明する。先ず図３（イ）に図示する通り、ウエハ１の回路面側に設けられたアルミ電極等からなる複数の接続パッド２の上面側に、それぞれ各接続パッド２の中央部を露出するように、酸化シリコンあるいは窒化シリコン等からなる絶縁膜をパッシベーション膜３として形成する。この後、パッシベーション膜３の上面側に各接続パッド２の中央部分が開口するよう絶縁膜４を形成する。
【００３４】
この絶縁膜４は、例えばウエハ１の回路面側全面にポリイミド系樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび絶縁膜パターニングを施してからレジスト剥離することで形成される。絶縁膜４は、ポリイミド系樹脂材を塗布してスピンコートする手法の他、スキージを用いる印刷法やノズルからのインク吐出による塗布法を用いることが可能であり、絶縁膜材料としてもポリイミド系樹脂材に限らず、エポキシ系樹脂材やＰＢＯ（ベンザオキシドール系）を用いても良い。
【００３５】
なお、上記絶縁膜４はウェハ１の回路面に外部からの水分や不純物の侵入を防ぐことを主な目的として、信頼性を向上させるために設けているものであるが、必ず必要なものではなく、絶縁膜４を上記パッシベーション膜３で代用させるようにしてもよい。その場合には、後述する再配線５や封止膜７はパッシベーション膜３上に形成される。
【００３６】
次に、図３（ロ）に図示するように、絶縁膜４に形成された開口部を介して露出される接続パッド２上に再配線５を形成する。再配線５は絶縁膜４の全面にＵＢＭスパッタ処理等によりＵＢＭ層（図示略）を堆積し、この後、導体層用のフォトレジスト塗布硬化させ、フォトリソグラフィ技術により所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。再配線５を形成する手法としては、これ以外に無電解メッキ方法を用いることもできる。配線材料としては、良好な導電特性を備える銅、アルミおよび金あるいはこれらの合金を用いる。
【００３７】
再配線５を形成した後には、図３（ハ）に図示するように、各再配線５上の所定箇所にポスト（突起電極）６を設ける。ポスト６は、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布硬化させた上、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。ポスト６を形成する手法としては、これ以外に無電解メッキ方法やスタッドバンプ法を用いることもできる。
【００３８】
ポスト材料は、良好な導電特性を備える銅、ハンダ、金あるいはニッケル等を用いる。なお、ポスト形成材料としてはんだを用いる場合は、この後リフロー処理を施す事により球状の電極を形成することも出来る。また、はんだを用いてポスト６を形成する場合には、上記の他に印刷法を用いることもできる。
こうして、図３（ハ）に図示した構造が形成された後は、図４（イ）に図示するように、ポスト６を覆うように、ウエハ１の回路面全体に液状ビスマレイミド樹脂を塗布した後、硬化させて封止膜７を形成する。液状ビスマレイミド樹脂を塗布する手法としては、印刷法、浸漬法、スピンコート法、ディスペンス法、ダイコート法を用いることができる。
【００３９】
ポスト６の樹脂封止後には、図４（ロ）に示すように、封止膜７の上端面を切削研磨してポスト６の端面を露出させ、その表面の酸化膜を取り除き、そこにハンダ印刷等のメタライズ処理を施すか、あるいはハンダボール６ａを形成する。そして、この後、予め定められたカットラインに沿ってウエハ１をダイシングしてチップに個片化することによって、図２に図示した構造の半導体装置２０が生成される。
【００４０】
以上のように、第１の実施形態によれば、封止膜７の材料として液状ビスマレイミド樹脂を用い、それを塗布硬化して封止膜７を形成したので、ウエハ１全体に生じる反り量を大幅に低減させることができる。
この為、ウエハ１を半導体装置２０に個片化するダイシングを行う際の切断位置ずれや切断時の割れ欠け（チッピング）、ウエハ搬送時の吸着不良等の、従来のエポキシ樹脂を用いていた場合の弊害を回避することが可能となり、歩留まりを向上させることができる。
【００４１】
また、ビスマレイミド樹脂は、高耐熱性（ＴＧＡ＝４３０゜Ｃ）を有しているため、ビスマレイミド樹脂を封止膜７に用いた場合には無鉛ハンダが採用された場合でも信頼性低下を招く虞がない。さらに、ビスマレイミド樹脂は吸水率が０．２％の超疎水性を有しているため、水分吸収による信頼性低下も回避できる。加えて、ビスマレイミド樹脂は、低誘電率（２．８ａｔ１００ＭＨｚ）という特性も備える為、高周波デバイスに好適となっている。
また、液状ビスマレイミド樹脂では、前述のように、希釈材や溶剤を用いていないため硬化時にボイドや残さが発生することがなく、これらによる信頼性低下の虞がない。
【００４２】
なお、上述したように、ビスマレイミド樹脂ではフィラーを混入させても反りの問題が発生しないため、種々のフィラーを混入させることができ、それによって熱膨張率や誘電率を調整し得る。フィラーには、シリカ粒子、ＰＴＦＥ（ポリテトラフルオロエチレン：テフロン（登録商標））粒子などを用いる。熱膨張率の調整においては、ウエハ１の熱膨張率と、実装基板（ガラスエポキシ基板）の熱膨張率に差が有り、後者が大きい。そこで、封止膜の熱膨張率を両者に合わせるために、例えば封止膜のウエハ１に近い側にフィラーを多く添加するようにしてもよい。また、テフロン（登録商標）粒子を添加すると誘電率を低減することができ（２．２〜２．４
ａｔ１００ＭＨｚ）、高周波特性を向上させることも可能になる。
【００４３】
＜第１の実施形態の変形例＞
次に、図５〜図６を参照して第１の実施形態の変形例による半導体装置２０の製造工程について説明する。変形例による製造工程が上述した第１の実施形態と相違する点は、レーザ加工にてポスト６を形成するための開口部を穿設することにある。
すなわち、液状ビスマレイミド樹脂は、レーザ照射によって容易に加工できる特性を有している。そこで、液状ビスマレイミド樹脂を封止膜７に用いた場合に、この特性を利用して、以下のように、開口部の穿設にレーザ加工を適用するようにしたものである。
【００４４】
まず、図５（イ），（ロ）に図示するように、ウエハ１の回路面側に設けられたアルミ電極等からなる複数の接続パッド２の上面側に、パッシベーション膜３、絶縁膜４および再配線５を形成した後、図５（ハ）に示すように、ウエハ１の回路面全体にビスマレイミド樹脂を塗布、硬化させて封止膜７を形成する。
この後、図６（イ）に示すように、レーザ加工によって封止膜７にポスト形成用の開口部を所定箇所に複数穿設し、続いて図６（ロ）に示すように、その穿設したポスト形成用の開口部にポスト形成材料を充填してポスト６を形成する。この場合、ＵＢＭ層を介した電解メッキを用いることができないので、蒸着、無電解メッキ、スタッドバンプ形成法、はんだボール搭載法あるいはハンダ材充填などの手法によりポスト６を形成することになる。
【００４５】
このように、レーザ加工にてポスト６を形成する変形例では、フォトマスクが不要となるため、コスト低減を図ることが可能になる。また、レーザの照射位置、ビーム幅およびビーム強度を制御するだけで所望のポスト形成用の開口部を穿設し得るので、迅速な対応が可能となり、品種変更に容易に対応可能となる。
加えて、レーザ加工はドライプロセスであるため、薬液の管理や廃液処理を省くことができ、工程管理も容易になる。
【００４６】
＜第２の実施形態＞
図７は、第２の実施形態による半導体装置２０の構造を示す断面図であり、上述した第１の実施形態（図２参照）と同一の構造を有している。
第２の実施形態による半導体装置２０が、第１の実施形態と相違する点は、パッシベーション膜３の上面側に各接続パッド２の中央部分が開口するよう形成される絶縁膜４の材料にビスマレイミド樹脂を用いたことにある。
【００４７】
この場合、絶縁膜４は、例えばウエハ１の回路面側全面に液状ビスマレイミド樹脂を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび絶縁膜パターニングを施してからレジスト剥離することで形成される。
液状ビスマレイミド樹脂を厚さ５〜１０μｍ程度で塗布する方法としては、スピンコート法、印刷、ディスペンス法あるいはダイコート法等が適用できる。また、ビスマレイミド樹脂を用いた絶縁膜４のパターニング（開口部形成）には、レーザ加工を適用することも可能になる。
【００４８】
絶縁膜４をビスマレイミド樹脂にて形成すると、従来用いていたポリイミド系樹脂材に比べて吸水率が低くなる為、信頼性向上に寄与できる。また、従来用いていたポリイミド系樹脂材に比べて熱膨張係数が低く、しかもビスマレイミド樹脂は低弾性率材なので、ウエハ１全体に生じる反り量を抑えるのに有効である。
さらに、レーザ加工にて絶縁膜４をパターニングすることが可能になるので、フォトマスクが不要となり、コスト低減を図ることも可能になる。また、レーザの照射位置、ビーム幅およびビーム強度を制御するだけで所望のパターニングを施せるから、迅速な対応が可能となり、品種変更に容易に対応可能となる。加えて、レーザ加工はドライプロセスだから、薬液の管理や廃液処理を省くことができ、工程管理も容易になる。
【００４９】
＜第３の実施形態＞
図８は、第３の実施形態による半導体装置２０の構造を示す断面図であり、上述した第１の実施形態（図２参照）と同一の構造を有している。
第３の実施形態による半導体装置２０が、第１の実施形態と相違する点は、封止膜７および絶縁膜４の両方をビスマレイミド樹脂にて形成したことにある。
この場合、絶縁膜４は、上述した第２の実施形態と同様、スピンコート法、印刷、ディスペンス法あるいはダイコート法等によってウエハ１の回路面側全面に液状ビスマレイミド樹脂を厚さ５〜１０μｍ程度塗布し、それを硬化させてからエッチングやレーザ加工でパターンニング形成する。
封止膜７は、上述した第１の実施形態と同様、ウエハ１の回路面全体にビスマレイミド樹脂を塗布した後、硬化させて形成する。
【００５０】
絶縁膜４および封止膜７の両者をビスマレイミド樹脂にて形成すると、従来絶縁膜に用いていたポリイミド系樹脂材や、封止膜に用いていたエポキシ樹脂に比べて一段と弾性率を低減させることができるため、より一層ウエハ１全体に生じる反り量を抑えることが可能になる。さらに、吸水率を大きく低下させることができるため、信頼性をさらに向上させることができる。
また、レーザ加工にて絶縁膜４をパターニングしたり、封止膜７にポスト形成用の開口部を穿設し得るので、フォトマスクが不要となり、コスト低減を図ることも可能になる。さらに、レーザの照射位置、ビーム幅およびビーム強度を制御するだけで所望のパターニングを施せるから、迅速な対応が可能となり、品種変更に容易に対応可能となる。加えて、レーザ加工はドライプロセスであるため、薬液の管理や廃液処理を省くことができ、工程管理も容易になる。
【００５１】
＜第４の実施形態＞
図９〜図１１は、第４の実施形態による半導体装置２０の構造およびその製造工程を説明する為の断面図である。これらの図において前述した第１の実施形態（図２参照）と共通する部分には同一の番号を付し、その説明を省略する。
第４の実施形態による半導体装置２０が、図２に図示した第１の実施形態と相違する点は、ウエハ１の裏面側にビスマレイミド樹脂を用いた裏面保護膜８を形成したことにある。
【００５２】
こうした第４の実施形態の製造工程について図１０〜図１１を参照して説明する。先ず図１０（イ）に図示する通り、ウエハ１の回路面側に設けられたアルミ電極等からなる複数の接続パッド２の上面側に、それぞれ各接続パッド２の中央部を露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３を形成する。
この後、パッシベーション膜３の上面側に各接続パッド２の中央部分が開口するよう絶縁膜４を形成する。絶縁膜４には、好ましくは前述した第２〜第３の実施形態と同様、ビスマレイミド樹脂を用いるが、これに限らず、従来のポリイミド系樹脂材を使用する態様であっても構わない。
【００５３】
次に、図１０（ロ）に図示するように、絶縁膜４に形成された開口部を介して露出される接続パッド２上に再配線５を形成する。再配線５は絶縁膜４の全面にＵＢＭスパッタ処理等によりＵＢＭ層（図示略）を堆積し、この後、導体層用のフォトレジスト塗布硬化させ、フォトリソグラフィ技術により所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。再配線５を形成する手法としては、これ以外に無電解メッキ方法を用いることもできる。配線材料としては、良好な導電特性を備える銅、アルミおよび金あるいはこれらの合金を用いる。
【００５４】
再配線５を形成した後には、図１０（ハ）に図示するように、各再配線５上の所定箇所にポスト６を設ける。ポスト６は、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布硬化させた上、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。
こうして、図１０（ハ）に図示した構造が形成された後は、図１１（イ）に図示するように、ポスト６を覆うように、ウエハ１の回路面全体にビスマレイミド樹脂を塗布、硬化させて封止膜７を形成する。ポスト６の樹脂封止後には、図１１（イ）に示すように、封止膜７の上端面を切削研磨してポスト６の端面を露出させる。
【００５５】
封止膜７を形成した後には、必要に応じて、例えば、この後に形成される裏面保護膜８による半導体装置２０の厚さの増加を抑えるために、ウエハ１の裏面側を切削研磨し、この後、図１１（ロ）に図示するように、切削研磨されたウエハ１の裏面側に、所定の膜厚となるよう、スピンコート法、印刷、ディスペンス法あるいはダイコート法等によってウエハ１の回路面側全面に液状ビスマレイミド樹脂を塗布し、それを硬化させて裏面保護膜８を形成する。
裏面保護膜８を形成した後には、ポスト６の端面の表面の酸化膜を取り除き、そこにハンダ印刷等のメタライズ処理を施すか、あるいはハンダボール６ａを形成する。この後、予め定められたカットラインに沿ってウエハ１をダイシングしてチップに個片化することによって、図９に図示した構造の半導体装置２０が生成される。
【００５６】
以上のように、第４の実施形態によれば、絶縁膜４および封止膜７の両者をビスマレイミド樹脂にて形成すると共に、ウエハ１の裏面（背面）側をビスマレイミド樹脂の裏面保護膜８で覆うようにしたので、ウエハ１全体に生じる反り量や吸水率を極めて低減でき、しかも高耐熱性をも具備する結果、信頼性向上を図ることが可能になる。
これに加えて、裏面保護膜８がウエハ１の背面側を遮光するので、外光入射による半導体装置２０の回路の誤動作を抑制することも可能になる。さらに、裏面保護膜８を形成する際に、ウエハ１を切削研磨してその厚さを薄くすることで、半導体装置２０の厚さの増加を抑えるとともに、ウエハ１の熱歪み等によるクラック発生を抑えることが出来、これにより熱ストレスに対する信頼性も向上する。
【００５７】
＜第５の実施形態＞
図１２〜図１４は、第５の実施形態による半導体装置２０の構造およびその製造工程を説明する為の断面図である。これらの図において前述した第１の実施形態（図２参照）と共通する部分には同一の番号を付し、その説明を省略する。
第５の実施形態による半導体装置２０が、図２に図示した第１の実施形態と相違する点は、図１２に図示するように、第１の再配線５上にビスマレイミド樹脂を用いた層間絶縁膜１０を形成して多層構造にしたことにある。なお、第１の再配線５と層間絶縁膜１０上に形成される第２の再配線１２とはビアポスト１１にて電気的に接続される。
【００５８】
上記構造において、絶縁膜４、層間絶縁膜１０および封止膜７を全てビスマレイミド樹脂にて形成すれば、ウエハ１全体に生じる反り量や吸水率を極めて低減でき、しかも高耐熱性をも具備でき、しかもこうした多層構造では第１の再配線５もしくは第２の再配線１２を所定形状にパターニングして誘導素子や容量素子などの受動素子を設けることも可能なるから、半導体装置２０の寸法を増加させることなく多機能とすることができるとともに、高信頼性の半導体装置２０を具現し得る。
【００５９】
次に、図１３〜図１４を参照して第５の実施形態の製造工程について説明する。先ず図１３（イ）に図示する通り、ウエハ１の回路面側に設けられたアルミ電極等からなる複数の接続パッド２の上面側に、それぞれ各接続パッド２の中央部を露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション膜３を形成する。この後、パッシベーション膜３の上面側に各接続パッド２の中央部分が開口するよう絶縁膜４を形成する。
【００６０】
絶縁膜４は、ウエハ１の回路面側全面に液状のビスマレイミド樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび絶縁膜パターニングを施してからレジスト剥離することで形成される。絶縁膜４は、ビスマレイミド樹脂材を塗布してスピンコートする手法の他、スキージを用いる印刷法やノズルからのインク吐出による塗布法を用いることが可能である。
【００６１】
次に、図１３（ロ）に図示するように、絶縁膜４に形成された開口部を介して露出される接続パッド２上に第１の再配線５を形成する。第１の再配線５は、絶縁膜４の全面にＵＢＭスパッタ処理等によりＵＢＭ層（図示略）を堆積し、この後、導体層用のフォトレジスト塗布硬化させ、フォトリソグラフィ技術により所定形状の開口を有するパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。再配線５を形成する手法としては、これ以外に無電解メッキ方法を用いることもできる。配線材料としては、良好な導電特性を備える銅、アルミおよび金あるいはこれらの合金を用いる。
【００６２】
再配線５を形成した後には、図１３（ハ）に図示するように、各再配線５上の所定箇所にビアポスト１１を設ける。ビアポスト１１は、ポスト形成用のフォトレジストを塗布硬化させた上、再配線５の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。ビアポスト１１を形成する手法としては、これ以外に無電解メッキ方法やスタッドバンプ法を用いることもできる。
ポスト材料は、良好な導電特性を備える銅、ハンダ、金あるいはニッケル等を用いる。なお、ポスト形成材料としてはんだを用いる場合は、この後リフロー処理を施す事により球状の電極を形成することも出来る。また、はんだを用いてポスト６を形成する場合には、上記の他に印刷法を用いることもできる。
【００６３】
こうして、図１３（ハ）に図示した断面構造が形成された後は、図１４（イ）に図示するように、ビアポスト１１を覆うように、ウエハ１の回路面全体をビスマレイミド樹脂を塗布、硬化させて層間絶縁膜１０を形成する。この後、層間絶縁膜１０上の所定箇所に第２の再配線１２を形成する。第２の再配線１２を形成した後には、各再配線１２上の所定箇所にポスト６を設ける。
【００６４】
図１４（ロ）に図示した構造が形成された後は、図１４（ハ）に図示するように、ポスト６を覆うように、ウエハ１の回路面全体にビスマレイミド樹脂を塗布、硬化させて封止膜７を形成する。封止膜７を形成した後には、封止膜７の上端面を切削研磨してポスト６の端面を露出させ、その表面の酸化膜を取り除き、そこにハンダ印刷等のメタライズ処理を施すか、あるいはハンダボール６ａを形成する。この後、予め定められたカットラインに沿ってウエハ１をダイシングしてチップに個片化することによって、図１２に図示した構造の半導体装置２０が生成される。
【００６５】
＜第５の実施形態の変形例＞
次に、図１５〜図１７を参照して第５の実施形態の変形例による半導体装置２０の製造工程について説明する。この変形例による製造工程が上述した第５の実施形態と相違する点は、レーザ加工にてビアポスト１１およびポスト６を形成するための開口部を穿設することにある。
すなわち、図１５（イ），（ロ）に図示するように、ウエハ１の回路面側に設けられたアルミ電極等からなる複数の接続パッド２の上面側に、パッシベーション膜３、絶縁膜４および再配線５を形成した後、図１５（ハ）に示すように、ウエハ１の回路面全体に液状のビスマレイミド樹脂を塗布硬化させて層間絶縁膜１０を形成する。
【００６６】
この後、図１５（ハ）に示すように、レーザ加工によって層間絶縁膜１０にビアポスト形成用の開口部を所定箇所に複数穿設し、続いて図１６（イ）に示すように、その穿設したポスト形成用の開口部にポスト形成材料を充填してビアポスト１１を形成する。この場合、ＵＢＭ層を介した電解メッキを用いることができないので、蒸着、無電解メッキあるいはハンダ材充填などの手法によりビアポスト１１を形成することになる。
【００６７】
続いて、図１６（ロ）に示すように、このビアポスト１１に電気的に接続される第２の再配線５を層間絶縁膜１０に形成した後、ウエハ１の回路面全体に液状のビスマレイミド樹脂を塗布硬化させて封止膜７を形成する。
そして、図１７（ハ）に示すように、レーザ加工によって封止膜７にポスト形成用の開口部を所定箇所に複数穿設し、続いて図１７（ロ）に示すように、その穿設したポスト形成用の開口部にポスト形成材料を充填してポスト６を形成する。この場合、ＵＢＭ層を介した電解メッキを用いることができないので、蒸着、無電解メッキあるいはハンダ材充填などの手法によりポスト６を形成することになる。
【００６８】
このように、レーザ加工にてビアポスト１１およびポスト６を形成する変形例では、フォトマスクが不要となるため、コスト低減を図ることが可能になる。また、レーザの照射位置、ビーム幅およびビーム強度を制御するだけで所望のポスト形成用の開口部を穿設し得るので、迅速な対応が可能となり、品種変更に容易に対応可能となる。また、レーザ加工はドライプロセスであるため、薬液の管理や廃液処理を省くことができ、工程管理も容易になる。
なお、上述した各実施形態では、十分に小さい弾性率を得ることができる樹脂として、液状ビスマレイミド樹脂によって形成した樹脂を用いることとしたが、本発明はこれに限定されるものではなく、同じく小さい弾性率を得ることができる樹脂であれば同様に適用できるものである。
【００６９】
【発明の効果】
請求項１、５に記載の発明によれば、シリコンからなる半導体基板上に再配線を形成し、該再配線上に形成されたポスト間に設けられた封止膜を、弾性率が２０から２００Ｋｇ／ｍｍ²のマレイン酸骨格を有するビスマレイミド樹脂もしくは該ビスマレイミド樹脂にフィラーが含有された樹脂にて形成すると共に封止膜の下層に形成される絶縁膜を前記封止膜と同一の材料または前記封止膜より大きい弾性率の材料で形成したので、従来問題となっていたウエハの反りを大幅に低減することができる。
【図面の簡単な説明】
【図１】ウェハの反り量と樹脂の弾性率の関係を示すグラフである。
【図２】第１の実施形態による半導体装置２０の構造を示す断面図である。
【図３】第１の実施形態による製造工程を説明する為の断面図である。
【図４】図２に続く製造工程を説明する為の断面図である。
【図５】第１の実施形態の変形例による製造工程を説明する為の断面図である。
【図６】図４に続く変形例による製造工程を説明する為の断面図である。
【図７】第２の実施形態による半導体装置２０の構造を示す断面図である。
【図８】第３の実施形態による半導体装置２０の構造を示す断面図である。
【図９】第４の実施形態による半導体装置２０の構造を示す断面図である。
【図１０】第４の実施形態による製造工程を説明する為の断面図である。
【図１１】図９に続く製造工程を説明する為の断面図である。
【図１２】第５の実施形態による半導体装置２０の構造を示す断面図である。
【図１３】第５の実施形態による製造工程を説明する為の断面図である。
【図１４】図１２に続く製造工程を説明する為の断面図である。
【図１５】第５の実施形態の変形例による製造工程を説明する為の断面図である。
【図１６】図１４に続く変形例による製造工程を説明する為の断面図である。
【図１７】図１５に続く変形例による製造工程を説明する為の断面図である。
【図１８】従来例による半導体装置２０の構造を示す断面図である。
【図１９】ウエハ１の反り量を示す図である。
【符号の説明】
１ウエハ（半導体基板）
２接続パッド
３パッシベーション膜（絶縁膜）
４絶縁膜
５再配線
６ポスト（突起電極）
７封止膜
８裏面保護膜
１０層間絶縁膜
１１ビアポスト
１２再配線
２０半導体装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a CSP (Chip Size Package) structure and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, a semiconductor device having a CSP structure in which the sizes of a chip and a package are almost equal is known, and an example of the structure is shown in FIG. The semiconductor device 20 shown in this figure is a so-called wafer level obtained by dicing a wafer, which has been subjected to package processing including the steps of insulating film formation, rewiring formation, post formation, and resin sealing film formation, into individual chips. It has a structure called CSP.
That is, the semiconductor device 20 has a plurality of connection pads 2 made of aluminum electrodes or the like on the surface (circuit surface) side of the wafer (semiconductor substrate) 1, and the center of each connection pad 2 is on the upper surface side of the connection pad 2. A passivation film 3 made of silicon oxide, silicon nitride or the like is formed so as to expose the portion.
[0003]
Then, the insulating film 4 is formed on the upper surface side of the passivation film 3 so that the central portion of each connection pad 2 is opened. The insulating film 4 is formed, for example, by applying and curing a polyimide resin material over the entire circuit surface side of the wafer 1, performing resist patterning and insulating film patterning using an etching solution, and then removing the resist.
On the insulating film 4 thus formed, a rewiring 5 for electrically connecting each connection pad 2 and a post 6 described later is formed. A plurality of posts (projection electrodes) 6 made of columnar electrodes, for example, are provided at predetermined locations on the rewiring 5.
[0004]
For example, a resin such as epoxy is applied and cured on the entire circuit surface of the wafer 1 so as to cover the post 6 to form the sealing film 7. Then, the upper end surface of the sealing film 7 is cut and polished so that the end surface of the post 6 is exposed, and after the oxide film on the exposed end surface of the post 6 is removed, a metallization process such as solder printing is performed thereon, or The semiconductor device 20 is formed by forming the solder ball 6a.
[0005]
[Problems to be solved by the invention]
By the way, the semiconductor device 20 having the above-described structure has factors that cause a decrease in yield and reliability, as will be described in (1) to (3) below.
[0006]
(1) The resin used for the sealing film 7 formed on the surface of the wafer 1 (for example, a silicon substrate) generally shrinks to some extent when it is cured after being applied to the surface of the wafer 1. Warp over the entire wafer as shown in FIG. In particular, when an epoxy resin is used for the sealing film 7, the elastic modulus is large (350 to 500 kg / mm @ 2), and thus a large warp occurs.
[0007]
In addition, when the substrate of the semiconductor device 20 is, for example, a silicon substrate, the thermal expansion coefficient of the silicon substrate is smaller than that of the epoxy resin, so that stress is generated between the substrate and the sealing film due to a temperature change. Problems such as cracks in the film may occur.
Therefore, in order to reduce the thermal expansion coefficient of the sealing film so as to match the thermal expansion coefficient of the substrate, for example, silica particles may be mixed as particles for reducing the thermal expansion coefficient (filler). When the filler is mixed in about 70%, the elastic modulus reaches about 2000 kg / mm 2 and the amount of warpage generated in the entire wafer is further increased.
[0008]
For example, when the sealing film 7 is formed with an epoxy resin on a 6-inch wafer (thickness: 625 μm), the warpage amount is about 0.5 mm when the filler is not mixed, and the warpage is about 70% when the filler is mixed. The amount is about 2 mm. Moreover, since the diameter of the wafer 1 tends to increase in recent years, the warpage further increases. For example, in the case of an 8-inch wafer, the warpage amount reaches about 3 mm. If the amount of warpage generated in the entire wafer 1 increases in this way, it causes inconveniences such as misalignment of cutting position and chipping (chipping) at the time of dicing when the wafer 1 is diced, and poor adsorption at the time of wafer transfer. It becomes easy to invite and the problem that a yield falls arises.
[0009]
(2) In recent years, where further consideration is required for environmental problems, lead-free solder materials are being studied as an environmental measure. When lead-free solder (lead-free solder) is employed, the solder melting temperature is increased from the conventional 230 to 240 ° C. to about 260 ° C.
However, since the TGA (5% volume reduction temperature) of the epoxy resin forming the sealing film 7 is 280 ° C. to 300 ° C., when lead-free solder is used, it approaches the heat resistance limit and deteriorates due to thermal decomposition. As a result, there is a concern that the reliability is lowered.
[0010]
(3) When the sealing film 7 is formed of an epoxy resin, the water absorption is 1.6 to 1.8% by PCT (121 ° C, 2 atm, 140h), and the water absorption is the same when formed of polyimide. Thus, it is about 1 to 2%, which is not sufficient. In particular, in the wafer level CSP structure, since the wafer 1 (silicon) is exposed from the side surface and the back surface of the singulated package, it is desired to protect it with the sealing film 7 having a lower water absorption rate.
In general, since an epoxy resin uses a diluent or solvent when applied, voids are generated when it is cured after application, or the diluent or solvent component remains as a residue without being removed during curing. And these can further reduce reliability.
[0011]
Accordingly, the present invention has been made in view of such circumstances, and an object thereof is to provide a semiconductor device capable of improving yield and reliability and a method for manufacturing the same.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the invention described in claim 1 includes a plurality of connection pads. Made of silicon A semiconductor substrate; an insulating film provided on the semiconductor substrate excluding the plurality of connection pads; a plurality of rewirings provided on the insulating film and connected to the connection pads; In a semiconductor device comprising a plurality of posts provided on the wiring, a sealing film provided on substantially the entire upper surface of the semiconductor substrate excluding the plurality of posts, and solder balls formed on the posts, The sealing film has an elastic modulus of 20 to 200 kg / mm. ² of A bismaleimide resin having a maleic acid skeleton or a filler contained in the bismaleimide resin The insulating film is made of the same material as the sealing film or a material having a higher elastic modulus than that of the sealing film.
[0015]
According to a second aspect of the present invention, in the first aspect of the present invention, the elastic modulus is 20 to 200 kg / mm, covering substantially the entire back surface on the back surface side of the semiconductor substrate. ² of Bismaleimide A back surface protective film made of a resin is provided.
[0017]
Claim 3 In the invention described in claim 1 In the invention described in the above, Bismaleimide At least resin silica It is characterized in that particles are mixed.
[0018]
Claim 4 In the invention described in (1), a plurality of chip formation regions having a plurality of connection pads are provided. Made of silicon A step of preparing a semiconductor wafer substrate, a step of forming an insulating film on the chip formation region excluding the plurality of connection pads on the semiconductor wafer substrate, and on the semiconductor wafer substrate, each Forming a plurality of rewirings connected to the connection pads; forming a plurality of posts on each of the rewirings; and forming a sealing film on substantially the entire top surface of the semiconductor wafer substrate excluding the plurality of posts. In a method for manufacturing a semiconductor device, comprising: a step of forming; a step of forming a solder ball on each post; and a step of dividing the semiconductor wafer substrate into the chip formation regions to form a plurality of semiconductor devices. The sealing film has an elastic modulus of 20 to 200 kg / mm. ² of A bismaleimide resin having a maleic acid skeleton or a filler contained in the bismaleimide resin The insulating film is made of the same material as the sealing film or a material having a higher elastic modulus than that of the sealing film.
[0021]
Claim 5 According to the invention described in Item 5, in the invention described in Item 5, the elastic modulus is 20 to 200 kg / mm, covering substantially the entire back surface on the back surface side of the semiconductor wafer substrate. ² of Bismaleimide The method includes a step of forming a back surface protective film with a resin.
[0022]
Claim 7 In the invention described in claim 5 or 6 In the invention described in the above, The post on the sealing film A step of drilling an opening for forming the substrate by laser processing.
[0025]
In the invention according to claim 7, the claim 4 In the invention described in Recording The maleimide resin is characterized in that at least silica particles are mixed therein.
[0026]
In the present invention, the insulating film, the sealing film or the interlayer insulating film is formed of a resin having a maleic acid skeleton, more specifically, a liquid bismaleimide resin having low elastic modulus, high heat resistance and superhydrophobic properties. Wafer warpage, which has been a problem in the past, can be greatly reduced, and since it is rich in moisture resistance and heat resistance, it is possible to improve reliability.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
First, the concept of the present invention will be described.
<Concept of the present invention>
Of the conventional problems described above, we have found that the elastic modulus of the resin used for the sealing film has a great influence on the occurrence of warpage of the wafer. And it discovered that it was necessary for the elasticity modulus of resin to be low enough in order to reduce the amount of curvature.
[0028]
FIG. 1 shows the relationship between the elastic modulus of the resin used for the sealing film and the amount of warpage of the 6-inch wafer. Here, the elastic modulus in the case of a conventional epoxy resin is about 350 to 500 kg / mm @ 2, and the amount of warping at this time is about 0.5 mm. The elastic modulus when about 70% of the filler is mixed is about 2000 kg / mm @ 2, and the amount of warping at this time is about 2 mm.
[0029]
On the other hand, when the elastic modulus of the resin is sufficiently small, 20 to 80 kg / mm @ 2, the amount of warpage is only about 0.1 .mu.m, and it is substantially equal to almost no warpage. I found out that I can. And it discovered that resin formed by hardening liquid bismaleimide resin as a resin material which can implement | achieve such a low elasticity modulus is applicable.
[0030]
This liquid bismaleimide resin is a resin having a maleic acid skeleton, and conventionally, the same kind of resin has been obtained only in solid form, but by liquefying it, such as spin coating, printing, dispensing, etc. It can be applied by a method. At this time, it was not necessary to use a diluent or a solvent.
In addition, in the resin formed by curing this liquid bismaleimide resin, the increase in elastic modulus is small even when a filler for adjusting the thermal expansion coefficient is mixed, and even when about 70% of the filler is mixed, the elastic modulus is The amount of warpage in this case is 5 μm or less, and the amount of warpage is about 1/400 compared to the case of using a conventional epoxy resin, which can be significantly reduced.
[0031]
As described above, according to the present invention, the amount of warpage of the wafer is greatly reduced by setting the elastic modulus of the resin material used for the resin film such as the sealing film or the insulating film to a sufficiently small value. In the following embodiments, a liquid bismaleimide resin is used as a material for forming the resin film.
[0032]
<First Embodiment>
2 to 4 are cross-sectional views for explaining the structure of the semiconductor device 20 according to the first embodiment and the manufacturing process thereof. In these drawings, parts common to those in the conventional example (see FIG. 18) described above are denoted by the same reference numerals, and description thereof is omitted.
As shown in FIG. 2, the semiconductor device 20 according to the first embodiment has the same structure as the conventional example shown in FIG. In such a structure, a liquid bismaleimide resin is used as a resin for a sealing film, which is applied and cured to form the sealing film 7.
[0033]
Next, with reference to FIGS. 3 to 4, the manufacturing process of the semiconductor device 20 according to the first embodiment will be described. First, as shown in FIG. 3A, the central portion of each connection pad 2 is exposed on the upper surface side of a plurality of connection pads 2 made of an aluminum electrode or the like provided on the circuit surface side of the wafer 1. An insulating film made of silicon oxide or silicon nitride is formed as the passivation film 3. Thereafter, the insulating film 4 is formed on the upper surface side of the passivation film 3 so that the central portion of each connection pad 2 is opened.
[0034]
The insulating film 4 is formed, for example, by applying and curing a polyimide resin material on the entire circuit surface side of the wafer 1, performing resist patterning and insulating film patterning using an etching solution, and then removing the resist. . The insulating film 4 can be applied by a spin coating method by applying a polyimide resin material, as well as a printing method using a squeegee or a coating method by ejecting ink from a nozzle. Not only the material, but also an epoxy resin material or PBO (benzoxide oxide) may be used.
[0035]
The insulating film 4 is provided to improve reliability mainly for the purpose of preventing moisture and impurities from entering the circuit surface of the wafer 1 from the outside. Alternatively, the passivation film 3 may be substituted for the insulating film 4. In that case, a rewiring 5 and a sealing film 7 to be described later are formed on the passivation film 3.
[0036]
Next, as illustrated in FIG. 3B, the rewiring 5 is formed on the connection pad 2 exposed through the opening formed in the insulating film 4. In the rewiring 5, a UBM layer (not shown) is deposited on the entire surface of the insulating film 4 by UBM sputtering or the like, and thereafter, a photoresist for a conductor layer is applied and cured, and patterning having openings of a predetermined shape is performed by photolithography technology. After applying, electrolytic plating is applied to the portion opened by the resist. As a method for forming the rewiring 5, an electroless plating method can also be used. As the wiring material, copper, aluminum and gold having good conductive characteristics or an alloy thereof is used.
[0037]
After the rewiring 5 is formed, posts (projection electrodes) 6 are provided at predetermined positions on each rewiring 5 as shown in FIG. The post 6 has a thickness of, for example, about 100 to 150 μm and is applied and cured with a photoresist for forming a post, and an opening that exposes a predetermined portion of the rewiring 5 is formed, and electrolytic plating is performed in the opening. Formed with. As a method for forming the post 6, other than this, an electroless plating method or a stud bump method can also be used.
[0038]
As the post material, copper, solder, gold, nickel, or the like having good conductive characteristics is used. When solder is used as the post forming material, a spherical electrode can be formed by performing a reflow process thereafter. In addition, when the post 6 is formed using solder, a printing method can be used in addition to the above.
After the structure shown in FIG. 3 (c) was formed in this way, liquid bismaleimide resin was applied to the entire circuit surface of the wafer 1 so as to cover the post 6 as shown in FIG. 4 (a). Thereafter, the sealing film 7 is formed by curing. As a method for applying the liquid bismaleimide resin, a printing method, a dipping method, a spin coating method, a dispensing method, or a die coating method can be used.
[0039]
After the resin sealing of the post 6, as shown in FIG. 4 (b), the upper end surface of the sealing film 7 is cut and polished to expose the end surface of the post 6, the oxide film on the surface is removed, and solder is added there. A metallization process such as printing is performed or a solder ball 6a is formed. Thereafter, the wafer 1 is diced along a predetermined cut line and separated into chips, whereby the semiconductor device 20 having the structure shown in FIG. 2 is generated.
[0040]
As described above, according to the first embodiment, since the liquid bismaleimide resin is used as the material of the sealing film 7 and is coated and cured to form the sealing film 7, the amount of warpage generated in the entire wafer 1. Can be greatly reduced.
For this reason, when a conventional epoxy resin is used, such as cutting position deviation when performing dicing to separate the wafer 1 into the semiconductor device 20, chipping (chipping) at the time of cutting, poor suction at the time of wafer conveyance, etc. Can be avoided, and the yield can be improved.
[0041]
In addition, since bismaleimide resin has high heat resistance (TGA = 430 ° C), when bismaleimide resin is used for sealing film 7, reliability is reduced even when lead-free solder is used. There is no risk of inviting. Furthermore, since the bismaleimide resin has superhydrophobicity with a water absorption rate of 0.2%, a decrease in reliability due to moisture absorption can be avoided. In addition, the bismaleimide resin has a low dielectric constant (2.8 at 100 MHz) and is suitable for a high-frequency device.
Further, in the liquid bismaleimide resin, as described above, since no diluent or solvent is used, voids and residues are not generated at the time of curing, and there is no risk of lowering reliability due to these.
[0042]
Note that, as described above, in the bismaleimide resin, the problem of warping does not occur even if a filler is mixed, so that various fillers can be mixed, whereby the thermal expansion coefficient and the dielectric constant can be adjusted. The filler includes silica particles and PTFE. (Polytetrafluoroethylene: Teflon (registered trademark)) Use particles. In adjusting the thermal expansion coefficient, there is a difference between the thermal expansion coefficient of the wafer 1 and the thermal expansion coefficient of the mounting substrate (glass epoxy substrate), the latter being large. Therefore, in order to adjust the thermal expansion coefficient of the sealing film to both, for example, a large amount of filler may be added to the side of the sealing film close to the wafer 1. In addition, the addition of Teflon (registered trademark) particles can reduce the dielectric constant (2.2 to 2.4).
at 100 MHz), and high frequency characteristics can be improved.
[0043]
<Modification of First Embodiment>
Next, a manufacturing process of the semiconductor device 20 according to the modification of the first embodiment will be described with reference to FIGS. The manufacturing process according to the modified example is different from the above-described first embodiment in that an opening for forming the post 6 is formed by laser processing.
That is, the liquid bismaleimide resin has a characteristic that it can be easily processed by laser irradiation. Therefore, when liquid bismaleimide resin is used for the sealing film 7, laser processing is applied to the opening of the opening as described below by utilizing this characteristic.
[0044]
First, as shown in FIGS. 5A and 5B, a passivation film 3, an insulating film 4, and an insulating film 4 are formed on the upper surface side of a plurality of connection pads 2 made of an aluminum electrode or the like provided on the circuit surface side of the wafer 1. After the rewiring 5 is formed, a sealing film 7 is formed by applying and curing a bismaleimide resin over the entire circuit surface of the wafer 1 as shown in FIG.
Thereafter, as shown in FIG. 6 (a), a plurality of post-forming openings are formed at predetermined locations in the sealing film 7 by laser processing. Subsequently, as shown in FIG. The post 6 is formed by filling a post-forming material into the provided post-forming opening. In this case, since the electrolytic plating through the UBM layer cannot be used, the post 6 is formed by a technique such as vapor deposition, electroless plating, stud bump forming method, solder ball mounting method or solder material filling.
[0045]
As described above, in the modification in which the post 6 is formed by laser processing, a photomask is not necessary, and thus it is possible to reduce the cost. Further, since a desired post-forming opening can be drilled simply by controlling the laser irradiation position, beam width and beam intensity, it is possible to respond quickly and easily respond to changes in product type.
In addition, since laser processing is a dry process, chemical solution management and waste liquid treatment can be omitted, and process management becomes easy.
[0046]
<Second Embodiment>
FIG. 7 is a cross-sectional view showing the structure of the semiconductor device 20 according to the second embodiment, which has the same structure as that of the first embodiment (see FIG. 2) described above.
The semiconductor device 20 according to the second embodiment is different from the first embodiment in that the material of the insulating film 4 formed so that the central portion of each connection pad 2 is opened on the upper surface side of the passivation film 3 is bis. A maleimide resin is used.
[0047]
In this case, the insulating film 4 is formed, for example, by applying and curing a liquid bismaleimide resin on the entire circuit surface side of the wafer 1, performing resist patterning and insulating film patterning using an etching solution, and then removing the resist. Is done.
As a method of applying the liquid bismaleimide resin with a thickness of about 5 to 10 μm, a spin coating method, printing, dispensing method, die coating method or the like can be applied. In addition, it is possible to apply laser processing to the patterning (opening formation) of the insulating film 4 using bismaleimide resin.
[0048]
When the insulating film 4 is formed of a bismaleimide resin, the water absorption is lower than that of a conventionally used polyimide resin material, which can contribute to an improvement in reliability. In addition, the coefficient of thermal expansion is lower than that of a conventionally used polyimide resin material, and the bismaleimide resin is a low elastic modulus material, which is effective in suppressing the amount of warpage occurring in the entire wafer 1.
Furthermore, since the insulating film 4 can be patterned by laser processing, a photomask is not required, and costs can be reduced. In addition, since desired patterning can be performed only by controlling the laser irradiation position, beam width, and beam intensity, it is possible to respond quickly and easily respond to product changes. In addition, since laser processing is a dry process, chemical management and waste liquid treatment can be omitted, and process management becomes easy.
[0049]
<Third Embodiment>
FIG. 8 is a cross-sectional view showing the structure of the semiconductor device 20 according to the third embodiment, which has the same structure as that of the above-described first embodiment (see FIG. 2).
The semiconductor device 20 according to the third embodiment is different from the first embodiment in that both the sealing film 7 and the insulating film 4 are formed of bismaleimide resin.
In this case, the insulating film 4 is made of a liquid bismaleimide resin having a thickness of about 5 to 10 μm on the entire circuit surface side of the wafer 1 by spin coating, printing, dispensing, or die coating, as in the second embodiment. After applying and curing, patterning is formed by etching or laser processing.
The sealing film 7 is formed by applying bismaleimide resin to the entire circuit surface of the wafer 1 and then curing it, as in the first embodiment.
[0050]
When both the insulating film 4 and the sealing film 7 are formed of bismaleimide resin, the elastic modulus is further reduced as compared with the polyimide resin material conventionally used for the insulating film and the epoxy resin used for the sealing film. Therefore, it is possible to further suppress the amount of warpage generated in the entire wafer 1. Furthermore, since the water absorption rate can be greatly reduced, the reliability can be further improved.
In addition, since the insulating film 4 can be patterned by laser processing or a post-forming opening can be formed in the sealing film 7, a photomask is not required, and the cost can be reduced. Furthermore, since desired patterning can be performed only by controlling the laser irradiation position, beam width, and beam intensity, it is possible to respond quickly and easily respond to product changes. In addition, since laser processing is a dry process, chemical solution management and waste liquid treatment can be omitted, and process management becomes easy.
[0051]
<Fourth Embodiment>
9 to 11 are cross-sectional views for explaining the structure of the semiconductor device 20 according to the fourth embodiment and the manufacturing process thereof. In these drawings, parts common to those of the first embodiment (see FIG. 2) described above are denoted by the same reference numerals, and description thereof is omitted.
The semiconductor device 20 according to the fourth embodiment is different from the first embodiment shown in FIG. 2 in that a back surface protective film 8 using a bismaleimide resin is formed on the back surface side of the wafer 1.
[0052]
The manufacturing process of the fourth embodiment will be described with reference to FIGS. First, as shown in FIG. 10A, the central portion of each connection pad 2 is exposed on the upper surface side of a plurality of connection pads 2 made of aluminum electrodes or the like provided on the circuit surface side of the wafer 1. A passivation film 3 made of silicon oxide or silicon nitride is formed.
Thereafter, the insulating film 4 is formed on the upper surface side of the passivation film 3 so that the central portion of each connection pad 2 is opened. The insulating film 4 is preferably made of a bismaleimide resin, as in the second to third embodiments described above, but is not limited thereto, and may be a mode using a conventional polyimide resin material.
[0053]
Next, as illustrated in FIG. 10B, the rewiring 5 is formed on the connection pad 2 exposed through the opening formed in the insulating film 4. In the rewiring 5, a UBM layer (not shown) is deposited on the entire surface of the insulating film 4 by UBM sputtering or the like, and thereafter, a photoresist for a conductor layer is applied and cured, and patterning having openings of a predetermined shape is performed by photolithography technology. After applying, electrolytic plating is applied to the portion opened by the resist. As a method for forming the rewiring 5, an electroless plating method can also be used. As the wiring material, copper, aluminum and gold having good conductive characteristics or an alloy thereof is used.
[0054]
After the rewiring 5 is formed, posts 6 are provided at predetermined positions on each rewiring 5 as shown in FIG. The post 6 has a thickness of, for example, about 100 to 150 μm and is applied and cured with a photoresist for forming a post, and an opening that exposes a predetermined portion of the rewiring 5 is formed, and electrolytic plating is performed in the opening. Formed with.
After the structure shown in FIG. 10C is formed in this way, bismaleimide resin is applied and cured on the entire circuit surface of the wafer 1 so as to cover the post 6 as shown in FIG. Thus, the sealing film 7 is formed. After the resin sealing of the post 6, as shown in FIG. 11A, the upper end surface of the sealing film 7 is cut and polished to expose the end surface of the post 6.
[0055]
After forming the sealing film 7, if necessary, for example, in order to suppress an increase in the thickness of the semiconductor device 20 due to the back surface protective film 8 formed later, the back surface side of the wafer 1 is cut and polished. Thereafter, as shown in FIG. 11B, the circuit of the wafer 1 is formed on the back side of the cut and polished wafer 1 by a spin coating method, printing, dispensing method, die coating method or the like so as to have a predetermined film thickness. A liquid bismaleimide resin is applied to the entire surface side and cured to form the back surface protective film 8.
After the back surface protective film 8 is formed, the oxide film on the surface of the end face of the post 6 is removed, and metallization processing such as solder printing is performed thereon, or a solder ball 6a is formed. Thereafter, the wafer 1 is diced along a predetermined cut line and separated into chips, whereby the semiconductor device 20 having the structure shown in FIG. 9 is generated.
[0056]
As described above, according to the fourth embodiment, both the insulating film 4 and the sealing film 7 are formed of bismaleimide resin, and the back surface (back surface) side of the wafer 1 is formed on the back surface protective film of bismaleimide resin. 8, the amount of warpage and water absorption generated in the entire wafer 1 can be extremely reduced, and the heat resistance is improved. As a result, the reliability can be improved.
In addition, since the back surface protective film 8 shields the back surface side of the wafer 1, it is also possible to suppress malfunction of the circuit of the semiconductor device 20 due to incident external light. Furthermore, when the back surface protective film 8 is formed, the wafer 1 is cut and polished to reduce its thickness, thereby suppressing an increase in the thickness of the semiconductor device 20 and generating cracks due to thermal distortion of the wafer 1. It can be suppressed, and this improves the reliability against heat stress.
[0057]
<Fifth Embodiment>
12 to 14 are cross-sectional views for explaining the structure of the semiconductor device 20 according to the fifth embodiment and the manufacturing process thereof. In these drawings, parts common to those of the first embodiment (see FIG. 2) described above are denoted by the same reference numerals, and description thereof is omitted.
The semiconductor device 20 according to the fifth embodiment differs from the first embodiment shown in FIG. 2 in that an interlayer using bismaleimide resin is used on the first rewiring 5 as shown in FIG. The insulating film 10 is formed to have a multilayer structure. The first rewiring 5 and the second rewiring 12 formed on the interlayer insulating film 10 are electrically connected by a via post 11.
[0058]
In the above structure, if the insulating film 4, the interlayer insulating film 10 and the sealing film 7 are all formed of bismaleimide resin, the amount of warpage and water absorption generated in the entire wafer 1 can be extremely reduced, and high heat resistance is achieved. In addition, in such a multilayer structure, the first rewiring 5 or the second rewiring 12 can be patterned into a predetermined shape to provide passive elements such as inductive elements and capacitive elements. A multi-function can be achieved without increasing the number of the semiconductor devices 20 and a highly reliable semiconductor device 20 can be realized.
[0059]
Next, the manufacturing process of the fifth embodiment will be described with reference to FIGS. First, as shown in FIG. 13A, the central portion of each connection pad 2 is exposed on the upper surface side of a plurality of connection pads 2 made of aluminum electrodes or the like provided on the circuit surface side of the wafer 1. A passivation film 3 made of silicon oxide or silicon nitride is formed. Thereafter, the insulating film 4 is formed on the upper surface side of the passivation film 3 so that the central portion of each connection pad 2 is opened.
[0060]
The insulating film 4 is formed by coating and curing a liquid bismaleimide resin material on the entire circuit surface side of the wafer 1, performing resist patterning and insulating film patterning using an etching solution, and then removing the resist. . The insulating film 4 can be applied by a printing method using a squeegee or a coating method by ejecting ink from a nozzle, in addition to a method of spin coating by applying a bismaleimide resin material.
[0061]
Next, as shown in FIG. 13B, the first rewiring 5 is formed on the connection pad 2 exposed through the opening formed in the insulating film 4. In the first rewiring 5, a UBM layer (not shown) is deposited on the entire surface of the insulating film 4 by UBM sputtering or the like, and thereafter, a photoresist for the conductor layer is applied and cured, and openings having a predetermined shape are formed by photolithography. After the patterning is performed, electrolytic plating is applied to a portion opened by the resist. As a method for forming the rewiring 5, an electroless plating method can also be used. As the wiring material, copper, aluminum and gold having good conductive characteristics or an alloy thereof is used.
[0062]
After the rewiring 5 is formed, via posts 11 are provided at predetermined positions on each rewiring 5 as shown in FIG. The via post 11 is formed by applying and curing a photoresist for forming a post, forming an opening exposing a predetermined portion of the rewiring 5, and performing electrolytic plating in the opening. As a method for forming the via post 11, an electroless plating method or a stud bump method can be used.
As the post material, copper, solder, gold, nickel, or the like having good conductive characteristics is used. When solder is used as the post forming material, a spherical electrode can be formed by performing a reflow process thereafter. In addition, when the post 6 is formed using solder, a printing method can be used in addition to the above.
[0063]
After the cross-sectional structure shown in FIG. 13C is thus formed, bismaleimide resin is applied to the entire circuit surface of the wafer 1 so as to cover the via posts 11 as shown in FIG. The interlayer insulating film 10 is formed by curing. Thereafter, the second rewiring 12 is formed at a predetermined location on the interlayer insulating film 10. After the second rewiring 12 is formed, the post 6 is provided at a predetermined location on each rewiring 12.
[0064]
After the structure shown in FIG. 14 (b) is formed, bismaleimide resin is applied and cured on the entire circuit surface of the wafer 1 so as to cover the post 6 as shown in FIG. 14 (c). A sealing film 7 is formed. After forming the sealing film 7, the upper end surface of the sealing film 7 is cut and polished to expose the end surface of the post 6, the oxide film on the surface is removed, and metallization processing such as solder printing is performed on the surface, Alternatively, the solder ball 6a is formed. Thereafter, the wafer 1 is diced along a predetermined cut line and separated into chips, whereby the semiconductor device 20 having the structure shown in FIG. 12 is generated.
[0065]
<Modification of Fifth Embodiment>
Next, a manufacturing process of the semiconductor device 20 according to the modification of the fifth embodiment will be described with reference to FIGS. The manufacturing process according to this modification is different from the above-described fifth embodiment in that openings for forming the via posts 11 and the posts 6 are formed by laser processing.
That is, as shown in FIGS. 15A and 15B, the passivation film 3, the insulating film 4, and the insulating film 4 are formed on the upper surface side of the plurality of connection pads 2 made of aluminum electrodes or the like provided on the circuit surface side of the wafer 1. After the rewiring 5 is formed, a liquid bismaleimide resin is applied and cured on the entire circuit surface of the wafer 1 to form an interlayer insulating film 10 as shown in FIG.
[0066]
Thereafter, as shown in FIG. 15C, a plurality of openings for forming via posts are formed in the interlayer insulating film 10 at predetermined positions by laser processing. Subsequently, as shown in FIG. A via post 11 is formed by filling a post forming material in the provided post forming opening. In this case, since the electrolytic plating through the UBM layer cannot be used, the via post 11 is formed by a technique such as vapor deposition, electroless plating or solder material filling.
[0067]
Subsequently, as shown in FIG. 16B, after the second rewiring 5 electrically connected to the via post 11 is formed in the interlayer insulating film 10, liquid bismaleimide is formed on the entire circuit surface of the wafer 1. Resin is applied and cured to form the sealing film 7.
Then, as shown in FIG. 17 (c), a plurality of post forming openings are formed at predetermined locations in the sealing film 7 by laser processing, and subsequently, as shown in FIG. The post 6 is formed by filling the post forming opening with the post forming material. In this case, since the electrolytic plating through the UBM layer cannot be used, the post 6 is formed by a technique such as vapor deposition, electroless plating, or solder material filling.
[0068]
As described above, in the modified example in which the via post 11 and the post 6 are formed by laser processing, a photomask is not required, so that cost can be reduced. Further, since a desired post-forming opening can be drilled simply by controlling the laser irradiation position, beam width and beam intensity, it is possible to respond quickly and easily respond to changes in product type. Further, since laser processing is a dry process, chemical management and waste liquid treatment can be omitted, and process management is facilitated.
In each of the above-described embodiments, a resin formed from a liquid bismaleimide resin is used as a resin capable of obtaining a sufficiently small elastic modulus, but the present invention is not limited to this, and the same Any resin that can obtain a small elastic modulus can be similarly applied.
[0069]
【The invention's effect】
According to invention of Claim 1, 5, Rewiring is formed on a semiconductor substrate made of silicon, The sealing film provided between the posts formed on the rewiring has an elastic modulus of 20 to 200 kg / mm. ² of A bismaleimide resin having a maleic acid skeleton or a filler contained in the bismaleimide resin Since the insulating film formed of resin and formed under the sealing film is formed of the same material as the sealing film or a material having a higher elastic modulus than the sealing film, Warpage can be greatly reduced.
[Brief description of the drawings]
FIG. 1 is a graph showing the relationship between the amount of warpage of a wafer and the elastic modulus of a resin.
FIG. 2 is a cross-sectional view showing a structure of a semiconductor device 20 according to the first embodiment.
FIG. 3 is a cross-sectional view for explaining a manufacturing step according to the first embodiment.
4 is a cross-sectional view for explaining a manufacturing step subsequent to FIG. 2; FIG.
FIG. 5 is a cross-sectional view for explaining a manufacturing process according to a modification of the first embodiment.
6 is a cross-sectional view for explaining a manufacturing process according to a modified example subsequent to FIG. 4. FIG.
FIG. 7 is a cross-sectional view showing the structure of a semiconductor device 20 according to a second embodiment.
FIG. 8 is a cross-sectional view showing the structure of a semiconductor device 20 according to a third embodiment.
FIG. 9 is a cross-sectional view showing the structure of a semiconductor device 20 according to a fourth embodiment.
FIG. 10 is a cross-sectional view for explaining a manufacturing process according to the fourth embodiment.
11 is a cross-sectional view for explaining a manufacturing step subsequent to FIG. 9; FIG.
FIG. 12 is a cross-sectional view showing the structure of a semiconductor device 20 according to a fifth embodiment.
FIG. 13 is a cross-sectional view for explaining a manufacturing process according to the fifth embodiment.
14 is a cross-sectional view for illustrating a manufacturing step subsequent to FIG. 12. FIG.
FIG. 15 is a cross-sectional view for explaining a manufacturing process according to a modification of the fifth embodiment.
16 is a cross-sectional view for explaining a manufacturing step according to a modified example subsequent to FIG. 14. FIG.
FIG. 17 is a cross-sectional view for explaining a manufacturing step according to a modified example subsequent to FIG. 15;
FIG. 18 is a cross-sectional view showing a structure of a semiconductor device 20 according to a conventional example.
FIG. 19 is a diagram showing the amount of warpage of the wafer 1;
[Explanation of symbols]
1 Wafer (semiconductor substrate)
2 connection pads
3 Passivation film (insulating film)
4 Insulating film
5 Rewiring
6 Post (projection electrode)
7 Sealing film
8 Back surface protective film
10 Interlayer insulation film
11 Beer Post
12 Rewiring
20 Semiconductor device

Claims

A semiconductor substrate made of silicon having a plurality of connection pads, an insulating film provided on the semiconductor substrate excluding the plurality of connection pads, and each connected to the connection pads provided on the insulating film A plurality of rewirings, a plurality of posts provided on each of the rewirings, a sealing film provided on substantially the entire upper surface of the semiconductor substrate excluding the plurality of posts, and solder formed on each of the posts In a semiconductor device provided with a ball,
The sealing film is formed of a bismaleimide resin having a maleic acid skeleton having an elastic modulus of 20 to 200 kg / mm 2 or a resin containing a filler in the bismaleimide resin, and the insulating film is the same as the sealing film A semiconductor device characterized in that it is made of a material having an elastic modulus larger than that of the sealing film or the sealing film.

2. The semiconductor device according to claim 1, further comprising a back surface protective film made of a bismaleimide resin having an elastic modulus of 20 to 200 kg / mm <2> covering the entire back surface side of the semiconductor substrate.

The semiconductor device according to claim 1, wherein at least silica particles are mixed in the bismaleimide resin.

A step of preparing a semiconductor wafer substrate made of silicon having a plurality of chip formation regions having a plurality of connection pads; and a step of forming an insulating film on the chip formation region on the semiconductor wafer substrate excluding the plurality of connection pads; A step of forming a plurality of rewirings connected to the connection pads on the semiconductor wafer substrate, a step of forming a plurality of posts on the rewirings, and the semiconductor wafer excluding the plurality of posts Forming a sealing film on substantially the entire top surface of the substrate, forming a solder ball on each post, and forming a plurality of semiconductor devices by dividing the semiconductor wafer substrate into the chip formation regions. In a method for manufacturing a semiconductor device comprising:
The sealing film is formed of a bismaleimide resin having a maleic acid skeleton having an elastic modulus of 20 to 200 kg / mm 2 or a resin containing a filler in the bismaleimide resin, and the insulating film is the same as the sealing film A method for manufacturing a semiconductor device, characterized in that it is made of a material having a higher elastic modulus than that of the sealing film.

On the back side of the semiconductor wafer substrate, covering almost the whole back side and having an elastic modulus of 2
5. The method of manufacturing a semiconductor device according to claim 4, further comprising a step of forming a back surface protective film from 0 to 200 kg / mm @ 2 of bismaleimide resin.

6. The method of manufacturing a semiconductor device according to claim 4, further comprising a step of drilling an opening for forming the post in the sealing film by laser processing.

The front millet Sumareimido resin, a method of manufacturing a semiconductor device according to claim 4, wherein at least silica particles are mixed.